JP3504179B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP3504179B2 JP3504179B2 JP06144099A JP6144099A JP3504179B2 JP 3504179 B2 JP3504179 B2 JP 3504179B2 JP 06144099 A JP06144099 A JP 06144099A JP 6144099 A JP6144099 A JP 6144099A JP 3504179 B2 JP3504179 B2 JP 3504179B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- signal
- load
- frequency conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/18—Modifications of frequency-changers for eliminating image frequencies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、主として無線通信
機器で使用される周波数変換回路に係り、特に広帯域信
号を出力する周波数変換回路に関する。
機器で使用される周波数変換回路に係り、特に広帯域信
号を出力する周波数変換回路に関する。
【０００２】
【従来の技術】携帯無線機などの無線通信機器の受信部
では、受信信号を所定の周波数に変換するための周波数
変換回路が設けられる。比較的狭帯域の信号を扱う周波
数変換回路として、例えば、Ken Leong Fong, Chistoph
er Dennis Hull, and Robert G. Meyer著 、IEEE J.Sol
id-State Circuits, vol.32, No.8, AUGUST 1997, p.11
66, “A Class AB Monolithic Mixer for 900-MHz Appl
ications”（文献１）に記載の周波数変換回路が知られ
ている。
では、受信信号を所定の周波数に変換するための周波数
変換回路が設けられる。比較的狭帯域の信号を扱う周波
数変換回路として、例えば、Ken Leong Fong, Chistoph
er Dennis Hull, and Robert G. Meyer著 、IEEE J.Sol
id-State Circuits, vol.32, No.8, AUGUST 1997, p.11
66, “A Class AB Monolithic Mixer for 900-MHz Appl
ications”（文献１）に記載の周波数変換回路が知られ
ている。
【０００３】図２３は、文献１に記載された周波数変換
回路を示している。トランジスタＱ１０１，Ｑ１０２，
Ｑ１０３は乗算回路を構成しており、トランジスタＱ１
０２，Ｑ１０３のコレクタからＲＦ（高周波）信号周波
数とＬＯ（ローカル）信号周波数の差周波数の信号であ
るＩＦ（中間周波数）信号が電流信号として出力され
る。この乗算回路の出力端子に接続された負荷回路に
は、負荷抵抗Ｒ１００，Ｒ１０１，Ｒ１０２に加えて、
インダクタＬ１０１，Ｌ１０２とキャパシタＣ１０１，
Ｃ１０２からなる二つのＬＣ並列共振回路が接続され、
これらに帯域通過フィルタの機能を持たせている。この
負荷回路は通常、伝送線路のインピーダンス（５０Ω）
に整合をとるように設計される。
回路を示している。トランジスタＱ１０１，Ｑ１０２，
Ｑ１０３は乗算回路を構成しており、トランジスタＱ１
０２，Ｑ１０３のコレクタからＲＦ（高周波）信号周波
数とＬＯ（ローカル）信号周波数の差周波数の信号であ
るＩＦ（中間周波数）信号が電流信号として出力され
る。この乗算回路の出力端子に接続された負荷回路に
は、負荷抵抗Ｒ１００，Ｒ１０１，Ｒ１０２に加えて、
インダクタＬ１０１，Ｌ１０２とキャパシタＣ１０１，
Ｃ１０２からなる二つのＬＣ並列共振回路が接続され、
これらに帯域通過フィルタの機能を持たせている。この
負荷回路は通常、伝送線路のインピーダンス（５０Ω）
に整合をとるように設計される。
【０００４】最近、携帯電話等の移動通信システムにお
いて、ＰＨＳ（パーソナルハンディホンシステム）やＧ
ＳＭ（global system for mobile communication）など
で使用される数百ｋＨｚの狭帯域の変調方式に対し、Ｃ
ＤＭＡ（符号分割多元接続）やＯＦＤＭ（直交周波数多
重）といった数ＭＨｚまたはそれ以上の広帯域の変調方
式が使用され始めている。このような広帯域の変調信号
を２００ＭＨｚ程度の周波数のＩＦ信号に変換すると、
信号の比帯域が狭帯域の変調方式の場合に比べ一桁以上
大きくなる。
いて、ＰＨＳ（パーソナルハンディホンシステム）やＧ
ＳＭ（global system for mobile communication）など
で使用される数百ｋＨｚの狭帯域の変調方式に対し、Ｃ
ＤＭＡ（符号分割多元接続）やＯＦＤＭ（直交周波数多
重）といった数ＭＨｚまたはそれ以上の広帯域の変調方
式が使用され始めている。このような広帯域の変調信号
を２００ＭＨｚ程度の周波数のＩＦ信号に変換すると、
信号の比帯域が狭帯域の変調方式の場合に比べ一桁以上
大きくなる。
【０００５】図２３の周波数変換回路は本来、狭帯域変
調方式の信号を周波数変換する用途に開発されたもので
あり、広帯域変調方式による比帯域の大きな信号を扱う
場合には、全ての信号帯域でインピーダンス整合をとる
ことができず、出力信号レベルが変動してしまう。図２
３におけるＬＣ並列共振回路に外付けの素子を用いて高
いＱ値を持たせた負荷回路で信号帯域を広くしようとす
ると、回路構成が複雑となり、外付け素子の数が多くな
ってしまうため、集積回路化による小型化および低価格
化の要求に反する。また、広帯域にわたりインピーダン
ス整合をとる手法として共振回路のＱ値を下げる方法も
あるが、出力信号レベルが下がってしまい、Ｓ／Ｎが劣
化する。
調方式の信号を周波数変換する用途に開発されたもので
あり、広帯域変調方式による比帯域の大きな信号を扱う
場合には、全ての信号帯域でインピーダンス整合をとる
ことができず、出力信号レベルが変動してしまう。図２
３におけるＬＣ並列共振回路に外付けの素子を用いて高
いＱ値を持たせた負荷回路で信号帯域を広くしようとす
ると、回路構成が複雑となり、外付け素子の数が多くな
ってしまうため、集積回路化による小型化および低価格
化の要求に反する。また、広帯域にわたりインピーダン
ス整合をとる手法として共振回路のＱ値を下げる方法も
あるが、出力信号レベルが下がってしまい、Ｓ／Ｎが劣
化する。
【０００６】一方、広帯域にわたりインピーダンス整合
がとれる周波数変換回路として、図２４に示すように乗
算回路を構成するトランジスタＱ１０２，Ｑ１０３のコ
レクタから、電流源ＣＳ１０４，ＣＳ１０５を負荷とす
るトランジスタＱ１０４，Ｑ１０５によるエミッタフォ
ロワ回路からなる出力バッファ回路を介してＩＦ出力を
取り出す構成が知られている。この周波数変換回路で
は、広い周波数領域にわたってインピーダンスマッチン
グをとることができる。また、変換利得はトランジスタ
Ｑ１０１，Ｑ１０２，Ｑ１０３による変換トランスコン
ダクタンスと負荷抵抗Ｒ１０１，Ｒ１０２で決まり、容
易に大きな値が得られるので、出力信号レベルが十分に
確保される。
がとれる周波数変換回路として、図２４に示すように乗
算回路を構成するトランジスタＱ１０２，Ｑ１０３のコ
レクタから、電流源ＣＳ１０４，ＣＳ１０５を負荷とす
るトランジスタＱ１０４，Ｑ１０５によるエミッタフォ
ロワ回路からなる出力バッファ回路を介してＩＦ出力を
取り出す構成が知られている。この周波数変換回路で
は、広い周波数領域にわたってインピーダンスマッチン
グをとることができる。また、変換利得はトランジスタ
Ｑ１０１，Ｑ１０２，Ｑ１０３による変換トランスコン
ダクタンスと負荷抵抗Ｒ１０１，Ｒ１０２で決まり、容
易に大きな値が得られるので、出力信号レベルが十分に
確保される。
【０００７】ところが、図２４の周波数変換回路では、
トランジスタＱ１０２，Ｑ１０３のコレクタからの出力
信号として、所望信号であるのＩＦ信号成分のほかに、
レベルの大きなＬＯ信号の周波数成分とその高調波の周
波数成分が不要信号成分として現れる。このようなレベ
ルの大きな不要信号成分は、次段の出力バッファ回路の
トランジスタＱ１０４，Ｑ１０５を飽和させてしまい、
その結果として所望信号を歪ませるという問題がある。
トランジスタＱ１０２，Ｑ１０３のコレクタからの出力
信号として、所望信号であるのＩＦ信号成分のほかに、
レベルの大きなＬＯ信号の周波数成分とその高調波の周
波数成分が不要信号成分として現れる。このようなレベ
ルの大きな不要信号成分は、次段の出力バッファ回路の
トランジスタＱ１０４，Ｑ１０５を飽和させてしまい、
その結果として所望信号を歪ませるという問題がある。
【０００８】ＬＯ信号の周波数成分をキャンセルする手
法として、ダブルバランスミキサが知られている。しか
し、ダブルバランスミキサでは、主にＬＯ信号周波数の
２倍調波がミキサの負荷抵抗に流れる電流として現れ、
特にＬＯ信号周波数が高い場合、この２倍調波成分が大
きくなり、図２４の回路と同様の問題が生じる。
法として、ダブルバランスミキサが知られている。しか
し、ダブルバランスミキサでは、主にＬＯ信号周波数の
２倍調波がミキサの負荷抵抗に流れる電流として現れ、
特にＬＯ信号周波数が高い場合、この２倍調波成分が大
きくなり、図２４の回路と同様の問題が生じる。
【０００９】
【発明が解決しようとする課題】上述したように従来の
周波数変換回路では、広帯域の信号を周波数変換しよう
とすると、Ｓ／Ｎや歪特性が犠牲になるという問題があ
った。
周波数変換回路では、広帯域の信号を周波数変換しよう
とすると、Ｓ／Ｎや歪特性が犠牲になるという問題があ
った。
【００１０】本発明は、上述した従来技術の問題点を解
消すべくなされたもので、高Ｓ／Ｎおよび低歪を確保し
つつ広帯域化を可能とした周波数変換回路を提供するこ
とを目的とする。
消すべくなされたもので、高Ｓ／Ｎおよび低歪を確保し
つつ広帯域化を可能とした周波数変換回路を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の周波数変換回路は、高周波信号とローカル
信号とを乗算して両信号の周波数の差の周波数を持つ差
周波数信号を出力する乗算回路と、この乗算回路の出力
端子に接続された負荷回路と、乗算回路から出力される
差周波数信号を次段に出力する出力バッファ回路とを有
し、負荷回路のインピーダンス特性が差周波数信号の周
波数以外の少なくとも一つの不要信号周波数に一致した
ノッチ周波数を有することを特徴とする。
め、本発明の周波数変換回路は、高周波信号とローカル
信号とを乗算して両信号の周波数の差の周波数を持つ差
周波数信号を出力する乗算回路と、この乗算回路の出力
端子に接続された負荷回路と、乗算回路から出力される
差周波数信号を次段に出力する出力バッファ回路とを有
し、負荷回路のインピーダンス特性が差周波数信号の周
波数以外の少なくとも一つの不要信号周波数に一致した
ノッチ周波数を有することを特徴とする。
【００１２】このような本発明の周波数変換回路では、
出力バッファ回路により高利得・広帯域化すると同時
に、負荷回路のインピーダンス特性に不要信号周波数で
ノッチ特性を持たせることにより、歪みの原因となる不
要信号周波数成分のみを取り除くことができ、優れた歪
み特性を実現できる。
出力バッファ回路により高利得・広帯域化すると同時
に、負荷回路のインピーダンス特性に不要信号周波数で
ノッチ特性を持たせることにより、歪みの原因となる不
要信号周波数成分のみを取り除くことができ、優れた歪
み特性を実現できる。
【００１３】本発明の周波数変換回路において、負荷回
路は具体的には乗算回路を構成するトランジスタのコレ
クタに接続された少なくとも一つの負荷抵抗と、該負荷
抵抗に並列に接続されたＬＣ直列共振回路とにより構成
され、該ＬＣ直列共振回路の共振周波数を不要信号周波
数に一致させている。ＬＣ直列共振回路は、ボンディン
グワイヤのインダクタンスを含んでいてもよいし、オン
チップで構成されていてもよい。
路は具体的には乗算回路を構成するトランジスタのコレ
クタに接続された少なくとも一つの負荷抵抗と、該負荷
抵抗に並列に接続されたＬＣ直列共振回路とにより構成
され、該ＬＣ直列共振回路の共振周波数を不要信号周波
数に一致させている。ＬＣ直列共振回路は、ボンディン
グワイヤのインダクタンスを含んでいてもよいし、オン
チップで構成されていてもよい。
【００１４】負荷回路のインピーダンス特性は、少なく
とも最も大きな不要信号となるローカル信号の周波数に
一致したノッチ周波数を有することが望ましく、さらに
はローカル信号の周波数およびその高調波の周波数に一
致した複数のノッチ周波数を有することが望ましい。
とも最も大きな不要信号となるローカル信号の周波数に
一致したノッチ周波数を有することが望ましく、さらに
はローカル信号の周波数およびその高調波の周波数に一
致した複数のノッチ周波数を有することが望ましい。
【００１５】また、負荷回路は負荷抵抗に並列に接続さ
れたキャパシタをさらに有してもよい。周波数変換回路
を実際に集積回路によって構成する場合、種々の寄生容
量成分により並列共振回路が形成される。ローカル信号
を主たる不要信号としてＬＣ直列共振回路の共振周波数
をローカル信号周波数に選んだ場合、並列共振回路の並
列共振周波数が他の不要信号、例えばＬＯ信号の高調波
周波数と等しいか、近い周波数になると、この高調波成
分が不要信号として周波数変換出力に現れ、歪み特性が
劣化する。
れたキャパシタをさらに有してもよい。周波数変換回路
を実際に集積回路によって構成する場合、種々の寄生容
量成分により並列共振回路が形成される。ローカル信号
を主たる不要信号としてＬＣ直列共振回路の共振周波数
をローカル信号周波数に選んだ場合、並列共振回路の並
列共振周波数が他の不要信号、例えばＬＯ信号の高調波
周波数と等しいか、近い周波数になると、この高調波成
分が不要信号として周波数変換出力に現れ、歪み特性が
劣化する。
【００１６】ここで、負荷抵抗に並列に接続されたキャ
パシタを設け、このキャパシタの容量を適切に選んで並
列共振周波数が不要信号以外の周波数にシフトさせるこ
とにより、ＬＣ直列共振回路の共振周波数以外の周波数
の不要信号を除去することができ、さらなる低歪化が可
能となる。
パシタを設け、このキャパシタの容量を適切に選んで並
列共振周波数が不要信号以外の周波数にシフトさせるこ
とにより、ＬＣ直列共振回路の共振周波数以外の周波数
の不要信号を除去することができ、さらなる低歪化が可
能となる。
【００１７】一方、出力バッファ回路は、入力インピー
ダンスが所望の信号帯域内での利得が実質的に一定とな
るように設定されていることが望ましく、さらに具体的
にはその入力部にトランスインピーダンス回路のような
入力インピーダンスを低下させる回路を有することが望
ましい。このようにして所望信号帯域で利得をほぼ一定
に保つことにより、出力信号の広帯域化および低歪み化
が可能となる。
ダンスが所望の信号帯域内での利得が実質的に一定とな
るように設定されていることが望ましく、さらに具体的
にはその入力部にトランスインピーダンス回路のような
入力インピーダンスを低下させる回路を有することが望
ましい。このようにして所望信号帯域で利得をほぼ一定
に保つことにより、出力信号の広帯域化および低歪み化
が可能となる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１に、本発明に係る第１の実施
形態の周波数変換回路の基本構成を示す。この周波数変
換回路は、高周波（ＲＦ）信号とローカル（ＬＯ）信号
との乗算を行う乗算回路１と、この乗算回路１の二つの
出力端子に接続された負荷回路２および同じく乗算回路
１の二つの出力端子に接続された出力バッファ回路３か
ら構成される。ここで、本発明に従い負荷回路２のイン
ピーダンス特性（インピーダンスの周波数特性）は、少
なくとも一つの不要信号周波数に一致したノッチ周波数
を有するものとする。
施の形態を説明する。図１に、本発明に係る第１の実施
形態の周波数変換回路の基本構成を示す。この周波数変
換回路は、高周波（ＲＦ）信号とローカル（ＬＯ）信号
との乗算を行う乗算回路１と、この乗算回路１の二つの
出力端子に接続された負荷回路２および同じく乗算回路
１の二つの出力端子に接続された出力バッファ回路３か
ら構成される。ここで、本発明に従い負荷回路２のイン
ピーダンス特性（インピーダンスの周波数特性）は、少
なくとも一つの不要信号周波数に一致したノッチ周波数
を有するものとする。
【００１９】乗算回路１の出力には所望信号成分、つま
りＲＦ信号の周波数とＬＯ信号の周波数との差周波数で
あるＩＦ（中間周波数）信号成分のほかに、ＬＯ信号周
波数成分、ＬＯ信号周波数の高調波成分等が不要信号成
分として現れる。本実施形態の周波数変換回路では、こ
れらＬＯ信号周波数成分やその高調波成分のようなレベ
ルの大きな不要信号成分が乗算回路１から出力されたと
しても、負荷回路２のインピーダンス特性に不要信号成
分の周波数に一致したノッチ周波数を持たせることによ
り、次段の出力バッファ回路３にこれらの不要信号成分
はほとんど伝達されなくなるようにできる。
りＲＦ信号の周波数とＬＯ信号の周波数との差周波数で
あるＩＦ（中間周波数）信号成分のほかに、ＬＯ信号周
波数成分、ＬＯ信号周波数の高調波成分等が不要信号成
分として現れる。本実施形態の周波数変換回路では、こ
れらＬＯ信号周波数成分やその高調波成分のようなレベ
ルの大きな不要信号成分が乗算回路１から出力されたと
しても、負荷回路２のインピーダンス特性に不要信号成
分の周波数に一致したノッチ周波数を持たせることによ
り、次段の出力バッファ回路３にこれらの不要信号成分
はほとんど伝達されなくなるようにできる。
【００２０】従って、不要信号によって出力バッファ回
路３の入力部が飽和することはなくなり、歪みが小さく
なる。また、不要信号成分を負荷回路２のノッチ特性に
よって除去するので、所望信号帯域においては負荷回路
２のインピーダンス特性を平坦にすることができる。
路３の入力部が飽和することはなくなり、歪みが小さく
なる。また、不要信号成分を負荷回路２のノッチ特性に
よって除去するので、所望信号帯域においては負荷回路
２のインピーダンス特性を平坦にすることができる。
【００２１】さらに、このように負荷回路２のインピー
ダンス特性が所望信号帯域で平坦な特性を持ち、出力バ
ッファ回路のインピーダンス特性も平坦であることか
ら、この周波数変換回路は所望信号帯域において十分な
変換利得を有し、レベルが十分に大きくＳ／Ｎの高い出
力信号を得ることができる。
ダンス特性が所望信号帯域で平坦な特性を持ち、出力バ
ッファ回路のインピーダンス特性も平坦であることか
ら、この周波数変換回路は所望信号帯域において十分な
変換利得を有し、レベルが十分に大きくＳ／Ｎの高い出
力信号を得ることができる。
【００２２】次に、図２を用いて図１の周波数変換回路
の具体例を説明する。図２において、乗算回路１はトラ
ンジスタＱ１，Ｑ２，Ｑ３からなり、トランジスタＱ１
のコレクタ端子はトランジスタＱ２，Ｑ３の共通エミッ
タ端子に接続され、トランジスタＱ１のエミッタ端子は
接地される。トランジスタＱ１のベース端子にＲＦ信号
が入力され、トランジスタＱ２，Ｑ３のベース端子間に
ＬＯ信号が入力される。このような構成により、乗算回
路１の出力端子であるトランジスタＱ２，Ｑ３のコレク
タ端子から、主として乗算回路１の入力であるＲＦ信号
とＬＯ信号との差周波数の成分、つまりＩＦ信号成分が
電流信号として出力される。
の具体例を説明する。図２において、乗算回路１はトラ
ンジスタＱ１，Ｑ２，Ｑ３からなり、トランジスタＱ１
のコレクタ端子はトランジスタＱ２，Ｑ３の共通エミッ
タ端子に接続され、トランジスタＱ１のエミッタ端子は
接地される。トランジスタＱ１のベース端子にＲＦ信号
が入力され、トランジスタＱ２，Ｑ３のベース端子間に
ＬＯ信号が入力される。このような構成により、乗算回
路１の出力端子であるトランジスタＱ２，Ｑ３のコレク
タ端子から、主として乗算回路１の入力であるＲＦ信号
とＬＯ信号との差周波数の成分、つまりＩＦ信号成分が
電流信号として出力される。
【００２３】トランジスタＱ２，Ｑ３のコレクタ端子か
ら出力された電流信号は、負荷回路２内の負荷抵抗によ
って電流−電圧変換される。そして、トランジスタＱ３
のコレクタ端子からの信号電流を電流−電圧変換した信
号が出力バッファ回路３に入力される。負荷回路２は、
この例ではトランジスタＱ２，Ｑ３のコレクタ端子と電
源Ｖｃｃとの間にそれぞれ接続された負荷抵抗Ｒ１，Ｒ
２と、負荷抵抗Ｒ１に並列に接続されたインダクタＬ１
とキャパシタＣ１のＬＣ直列共振回路と、負荷抵抗Ｒ２
に並列に接続されたインダクタＬ２とキャパシタＣ２の
ＬＣ直列共振回路からなる。
ら出力された電流信号は、負荷回路２内の負荷抵抗によ
って電流−電圧変換される。そして、トランジスタＱ３
のコレクタ端子からの信号電流を電流−電圧変換した信
号が出力バッファ回路３に入力される。負荷回路２は、
この例ではトランジスタＱ２，Ｑ３のコレクタ端子と電
源Ｖｃｃとの間にそれぞれ接続された負荷抵抗Ｒ１，Ｒ
２と、負荷抵抗Ｒ１に並列に接続されたインダクタＬ１
とキャパシタＣ１のＬＣ直列共振回路と、負荷抵抗Ｒ２
に並列に接続されたインダクタＬ２とキャパシタＣ２の
ＬＣ直列共振回路からなる。
【００２４】乗算回路１の出力には、所望信号であるＩ
Ｆ信号成分のほかに、不要信号として主にＬＯ信号の周
波数成分が含まれるが、負荷回路２におけるＬＣ直列共
振回路の共振周波数をＬＯ信号周波数に合わせることに
より、ＬＯ信号周波数成分を除去することができる。す
なわち、ＬＣ直列共振回路は共振周波数でインピーダン
スが極小値となるので、この共振周波数にＬＯ信号周波
数を合わせれば、ＬＯ信号周波数での利得は０となっ
て、ＬＯ信号周波数成分は出力バッファ回路３に伝達さ
れなくなり、出力バッファ回路３のトランジスタＱ４が
ＬＯ信号周波数成分により飽和することを防ぐことがで
きる。
Ｆ信号成分のほかに、不要信号として主にＬＯ信号の周
波数成分が含まれるが、負荷回路２におけるＬＣ直列共
振回路の共振周波数をＬＯ信号周波数に合わせることに
より、ＬＯ信号周波数成分を除去することができる。す
なわち、ＬＣ直列共振回路は共振周波数でインピーダン
スが極小値となるので、この共振周波数にＬＯ信号周波
数を合わせれば、ＬＯ信号周波数での利得は０となっ
て、ＬＯ信号周波数成分は出力バッファ回路３に伝達さ
れなくなり、出力バッファ回路３のトランジスタＱ４が
ＬＯ信号周波数成分により飽和することを防ぐことがで
きる。
【００２５】従って、出力バッファ回路３において余計
な歪みを生じることがなくなり、周波数変換回路２から
ＬＯ信号周波数成分やその高調波成分のような不要信号
成分が出力されていても、出力バッファ回路３から低歪
みの所望信号成分が周波数変換出力として得られる。
な歪みを生じることがなくなり、周波数変換回路２から
ＬＯ信号周波数成分やその高調波成分のような不要信号
成分が出力されていても、出力バッファ回路３から低歪
みの所望信号成分が周波数変換出力として得られる。
【００２６】次に、図１の各部の他の具体的な構成例に
ついて説明する。図３、図４に乗算回路１の他の構成例
を示す。
ついて説明する。図３、図４に乗算回路１の他の構成例
を示す。
【００２７】図３に示す乗算回路は、図２におけるトラ
ンジスタＱ１のベース端子とエミッタ端子間に直流バイ
アス電圧Ｖｂを印加し、トランジスタＱ２のエミッタ端
子にＲＦ信号を入力するようにした例であり、図２中に
示した乗算回路と同様に、所望信号としてＲＦ信号周波
数とＬＯ信号周波数との差周波数の成分であるＩＦ信号
成分が出力され、不要信号としてＬＯ信号周波数とその
高調波成分が出力される。
ンジスタＱ１のベース端子とエミッタ端子間に直流バイ
アス電圧Ｖｂを印加し、トランジスタＱ２のエミッタ端
子にＲＦ信号を入力するようにした例であり、図２中に
示した乗算回路と同様に、所望信号としてＲＦ信号周波
数とＬＯ信号周波数との差周波数の成分であるＩＦ信号
成分が出力され、不要信号としてＬＯ信号周波数とその
高調波成分が出力される。
【００２８】図４に示す乗算回路は、トランジスタＱ１
１〜Ｑ１６と電流源ＣＳ１０で構成される周知の平衡変
調器型乗算回路であり、ＲＦ信号は共通エミッタ端子に
電流源ＣＳ１０が接続されているトランジスタＱ１１，
Ｑ１２のベース端子間に入力される。トランジスタＱ１
１，Ｑ１２のコレクタ端子は、トランジスタＱ１３，Ｑ
１４の共通エミッタ端子およびトランジスタＱ１５，Ｑ
１６の共通エミッタ端子にそれぞれ接続されており、ト
ランジスタＱ１３，Ｑ１４のベース端子間およびトラン
ジスタＱ１５，Ｑ１５のベース端子間にそれぞれＬＯ信
号が互いに逆相で入力される。
１〜Ｑ１６と電流源ＣＳ１０で構成される周知の平衡変
調器型乗算回路であり、ＲＦ信号は共通エミッタ端子に
電流源ＣＳ１０が接続されているトランジスタＱ１１，
Ｑ１２のベース端子間に入力される。トランジスタＱ１
１，Ｑ１２のコレクタ端子は、トランジスタＱ１３，Ｑ
１４の共通エミッタ端子およびトランジスタＱ１５，Ｑ
１６の共通エミッタ端子にそれぞれ接続されており、ト
ランジスタＱ１３，Ｑ１４のベース端子間およびトラン
ジスタＱ１５，Ｑ１５のベース端子間にそれぞれＬＯ信
号が互いに逆相で入力される。
【００２９】そして、トランジスタＱ１３，Ｑ１５の共
通コレクタ端子間とトランジスタＱ１４，Ｑ１６のコレ
クタ端子間から、所望信号としてＲＦ信号周波数とＬＯ
信号周波数との差周波数の成分であるＩＦ信号成分が逆
相で出力される。また、この図４の乗算回路において
は、主にＬＯ信号の２次高調波成分が不要信号として出
力される。
通コレクタ端子間とトランジスタＱ１４，Ｑ１６のコレ
クタ端子間から、所望信号としてＲＦ信号周波数とＬＯ
信号周波数との差周波数の成分であるＩＦ信号成分が逆
相で出力される。また、この図４の乗算回路において
は、主にＬＯ信号の２次高調波成分が不要信号として出
力される。
【００３０】図５、図６および図７に負荷回路２の他の
構成例を示す。図５の負荷回路では、負荷抵抗Ｒ１にイ
ンダクタＬ１とキャパシタＣ１からなるＬＣ直列共振回
路が並列に接続され、図６の負荷回路では、抵抗Ｒ２に
インダクタＬ２とキャパシタＣ２からなるＬＣ直列共振
回路が並列に接続されている。また、図７の負荷回路で
は、抵抗Ｒに並列にインダクタＬ１とキャパシタＣ１か
らなるＬＣ直列共振回路およびインダクタＬ２とキャパ
シタＣ２からなるＬＣ直列共振回路が接続されている。
これらの負荷回路は、いずれも一方の端子（入力端子Ｉ
Ｎ）が乗算回路１の出力端に接続され、他方の端子が電
源Ｖｃｃ、つまりＡＣ ＧＮＤに接続される。乗算回路
１の出力が差動となっている場合には、乗算回路１のそ
れぞれの出力（＋側、−側）に上記のごとく負荷回路を
接続すればよい。ここで、二つの負荷回路は回路のバラ
ンスを考えると、同一であることが望ましい。また、二
つの負荷回路のＡＣ ＧＮＤは共通であってもよいし、
別々であってもよい。
構成例を示す。図５の負荷回路では、負荷抵抗Ｒ１にイ
ンダクタＬ１とキャパシタＣ１からなるＬＣ直列共振回
路が並列に接続され、図６の負荷回路では、抵抗Ｒ２に
インダクタＬ２とキャパシタＣ２からなるＬＣ直列共振
回路が並列に接続されている。また、図７の負荷回路で
は、抵抗Ｒに並列にインダクタＬ１とキャパシタＣ１か
らなるＬＣ直列共振回路およびインダクタＬ２とキャパ
シタＣ２からなるＬＣ直列共振回路が接続されている。
これらの負荷回路は、いずれも一方の端子（入力端子Ｉ
Ｎ）が乗算回路１の出力端に接続され、他方の端子が電
源Ｖｃｃ、つまりＡＣ ＧＮＤに接続される。乗算回路
１の出力が差動となっている場合には、乗算回路１のそ
れぞれの出力（＋側、−側）に上記のごとく負荷回路を
接続すればよい。ここで、二つの負荷回路は回路のバラ
ンスを考えると、同一であることが望ましい。また、二
つの負荷回路のＡＣ ＧＮＤは共通であってもよいし、
別々であってもよい。
【００３１】ここで、図５、図６および図７中のＬ１，
Ｃ１およびＬ２，Ｃ２は、例えば次式（１）（２）を満
たすように設定される。
Ｃ１およびＬ２，Ｃ２は、例えば次式（１）（２）を満
たすように設定される。
【００３２】
【数１】
【００３３】ここで、ωＬＯ（＝２πｆＬＯ）はＬＯ信
号の角周波数、２ωＬＯはその２次高調波の角周波数で
あり、図５、図６に示す負荷回路のインピーダンス特性
は、それぞれ周波数ｆＬＯ，２ｆＬＯにノッチ周波数を
有する。また、図７に示した負荷回路のインピーダンス
特性は図８に示すように、これら二つの周波数ｆＬＯ，
２ｆＬＯにノッチ周波数を有する。
号の角周波数、２ωＬＯはその２次高調波の角周波数で
あり、図５、図６に示す負荷回路のインピーダンス特性
は、それぞれ周波数ｆＬＯ，２ｆＬＯにノッチ周波数を
有する。また、図７に示した負荷回路のインピーダンス
特性は図８に示すように、これら二つの周波数ｆＬＯ，
２ｆＬＯにノッチ周波数を有する。
【００３４】図５、図６および図７に示した負荷回路
は、負荷抵抗とＬＣ直列共振回路を並列接続しただけの
ものであり、簡易な構成で実現可能である。ＬＣ直列共
振回路のＱ値が大きいか、またはＬＯ信号周波数とＩＦ
信号周波数が大きい場合、ＩＦ信号周波数において負荷
インピーダンスは負荷抵抗の大きさになり、ＩＦ信号周
波数帯域全域にわたって平坦な特性を得ることができ
る。
は、負荷抵抗とＬＣ直列共振回路を並列接続しただけの
ものであり、簡易な構成で実現可能である。ＬＣ直列共
振回路のＱ値が大きいか、またはＬＯ信号周波数とＩＦ
信号周波数が大きい場合、ＩＦ信号周波数において負荷
インピーダンスは負荷抵抗の大きさになり、ＩＦ信号周
波数帯域全域にわたって平坦な特性を得ることができ
る。
【００３５】図９〜図１３に、負荷回路２のさらに別の
構成例を示す。負荷回路２に用いるＬＣ直列共振回路
は、オフチップ（外付け）、オンチップのいずれでも構
成可能である。図９に示す負荷回路は、ＬＣ直列共振回
路をオフチップで構成した例であり、負荷抵抗Ｒ３と、
オフチップのインダクタＬ３（ボンディングワイヤのイ
ンダクタンスを含む）およびキャパシタＣ３のＬＣ直列
共振回路からなる。
構成例を示す。負荷回路２に用いるＬＣ直列共振回路
は、オフチップ（外付け）、オンチップのいずれでも構
成可能である。図９に示す負荷回路は、ＬＣ直列共振回
路をオフチップで構成した例であり、負荷抵抗Ｒ３と、
オフチップのインダクタＬ３（ボンディングワイヤのイ
ンダクタンスを含む）およびキャパシタＣ３のＬＣ直列
共振回路からなる。
【００３６】このようにＬＣ直列共振回路をオフチップ
で構成する場合、インダクタＬ３およびキャパシタＣ３
共に、ボンディングワイヤのインダクタンスを含めて、
高いＱ値の部品を使用できる。また、図９に示すように
ＬＣ直列共振回路の一方の端子をチップの外部に接地す
ることができるので、不要信号の同相成分、差動成分と
もに十分な抑圧効果が得られる。
で構成する場合、インダクタＬ３およびキャパシタＣ３
共に、ボンディングワイヤのインダクタンスを含めて、
高いＱ値の部品を使用できる。また、図９に示すように
ＬＣ直列共振回路の一方の端子をチップの外部に接地す
ることができるので、不要信号の同相成分、差動成分と
もに十分な抑圧効果が得られる。
【００３７】図１０に示す負荷回路は、ＬＣ直列共振回
路をオンチップで構成した例であり、負荷抵抗Ｒ４，Ｒ
５と、負荷抵抗Ｒ４に並列に接続されたインダクタＬ４
とキャパシタＣ４のＬＣ直列共振回路と、負荷抵抗Ｒ５
に並列に接続されたインダクタＬ５とキャパシタＣ５の
ＬＣ直列共振回路をオンチップで構成している。負荷抵
抗Ｒ４とこれに並列に接続されたＬＣ共振回路、および
負荷抵抗Ｒ５とこれに並列に接続されたＬＣ直列共振回
路のそれぞれの一端は、乗算回路１の二つの出力端子に
接続され、他端はキャパシタンスＣｐのパッドを介して
集積回路の基板電位に接続されるとともに、インダクタ
ンスＬｂのボンディングワイヤを介して電源Ｖｃｃに接
続され、ＡＣ ＧＮＤとされている。
路をオンチップで構成した例であり、負荷抵抗Ｒ４，Ｒ
５と、負荷抵抗Ｒ４に並列に接続されたインダクタＬ４
とキャパシタＣ４のＬＣ直列共振回路と、負荷抵抗Ｒ５
に並列に接続されたインダクタＬ５とキャパシタＣ５の
ＬＣ直列共振回路をオンチップで構成している。負荷抵
抗Ｒ４とこれに並列に接続されたＬＣ共振回路、および
負荷抵抗Ｒ５とこれに並列に接続されたＬＣ直列共振回
路のそれぞれの一端は、乗算回路１の二つの出力端子に
接続され、他端はキャパシタンスＣｐのパッドを介して
集積回路の基板電位に接続されるとともに、インダクタ
ンスＬｂのボンディングワイヤを介して電源Ｖｃｃに接
続され、ＡＣ ＧＮＤとされている。
【００３８】このようにオンチップでＬＣ直列共振回路
を構成すると、共振回路のＱ値が低くなるが、ボンディ
ングワイヤのインダクタンスＬｂの誤差が大きい場合な
どには、オフチップの共振回路の共振周波数を合わせ込
むのが難しいので、オンチップ共振回路の方がその共振
周波数を狙い目の周波数（ＬＯ信号周波数やその高調波
の周波数）に合わせ込むことが比較的容易になる。ま
た、不要信号が差動信号になっている場合は、ＬＣ共振
回路をオンチップのＬＣで構成しても、ボンディングワ
イヤのインダクタンスＬｐやパッドのキャパシタンスＣ
ｐの影響を受けることなく、不要信号の抑圧ができる。
を構成すると、共振回路のＱ値が低くなるが、ボンディ
ングワイヤのインダクタンスＬｂの誤差が大きい場合な
どには、オフチップの共振回路の共振周波数を合わせ込
むのが難しいので、オンチップ共振回路の方がその共振
周波数を狙い目の周波数（ＬＯ信号周波数やその高調波
の周波数）に合わせ込むことが比較的容易になる。ま
た、不要信号が差動信号になっている場合は、ＬＣ共振
回路をオンチップのＬＣで構成しても、ボンディングワ
イヤのインダクタンスＬｐやパッドのキャパシタンスＣ
ｐの影響を受けることなく、不要信号の抑圧ができる。
【００３９】図１１〜図１３に示す負荷回路は、乗算回
路１から出力される不要信号が差動信号になっている場
合の構成例であり、いずれも二つの入力端子ＩＮ１，Ｉ
Ｎ２を有する。Ｒ６，Ｒ７，Ｒ８，Ｒ９は負荷抵抗であ
り、またインダクタＬ６，Ｌ７，Ｌ８，Ｌ９およびキャ
パシタＣ６，Ｃ７，Ｃ８，Ｃ９はＬＣ直列共振回路を構
成している。ＬＣ直列共振回路は、入力端子ＩＮ１，Ｉ
Ｎ２間に接続される。これらの負荷回路においては、イ
ンダクタおよびキャパシタ共にオンチップ、オフチップ
いずれで構成することも可能である。また、ＬＣ直列共
振回路のインダクタおよびキャパシタのいずれか一方を
オンチップに、他方をオフチップにして構成してもよ
く、さらにオンチップ、オフチップのＬＣ直列共振回路
を併用してもよい。
路１から出力される不要信号が差動信号になっている場
合の構成例であり、いずれも二つの入力端子ＩＮ１，Ｉ
Ｎ２を有する。Ｒ６，Ｒ７，Ｒ８，Ｒ９は負荷抵抗であ
り、またインダクタＬ６，Ｌ７，Ｌ８，Ｌ９およびキャ
パシタＣ６，Ｃ７，Ｃ８，Ｃ９はＬＣ直列共振回路を構
成している。ＬＣ直列共振回路は、入力端子ＩＮ１，Ｉ
Ｎ２間に接続される。これらの負荷回路においては、イ
ンダクタおよびキャパシタ共にオンチップ、オフチップ
いずれで構成することも可能である。また、ＬＣ直列共
振回路のインダクタおよびキャパシタのいずれか一方を
オンチップに、他方をオフチップにして構成してもよ
く、さらにオンチップ、オフチップのＬＣ直列共振回路
を併用してもよい。
【００４０】図１４、図１５に出力バッファ回路３の他
の構成例を示す。図１４に示す出力バッファ回路では、
乗算回路１の二つの出力端子からのＩＦ信号電圧を入力
し、これらをトランジスタＱ４，Ｑ５と電流源ＣＳ４，
ＣＳ５からなる二組のエミッタフォロワ回路により伝送
線路のインピーダンス、例えば５０Ωにインピーダンス
変換して出力する。
の構成例を示す。図１４に示す出力バッファ回路では、
乗算回路１の二つの出力端子からのＩＦ信号電圧を入力
し、これらをトランジスタＱ４，Ｑ５と電流源ＣＳ４，
ＣＳ５からなる二組のエミッタフォロワ回路により伝送
線路のインピーダンス、例えば５０Ωにインピーダンス
変換して出力する。
【００４１】図１５に示す出力バッファ回路では、乗算
回路１の一方の出力端子からのＩＦ信号電圧をトランジ
スタＱ８と負荷抵抗Ｒ１０からなるエミッタ接地増幅器
により増幅し、さらにトランジスタＱ５と電流源ＣＳ５
からなるエミッタフォロワ回路により伝送線路のインピ
ーダンス、例えば５０Ωにインピーダンス変換して出力
する。
回路１の一方の出力端子からのＩＦ信号電圧をトランジ
スタＱ８と負荷抵抗Ｒ１０からなるエミッタ接地増幅器
により増幅し、さらにトランジスタＱ５と電流源ＣＳ５
からなるエミッタフォロワ回路により伝送線路のインピ
ーダンス、例えば５０Ωにインピーダンス変換して出力
する。
【００４２】ところで、ＬＯ信号周波数とＩＦ信号周波
数の差周波数が小さい場合、またはＬＣ直列共振回路の
Ｑ値が小さい場合などには、図１６に点線で示されるよ
うにＩＦ信号帯域において負荷回路のインピーダンス特
性が平坦でなくなる場合がある。この結果、所望信号帯
域内で利得変動を生じてしまい、広帯域の信号を得るこ
とができなくなる。
数の差周波数が小さい場合、またはＬＣ直列共振回路の
Ｑ値が小さい場合などには、図１６に点線で示されるよ
うにＩＦ信号帯域において負荷回路のインピーダンス特
性が平坦でなくなる場合がある。この結果、所望信号帯
域内で利得変動を生じてしまい、広帯域の信号を得るこ
とができなくなる。
【００４３】このような場合は、入力インピーダンスを
小さくしたトランスインピーダンスアンプで出力バッフ
ァ回路３を構成することにより、乗算回路１の出力端子
から見たインピーダンス特性を図１６の実線のようにす
ることができ、ＩＦ信号帯域で平坦な出力信号レベルを
得ることができる。このようなトランスインピーダンス
アンプ回路を入力部に備えた出力バッファ回路３の構成
例を図１７、図１８に示す。
小さくしたトランスインピーダンスアンプで出力バッフ
ァ回路３を構成することにより、乗算回路１の出力端子
から見たインピーダンス特性を図１６の実線のようにす
ることができ、ＩＦ信号帯域で平坦な出力信号レベルを
得ることができる。このようなトランスインピーダンス
アンプ回路を入力部に備えた出力バッファ回路３の構成
例を図１７、図１８に示す。
【００４４】図１７に示す出力バッファ回路では、トラ
ンジスタＱ６と、トランジスタＱ６のエミッタ端子に接
続された電流源ＣＳ６と、トランジスタＱ６のコレクタ
端子とベース端子間に接続されたＲ１１、およびトラン
ジスタＱ６のコレクタ端子と電源Ｖｃｃとの間に接続さ
れた抵抗Ｒ１２によりトランスインピーダンスアンプ回
路が構成されている。このトランスインピーダンスアン
プ回路の出力は、トランジスタＱ６のコレクタ端子から
取り出され、次段のトランジスタＱ４のベース端子に入
力される。
ンジスタＱ６と、トランジスタＱ６のエミッタ端子に接
続された電流源ＣＳ６と、トランジスタＱ６のコレクタ
端子とベース端子間に接続されたＲ１１、およびトラン
ジスタＱ６のコレクタ端子と電源Ｖｃｃとの間に接続さ
れた抵抗Ｒ１２によりトランスインピーダンスアンプ回
路が構成されている。このトランスインピーダンスアン
プ回路の出力は、トランジスタＱ６のコレクタ端子から
取り出され、次段のトランジスタＱ４のベース端子に入
力される。
【００４５】図１８に示す出力バッファ回路は、図１７
におけるトランスインピーダンスアンプ回路の抵抗Ｒ１
１を除去し、代わってトランジスタＱ６のベース端子に
直流バイアス電圧Ｖｂを与えている。この場合も、トラ
ンスインピーダンスアンプ回路の出力はトランジスタＱ
６のコレクタ端子から取り出され、次段のトランジスタ
Ｑ４のベース端子に入力される。乗算回路１の出力が差
動になっている場合は、乗算回路１の二つの出力端子に
それぞれトランジスタインピーダンス回路を接続すれば
よい。ここで、二つのトランスインピーダンス回路は、
乗算回路のバランスを考えると、同一であることが望ま
しい。
におけるトランスインピーダンスアンプ回路の抵抗Ｒ１
１を除去し、代わってトランジスタＱ６のベース端子に
直流バイアス電圧Ｖｂを与えている。この場合も、トラ
ンスインピーダンスアンプ回路の出力はトランジスタＱ
６のコレクタ端子から取り出され、次段のトランジスタ
Ｑ４のベース端子に入力される。乗算回路１の出力が差
動になっている場合は、乗算回路１の二つの出力端子に
それぞれトランジスタインピーダンス回路を接続すれば
よい。ここで、二つのトランスインピーダンス回路は、
乗算回路のバランスを考えると、同一であることが望ま
しい。
【００４６】図１７および図１８に示した出力バッファ
回路は、いずれもトランスインピーダンスアンプ回路を
入力部に備えることにより、その入力インピーダンスを
負荷回路２の負荷抵抗よりも小さくすることが可能であ
り、乗算回路１の出力端子において図１６の実線のよう
なインピーダンス特性を得ることができる。
回路は、いずれもトランスインピーダンスアンプ回路を
入力部に備えることにより、その入力インピーダンスを
負荷回路２の負荷抵抗よりも小さくすることが可能であ
り、乗算回路１の出力端子において図１６の実線のよう
なインピーダンス特性を得ることができる。
【００４７】このときの所望信号に対するトランスイン
ピーダンスは、図１７の場合は抵抗Ｒ１１の値、図１８
図の場合は抵抗Ｒ１２の値となるので、これらの抵抗値
を図１６のインピーダンスＲと等しくすれば、所望信号
のレベルを広帯域にわたって十分に得ることができ、ま
た不要信号は負荷回路２のノッチ特性により除去するこ
とができるため、余計な歪みを軽減することができる。
ピーダンスは、図１７の場合は抵抗Ｒ１１の値、図１８
図の場合は抵抗Ｒ１２の値となるので、これらの抵抗値
を図１６のインピーダンスＲと等しくすれば、所望信号
のレベルを広帯域にわたって十分に得ることができ、ま
た不要信号は負荷回路２のノッチ特性により除去するこ
とができるため、余計な歪みを軽減することができる。
【００４８】このように出力バッファ回路３にトランス
インピーダンス回路のようなインピーダンスを低下させ
る回路を付加することにより、所望信号帯域で利得を実
質的に一定に保ち、出力バッファ回路３で所望信号が歪
むのを避けることができ、低歪み化により有利となる。
インピーダンス回路のようなインピーダンスを低下させ
る回路を付加することにより、所望信号帯域で利得を実
質的に一定に保ち、出力バッファ回路３で所望信号が歪
むのを避けることができ、低歪み化により有利となる。
【００４９】次に、図１９〜図２２を参照して本発明の
他の実施形態について説明する。図２に示した周波数変
換回路において、実際の集積回路上ではトランジスタＱ
３のコレクタ端子と基板間の寄生容量や配線の寄生容量
が存在し、これらの寄生容量を含めると負荷回路２は、
等価的に図１９のように表わされる。ただし、図１９で
は乗算回路１の二つの出力端子に接続された負荷抵抗Ｒ
１，Ｒ２とこれらに並列に接続されたＬＣ直列共振回路
を構成するインダクタＬ１，Ｌ２およびキャパシタＣ
１，Ｃ２のうちの一方のみを考え、それぞれＲ，Ｌ，Ｃ
で表わしている。また、図１９におけるＣparasitic
は、上述した全ての寄生容量を表わしている。図１９中
に示すＬＣ直列共振回路のインピーダンスは、次式
（３）で表わされる。
他の実施形態について説明する。図２に示した周波数変
換回路において、実際の集積回路上ではトランジスタＱ
３のコレクタ端子と基板間の寄生容量や配線の寄生容量
が存在し、これらの寄生容量を含めると負荷回路２は、
等価的に図１９のように表わされる。ただし、図１９で
は乗算回路１の二つの出力端子に接続された負荷抵抗Ｒ
１，Ｒ２とこれらに並列に接続されたＬＣ直列共振回路
を構成するインダクタＬ１，Ｌ２およびキャパシタＣ
１，Ｃ２のうちの一方のみを考え、それぞれＲ，Ｌ，Ｃ
で表わしている。また、図１９におけるＣparasitic
は、上述した全ての寄生容量を表わしている。図１９中
に示すＬＣ直列共振回路のインピーダンスは、次式
（３）で表わされる。
【００５０】
【数２】
【００５１】すなわち、このＬＣ直列共振回路のインピ
ーダンスは、共振周波数ｆ０（＝１／２π√（ＬＣ））
よりも高い周波数では誘導性（虚数成分が正数）とな
る。このため、図１９中のＣparasiticのような寄生容
量成分があると、ｆ０以上の周波数においては、図１９
の回路は抵抗Ｒに並列にＬＣ並列共振回路が接続された
ように見える。より具体的には、図１９の回路のインピ
ーダンスは、次式（４）で与えられる。
ーダンスは、共振周波数ｆ０（＝１／２π√（ＬＣ））
よりも高い周波数では誘導性（虚数成分が正数）とな
る。このため、図１９中のＣparasiticのような寄生容
量成分があると、ｆ０以上の周波数においては、図１９
の回路は抵抗Ｒに並列にＬＣ並列共振回路が接続された
ように見える。より具体的には、図１９の回路のインピ
ーダンスは、次式（４）で与えられる。
【００５２】
【数３】
【００５３】従って、周波数ｆ＝ｆ０＝１／２π√（Ｌ
Ｃ）で直列共振が起こり、この周波数でインピーダンス
０となるノッチが存在する。さらに、周波数ｆ＝ｆ１＝
ｆ０√（１＋Ｃ／Ｃparasitic）で並列共振が起こり、
この周波数ではインピーダンスか極大値Ｒとなる。
Ｃ）で直列共振が起こり、この周波数でインピーダンス
０となるノッチが存在する。さらに、周波数ｆ＝ｆ１＝
ｆ０√（１＋Ｃ／Ｃparasitic）で並列共振が起こり、
この周波数ではインピーダンスか極大値Ｒとなる。
【００５４】図２０は、図１９中に示した寄生容量Ｃpa
rasiticを考慮した周波数変換回路を示している。この
周波数変換回路において、負荷回路２中のＬＣ直列共振
回路の共振周波数ｆ０をＬＯ信号周波数とした場合を考
える。この場合、負荷回路のインピーダンス特性におい
てＬＯ信号周波数にノッチを設けることで、ＬＯ信号周
波数の不要信号は十分に抑圧される。
rasiticを考慮した周波数変換回路を示している。この
周波数変換回路において、負荷回路２中のＬＣ直列共振
回路の共振周波数ｆ０をＬＯ信号周波数とした場合を考
える。この場合、負荷回路のインピーダンス特性におい
てＬＯ信号周波数にノッチを設けることで、ＬＯ信号周
波数の不要信号は十分に抑圧される。
【００５５】ところが、上述したように寄生容量Ｃpara
siticの存在によって、ＬＯ信号周波数（＝直列共振周
波数）よりも高い周波数ｆ１に並列共振点が存在するた
め、この並列共振周波数ｆ１が他の不要信号、例えばＬ
Ｏ信号の高調波周波数と等しいか、もしくはこれに近い
周波数になると、ＬＯ信号の高調波成分が不要信号とし
て周波数変換出力に現れてしまい、歪み特性が劣化す
る。
siticの存在によって、ＬＯ信号周波数（＝直列共振周
波数）よりも高い周波数ｆ１に並列共振点が存在するた
め、この並列共振周波数ｆ１が他の不要信号、例えばＬ
Ｏ信号の高調波周波数と等しいか、もしくはこれに近い
周波数になると、ＬＯ信号の高調波成分が不要信号とし
て周波数変換出力に現れてしまい、歪み特性が劣化す
る。
【００５６】図２１は、この点を改善した本発明の他の
実施形態に係る周波数変換回路であり、トランジスタＱ
２，Ｑ３のコレクタ端子と電源Ｖｃｃとの間に、つまり
負荷抵抗Ｒ１，Ｒ２とそれぞれ並列にキャパシタＣ２
１，Ｃ２２が接続されている。このようにすると、並列
共振周波数は次式（５）となる。
実施形態に係る周波数変換回路であり、トランジスタＱ
２，Ｑ３のコレクタ端子と電源Ｖｃｃとの間に、つまり
負荷抵抗Ｒ１，Ｒ２とそれぞれ並列にキャパシタＣ２
１，Ｃ２２が接続されている。このようにすると、並列
共振周波数は次式（５）となる。
【００５７】
【数４】
【００５８】但し、ＣはＬＣ直列共振回路のキャパシタ
Ｃ１，Ｃ２の容量、Ｃ′は追加したキャパシタＣ２１，
Ｃ２２の容量である。すなわち、キャパシタＣ２１，Ｃ
２２を設けることにより、並列共振周波数はｆ１からｆ
２へとずれる。従って、この並列共振周波数ｆ２がＬＯ
信号の高調波成分などの不要信号以外の周波数となるよ
うにキャパシタＣ２１，Ｃ２２の容量を選ぶことによ
り、周波数変換出力に不要信号が現れることがなくな
り、歪み特性の劣化を防ぐことができる。
Ｃ１，Ｃ２の容量、Ｃ′は追加したキャパシタＣ２１，
Ｃ２２の容量である。すなわち、キャパシタＣ２１，Ｃ
２２を設けることにより、並列共振周波数はｆ１からｆ
２へとずれる。従って、この並列共振周波数ｆ２がＬＯ
信号の高調波成分などの不要信号以外の周波数となるよ
うにキャパシタＣ２１，Ｃ２２の容量を選ぶことによ
り、周波数変換出力に不要信号が現れることがなくな
り、歪み特性の劣化を防ぐことができる。
【００５９】ここで、キャパシタＣ２１，Ｃ２２の容量
は、所望信号であるＩＦ信号帯域に影響が現れない値に
選ばれる。具体的には、1／２πＲ・Ｃ２１＞＞ｆＩ
Ｆ、1／２πＲ・Ｃ２２＞＞ｆＩＦを満たすように、キ
ャパシタＣ２１，Ｃ２２の容量は選定される。これによ
り、ＩＦ信号帯域での広帯域特性は保たれる。
は、所望信号であるＩＦ信号帯域に影響が現れない値に
選ばれる。具体的には、1／２πＲ・Ｃ２１＞＞ｆＩ
Ｆ、1／２πＲ・Ｃ２２＞＞ｆＩＦを満たすように、キ
ャパシタＣ２１，Ｃ２２の容量は選定される。これによ
り、ＩＦ信号帯域での広帯域特性は保たれる。
【００６０】この様子を図示すると、図２２に示すよう
になる。図２２は、図２１中の負荷回路２のインピーダ
ンス特性を示しており、実線がキャパシタＣ２１，Ｃ２
２挿入前の特性、破線がキャパシタＣ２１，Ｃ２２挿入
後の特性である。但し、ここではＬＯ信号周波数成分以
外の第２の不要信号として、ＬＯ信号周波数の２次高調
波成分を仮定している。
になる。図２２は、図２１中の負荷回路２のインピーダ
ンス特性を示しており、実線がキャパシタＣ２１，Ｃ２
２挿入前の特性、破線がキャパシタＣ２１，Ｃ２２挿入
後の特性である。但し、ここではＬＯ信号周波数成分以
外の第２の不要信号として、ＬＯ信号周波数の２次高調
波成分を仮定している。
【００６１】図２２に示されるように、キャパシタＣ２
１，Ｃ２２を挿入することにより、ＬＯ信号周波数の２
次高調波成分（周波数２ｆＬＯ）の抑圧比が改善され、
さらに３次以上の高調波成分の抑圧比も改善されてい
る。
１，Ｃ２２を挿入することにより、ＬＯ信号周波数の２
次高調波成分（周波数２ｆＬＯ）の抑圧比が改善され、
さらに３次以上の高調波成分の抑圧比も改善されてい
る。
【００６２】
【発明の効果】以上説明したように、本発明によれば高
利得でかつ低歪みの特性を維持しつつ広帯域の信号を出
力することが可能であって、しかも簡易な構成の周波数
変換回路を提供することができる。
利得でかつ低歪みの特性を維持しつつ広帯域の信号を出
力することが可能であって、しかも簡易な構成の周波数
変換回路を提供することができる。
【図１】 本発明の一実施形態に係る周波数変換回路の
基本構成を示す図
基本構成を示す図
【図２】 同実施形態に係る周波数変換回路の具体的構
成例を示す図
成例を示す図
【図３】 本発明の周波数変換回路で使用される乗算回
路の他の構成例を示す図
路の他の構成例を示す図
【図４】 本発明の周波数変換回路で使用される乗算回
路の他の構成例を示す図
路の他の構成例を示す図
【図５】 本発明の周波数変換回路で使用される負荷回
路の他の構成例を示す図
路の他の構成例を示す図
【図６】 本発明の周波数変換回路で使用される負荷回
路の他の構成例を示す図
路の他の構成例を示す図
【図７】 本発明の周波数変換回路で使用される負荷回
路の他の構成例を示す図
路の他の構成例を示す図
【図８】 図７に示す負荷回路のインピーダンス特性を
示す図
示す図
【図９】 本発明の周波数変換回路で使用される負荷回
路の他の構成例を示す図
路の他の構成例を示す図
【図１０】 本発明の周波数変換回路で使用される負荷
回路の他の構成例を示す図
回路の他の構成例を示す図
【図１１】 本発明の周波数変換回路で使用される負荷
回路の他の構成例を示す図
回路の他の構成例を示す図
【図１２】 本発明の周波数変換回路で使用される負荷
回路の他の構成例を示す図
回路の他の構成例を示す図
【図１３】 本発明の周波数変換回路で使用される負荷
回路の他の構成例を示す図
回路の他の構成例を示す図
【図１４】 本発明の周波数変換回路で使用される出力
バッファ回路の他の構成例を示す図
バッファ回路の他の構成例を示す図
【図１５】 本発明の周波数変換回路で使用される出力
バッファ回路の他の構成例を示す図
バッファ回路の他の構成例を示す図
【図１６】 図１５に示した出力バッファ回路の効果を
説明するためのインピーダンス特性を示す図
説明するためのインピーダンス特性を示す図
【図１７】 本発明の周波数変換回路で使用される出力
バッファ回路の他の構成例を示す図
バッファ回路の他の構成例を示す図
【図１８】 本発明の周波数変換回路で使用される出力
バッファ回路の他の構成例を示す図
バッファ回路の他の構成例を示す図
【図１９】 図２中に示した負荷回路の等価回路を示す
図
図
【図２０】 図１９の等価回路を考慮したときの周波数
変換回路の構成を示す図
変換回路の構成を示す図
【図２１】 本発明の他の実施形態に係る周波数変換回
路の構成を示す図
路の構成を示す図
【図２２】 同実施形態に係る周波数変換回路における
負荷回路のインピーダンス特性を示す図
負荷回路のインピーダンス特性を示す図
【図２３】 従来の周波数変換回路の構成を示す図
【図２４】 従来の周波数変換回路の他の構成を示す図
１…乗算回路
２…負荷回路
３…出力バッファ回路
Ｑ１〜Ｑ３…乗算回路のトランジスタ
Ｑ４〜Ｑ６，Ｑ８…出力バッファ回路のトランジスタ
Ｒ，Ｒ１〜Ｒ９…負荷抵抗
Ｌ，Ｌ１〜Ｌ９…ＬＣ直列共振回路のインダクタ
Ｃ，Ｃ１〜Ｃ９…ＬＣ直列共振回路のキャパシタ
Ｃparasitic…寄生容量
Ｃ２１，Ｃ２２…並列共振周波数シフト用キャパシタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大高 章二
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 平10−126174（ＪＰ，Ａ)
特開 平８−23233（ＪＰ，Ａ)
特開 平９−93044（ＪＰ，Ａ)
特開 平７−131252（ＪＰ，Ａ)
特開 平10−335941（ＪＰ，Ａ)
特開 平９−130149（ＪＰ，Ａ)
特開 平11−8517（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03D 7/00
H03D 7/12 - 7/14
Claims (8)
- 【請求項１】高周波信号とローカル信号とを乗算して両
信号の周波数の差の周波数を持つ差周波数信号を出力す
る乗算回路と、 前記乗算回路の出力端子に接続された負荷回路と、入力インピーダンスが所望の信号帯域内での利得が実質
的に一定となるように設定され、 前記乗算回路から出力
される前記差周波数信号を次段に出力する出力バッファ
回路とを具備し、 前記負荷回路のインピーダンス特性が前記差周波数信号
の周波数以外の少なくとも一つの不要信号周波数に一致
したノッチ周波数を有することを特徴とする周波数変換
回路。 - 【請求項２】前記負荷回路は、前記乗算回路を構成する
トランジスタのコレクタに接続された少なくとも一つの
負荷抵抗と、該負荷抵抗に並列に接続されたＬＣ直列共
振回路とを有し、該ＬＣ直列共振回路の共振周波数が前
記不要信号周波数に一致していることを特徴とする請求
項１記載の周波数変換回路。 - 【請求項３】前記負荷回路は、前記負荷抵抗に並列に接
続されたキャパシタをさらに有することを特徴とする請
求項２記載の周波数変換回路。 - 【請求項４】前記負荷回路のインピーダンス特性は、少
なくとも前記ローカル信号の周波数に一致したノッチ周
波数を有することを特徴とする請求項１乃至３のいずれ
か１項記載の周波数変換回路。 - 【請求項５】前記負荷回路のインピーダンス特性は、前
記ローカル信号の周波数およびその高調波の周波数に一
致した複数のノッチ周波数を有することを特徴とする請
求項１乃至３のいずれか１項記載の周波数変換回路。 - 【請求項６】前記ＬＣ直列共振回路は、ボンディングワ
イヤのインダクタンスを含むことを特徴とする請求項２
記載の周波数変換回路。 - 【請求項７】前記ＬＣ共振回路は、オンチップで構成さ
れることを特徴とする請求項２記載の周波数変換回路。 - 【請求項８】前記出力バッファ回路は、入力部に入力イ
ンピーダンスを低下させる回路を有することを特徴とす
る請求項１記載の周波数変換回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06144099A JP3504179B2 (ja) | 1999-03-09 | 1999-03-09 | 周波数変換回路 |
| US09/518,879 US6477360B1 (en) | 1999-03-09 | 2000-03-06 | Frequency converter |
| DE60008030T DE60008030T2 (de) | 1999-03-09 | 2000-03-08 | Frequenzumsetzer |
| KR10-2000-0011599A KR100371876B1 (ko) | 1999-03-09 | 2000-03-08 | 주파수 변환회로 |
| EP00301902A EP1037380B1 (en) | 1999-03-09 | 2000-03-08 | Frequency converter |
| CNB001068822A CN1144354C (zh) | 1999-03-09 | 2000-03-09 | 变频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06144099A JP3504179B2 (ja) | 1999-03-09 | 1999-03-09 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000261250A JP2000261250A (ja) | 2000-09-22 |
| JP3504179B2 true JP3504179B2 (ja) | 2004-03-08 |
Family
ID=13171142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06144099A Expired - Fee Related JP3504179B2 (ja) | 1999-03-09 | 1999-03-09 | 周波数変換回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6477360B1 (ja) |
| EP (1) | EP1037380B1 (ja) |
| JP (1) | JP3504179B2 (ja) |
| KR (1) | KR100371876B1 (ja) |
| CN (1) | CN1144354C (ja) |
| DE (1) | DE60008030T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4920162B2 (ja) * | 2001-09-04 | 2012-04-18 | 株式会社東芝 | 周波数変換器及びこの周波数変換器を使用した通信装置 |
| JP4233451B2 (ja) * | 2001-11-01 | 2009-03-04 | シャープ株式会社 | フィルタ一体型偶高調波ミキサおよびそれを用いた高周波無線通信装置 |
| JP2004289228A (ja) * | 2003-03-19 | 2004-10-14 | Toshiba Corp | マイクロ波スイッチ回路 |
| WO2005112251A1 (en) * | 2004-05-13 | 2005-11-24 | Koninklijke Philips Electronics N.V. | Balanced mixer with calibration of load impedances |
| KR100831718B1 (ko) * | 2004-12-02 | 2008-05-22 | 니뽄 덴신 덴와 가부시키가이샤 | 송신기, 전계 통신 트랜시버 및 전계 통신 시스템 |
| JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
| EP2408118B1 (en) * | 2010-07-12 | 2013-02-13 | Nxp B.V. | Conversion system |
| US8855593B2 (en) * | 2012-04-17 | 2014-10-07 | Broadcom Corporation | Saw-less receiver with notch at transmitter frequency |
| US9209910B2 (en) * | 2013-08-30 | 2015-12-08 | Qualcomm Incorporated | Blocker filtering for noise-cancelling receiver |
| CN111416586A (zh) * | 2020-04-03 | 2020-07-14 | 杭州易百德微电子有限公司 | 负载结构及其构成的射频放大器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234104A (ja) * | 1985-04-10 | 1986-10-18 | Yuniden Kk | 相互変調抑圧特性改善回路 |
| TW228043B (ja) * | 1992-06-26 | 1994-08-11 | Philips Electronics Nv | |
| JPH07131253A (ja) | 1993-11-05 | 1995-05-19 | Fujitsu Ltd | 高周波乗算回路 |
| JPH08223065A (ja) | 1995-02-13 | 1996-08-30 | Toshiba Corp | 周波数変換器 |
| JPH09121124A (ja) | 1995-10-25 | 1997-05-06 | Fujitsu Ltd | ダブルバランス型ミキサ回路 |
| JP3164008B2 (ja) * | 1997-03-04 | 2001-05-08 | 日本電気株式会社 | 無線受信機 |
| US6106425A (en) * | 1998-09-18 | 2000-08-22 | Borg-Warner Automotive, Inc. | Single assembly phased chain |
-
1999
- 1999-03-09 JP JP06144099A patent/JP3504179B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-06 US US09/518,879 patent/US6477360B1/en not_active Expired - Fee Related
- 2000-03-08 EP EP00301902A patent/EP1037380B1/en not_active Expired - Lifetime
- 2000-03-08 DE DE60008030T patent/DE60008030T2/de not_active Expired - Fee Related
- 2000-03-08 KR KR10-2000-0011599A patent/KR100371876B1/ko not_active IP Right Cessation
- 2000-03-09 CN CNB001068822A patent/CN1144354C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1144354C (zh) | 2004-03-31 |
| JP2000261250A (ja) | 2000-09-22 |
| KR20010006759A (ko) | 2001-01-26 |
| DE60008030T2 (de) | 2004-07-15 |
| US6477360B1 (en) | 2002-11-05 |
| EP1037380A3 (en) | 2001-08-08 |
| EP1037380B1 (en) | 2004-02-04 |
| EP1037380A2 (en) | 2000-09-20 |
| DE60008030D1 (de) | 2004-03-11 |
| KR100371876B1 (ko) | 2003-02-11 |
| CN1267130A (zh) | 2000-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3504731B2 (ja) | 能動ミキサ | |
| Crols et al. | A 1.5 GHz highly linear CMOS downconversion mixer | |
| US6993310B2 (en) | Current driven polyphase filters and method of operation | |
| US7676212B1 (en) | Signal mixer having a single-ended input and a differential output | |
| US7804361B2 (en) | Low noise amplifier | |
| US7843287B2 (en) | Active resonant circuit with resonant-frequency tunability | |
| US6947720B2 (en) | Low noise mixer circuit with improved gain | |
| US6606489B2 (en) | Differential to single-ended converter with large output swing | |
| US7088980B2 (en) | Frequency converter with nonlinear distortion cancellation | |
| JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| JP3382397B2 (ja) | 位相シフト増幅器及びその再結合回路への応用 | |
| JP3504179B2 (ja) | 周波数変換回路 | |
| JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
| US7414480B2 (en) | Differential/single-ended input stage | |
| JP2023544445A (ja) | 受信機回路 | |
| JP4705041B2 (ja) | フィードバックを有するミキサ | |
| US20050043004A1 (en) | Communication apparatus, electronic equipment with communication functions, communication function circuit, amplifier circuit and balun circuit | |
| JP2011176721A (ja) | ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 | |
| US20060057989A1 (en) | Zero if down converter with even order harmonic suppression | |
| US7580478B2 (en) | I/Q modulator using current-mixing and direct conversion wireless communication transmitter using the same | |
| GB2319130A (en) | Radio transmitter utilizing current mode transmit buffer | |
| KR20010023488A (ko) | 위상 시프터 네트워크와 주파수 변조 복조기 | |
| WO2001056149A2 (en) | Low distortion driving amplifier for integrated filters | |
| JP3840024B2 (ja) | 増幅回路およびそれを用いた受信装置 | |
| JP3300301B2 (ja) | 低域通過フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |