JP3226816B2 - 層間絶縁膜の形成方法、半導体装置及びその製造方法 - Google Patents

層間絶縁膜の形成方法、半導体装置及びその製造方法

Info

Publication number
JP3226816B2
JP3226816B2 JP34635196A JP34635196A JP3226816B2 JP 3226816 B2 JP3226816 B2 JP 3226816B2 JP 34635196 A JP34635196 A JP 34635196A JP 34635196 A JP34635196 A JP 34635196A JP 3226816 B2 JP3226816 B2 JP 3226816B2
Authority
JP
Japan
Prior art keywords
insulating film
stress
film
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34635196A
Other languages
English (en)
Other versions
JPH10189577A (ja
Inventor
裕子 西本
和夫 前田
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP34635196A priority Critical patent/JP3226816B2/ja
Priority to US08/897,839 priority patent/US20010023125A1/en
Priority to TW086110442A priority patent/TW356571B/zh
Priority to DE69707828T priority patent/DE69707828T2/de
Priority to EP97112763A priority patent/EP0851480B1/en
Priority to KR1019970036312A priority patent/KR100287930B1/ko
Publication of JPH10189577A publication Critical patent/JPH10189577A/ja
Application granted granted Critical
Publication of JP3226816B2 publication Critical patent/JP3226816B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、層間絶縁膜の形成方
法、半導体装置及びその製造方法に関し、より詳しく
は、三層以上の金属配線を積層する際に各配線の間に介
在させる層間絶縁膜の形成方法、半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高密度化に伴い、三
層以上の多層配線構造にする必要が生じている。上下配
線間及び隣接する配線間を絶縁するため層間絶縁膜を介
在させているが、三層以上の多層配線構造においては狭
い配線間を隙間無く埋め込むことと表面を平坦化するこ
とが極めて重要である。
【０００３】ところで、各種の絶縁膜については表１に
示すような性質が知られている。
【０００４】
【表１】
【０００５】三層以上の多層配線間の層間絶縁膜とし
て、一つには、膜質の良い膜と埋め込み性の良い膜とか
らなる複数の絶縁膜の組み合わせが用いられる。例え
ば、プラズマＣＶＤ膜と、TEOS/O3 熱ＣＶＤ膜やＳＯＧ
膜との組み合わせが適切である。即ち、プラズマＣＶＤ
法による成膜方法と、熱ＣＶＤ法による成膜方法又は塗
布法による成膜方法の組み合わせである。
【０００６】他には、プラズマＣＶＤ膜は一般に膜質が
良いため、ＣＭＰ法やエッチバック法等の平坦化技術と
の共用を前提にプラズマＣＶＤ膜単一で層間絶縁膜とし
て用いられる。特に、高密度プラズマＣＶＤ膜は埋め込
み性が良いので、そのような用途に適している。即ち、
ＥＣＲ，ＩＣＰやヘリコンプラズマ等の高密度プラズマ
ＣＶＤ法により成膜し、ＣＭＰ法（化学機械研磨法）や
エッチバック法によりその形成膜を平坦化する。
【０００７】層間絶縁膜として用いることができる上記
各種の絶縁膜の組み合わせをまとめると以下のようにな
る。４層の配線間の層間絶縁膜として用いた例を図１０
（ａ）〜（ｄ）に示す。 プラズマＣＶＤ膜＋ＳＯＧ膜（図１０（ａ）） プラズマＣＶＤ膜＋TEOS/O3 熱ＣＶＤ膜（図１０
（ｂ）） プラズマＣＶＤ膜単独（＋ＣＭＰ）（図１０（ｃ）） 高密度プラズマＣＶＤ膜単独（＋ＣＭＰ）（図１０
（ｄ）） なお、上記のうち、の場合、通常のプラズマＣＶＤ膜
の埋め込み特性は劣るので、層間絶縁膜として単一の膜
で用いられることは少ない。
【０００８】
【発明が解決しようとする課題】ところで、層間絶縁膜
として用いることができる上記各種絶縁膜は以下の表２
に示すような応力を有するが、層間絶縁膜全体の応力は
一切考慮されておらず、以下のような問題が生じる。
【０００９】
【表２】
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、層間絶縁膜の形成方法に係
り、被堆積基板上に引張り応力を有する絶縁膜と圧縮応
力を有する絶縁膜を交互に積層し、全体の応力が調整さ
れた多層を形成する層間絶縁膜の形成方法において、有
機シランと酸素含有ガスとを含む混合ガスを熱により反
応させて絶縁膜を形成した後に、該熱による反応により
形成した絶縁膜に対してプラズマガスを照射して該熱に
よる反応により形成した絶縁膜の応力を引張り応力側に
移行させて引張り応力を有する絶縁膜を形成し、その
後、前記引張り応力を有する絶縁膜上に前記圧縮応力を
有する絶縁膜を形成することを特徴とし、請求項２記載
の発明は、請求項１記載の層間絶縁膜の形成方法に係
り、前記引張り応力を有する絶縁膜は、有機シランと酸
素含有ガスの他に不純物含有ガスを含む混合ガスを熱に
より反応させて形成することを特徴とし、請求項３記載
の発明は、請求項１又は２に記載の層間絶縁膜の形成方
法に係り、前記圧縮応力を有する絶縁膜は、有機シラン
と酸素含有ガスを含む混合ガスをプラズマ化し、反応さ
せて堆積することを特徴とし、請求項４記載の発明は、
請求項１乃至３の何れか一に記載の層間絶縁膜の形成方
法に係り、前記有機シランは、アルキルシラン又はアリ
ールシラン（一般式Rｎ SiH４−ｎ（ｎ＝１〜４）），
アルコキシシラン（一般式(RO)ｎ SiH４−ｎ（ｎ＝１〜
４）），鎖状シロキサン（一般式R ｎ H３−ｎSiO(R ｋ
H２−ｋSiO)ｍSiH３−ｎR ｎ （ｎ＝１〜３；ｋ＝０〜
２；ｍ≧０）），鎖状シロキサンの誘導体（一般式(RO)
ｎ H３−ｎ SiOSiH３−ｎ(OR) ｎ（ｎ＝１〜３））又は
環状シロキサン（一般式(R ｋ H２−ｋ SiO)ｍ （ｋ＝
１，２；ｍ≧２）（但し、Ｒはアルキル基，アリール基
又はその誘導体））のうちいずれかであることを特徴と
し、請求項５記載の発明は、請求項１乃至４の何れか一
に記載の層間絶縁膜の形成方法に係り、前記酸素含有ガ
スは、オゾン（Ｏ３ ），酸素（Ｏ２ ），Ｎ２ Ｏ，Ｎ
Ｏ２ ，ＣＯ，ＣＯ２ 又はＨ２ Ｏのうちいずれかであ
ることを特徴とし、請求項６記載の発明は、請求項１乃
至５の何れか一に記載の層間絶縁膜の形成方法に係り、
前記多層中の各絶縁膜の膜厚を調整して前記多層全体の
応力を調整することを特徴とし、請求項７記載の発明
は、請求項１乃至６の何れか一に記載の層間絶縁膜の形
成方法に係り、前記多層中の各絶縁膜の成膜条件を調整
して前記各絶縁膜が有する応力特性を調整することによ
り、前記多層全体の応力を調整することを特徴とし、請
求項８記載の発明は、請求項７に記載の層間絶縁膜の形
成方法に係り、前記各絶縁膜が有する応力特性を調整す
るための各絶縁膜の成膜条件は、プラズマ生成電力の周
波数、前記被堆積基板へのバイアス電力、成膜温度、ガ
スの種類又はガス流量のいずれかであることを特徴と
し、請求項９記載の発明は、請求項６乃至８の何れか一
に記載の層間絶縁膜の形成方法に係り、前記多層全体の
応力調整は、 （但し、t ｉ は多層中の第ｉ番目の絶縁膜の膜厚、σ
ｉ は多層中の第ｉ番目の絶縁膜の応力（引張り応力は
正の値、圧縮応力は負の値である。））により行うこと
を特徴とし、請求項１０記載の発明は、請求項９に記載
の層間絶縁膜の形成方法に係り、前記多層全体の応力
（σＴ ）は、＋３×１０５ dyne/cm 以下の引張り応力
又は圧縮応力であることを特徴とし、請求項１１記載の
発明は、半導体装置の製造方法に係り、請求項１乃至請
求項１０の何れか一に記載の層間絶縁膜の形成方法によ
り基板上の配線を被覆して前記異なる応力を有する絶縁
膜の多層を形成することを特徴とし、請求項１２記載の
発明は、半導体装置の製造方法に係り、請求項１乃至請
求項１０の何れか一に記載の層間絶縁膜の形成方法によ
り基板上の配線を被覆して前記異なる応力を有する絶縁
膜の多層からなる層間絶縁膜を形成する工程と、該層間
絶縁膜上に上部の配線を形成する工程とを繰り返して前
記配線と前記層間絶縁膜を交互に積層し、前記積層され
た層間絶縁膜全体の応力を調整することを特徴とし、請
求項１３記載の発明は、請求項１２記載の半導体装置の
製造方法に係り、前記配線の上面及び下面に接触して、
前記層間絶縁膜のうち前記圧縮応力を有する絶縁膜を形
成することを特徴とし、請求項１４記載の発明は、請求
項１１乃至１３の何れか一に記載の半導体装置の製造方
法に係り、前記配線の材料はアルミニウムであることを
特徴とし、請求項１５記載の発明は、半導体装置に係
り、請求項１１乃至請求項１４の何れか一に記載の半導
体装置の製造方法により作成されたことを特徴としてい
る。
【００１１】また、やの場合、全体として極めて大
きい圧縮応力がかかる。配線のヒロック等の発生やエレ
クトロマイグレーションの発生を抑制するためには、圧
縮応力を有する層間絶縁膜で配線を被覆することが望ま
しいが、圧縮応力があまり大きいと、ウエハ自身が物理
的に湾曲するようになり、製造上或いはデバイス特性上
問題となる。
【００１２】さらに、配線幅が狭くなり、チップサイズ
が縮小されてくると、デバイス動作時に配線にかかる応
力を原因とするストレスマイグレーションが引き起こさ
れるという問題が生じる。即ち、Ａｌ膜等の配線を被覆
する絶縁膜の圧縮応力があまり大きくなると、配線はそ
の結晶粒界に沿って引張り応力を受けて断線に至る。多
層配線になればなるほどその可能性は高くなる。
【００１３】本発明は、係る従来例の問題点に鑑みて創
作されたものであり、層間絶縁膜全体の埋込み性や平坦
性を維持するとともに、Ａｌ配線のエレクトロマイグレ
ーションやストレスマイグレーション、ウエハの反り、
或いは層間絶縁膜のクラックの発生を抑制することがで
きる層間絶縁膜の形成方法、デバイス特性が良好で信頼
性の高い半導体装置及びその製造方法を提供することを
目的とするものである。
【００１４】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、層間絶縁膜の形成方法に係
り、被堆積基板上に引張り応力を有する絶縁膜と圧縮応
力を有する絶縁膜を交互に積層し、全体の応力が調整さ
れた多層を形成する層間絶縁膜の形成方法において、有
機シランと酸素含有ガスとを含む混合ガスを熱により反
応させて前記引張り応力を有する絶縁膜を形成し、該引
張り応力を有する絶縁膜に対して成膜ガスを含まないプ
ラズマを照射して応力調整した後に、前記圧縮応力を有
する絶縁膜を形成することを特徴とし、請求項２記載の
発明は、請求項１記載の層間絶縁膜の形成方法に係り、
前記引張り応力を有する絶縁膜は、有機シランと酸素含
有ガスの他に不純物含有ガスを含む混合ガスを熱により
反応させて形成することを特徴とし、請求項３記載の発
明は、請求項１又は２に記載の層間絶縁膜の形成方法に
係り、前記圧縮応力を有する絶縁膜は、有機シランと酸
素含有ガスを含む混合ガスをプラズマ化し、反応させて
堆積することを特徴とし、請求項４記載の発明は、請求
項１乃至３の何れか一に記載の層間絶縁膜の形成方法に
係り、前記有機シランは、アルキルシラン又はアリール
シラン（一般式Rn SiH4-n（ｎ＝１〜４）），アルコキ
シシラン（一般式(RO)n SiH4-n（ｎ＝１〜４）），鎖状
シロキサン（一般式R n H3-nSiO(R k H2-kSiO)m SiH3-n
R n （ｎ＝１〜３；ｋ＝０〜２；ｍ≧０）），鎖状シロ
キサンの誘導体（一般式(RO)n H3-nSiOSiH3-n(OR)
n（ｎ＝１〜３））又は環状シロキサン（一般式(R k H
2-k SiO)m （ｋ＝１，２；ｍ≧２）（但し、Ｒはアルキ
ル基，アリール基又はその誘導体））のうちいずれかで
あることを特徴とし、請求項５記載の発明は、請求項１
乃至４の何れか一に記載の層間絶縁膜の形成方法に係
り、前記酸素含有ガスは、オゾン（Ｏ3 ），酸素
（Ｏ2 ），Ｎ2 Ｏ，ＮＯ2 ，ＣＯ，ＣＯ2 又はＨ2 Ｏの
うちいずれかであることを特徴とし、請求項６記載の発
明は、請求項１乃至５の何れか一に記載の層間絶縁膜の
形成方法に係り、前記多層中の各絶縁膜の膜厚を調整し
て前記多層全体の応力を調整することを特徴とし、請求
項７記載の発明は、請求項１乃至６の何れか一に記載の
層間絶縁膜の形成方法に係り、前記多層中の各絶縁膜の
成膜条件を調整して前記各絶縁膜が有する応力特性を調
整することにより、前記多層全体の応力を調整すること
を特徴とし、請求項８記載の発明は、請求項７に記載の
層間絶縁膜の形成方法に係り、前記各絶縁膜が有する応
力特性を調整するための各絶縁膜の成膜条件は、プラズ
マ生成電力の周波数、前記被堆積基板へのバイアス電
力、成膜温度、ガスの種類又はガス流量のいずれかであ
ることを特徴とし、請求項９記載の発明は、請求項６乃
至８の何れか一に記載の層間絶縁膜の形成方法に係り、
前記多層全体の応力調整は、 （但し、t i は多層中の第ｉ番目の絶縁膜の膜厚、σi
は多層中の第ｉ番目の絶縁膜の応力（引張り応力は正の
値、圧縮応力は負の値である。））により行うことを特
徴とし、請求項１０記載の発明は、請求項９に記載の層
間絶縁膜の形成方法に係り、前記多層全体の応力
（σT ）は、＋３×１０5 dyne/cm 以下の引張り応力又
は圧縮応力であることを特徴とし、請求項１１記載の発
明は、半導体装置の製造方法に係り、請求項１乃至請求
項１０の何れか一に記載の層間絶縁膜の形成方法により
基板上の配線を被覆して前記異なる応力を有する絶縁膜
の多層を形成することを特徴とし、請求項１２記載の発
明は、半導体装置の製造方法に係り、請求項１乃至請求
項１０の何れか一に記載の層間絶縁膜の形成方法により
基板上の配線を被覆して前記異なる応力を有する絶縁膜
の多層からなる層間絶縁膜を形成する工程と、該層間絶
縁膜上に上部の配線を形成する工程とを繰り返して前記
配線と前記層間絶縁膜を交互に積層し、前記積層された
層間絶縁膜全体の応力を調整することを特徴とし、請求
項１３記載の発明は、請求項１１又は請求項１２に記載
の半導体装置の製造方法に係り、前記配線の材料はアル
ミニウムであることを特徴とし、請求項１４記載の発明
は、半導体装置に係り、請求項１１乃至請求項１３の何
れか一に記載の半導体装置の製造方法により作成された
ことを特徴としている。
【００１５】本発明の層間絶縁膜の形成方法によれば、
被堆積基板上に引張り応力を有する絶縁膜と圧縮応力を
有する絶縁膜を交互に積層し、全体の応力が調整された
多層を形成しているため、多層全体の応力を絶縁膜のク
ラック限界の応力値（実験により求めた＋３×１０5dyn
e/cm）以下に調整し、或いは応力によるウエハの湾曲や
半導体装置の特性劣化等が起こらないような応力値以内
に調整することが可能となる。
【００１６】ところで、有機シランと酸素含有ガスとを
含む混合ガスを熱により反応させて形成した絶縁膜は成
膜後に水分を吸収して膜の応力が圧縮応力側にずれてい
ることが多い。このため、次の成膜の際のプラズマ照射
によって応力が変動してストレスが部分的に増大するこ
とによりクラックが発生することがある。本発明の場
合、有機シランと酸素含有ガスとを含む混合ガスを熱に
より反応させて形成した絶縁膜の成膜後、次の成膜前に
この絶縁膜に対して成膜ガスを含まないプラズマを照射
しているので、その絶縁膜が水分を含まないときの応力
値が得られるとともにその応力が変動しなくなり、従っ
て計算式を用いて層間絶縁膜全体の応力を精度よく計算
することができる。さらに、形成する絶縁膜の膜厚の調
整や、成膜ガスの種類や成膜条件（例えばプラズマ生成
電力の周波数、被堆積基板へのバイアス電力、被堆積基
板の加熱温度、ガスの種類又はガス流量等）を調整する
ことにより絶縁膜の応力値を調整することができる。
【００１７】本発明の半導体装置及びその製造方法によ
れば、上記の層間絶縁膜の形成方法により、配線を被覆
して応力の調整された層間絶縁膜を形成している。これ
により、層間絶縁膜の応力を適度に調整して層間絶縁膜
のクラックの発生や、応力によるウエハの湾曲や半導体
装置の特性劣化等を防止するとともに、配線、たとえば
アルミニウム配線のストレスマイグレーションやエレク
トロマイグレーションを防止することができる。
【００１８】また、層間絶縁膜のクラック発生等や配線
のマイグレーション等を防止しつつ、応力の調整された
層間絶縁膜を介して配線を多層に積層することが可能と
なり、半導体装置の高密度化を達成することができる。
【００１９】
【実施の形態】次に、図面を参照しながら本発明の実施
の形態について説明する。 （１）第１の実施の形態 以下に、応力補償効果を確認した実験について説明す
る。まず、実験に用いた試料の作成方法について説明す
る。図１（ａ），（ｂ），図２（ａ）〜（ｄ）に示す７
種類の試料（Ｓ１〜Ｓ７）を用いた。
【００２０】（Ｓ１の作成）図１（ａ）に積層構造を示
し、表３に各層の絶縁膜の種類、膜厚、全応力及びクラ
ックの有無について示す。以下、プラズマＣＶＤ法によ
り形成された絶縁膜をPECVD 膜（プラズマＣＶＤ膜）と
称し、熱ＣＶＤ法により形成された絶縁膜をTHCVD 膜
（熱ＣＶＤ膜）と称する。また、表３に記載の全応力と
は、各積層状態での絶縁膜全体の応力であり、シリコン
ウエハに絶縁膜を積層してその反り量から計算したもの
である。計算方法は文献（J.Vac.Scl.Technol.A, Vol4,
No3, May/Jun 1986, p645-649）によった。以下、表４
〜表９まで同じ方法により全応力を求めた。
【００２１】
【表３】
【００２２】上記の表３で、プラズマＣＶＤ膜の成膜時
間以外の成膜条件は各層とも共通で、以下のとおりであ
る。 成膜ガス（流量SCCM） TMS(15sccm) ＋N2O(450sccm) 圧力 ０．７ Ｔｏｒｒ プラズマ生成電力 １５０ Ｗ 周波数 １３．５６ ＭＨｚ バイアス電力 １５０ Ｗ 周波数 ３８０ ｋＨｚ 基板温度（成膜温度） ３３０ ℃ 成膜レート １５０ ｎｍ／分 上記成膜条件で、−３．３×１０9 ｄｙｎｅ／ｃｍ2 の
圧縮応力を有するシリコン酸化膜が形成される。
【００２３】さらに、熱ＣＶＤ膜の成膜時間以外の成膜
条件も各層とも共通で、以下のとおりである。 成膜ガス（流量SCCM） TEOS(1500SCCM)＋O3(5％ in O2 7.5 l) 基板温度（成膜温度） ４００ ℃ 成膜レート ８７ ｎｍ／分 上記成膜条件で、＋２．２×１０9 ｄｙｎｅ／ｃｍ2 の
引張り応力を有するシリコン酸化膜が形成される。
【００２４】なお、上記プラズマＣＶＤ法及び熱ＣＶＤ
法の成膜ガスのうち有機シランとしてTMS （トリメトキ
シシラン：HSi(OCH3)3）やTEOS（テトラエチルオルソシ
リケート：Si(OC2H5)4) を用いているが、アルキルシラ
ン又はアリールシラン（一般式R n SiH4-n（ｎ＝１〜
４）），アルコキシシラン（一般式(RO)n SiH4-n（ｎ＝
１〜４）），鎖状シロキサン（一般式R n H3-nSiO(R k
H2-kSiO)m SiH3-nR n （ｎ＝１〜３；ｋ＝０〜２；ｍ≧
０）），鎖状シロキサンの誘導体（一般式(RO)nH3-n Si
OSiH3-n(OR) n（ｎ＝１〜３））又は環状シロキサン
（一般式(R k H2-kSiO)m （ｋ＝１，２；ｍ≧２）（但
し、Ｒはアルキル基，アリール基又はその誘導体））の
うちいずれかを用いることができる。
【００２５】また、酸素含有ガスとして酸素（Ｏ2 ）や
オゾン（Ｏ3 ）を用いているが、Ｎ 2 Ｏ，ＮＯ2 ，Ｃ
Ｏ，ＣＯ2 又はＨ2 Ｏのうちいずれかを用いることがで
きる。 （Ｓ２の作成）図１（ｂ）に積層構造を示し、表４に各
層の絶縁膜の種類、膜厚、全応力及びクラックの有無に
ついて示す。
【００２６】
【表４】
【００２７】上記の表４で、プラズマＣＶＤ膜の成膜時
間以外の成膜条件は各層とも共通で、Ｓ１の試料作成の
場合と同じである。また、熱ＣＶＤ膜の成膜時間以外の
成膜条件も各層とも共通で、Ｓ１の試料作成の場合と同
じである。 （Ｓ３の作成）図１（ｂ）に積層構造を示し、表５に各
層の絶縁膜の種類、膜厚、全応力及びクラックの有無に
ついて示す。
【００２８】
【表５】
【００２９】上記の表５で、プラズマＣＶＤ膜の成膜時
間以外の成膜条件は各層とも共通で、Ｓ１の試料作成の
場合と同じである。また、熱ＣＶＤ膜の成膜時間以外の
成膜条件も各層とも共通で、Ｓ１の試料作成の場合と同
じである。 （Ｓ４の作成）図２（ａ）に積層構造を示し、表６に各
層の絶縁膜の種類、膜厚、全応力及びクラックの有無に
ついて示す。
【００３０】
【表６】
【００３１】上記の表６で、プラズマＣＶＤ膜の成膜時
間以外の成膜条件は各層とも共通で、Ｓ１の試料作成の
場合と同じである。また、熱ＣＶＤ膜の成膜時間以外の
成膜条件も各層とも共通で、Ｓ１の試料作成の場合と同
じである。 （Ｓ５の作成）図２（ｂ）に積層構造を示し、表７に各
層の絶縁膜の種類、膜厚、全応力及びクラックの有無に
ついて示す。
【００３２】
【表７】
【００３３】上記の表７で、プラズマＣＶＤ膜の成膜時
間以外の成膜条件は各層とも共通で、Ｓ１の試料作成の
場合と同じである。また、熱ＣＶＤ膜の成膜時間以外の
成膜条件も各層とも共通で、Ｓ１の試料作成の場合と同
じである。 （Ｓ６の作成）図２（ｃ）に積層構造を示し、表８に各
層の絶縁膜の種類、膜厚、全応力及びクラックの有無に
ついて示す。
【００３４】
【表８】
【００３５】上記の表８で、プラズマＣＶＤ膜の成膜時
間以外の成膜条件は各層とも共通で、Ｓ１の試料作成の
場合と同じである。また、熱ＣＶＤ膜の成膜時間以外の
成膜条件も各層とも共通で、Ｓ１の試料作成の場合と同
じである。 （Ｓ７の作成）図２（ｄ）に積層構造を示し、表９に各
層の絶縁膜の種類、膜厚、全応力及びクラックの有無に
ついて示す。
【００３６】
【表９】
【００３７】上記の表９で、プラズマＣＶＤ膜の成膜時
間以外の成膜条件は各層とも共通で、Ｓ１の試料作成の
場合と同じである。また、熱ＣＶＤ膜の成膜時間以外の
成膜条件も各層とも共通で、Ｓ１の試料作成の場合と同
じである。次に、上記表３〜表５に示された応力値か
ら、試料Ｓ１〜Ｓ３について多層積層したときの各絶縁
膜の積層後における応力の変化の様子をまとめた結果に
ついて図３（ａ），（ｂ）に示す。
【００３８】図３（ａ）は、累積積層膜厚について示す
図で、縦軸は線形目盛りで表した累積積層膜厚（μｍ）
を示し、横軸は積層数を示す。図３（ｂ）は、各絶縁膜
の積層後における応力の変化の様子を示す特性図で、縦
軸は線形目盛りで表した応力値（×１０5 dyne/cm ）を
示し、横軸は積層数を示す。図３（ａ），（ｂ）に示す
ように、PECVD 膜及びTHCVD 膜の膜厚を調整することに
より層間絶縁膜全体の応力を調整することが可能であ
る。試料Ｓ１のように、PECVD 膜の膜厚が厚い場合、全
体として圧縮応力が優勢になり、逆に試料Ｓ２，Ｓ３の
ように、THCVD 膜の膜厚の方が厚い場合には、全体とし
て引っ張り応力が優勢になる。Ｓ１，Ｓ３の場合、層間
絶縁膜全体の応力を適切に調整することで膜厚が７μｍ
以上になってもクラックは発生しなかった。
【００３９】なお、試料Ｓ２の第６層目のTHCVD 膜２３
ｇを形成した後、さらに第７層目のPECVD 膜２２ｉを形
成したときにクラックが発生した。クラックは積層状態
の全ての絶縁膜に発生した。実験は、引張り応力がある
限界を越えるとクラックが発生することを示している。
実験によれば、クラック発生限界の応力は４〜６×１０
5 dyne/cm であると考えられる。また、試料Ｓ２におい
て、第６層目の成膜後に応力が既に５．８×１０5 dyne
/cm となっているにもかかわらずクラックが生じない
で、第７層目の成膜後に応力が低下したにもかかわらず
クラックが生じたのは、次の理由によると考えられる。
即ち、第６層目のTHCVD 膜２３ｇは吸湿によってストレ
スがある程度緩和されていたため、辛うじてクラックが
発生せず、第７層目のPECVD 膜２２ｉを成膜中にプラズ
マに曝されたTHCVD 膜２３ｇからの脱水によってTHCVD
膜２３ｇのストレスが部分的に増大したためであると考
えられる。
【００４０】また、上記表６〜表８に示された応力値か
ら、試料Ｓ４〜Ｓ６について多層積層したときの各絶縁
膜の積層後における応力の変化の様子をまとめた結果に
ついて図４（ａ），（ｂ）に示す。図４（ａ）は、累積
積層膜厚について示す図で、縦軸は線形目盛りで表した
累積積層膜厚（μｍ）を示し、横軸は積層数を示す。図
４（ｂ）は、各絶縁膜の積層後における応力の変化の様
子を示す特性図で、縦軸は線形目盛りで表した応力値
（×１０5 dyne/cm ）を示し、横軸は積層数を示す。
【００４１】図４（ａ），（ｂ）に示すように、３つの
試料ともTHCVD 膜の膜厚の方が厚い場合に相当してお
り、Ｓ４，Ｓ５にクラックが発生し、Ｓ６にはクラック
が発生しなかった。この場合も、図３（ａ），（ｂ）の
場合と同じように、クラック発生限界の応力は４〜６×
１０5 dyne/cm であると考えられる。また、別の実験に
よれば、アルミニウム膜上ではクラックの生じない応力
範囲は＋２×１０5 dyne/cm 以下であることが分かっ
た。
【００４２】さらに、試料Ｓ２〜Ｓ７について多層積層
したときの積層後における吸湿の前後における応力の変
化の様子について調査した結果について図５に示す。図
５は、吸湿の前後における応力の変化の様子を示す特性
図で、縦軸は線形目盛りで表した積層膜の平均応力値
（×１０9 dyne/cm2）を示し、横軸は吸湿前後のときを
示す。なお、上記実験において試料の周囲の湿度は４０
％程度であり、吸湿するのは主に積層膜のうち熱ＣＶＤ
膜であると考えられる。
【００４３】図５に示すように、最上層がTHCVD 膜であ
る試料Ｓ４〜Ｓ７では、PECVD 膜である試料Ｓ２，Ｓ３
に比べて吸湿による応力変動が大きいことがわかる。試
料Ｓ４〜Ｓ７ともに吸湿により応力は圧縮応力側にシフ
トしている。応力変動を抑えることが必要な場合、PECV
D 膜を最上層とすることが望ましい。或いは、別の実験
によれば、成膜後にプラズマ照射することが有効である
ことも確かめられている。
【００４４】以上の実験結果から、積層膜全体の応力は
以下の式により計算することができることがわかった。
即ち、 但し、ｎは全積層数、ｔi はｉ層目の絶縁膜の膜厚（ｃ
ｍ）、σi はｉ層目の絶縁膜の応力（dyne/cm2）であ
る。但し、絶縁膜の応力は、引張り応力の場合を正と
し、圧縮応力の場合を負とする。
【００４５】プラズマＣＶＤ膜の応力値σを−３×１０
9dyne/cm2 とし、熱ＣＶＤ膜の応力値σを＋２×１０9d
yne/cm2 として上記計算式で計算した応力値は、表３〜
表９の測定された応力値とよく一致することを確認し
た。また、クラックの生じない応力範囲はＳ２，Ｓ４，
Ｓ５より凡そ＋３×１０5dyne/cm 以下であることが分
かる。これは、熱ＣＶＤ法によるシリコン酸化膜の応力
を２×１０9 dyne/cm2とすると、熱ＣＶＤ法によるシリ
コン酸化膜の膜厚に換算してほぼ１．５μｍとなる。
【００４６】従って、計算式の積層膜全体の応力を応力
限界（Ｓｉ層上では＋３×１０5 dyne/cm 、又はアルミ
ニウム層上では＋２×１０5 dyne/cm ）に設定し、この
応力を越えないように、個々の絶縁膜の膜厚や応力をき
めることで、層間絶縁膜のクラックの発生を防止するこ
とができる。プラズマＣＶＤ法による絶縁膜の応力及び
熱ＣＶＤ法による絶縁膜の応力は、以下のように成膜方
法や成膜条件によって調整することができる。
【００４７】例えば、プラズマＣＶＤ法による絶縁膜の
応力調整は、ガスの種類、ガス流量、プラズマ生成電力
の周波数、被堆積基板へのバイアス電力、成膜温度等に
より可能である。その実験例を図６（ａ）〜（ｅ）に示
す。なお、実験例では、TEOS＋O2系の反応ガスを用いて
いるが、TMS ＋N2O 系の反応ガスを用いたときも同様に
応力調整可能である。
【００４８】また、熱ＣＶＤ法による絶縁膜の応力調整
は、ガスの種類、ガス流量（酸素中のオゾン濃度を含
む）、成膜温度、成長レート等により可能である。その
実験例を図７（ａ）〜（ｃ）に示す。成膜ガスとしてTE
OS＋O3の反応ガスを用いている。なお、通常、熱ＣＶＤ
法により形成された絶縁膜は成膜後に水分を吸収するこ
とによって膜の応力が圧縮応力側にずれていることが多
い。従って、プラズマ照射することで、膜中から水分を
除去し、膜の応力を引張り応力側にシフトさせることが
できる。これによって応力の安定性を得ることが可能で
ある。
【００４９】（２）本発明の第２の実施の形態 図８（ａ）〜（ｃ）は本発明の第２の実施の形態に係る
層間絶縁膜の構成する絶縁膜の組み合わせについて示す
断面図である。図８（ａ）は、被堆積基板１０１上にプ
ラズマＣＶＤ法による絶縁膜１４ａ，１４ｂと熱ＣＶＤ
法による絶縁膜１５ａとが交互に積層された構造を示
す。なお、被堆積基板１０１は、半導体基板１１上に形
成された下地絶縁膜１２と、その上に形成された配線層
１３とから構成されている。
【００５０】上記ではPECVD 膜１４ａ，１４ｂの膜厚が
厚いため、応力の計算式により積層膜全体の応力を計算
すると、積層膜全体の応力は圧縮応力が優勢になる。こ
れにより、クラックの発生を防止することができる。ま
た、圧縮応力の絶対値があまり大きくならないようにし
たい場合には、応力の計算式の積層膜全体の応力の上限
（クラック発生の抑制のための引張り応力の上限値）と
ともに下限（圧縮応力の下限）を決めてその範囲に入る
ように、PECVD 膜１４ａ，１４ｂ及びTHCVD 膜１５ａの
膜厚や応力を調整することが必要である。
【００５１】図８（ｂ）は、図８（ａ）の積層順とは逆
に、被堆積基板１０１上に熱ＣＶＤ法による絶縁膜１５
ｂ，１５ＣとプラズマＣＶＤ法による絶縁膜１４ｃとが
交互に積層された構造を示す。上記ではTHCVD 膜１５
ｂ，１５ｃの膜厚が厚いため、応力の計算式により膜全
体の応力を計算すると、膜全体の応力は引張り応力が優
勢になる。応力の計算式の積層膜全体の応力をクラック
発生の抑制のための引張り応力の上限値以内となるよう
にしてPECVD 膜１４ｃ及びTHCVD 膜１５ｂ，１５ｃの膜
厚や応力を調整する。これにより、クラックの発生を防
止することができる。
【００５２】図８（ｃ）は、図８（ａ），（ｂ）とは積
層絶縁膜の材料が異なり、被堆積基板１０１上に熱ＣＶ
Ｄ法による不純物を含まないシリコン酸化膜（ＮＳＧ
膜）１５ｄと、熱ＣＶＤ法による少なくともリン及びボ
ロンのいずれかを含有する不純物含有絶縁膜１６とが交
互に積層された構造を示す。ここで、不純物含有絶縁膜
１６としてＰＳＧ膜、ＢＰＳＧ膜又はＢＳＧ膜は凡そ＋
５×１０8 dyne/cm2の引張り応力を有する。
【００５３】応力の計算式により積層膜全体の応力を計
算すると、引張り応力となるが、不純物含有絶縁膜１６
を混在させることにより、不純物を含まないシリコン酸
化膜（ＮＳＧ膜）１５ｄのみを積層した場合と比べて引
張り応力を低減することができる。従って、層間絶縁膜
の膜厚を特に厚くしたい場合、不純物含有絶縁膜１６を
適宜混用することにより、ＮＳＧ膜のみの場合と比べて
膜厚を厚くすることが可能である。
【００５４】なお、上記では層間絶縁膜を構成する絶縁
膜は３層であるが、４層以上の層数としてもよいし、２
層でもよい。また、配線は一層であるが、配線を複数層
積層し、各配線間に上記の層間絶縁膜を介在させること
ができる。 （３）第３の実施の形態 以下に、本発明の第３の実施の形態に係る半導体装置に
適用した例について図９（ａ）を参照しながら説明す
る。図９（ａ）は４層の配線を形成した例である。各配
線間には本発明の層間絶縁膜の形成方法により形成され
た層間絶縁膜が介在している。なお、下記のプラズマＣ
ＶＤ法及び熱ＣＶＤ法の成膜ガス及び成膜条件は、第１
の実施の形態の試料Ｓ１の作成で説明したものと同じと
した。
【００５５】図９（ａ）に示すように、被堆積基板３１
上に膜厚０．７μｍのアルミニウム膜からなる配線３３
ａ，３３ｂを形成する。まず、プラズマＣＶＤ法によ
り、配線３３ａ，３３ｂを被覆して膜厚０．２μｍのシ
リコン酸化膜３４ａを形成する。次いで、熱ＣＶＤ法に
より、シリコン酸化膜３４ａ上に膜厚０．５μｍのシリ
コン酸化膜３５ａを形成する。
【００５６】次に、プラズマＣＶＤ法により、シリコン
酸化膜３５ａ上に膜厚０．９μｍのシリコン酸化膜３４
ｂを形成する。次いで、ＣＭＰ法（化学機械研磨法）に
よりシリコン酸化膜３４ｂを研磨して、シリコン酸化膜
３４ｂの表面を平坦化する。これにより、第１層目の配
線３３ａ，３３ｂを被覆する、膜厚１．６μｍの第１層
目の層間絶縁膜１Ｌの形成が完了する。
【００５７】次に、平坦化されたシリコン酸化膜３４ｂ
上に膜厚０．９５μｍのアルミニウム膜からなる第２層
目の配線３３ｃ，３３ｄを形成する。次いで、上記の工
程を繰り返して、プラズマＣＶＤ法による膜厚０．１μ
ｍのシリコン酸化膜３４ｃと、熱ＣＶＤ法による膜厚
０．４５μｍのシリコン酸化膜３５ｂと、プラズマＣＶ
Ｄ法による膜厚１．３μｍのシリコン酸化膜３４ｄから
なる膜厚１．８５μｍの第２層目の層間絶縁膜２Ｌを形
成する。
【００５８】次に、第２層目の層間絶縁膜２Ｌ上に、膜
厚０．９５μｍのアルミニウム膜からなる３層目の配線
３３ｅ，３３ｆと、プラズマＣＶＤ法による膜厚０．１
μｍのシリコン酸化膜３４ｅと、熱ＣＶＤ法による膜厚
０．４５μｍのシリコン酸化膜３５ｃと、プラズマＣＶ
Ｄ法による膜厚１．３μｍのシリコン酸化膜３４ｆから
なる膜厚１．８５μｍの３層目の層間絶縁膜３Ｌを形成
する。
【００５９】次いで、３層目の層間絶縁膜３Ｌ上に、膜
厚０．９５μｍのアルミニウム膜からなる４層目の配線
３３ｇ，３３ｈとプラズマＣＶＤ法による膜厚０．１μ
ｍのシリコン酸化膜３４ｇと、熱ＣＶＤ法による膜厚
０．４５μｍのシリコン酸化膜３５ｄと、プラズマＣＶ
Ｄ法による膜厚１．３μｍのシリコン酸化膜３４ｈから
なる膜厚１．８５μｍの４層目の被覆絶縁膜４Ｌを形成
する。
【００６０】以上により、４層の配線と配線間に介在す
る層間絶縁膜１Ｌ〜３Ｌと４層目の配線を被覆する被覆
絶縁膜４Ｌが形成される。なお、図示していないが、各
層間の配線のうち所定の配線間は層間絶縁膜１Ｌ〜３Ｌ
に形成されたビアホールと、ビアホール内の埋込に導電
層とにより接続されている。このように形成された半導
体装置の累積応力の変化の様子を図９（ｂ）に示す。図
９（ｂ）は、図９（ａ）により積層された絶縁膜の累積
積層厚と累積応力の実測値及び計算値との関係を示す特
性図である。
【００６１】図９（ｂ）の縦軸は線形目盛りで表した累
積積層厚（μｍ）を示し、横軸は線形目盛りで表した応
力値（×１０5dyne/cm）を示す。なお、測定点と層数と
が異なっているのは、隣接するプラズマＣＶＤ法による
シリコン酸化膜３４ｂと３４ｃ、３４ｄと３４ｅ、３４
ｆと３４ｇとをそれぞれ一点にまとめているためであ
る。
【００６２】図９（ｂ）に示す結果によれば、実際の半
導体装置と同じ多層構造においても、絶縁膜の累積積層
膜厚と累積応力の関係は実測値と計算値はほぼ一致し
た。なお、累積応力が第１の実施の形態で求めた応力限
界３×１０5 dyne/cm を越えてもクラックが生じなかっ
たのは、以下の理由による。即ち、実際の応力限界は３
×１０5 dyne/cm よりももっと大きく、異状な欠陥があ
った場合により小さい応力限界となるが、この場合でも
クラックが生じないような値としているためである。
【００６３】上記により、積層された層間絶縁膜等１Ｌ
〜４Ｌ全体の応力が応力限界（絶縁膜上では３×１０5
dyne/cm 、アルミニウム層上では２×１０5 dyne/cm ）
を越えないように膜厚を設定すれば、各層間絶縁膜にク
ラックを生じさせないで任意の層数の配線を積層するこ
とが可能である。また、上記の応力限界をさらに絞るこ
とにより、クラックの発生を抑制するとともに、応力に
よるウエハの湾曲や半導体装置の特性劣化等を防止し、
又は配線、たとえばアルミニウム配線のストレスマイグ
レーションやエレクトロマイグレーションを防止するこ
とができる。
【００６４】また、層間絶縁膜等のクラック発生等や配
線のマイグレーション等を防止しつつ、応力の調整され
た層間絶縁膜を介して配線を多層に積層することによ
り、半導体装置の高密度化を達成することができる。な
お、上記では配線３３ａ〜３３ｈ上の絶縁膜の応力は実
測も計算もしていないが、上記したように配線３３ａ〜
３３ｈ上と配線３３ａ〜３３ｈの形成されていない部分
では絶縁膜の膜厚や応力限界が異なるので、各部分毎に
第１の実施の形態で導出した計算式に従って膜厚に対す
る応力を計算し、各部分の応力が応力の設定範囲に入る
ように膜厚を決めることが必要である。
【００６５】
【発明の効果】以上のように、この発明においては、被
堆積基板上に引張り応力を有する絶縁膜と圧縮応力を有
する絶縁膜を交互に積層し、全体の応力が調整された多
層を形成しているため、多層絶縁膜全体の応力を絶縁膜
のクラック限界の応力値以下に調整し、或いは応力によ
るウエハの湾曲や半導体装置の特性劣化等が起こらない
ような応力値以内に調整することが可能となる。
【００６６】また、有機シランと酸素含有ガスとを含む
混合ガスを熱により反応させて形成した絶縁膜の成膜
後、次の成膜前にこの絶縁膜に対してプラズマ照射して
いるので、その絶縁膜が水分を含まないときの応力値が
得られるとともにその応力が変動しなくなり、従って計
算式を用いて層間絶縁膜全体の応力を精度よく計算する
ことができる。また、形成する絶縁膜の膜厚の調整や、
成膜ガスの種類や成膜条件を調整することにより絶縁膜
の応力値を調整することができる。さらに、本発明の半
導体装置及びその製造方法によれば、上記の層間絶縁膜
の形成方法により、配線を被覆して応力の調整された層
間絶縁膜を形成している。
【００６７】これにより、層間絶縁膜の応力を適度に調
整して層間絶縁膜のクラック発生や、応力によるウエハ
の湾曲や半導体装置の特性劣化等を防止するとともに、
配線、たとえばアルミニウム配線のストレスマイグレー
ションやエレクトロマイグレーションを防止することが
できる。また、層間絶縁膜のクラック発生等や配線のマ
イグレーション等を防止しつつ、応力の調整された層間
絶縁膜を介して配線を多層に積層することが可能とな
り、半導体装置の高密度化を達成することができる。
【図面の簡単な説明】
【図１】図１（ａ），（ｂ）は、本発明の第１の実施の
形態に係る層間絶縁膜の形成方法について示す断面図
（その１）である。
【図２】図２（ａ）〜（ｄ）は、本発明の第１の実施の
形態に係る層間絶縁膜の形成方法について示す断面図
（その２）である。
【図３】図３（ａ），（ｂ）は、本発明の第１の実施の
形態に係る層間絶縁膜の形成方法により多層積層された
絶縁膜の積層全体の応力の変化の様子について示す特性
図（その１）である。
【図４】図４（ａ），（ｂ）は、本発明の第１の実施の
形態に係る層間絶縁膜の形成方法により多層積層された
絶縁膜の積層全体の応力の変化の様子について示す特性
図（その２）である。
【図５】図５は、本発明の第１の実施の形態に係る層間
絶縁膜の形成方法により多層積層された絶縁膜の積層全
体の応力の吸湿前後での変化の様子について示す特性図
である。
【図６】図６（ａ）〜（ｅ）は、本発明の実施の形態に
係るプラズマＣＶＤ法における各種成膜条件による応力
調整について示す特性図である。
【図７】図７（ａ）〜（ｃ）は、本発明の実施の形態に
係る熱ＣＶＤ法における各種成膜条件による応力調整に
ついて示す特性図である。
【図８】図８（ａ）〜（ｃ）は、本発明の第２の実施の
形態に係る層間絶縁膜の積層構造について示す断面図で
ある。
【図９】図９（ａ）は、本発明の第３の実施の形態に係
る半導体装置及びその製造方法について示す断面図であ
る。図９（ｂ）は、図９（ａ）により積層された絶縁膜
の累積積層厚と累積応力の実測値及び計算値との関係を
示す特性図である。
【図１０】図１０（ａ）〜（ｄ）は、従来例に係る層間
絶縁膜の積層構造について示す断面図である。
【図１１】図１１（ａ），（ｂ）は、従来例に係る問題
点について示す断面図である。
【符号の説明】
１１，２１，３１ 半導体基板、 １２，３２ 下地絶縁膜、 １３，３３ａ〜３３ｆ 配線、 １４ａ〜１４ｃ，２２ａ〜２２ｒ，３４ａ〜３４ｈ プ
ラズマＣＶＤ膜、 １５ａ〜１５ｃ，２３ａ〜２３ｐ，３５ａ〜３５ｄ 熱
ＣＶＤ膜、 １６ ＰＳＧ膜、ＢＰＳＧ膜又はＢＳＧ膜、 １０１ 被堆積基板、 １Ｌ〜４Ｌ 層間絶縁膜。
フロントページの続き (56)参考文献 特開 平６−267935（ＪＰ，Ａ) 特開 平２−284447（ＪＰ，Ａ) 特開 平７−45610（ＪＰ，Ａ) 特開 平３−151637（ＪＰ，Ａ) 特開 昭61−234586（ＪＰ，Ａ) 特開 平８−203893（ＪＰ，Ａ) 特開 平７−135205（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 - 21/318

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 被堆積基板上に引張り応力を有する絶縁
    膜と圧縮応力を有する絶縁膜を交互に積層し、全体の応
    力が調整された多層を形成する層間絶縁膜の形成方法に
    おいて、 有機シランと酸素含有ガスとを含む混合ガスを熱により
    反応させて絶縁膜を形成した後に、該熱による反応によ
    り形成した絶縁膜に対してプラズマガスを照射し、該熱
    による反応により形成した絶縁膜の応力を引張り応力側
    に移行させて引張り応力を有する絶縁膜とし、その後、
    前記引張り応力を有する絶縁膜上に前記圧縮応力を有す
    る絶縁膜を形成することを特徴とする層間絶縁膜の形成
    方法。
  2. 【請求項２】 前記引張り応力を有する絶縁膜は、有機
    シランと酸素含有ガスの他に不純物含有ガスを含む混合
    ガスを熱により反応させて形成することを特徴とする請
    求項１記載の層間絶縁膜の形成方法。
  3. 【請求項３】 前記圧縮応力を有する絶縁膜は、有機シ
    ランと酸素含有ガスを含む混合ガスをプラズマ化し、反
    応させて堆積することを特徴とする請求項１又は２に記
    載の層間絶縁膜の形成方法。
  4. 【請求項４】 前記有機シランは、アルキルシラン又は
    アリールシラン（一般式R ｎ SiH４−ｎ（ｎ＝１〜
    ４）），アルコキシシラン（一般式(RO)ｎ SiH４−ｎ
    （ｎ＝１〜４）），鎖状シロキサン（一般式R ｎ H３−
    ｎSiO(R ｋ H２−ｋSiO)ｍ SiH３−ｎR ｎ （ｎ＝１〜
    ３；ｋ＝０〜２；ｍ≧０）），鎖状シロキサンの誘導体
    （一般式(RO)ｎ H３−ｎ SiOSiH３−ｎ(OR) ｎ（ｎ＝１
    〜３））又は環状シロキサン（一般式(R ｋ H２−ｋ Si
    O)ｍ （ｋ＝１，２；ｍ≧２）（但し、Ｒはアルキル
    基，アリール基又はその誘導体））のうちいずれかであ
    ることを特徴とする請求項１乃至３の何れか一に記載の
    層間絶縁膜の形成方法。
  5. 【請求項５】 前記酸素含有ガスは、オゾン（Ｏ３
    ），酸素（Ｏ２ ），Ｎ２ Ｏ，ＮＯ２ ，ＣＯ，ＣＯ２
    又はＨ２ Ｏのうちいずれかであることを特徴とする請
    求項１乃至４の何れか一に記載の層間絶縁膜の形成方
    法。
  6. 【請求項６】 前記多層中の各絶縁膜の膜厚を調整して
    前記多層全体の応力を調整することを特徴とする請求項
    １乃至５の何れか一に記載の層間絶縁膜の形成方法。
  7. 【請求項７】 前記多層中の各絶縁膜の成膜条件を調整
    して前記各絶縁膜が有する応力特性を調整することによ
    り、前記多層全体の応力を調整することを特徴とする請
    求項１乃至６の何れか一に記載の層間絶縁膜の形成方
    法。
  8. 【請求項８】 前記各絶縁膜が有する応力特性を調整す
    るための各絶縁膜の成膜条件は、プラズマ生成電力の周
    波数、前記被堆積基板へのバイアス電力、成膜温度、ガ
    スの種類又はガス流量のいずれかであることを特徴とす
    る請求項７に記載の層間絶縁膜の形成方法。
  9. 【請求項９】 前記多層全体の応力調整は、 （但し、t ｉ は多層中の第ｉ番目の絶縁膜の膜厚、σ
    ｉ は多層中の第ｉ番目の絶縁膜の応力（引張り応力は
    正の値、圧縮応力は負の値である。））により行うこと
    を特徴とする請求項６乃至８の何れか一に記載の層間絶
    縁膜の形成方法。
  10. 【請求項１０】 前記多層全体の応力（σＴ ）は、＋
    ３×１０５ dyne/cm以下の引張り応力又は圧縮応力であ
    ることを特徴とする請求項９に記載の層間絶縁膜の形成
    方法。
  11. 【請求項１１】 請求項１乃至請求項１０のいずれかに
    記載の層間絶縁膜の形成方法により基板上の配線を被覆
    して前記異なる応力を有する絶縁膜の多層を形成するこ
    とを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項１乃至請求項１０の何れか一に
    記載の層間絶縁膜の形成方法により基板上の配線を被覆
    して前記異なる応力を有する絶縁膜の多層からなる層間
    絶縁膜を形成する工程と、該層間絶縁膜上に上部の配線
    を形成する工程とを繰り返して前記配線と前記層間絶縁
    膜を交互に積層し、前記積層された層間絶縁膜全体の応
    力を調整することを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 前記配線の上面及び下面に接触して、
    前記層間絶縁膜のうち前記圧縮応力を有する絶縁膜を形
    成することを特徴とする請求項１２記載の半導体装置の
    製造方法。
  14. 【請求項１４】 前記配線の材料はアルミニウムである
    ことを特徴とする請求項１１乃至請求項１３の何れか一
    に記載の半導体装置の製造方法。
  15. 【請求項１５】 請求項１１乃至請求項１４の何れか一
    に記載の半導体装置の製造方法により作成された半導体
    装置。
JP34635196A 1996-12-25 1996-12-25 層間絶縁膜の形成方法、半導体装置及びその製造方法 Expired - Fee Related JP3226816B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP34635196A JP3226816B2 (ja) 1996-12-25 1996-12-25 層間絶縁膜の形成方法、半導体装置及びその製造方法
US08/897,839 US20010023125A1 (en) 1996-12-25 1997-07-21 Interlayer insulating film forming method, semiconductor device and method of manufacturing the same
TW086110442A TW356571B (en) 1996-12-25 1997-07-22 Method of forming stress adjustable insulator film semiconductor device and its fabrication method
DE69707828T DE69707828T2 (de) 1996-12-25 1997-07-24 Herstellungsverfahren für einen isolierenden Film mit eingestellter Spannung, Hableitervorrichtung und Herstellungsverfahren
EP97112763A EP0851480B1 (en) 1996-12-25 1997-07-24 Stress-adjusted insulating film forming method, semiconductor device and method of manufacturing the same
KR1019970036312A KR100287930B1 (ko) 1996-12-25 1997-07-31 응력조정된 절연막의 형성방법,반도체장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34635196A JP3226816B2 (ja) 1996-12-25 1996-12-25 層間絶縁膜の形成方法、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10189577A JPH10189577A (ja) 1998-07-21
JP3226816B2 true JP3226816B2 (ja) 2001-11-05

Family

ID=18382827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34635196A Expired - Fee Related JP3226816B2 (ja) 1996-12-25 1996-12-25 層間絶縁膜の形成方法、半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US20010023125A1 (ja)
EP (1) EP0851480B1 (ja)
JP (1) JP3226816B2 (ja)
KR (1) KR100287930B1 (ja)
DE (1) DE69707828T2 (ja)
TW (1) TW356571B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081277A (ko) * 1998-04-28 1999-11-15 윤종용 절연막의 응력 제어 방법
US6184157B1 (en) * 1998-06-01 2001-02-06 Sharp Laboratories Of America, Inc. Stress-loaded film and method for same
KR20000073343A (ko) * 1999-05-10 2000-12-05 김영환 반도체 장치의 배선구조
US6534870B1 (en) 1999-06-15 2003-03-18 Kabushiki Kaisha Toshiba Apparatus and method for manufacturing a semiconductor device
GB2358285A (en) * 1999-08-30 2001-07-18 Lucent Technologies Inc Interlevel dielectrics
JP3348084B2 (ja) 1999-12-28 2002-11-20 キヤノン販売株式会社 成膜方法及び半導体装置
KR100486333B1 (ko) * 2000-07-21 2005-04-29 가부시끼가이샤 한도따이 프로세스 켄큐쇼 반도체 장치 및 그 제조 방법
US6500752B2 (en) * 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
US6835669B2 (en) 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
JP2003100738A (ja) * 2001-09-25 2003-04-04 Jsr Corp 積層体、積層体の形成方法、絶縁膜ならびに半導体用基板
KR100448714B1 (ko) * 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
DE102004031744A1 (de) * 2004-06-30 2006-07-27 Advanced Micro Devices, Inc., Sunnyvale Eine Technik zur Herstellung einer dielektrischen Zwischenschicht über einer Struktur mit eng beabstandeten Leitungen
US7638859B2 (en) 2005-06-06 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with harmonized stress and methods for fabricating the same
JP2007005627A (ja) * 2005-06-24 2007-01-11 Sony Corp 半導体装置の製造方法
US7563704B2 (en) * 2005-09-19 2009-07-21 International Business Machines Corporation Method of forming an interconnect including a dielectric cap having a tensile stress
US7858532B2 (en) * 2007-08-06 2010-12-28 United Microelectronics Corp. Dielectric layer structure and manufacturing method thereof
JP2009253275A (ja) * 2008-04-03 2009-10-29 Xi Max Co Ltd セラミック印刷回路基板の原板及び原板の製造方法
CN102165576B (zh) * 2008-09-26 2013-12-25 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
DE102008054069B4 (de) 2008-10-31 2016-11-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
US20120015113A1 (en) * 2010-07-13 2012-01-19 Applied Materials, Inc. Methods for forming low stress dielectric films
CN102446839A (zh) * 2011-10-21 2012-05-09 上海华力微电子有限公司 一种前金属介电质层的淀积方法
CN104167385B (zh) * 2013-05-16 2017-03-15 中芯国际集成电路制造(上海)有限公司 改善互连工艺中半导体器件可靠性的方法
GB201410317D0 (en) * 2014-06-10 2014-07-23 Spts Technologies Ltd Substrate
JP6589277B2 (ja) 2015-01-14 2019-10-16 富士電機株式会社 高耐圧受動素子および高耐圧受動素子の製造方法
JP6919137B2 (ja) * 2017-05-11 2021-08-18 新日本無線株式会社 半導体装置の製造方法
JP7005367B2 (ja) * 2018-02-05 2022-02-04 東京エレクトロン株式会社 ボロン系膜の成膜方法および成膜装置
CN108376652B (zh) * 2018-03-05 2019-08-30 长江存储科技有限责任公司 晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法
KR102271158B1 (ko) 2020-12-22 2021-06-29 조아라 세라믹 롤러
TWI843943B (zh) * 2021-03-24 2024-06-01 世界先進積體電路股份有限公司 半導體元件及其形成方法
US11973021B2 (en) * 2021-09-17 2024-04-30 Vanguard International Semiconductor Corporation Semiconductor device and method forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764475A (en) * 1986-12-01 1988-08-16 The University Of British Columbia Pancreas dependant immunoassay for determining subpopulations of monoclonal antibodies to somatostatin.
JPH084109B2 (ja) * 1987-08-18 1996-01-17 富士通株式会社 半導体装置およびその製造方法
US5098865A (en) * 1989-11-02 1992-03-24 Machado Jose R High step coverage silicon oxide thin films
JPH03151637A (ja) * 1989-11-09 1991-06-27 Kowa Kurieitaa:Kk 半導体装置の製造方法及びプラズマｃｖｄ装置
CA2006174A1 (en) * 1989-12-20 1991-06-20 Luc Ouellet Method of making crack-free insulating films with sog interlayer
US5250468A (en) * 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JP3332467B2 (ja) * 1993-04-06 2002-10-07 三洋電機株式会社 多結晶半導体の製造方法
US5500312A (en) * 1994-10-11 1996-03-19 At&T Corp. Masks with low stress multilayer films and a process for controlling the stress of multilayer films

Also Published As

Publication number Publication date
DE69707828D1 (de) 2001-12-06
DE69707828T2 (de) 2002-06-20
JPH10189577A (ja) 1998-07-21
EP0851480B1 (en) 2001-10-31
KR100287930B1 (ko) 2001-06-01
KR19980063389A (ko) 1998-10-07
US20010023125A1 (en) 2001-09-20
EP0851480A2 (en) 1998-07-01
TW356571B (en) 1999-04-21
EP0851480A3 (en) 1998-07-29

Similar Documents

Publication Publication Date Title
JP3226816B2 (ja) 層間絶縁膜の形成方法、半導体装置及びその製造方法
JP5128033B2 (ja) シリコン基板に比べて窒化ケイ素上の二酸化ケイ素の堆積速度を減小するためのウェーハ前処理
US7968436B1 (en) Low-K SiC copper diffusion barrier films
JP2682403B2 (ja) 半導体装置の製造方法
US5567661A (en) Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound
WO2020000378A1 (zh) 半导体结构及其形成方法
US6277764B1 (en) Interlayered dielectric layer of semiconductor device and method of manufacturing the same
JPH09186146A (ja) 半導体装置およびその製造方法
JP4032044B2 (ja) 成膜方法、半導体装置の製造方法及び半導体装置
KR19980079282A (ko) 반도체장치 및 그 제조방법
US6274933B1 (en) Integrated circuit device having a planar interlevel dielectric layer
US7329612B2 (en) Semiconductor device and process for producing the same
US20020001876A1 (en) Method of making an integrated circuit device having a planar interlevel dielectric layer
EP1039524A2 (en) Silicon nitride composite HDP/CVD process
JP2000200786A (ja) 絶縁膜の形成方法
US6888225B2 (en) Process of final passivation of an integrated circuit device
US11955344B2 (en) Methods and structures for changing wafer bow
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
US20240026527A1 (en) Method of depositing silicon based dielectric film
JPH0870042A (ja) 絶縁膜の形成方法
JP3315907B2 (ja) 半導体装置の製造方法
KR20050035024A (ko) 반도체 소자의 층간 절연막 형성 방법
JP2002184858A (ja) 半導体素子の製造方法
JPH05102326A (ja) 半導体装置
JPH0236534A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010821

LAPS Cancellation because of no payment of annual fees