KR20050035024A - 반도체 소자의 층간 절연막 형성 방법 - Google Patents

반도체 소자의 층간 절연막 형성 방법 Download PDF

Info

Publication number
KR20050035024A
KR20050035024A KR1020030070851A KR20030070851A KR20050035024A KR 20050035024 A KR20050035024 A KR 20050035024A KR 1020030070851 A KR1020030070851 A KR 1020030070851A KR 20030070851 A KR20030070851 A KR 20030070851A KR 20050035024 A KR20050035024 A KR 20050035024A
Authority
KR
South Korea
Prior art keywords
film
sro
forming
fsg
metal wiring
Prior art date
Application number
KR1020030070851A
Other languages
English (en)
Inventor
박건욱
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030070851A priority Critical patent/KR20050035024A/ko
Priority to US10/964,307 priority patent/US7199041B2/en
Publication of KR20050035024A publication Critical patent/KR20050035024A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 FSG(Fluorine doped Silicate Glass, 이하 FSG)막의 불소(F)가 금속 배선으로 확산하여 금속을 식각시키는 것을 막기 위해 금속 배선 형성 후, PECVD(Plasma Enhanced Chemical Vapor Deposition, 이하 PECVD) 또는 HDP-CVD(High Density Plasma-Chemical Vapor Deposition, 이하 HDP-CVD)를 이용하여 SRO(Silicon Rich Oxide, 이하 SRO)막을 먼저 형성한 후, 같은 장치에서 FSG막을 형성하여 불소의 금속 배선 침투를 막는 금속 배선의 절연막에 관한 것이다.
본 발명의 반도체 소자의 층간 절연막 형성 방법은 소정의 소자가 형성된 기판상에 금속 배선을 형성하는 단계; 상기 금속 배선상에 SRO막을 형성하는 단계; 및 상기 SRO막을 형성한 장치를 이용하여 연속적으로 SRO막상에 FSG막을 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 층간 절연막 형성 방법은 FSG막으로부터 금속으로의 불소의 침투를 막을 수 있어, 불소의 침투에 의해 발생하는 금속의 부식을 막을 수 있고, FSG막 증착 장비 내에서 하나의 조건(Recipe)으로 SRO막과 FSG막을 연속적으로 진행할 수 있으므로 공정 시간을 단축할 수 있는 장점이 있다.

Description

반도체 소자의 층간 절연막 형성 방법{Method for fabricating intermetal dielectric of semiconductor device}
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 보다 자세하게는 FSG(Fluorine doped Silicate Glass, 이하 FSG)막의 불소(F)가 금속 배선으로 확산하여 금속을 식각시키는 것을 막기 위해 금속 배선 형성 후, PECVD(Plasma Enhanced Chemical Vapor Deposition, 이하 PECVD) 또는 HDP-CVD(High Density Plasma-Chemical Vapor Deposition, 이하 HDP-CVD)를 이용하여 SRO(Silicon Rich Oxide, 이하 SRO)막을 먼저 형성한 후, 같은 장치에서 FSG막을 형성하여 불소의 금속 배선 침투를 막는 금속 배선의 절연막에 관한 것이다.
일반적으로, 반도체 소자의 고집적화가 진행됨에 따라 금속 배선의 수가 증가하고 반면에 금속 배선의 피치(pitch)가 축소되고 있다. 이러한 금속 배선의 피치 축소로 인하여 금속 배선의 저항이 증가할뿐만 아니라 반도체 소자의 금속 배선간을 절연시키는 층간 절연막(InterMetal Dielectric, 이하 IMD)과 금속 배선이 기생 커패시터 구조를 이룸으로써 반도체 소자의 특성에 악영향을 미친다. 즉, 반도체 소자의 응답 속도를 결정하는 RC 상수가 증가하고 전력 소모도 증가한다.
이러한 점 때문에 반도체 소자의 고집적화에 적합한 저유전율의 층간 절연막이 절실히 요망되어 왔고, 최근에 들어 저유전율의 층간 절연막으로서 FSG막이 이용되기 시작하였다. 그러나, FSG막은 불소의 농도가 낮을수록 유전율이 낮아지나 불소의 농도가 높을수록 수분과의 결합도가 증가하여 금속 배선의 부식을 일으키는 트레이드 오프(trade off)가 존재한다. 따라서, 유전율이 비교적 높은 3.5 정도의 FSG막이 사용되는 것이 통상적이다.
종래의 반도체 소자에서는 도 1에 도시된 바와 같이, 반도체 기판(11) 상의 여러 소자들의 상부에 금속 배선들(12)이 형성되고, 상기 금속 배선들 상에 장벽막(13)이 적층되고, 상기 장벽막 상에 불소를 포함한 층간 절연막인 FSG막(14)이 적층되고, 상기 FSG막상에 확산 방지막(15)이 적층된다. 여기서, 상기 장벽막은 금속 배선들을 FSG막에 의한 손상되으로부터 보호하는 역할을 하고, 상기 확산 방지막은 FSG막의 불소가 인접 막으로 확산하는 것을 방지하는 역할을 한다. 상기 장벽막 및 확산 방지막은 모두 도핑되지 않은 실리게이트 글래스(Undoped Silicate Glass, 이하 USG)막으로 이루어진다. 미합중국 등록특허 제6,458,722호는 HDP-CVD를 이용하여 SRO막을 형성하는 방법 및 장치를 컨트롤하는 방법에 관한 것이고, 한국공개특허 제2003-0052254호는 3.0 내지 3.8%의 불소를 함유한 층간 절연막을 형성하는 방법에 관한 것이다.
그러나, 상기와 같은 종래의 층간 절연막 형성 방법은 층간 절연막인 FSG막과 장벽막 및 확산 방지막을 각각 다른 장치를 사용하여 형성함으로써 공정 시간이 많이 소모되고, 적어도 두 개 이상의 장치가 필요하다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 같은 장치를 이용하여 FSG막 및 SRO막을 형성함으로써 불소의 확산을 방지하여 금속의 부식을 막을 수 있고, FSG막 및 SRO막 형성에 하나의 장치를 이용함으로써 시간과 비용이 절감되도록 하는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 금속 배선을 형성하는 단계; 상기 금속 배선상에 SRO막을 형성하는 단계; 및 상기 SRO막을 형성한 장치를 이용하여 연속적으로 SRO막상에 FSG막을 형성하는 단계를 포함하여 이루어진 반도체 소자의 층간 절연막 형성 방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 금속 배선을 형성하는 단계; 상기 금속 배선상에 제1SRO막을 형성하는 단계; 상기 제1SRO막을 형성한 장치를 이용하여 연속적으로 제1SRO막상에 FSG막을 형성하는 단계; 및 상기 FSG막상에 FSG막을 형성한 장치를 이용하여 연속적으로 제2SRO막을 형성하는 단계를 포함하여 이루어진 반도체 소자의 층간 절연막 형성 방법에 의해 달성된다.
FSG막을 층간 절연막으로 사용시, FSG막의 불소이 금속막에 영향을 미치지 않도록 종래에는 굴절률(Refractive Index)이 1.46 대역인 일반적인 산화막을 이용하였으나, 최근에는 굴절률이 1.5 대역인 SRO막을 사용하고 있는데, 일반적인 SRO막의 증착은 FSG막 증착 후, 타 장비를 이용하여 이루어진다. 그러나 FSG막 증착 전에 이미 금속 배선이 형성되어 있으므로 이에 대한 불소의 침투를 방지하는 것도 중요하다. 본 고안은 이미 형성되어 있는 금속 배선을 보호하기 위하여 금속 배선을 형성하고 동일한 장치에서 SRO막을 증착 후, 연속적으로 FSG막을 증착하는 것에 대한 것이다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2b는 본 발명에 의해 형성된 층간 절연막의 단면도이다. 도 2a에서 보는 바와 같이 필드 산화막, 게이트 산화막, 게이트 및 소오스/드레인과 같은 소자(도시 안함)가 형성된 기판(21)상에 금속 배선(22) 형성을 위한 금속을 증착한 후, 패턴하고 식각하여 금속 배선을 형성한다. 그리고 상기 금속 배선이 형성된 기판을 PECVD 또는 HDP-CVD 장치에 장입하고, RF(Ratio Frequency, 이하 RF) 파워(Power)를 2000 내지 5000W을, 바람직하게는 3500W를 인가하고, 가스의 경우에는 실란(SiH4)은 90 내지 130sccm, 산소(O2)는 120 내지 160sccm, 아르곤(Ar)은 60 내지 70sccm을 공급하는데, 바람직하게는 실란이 110sccm, 산소가 145sccm, 아르곤이 65sccm 공급된다.
상기와 같은 공정 조건은 같은 장치에서 형성되는 FSG의 공정 조건인 RF 파워를 2000 내지 5000W을, 바람직하게는 3500W를 인가하고, 가스의 경우에는 실란(SiH4)은 60 내지 110sccm, 산소는 120 내지 160sccm, 아르곤은 60 내지 70sccm, 실리콘플로라이드(SiF4)는 50 내지 80sccm을 공급하는데, 바람직하게는 실란이 110sccm, 산소가 145sccm, 아르곤이 65sccm, 실리콘플로라이드는 65sccm인 조건과 비교하여 실리콘플로라이드 가스를 제외하고는 같은 조건이다. 따러서, 실리콘플로라이드 가스가 포함되지 않는 혼합 가스(실란, 산소 및 아르곤의 혼합가스)를 이용하여 SRO막을 먼저 형성한 후, 실리콘플로라이드 가스가 포함된 혼합가스를 이용하여 FSG막을 형성할 수 있다. 그리고 CMP(Chemical Mechanical Polishing, 이하 CMP)와 같은 평탄화 공정을 이용하여 평탄화한 후, 이후 공정을 실시한다. 상기 SRO막의 두께는 500 내지 2000Å, 바람직하게는 1000Å으로 증착하고, FSG막은 금속 배선간 절연이 충분히 될만큼 두껍게 형성한다.
또 다른 실시예인 도 2b는 상기에서 설명한 바와 같은 공정 조건 및 방법으로 소정의 소자가 형성된 기판(31)상에 금속 배선(32), 제1SRO(33)막 및 FSG막(34)까지 형성하고 상기와 같이 평탄화 공정을 실시하는 것이 아니라, 같은 장치에서 연속적으로 아르곤과 같은 불활성 가스를 이용하여 퍼지(purge)를 실시하여 실리콘플로라이드 가스가 완전히 제거되도록 한 후, 상기와 같은 공정 조건 및 방법으로 제2SRO막(35)을 형성한 후, 평탄화 공정을 실시하여 평탄화시킨다. 이 때 상기 제2SRO막은 평탄화 공정 이후에도 불소의 확산을 방지할 만큼의 두께가 남도록 두껍게 형성한다. 이 때 상기 제1SRO의 두께는 500 내지 2000Å, 바람직하게는 1000Å으로 증착한다. 또한 상기 FSG막의 굴절률은 1.45 내지 1.47이고, SRO막의 굴절률은 1.50 내지 1.60을 갖고 있고, 바람직하게는 FSG막의 굴절률이 1.467이고 SRO막의 굴절률은 1.523이다.
상기와 같은 방법으로 형성된 SRO막들은 FSG막에서 확산되어 움직이는 불소를 SRO막 내부의 산소와 결합되어 있지 않은 여분의 실리콘과 결합시켜 트랩(Trap)시키거나, 실란 가스를 이용함으로써 발생하는 수소화 실리콘(Hydrogenated Silicon ; Si:H)에 정전기적 효과에 의해 트랩시키는 특성이 있어, 불소의 확산 방지막으로서 작용한다. 따라서, 첫번째 실시예는 하부에 위치한 금속 배선으로 불소가 확산하는 것을 방지할 수 있고, 두번째 실시예는 상부 및 하부의 양방향으로 불소가 확산되는 것을 방지할 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 층간 절연막 형성 방법은 FSG막 특성상 발생하는 불소의 확산을 방지하는 SRO막을 같은 장치에서 연속적으로 형성함으로써 FSG막으로부터 금속으로의 불소의 침투를 막을 수 있어, 불소의 침투에 의해 발생하는 금속의 부식을 막을 수 있고, FSG막 증착 장비 내에서 하나의 조건(Recipe)으로 SRO막과 FSG막을 연속적으로 진행할 수 있으므로 공정 시간을 단축할 수 있는 효과가 있다.
도 1은 종래기술에 의한 층간 절연막 형성 방법의 단면도.
도 2a 내지 도 2b는 본 발명에 의한 층간 절연막 형성 방법의 단면도.

Claims (7)

  1. 소정의 소자가 형성된 기판상에 금속 배선을 형성하는 단계;
    상기 금속 배선상에 SRO막을 형성하는 단계; 및
    상기 SRO막을 형성한 장치를 이용하여 연속적으로 SRO막상에 FSG막을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  2. 소정의 소자가 형성된 기판상에 금속 배선을 형성하는 단계;
    상기 금속 배선상에 제1SRO막을 형성하는 단계;
    상기 제1SRO막을 형성한 장치를 이용하여 연속적으로 제1SRO막상에 FSG막을 형성하는 단계; 및
    상기 FSG막상에 FSG막을 형성한 장치를 이용하여 연속적으로 제2SRO막을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  3. 제 2항에 있어서,
    상기 제2SRO막을 형성하는 단계이전에 불활성가스로 퍼지하는 단계를 더 포함함을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 SRO막, 제1SRO막 및 제2SRO막은 RF 파워는 2000 내지 5000W, 실란은 90 내지 130sccm, 산소는 120 내지 160sccm, 아르곤은 60 내지 70sccm의 공정 조건으로 형성됨을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 FSG막은 RF 파워는 2000 내지 5000W, 실란은 90 내지 130sccm, 산소는 120 내지 160sccm, 아르곤은 60 내지 70sccm, 실리콘플로라이드는 50 내지 80sccm의 공정 조건으로 형성됨을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 SRO막 및 제1SRO막은 500 내지 2000Å의 두께임을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 SRO막, 제1SRO막 및 제2SRO막의 굴절률은 1.50 내지 1.60임을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
KR1020030070851A 2003-10-11 2003-10-11 반도체 소자의 층간 절연막 형성 방법 KR20050035024A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030070851A KR20050035024A (ko) 2003-10-11 2003-10-11 반도체 소자의 층간 절연막 형성 방법
US10/964,307 US7199041B2 (en) 2003-10-11 2004-10-12 Methods for fabricating an interlayer dielectric layer of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070851A KR20050035024A (ko) 2003-10-11 2003-10-11 반도체 소자의 층간 절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20050035024A true KR20050035024A (ko) 2005-04-15

Family

ID=34420618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070851A KR20050035024A (ko) 2003-10-11 2003-10-11 반도체 소자의 층간 절연막 형성 방법

Country Status (2)

Country Link
US (1) US7199041B2 (ko)
KR (1) KR20050035024A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756863B1 (ko) * 2005-12-28 2007-09-07 동부일렉트로닉스 주식회사 반도체 소자 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680499B1 (ko) 2005-11-02 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR100821481B1 (ko) * 2006-12-27 2008-04-11 동부일렉트로닉스 주식회사 반도체소자의 제조방법
US11587865B2 (en) * 2020-06-15 2023-02-21 Semiconductor Device Including Capacitor And Resistor Semiconductor device including capacitor and resistor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331021B (en) * 1997-04-29 1998-05-01 United Microelectronics Corp Manufacturing method of utilizing chemical mechanical polishing planarization pre-metal dielectric
TW410435B (en) * 1998-06-30 2000-11-01 United Microelectronics Corp The metal interconnection manufacture by using the chemical mechanical polishing process
US6165915A (en) * 1999-08-11 2000-12-26 Taiwan Semiconductor Manufacturing Company Forming halogen doped glass dielectric layer with enhanced stability
US6727588B1 (en) * 1999-08-19 2004-04-27 Agere Systems Inc. Diffusion preventing barrier layer in integrated circuit inter-metal layer dielectrics
US6232217B1 (en) * 2000-06-05 2001-05-15 Chartered Semiconductor Manufacturing Ltd. Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US6284644B1 (en) * 2000-10-10 2001-09-04 Chartered Semiconductor Manufacturing Ltd. IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
US6303418B1 (en) * 2000-06-30 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of fabricating CMOS devices featuring dual gate structures and a high dielectric constant gate insulator layer
US6303519B1 (en) 2000-07-20 2001-10-16 United Microelectronics Corp. Method of making low K fluorinated silicon oxide
US6376360B1 (en) * 2000-08-18 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers
US6451687B1 (en) * 2000-11-24 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Intermetal dielectric layer for integrated circuits
US6586347B1 (en) 2001-10-16 2003-07-01 Taiwan Semiconductor Manufacturing Company Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits
US6531382B1 (en) * 2002-05-08 2003-03-11 Taiwan Semiconductor Manufacturing Company Use of a capping layer to reduce particle evolution during sputter pre-clean procedures
US6790772B2 (en) * 2002-05-09 2004-09-14 Macronix International Co., Ltd. Dual damascene processing method using silicon rich oxide layer thereof and its structure
US6777308B2 (en) * 2002-05-17 2004-08-17 Micron Technology, Inc. Method of improving HDP fill process
US6759347B1 (en) * 2003-03-27 2004-07-06 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming in-situ SRO HDP-CVD barrier film
US6953608B2 (en) * 2003-04-23 2005-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756863B1 (ko) * 2005-12-28 2007-09-07 동부일렉트로닉스 주식회사 반도체 소자 제조방법

Also Published As

Publication number Publication date
US20050079734A1 (en) 2005-04-14
US7199041B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
KR100265256B1 (ko) 반도체 장치와 그의 제조방법
JP4068072B2 (ja) 半導体装置及びその製造方法
US6277764B1 (en) Interlayered dielectric layer of semiconductor device and method of manufacturing the same
CN100517640C (zh) 半导体器件的制造方法和半导体器件
CN1893017A (zh) 防止半导体元件中金属线短路的方法
KR100430114B1 (ko) 층간 절연막 형성 방법 및 반도체 장치
US6472334B2 (en) Film forming method, semiconductor device manufacturing method, and semiconductor device
KR20050035024A (ko) 반도체 소자의 층간 절연막 형성 방법
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
US20040152294A1 (en) Method for forming metal line of semiconductor device
US6277732B1 (en) Method of planarizing inter-metal dielectric layer
US8513805B2 (en) Manufacturing of a semiconductor device and the manufacturing method
KR100258044B1 (ko) 반도체 장치 및 그 제조 방법
US20080054480A1 (en) Semiconductor device and fabricating method thereof
KR100521436B1 (ko) 반도체 소자 및 그 제조 방법
JP2000286262A (ja) 半導体装置及びその製造方法
KR100365753B1 (ko) 반도체 소자의 금속배선 층간절연막 형성방법
JPH11111845A (ja) 半導体装置及びその製造方法
JP2002289609A (ja) 半導体装置及びその製造方法
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR100401504B1 (ko) 반도체장치의 패시베이션층 형성방법
US20030077917A1 (en) Method of fabricating a void-free barrier layer
KR100380281B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100367499B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application