JP2016006956A - 撮像素子、電子機器、撮像素子の駆動方法及び電子機器の駆動方法 - Google Patents

撮像素子、電子機器、撮像素子の駆動方法及び電子機器の駆動方法 Download PDF

Info

Publication number
JP2016006956A
JP2016006956A JP2015107037A JP2015107037A JP2016006956A JP 2016006956 A JP2016006956 A JP 2016006956A JP 2015107037 A JP2015107037 A JP 2015107037A JP 2015107037 A JP2015107037 A JP 2015107037A JP 2016006956 A JP2016006956 A JP 2016006956A
Authority
JP
Japan
Prior art keywords
transistor
oxide
oxide semiconductor
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015107037A
Other languages
English (en)
Other versions
JP6577246B2 (ja
JP2016006956A5 (ja
Inventor
池田　隆之
Takayuki Ikeda
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015107037A priority Critical patent/JP6577246B2/ja
Publication of JP2016006956A publication Critical patent/JP2016006956A/ja
Publication of JP2016006956A5 publication Critical patent/JP2016006956A5/ja
Priority to JP2019151902A priority patent/JP6896031B2/ja
Application granted granted Critical
Publication of JP6577246B2 publication Critical patent/JP6577246B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】複数回の露光を行い、一つの画像データが得られる撮像素子を提供する。また、ノイズの少ない画像データが得られる撮像素子を提供する。また、消費電力が低減された撮像装置を提供する。
【解決手段】画素を含む撮像素子において、前記画素が、フォトダイオードと、酸化物半導体層を有するトランジスタと、ダイオードと、電荷保持部と、を有し、前記トランジスタと接続される前記フォトダイオードの電極と、前記トランジスタと接続される前記ダイオードの電極とが同じ極性である。
【選択図】図４

Description

本発明の一態様は、撮像素子、電子機器、撮像素子の駆動方法及び電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
携帯電話、スマートフォン、デジタルカメラ、デジタル一眼レフカメラ、デジタルビデオカメラに搭載される撮像素子としては、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）撮像素子やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）撮像素子が知られている。特に、ＣＭＯＳ撮像素子は、低消費電力、高解像度の点でＣＣＤ撮像素子よりも有利であることから、精力的に技術開発が進められている。
ＣＭＯＳ撮像素子の駆動方法として、ローリングシャッタ方式とグローバルシャッタ方式が知られている。ローリングシャッタ方式とは、画素を行ごとに順次露光する方式である。一方、グローバルシャッタ方式とは、全画素を一括で露光する方式である。ローリングシャッタ方式は、画素ごとに露光する時刻が異なるため、被写体が動く場合には撮像された画像が歪んでしまう問題がある。一方、グローバルシャッタ方式は、全画素が同時刻に露光を行なうため、被写体が動く場合であっても撮像された画像が歪まない。そのため、ＣＭＯＳ撮像素子の駆動方法としては、ローリングシャッタ方式よりもグローバルシャッタ方式の方が優れていると言える。しかしながら、グローバルシャッタ方式では、画素ごとに保持される電荷の読み出し時刻が異なる。そのため、転送トランジスタにリーク電流があると、フォトダイオードで生成された電荷を保持できず、被写体が有する本来の情報が画像に反映されない問題がある。この問題に関し、転送トランジスタに酸化物半導体を有するトランジスタを用いて、電荷のリークを抑制する技術が開示されている（特許文献１、特許文献２）。
ＣＭＯＳ撮像素子を用いるデジタルカメラ等においても、長時間露光や多重露出といった撮影モードが、デジタル画像処理によって可能である。銀塩フィルム（アナログ）カメラにおいて、長時間露光とは、長時間シャッターを開いたまま露光して撮影する方法である。長時間露光は、被写体の動く軌跡を撮影することができることから、天体の撮影で利用されることが多い。また、多重露光とは、複数の画像を重ね合わせて一つの画像を得る撮影方法である。通常の撮影では取得できない画像が得られることから、デザイン性の高い画像を作成することができる。デジタルカメラ等では、数時間シャッターを開いたままでの撮影は難しいが、デジタルカメラ等で撮影した画像は、画像データとして保存され、加工が容易である。そのため、長時間露光や多重露出といった撮影モードにおいては、複数の画像データを用意し、それらを合成して一つの画像データとする画像処理が一般的に行なわれている。
特開２０１１−１１９９５０号公報 特開２０１３−２３２９１８号公報
しかしながら、画像データの合成による長時間露光や多重露光においては、複数の画像データを保存する必要があり、その複数の画像データを保存するために、大容量の記憶媒体を必要としていた。また、複数の画像データを保存する際、アナログデータをデジタルデータに変換する必要があり、常にＡ／Ｄ変換回路等の処理回路が駆動する必要があった。その結果として、デジタルカメラ等の消費電力が高くなる問題があった。また、常にＡ／Ｄ変換回路等の処理回路が駆動しているため、撮像素子に暗電流ノイズが発生しやすい。そのため、ノイズの多い画像データが得られる場合も多く、このようなノイズのある複数の画像データを合成する場合では、ノイズが増幅された画像データとなってしまう問題があった。
そこで、本発明一態様では、複数回の露光を行い、一つの画像データが得られる撮像素子を提供する。また、ノイズの少ない画像データが得られる撮像素子を提供する。また、消費電力が低減された撮像装置を提供する。また、新規な撮像装置を提供する。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画素を含む撮像素子において、前記画素が、フォトダイオードと、酸化物半導体層を有するトランジスタと、ダイオードと、電荷保持部と、を有し、前記トランジスタのソース又はドレインの一方は、前記フォトダイオードの第１の電極と電気的に接続され、前記トランジスタのソース又はドレインの他方は、前記ダイオードの第１の電極と電気的に接続され、前記ダイオードの第２の電極は、電荷保持部と電気的に接続され、前記フォトダイオードの前記第１の電極と前記ダイオードの前記第１の電極とは極性が同じである撮像素子である。
また、本発明の一態様は、画素を含む撮像装置において、前記画素は、フォトダイオードと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、前記第１のトランジスタのソース又はドレインの一方は、前記フォトダイオードの第１の電極と電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、前記第５のトランジスタのソース又はドレインの一方は、前記フォトダイオードの前記第１の電極並びに前記第１のトランジスタの前記ソース又はドレインの一方と電気的に接続され、前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、前記第４のトランジスタのゲートは、第１の信号が供給されるように接続され、前記第５のトランジスタのゲートは、第２の信号が供給されるように接続され、前記第６のトランジスタのゲートは、第３の信号が供給されるように接続され、前記第１のトランジスタは酸化物半導体を含み、前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインと電気的に接続される撮像素子である。
また、本発明の一態様は、画素が、フォトダイオードと、第１の信号線がゲートと接続される酸化物半導体層を有するトランジスタと、前記トランジスタを介してフォトダイオードで生成される電荷が転送される電荷保持部と、を有する撮像素子の駆動方法であって、前記第１の信号線に、前記トランジスタがオンとなる電位が複数回供給された後、前記電荷保持部の電位に相当する信号が画素から出力される撮像素子の駆動方法である。
本発明の一態様により、長時間露光又は多重露光といった撮影モードにおいても、複数の画像データを保存することなく、一つの画像データが得られる撮像素子を提供することができる。また、複数回の露光を行なう際に、Ａ／Ｄ変換回路等の電源を止めておくことができるため、暗電流ノイズが発生しにくい。そのため、ノイズの少ない画像データが得られる撮像素子を提供することができるとともに、消費電力が低減された撮像装置を提供することができる。また、新規な撮像装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
撮像素子の構成の一例を説明する図。 撮像素子の構成の一例を説明する回路図。 撮像素子の構成の一例を説明する回路図。 撮像素子の構成の一例を説明する回路図。 撮像素子の回路動作の一例を説明するタイミングチャート。 撮像素子の回路動作の一例を説明するタイミングチャート。 撮像素子の回路動作の一例を説明するタイミングチャート。 撮像素子の回路動作の一例を説明するタイミングチャート。 撮像素子の一例の断面図。 撮像素子の一例の断面図。 撮像素子の一例の断面図。 撮像素子の一例の断面図。 トランジスタの一例の断面図。 撮像装置の具体例を説明する図。 撮像装置の構成の一例を説明する回路図。
本発明の一態様に係る実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。なお、以下に説明する本発明の一態様において、同じ物を指し示す符号は異なる図面間において共通とする。
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタなど）、配線、受動素子（容量素子など）、導電層、絶縁層、半導体層、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
また、明細書の中の文章や図面において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
また、本明細書等においては、能動素子（トランジスタなど）、受動素子（容量素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先の候補が複数存在する場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタなど）、受動素子（容量素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
また、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
（実施の形態１）
本発明の一態様に係る撮像素子の構成図を図１に示す。撮像素子は、複数の画素１１を有する画素部１０と、各画素１１と電気的に接続される制御回路２０と、を有する。制御回路２０は、各画素１１を制御する入力信号を供給する駆動回路２１と、各画素１１からの出力信号が供給される信号処理回路２２と、を有する。なお、信号処理回路２２は増幅回路を含んでいても良い。信号処理回路２２からの出力信号は、例えば、Ａ／Ｄ変換回路を有する回路に入力され、画像データに変換される。図１では、駆動回路２１と信号処理回路２２とが分割されて配置されているが、一体となって配置されていてもよい。
なお、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
画素部１０には、プリズムが設けられ、画素部１０に入射する光がプリズムによって赤色光、緑色光、青色光に分離されるようにしてもよい。赤色光、緑色光、青色光のいずれかを各画素１１で撮像することにより、フルカラーの画像データを取得することができる。また、各画素１１に、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタを設け、各画素１１がカラーフィルタを通じて入射する光を撮像することでもフルカラーの画像データを得ることができる。なお、図１では、画素１１はマトリクス状に設けられているが、画素１１の配置は、これに限られない。
図２は、画素１１の回路図を示す。画素１１は、フォトダイオード１０１と、転送トランジスタ１０２と、ダイオード１０３と、電荷保持部１２０と、増幅回路１３０と、を有する。転送トランジスタ１０２のソース又はドレインの一方はフォトダイオード１０１のカソードと電気的に接続され、転送トランジスタ１０２のソース又はドレインの他方はダイオード１０３のカソードと電気的に接続される。なお、図２では、フォトダイオード１０１のカソードとダイオード１０３のカソードが転送トランジスタ１０２を介して接続されるが、フォトダイオード１０１のアノードとダイオード１０３のアノードが転送トランジスタ１０２を介して接続されるようにしてもよい。すなわち、転送トランジスタ１０２と接続されるフォトダイオード１０１の電極とダイオード１０３の電極とが同じ極性を有していればよい。転送トランジスタ１０２のゲートは転送信号線（ＴＸ）と接続される。ダイオード１０３のアノードは電荷保持部１２０と電気的に接続される。電荷保持部１２０は増幅回路１３０と電気的に接続される。なお、本実施の形態では、トランジスタは全てｎチャネル型として説明する。
なお、本明細書等において、トランジスタのソースとは、活性層として機能する半導体の一部であるソース領域、或いは上記半導体に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体の一部であるドレイン領域、或いは上記半導体に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
フォトダイオード１０１は、光が入射されると電荷を生成する。その電荷の量は入射された光の強度に応じた値である。転送信号線（ＴＸ）にローレベルの電位が供給されると、転送トランジスタ１０２はオフとなる。転送トランジスタ１０２がオフであるため、フォトダイオード１０１によって生成される電荷はノード１１１に蓄積される。転送信号線（ＴＸ）にハイレベルの電位が供給されると、転送トランジスタ１０２はオンとなる。転送トランジスタ１０２がオンされると、ノード１１１の電荷は、ダイオード１０３を介して電荷保持部１２０に転送される。すなわち、電荷保持部１２０の電位はノード１１１の電位と同じになる。ただし、ノード１１１の電位が電荷保持部１２０の電位よりも高い場合には、ダイオード１０３は逆方向バイアスが印加された状態となるため、転送信号線（ＴＸ）にハイレベルの電位を供給して転送トランジスタ１０２をオンにしても電流は流れない。この場合、電荷保持部１２０の電位は変化しない。すなわち、電荷保持部１２０は、同じ電位を保持し続ける。このように、ダイオード１０３が存在することにより、電荷保持部１２０の電位を基準として、ノード１１１の電位が低い場合は電荷保持部１２０にノード１１１の電位を書き込み、ノード１１１の電位が高い場合は電荷保持部１２０の電位をそのまま保持することができるようになる。増幅回路１３０は、電荷保持部１２０の電位を増幅し、その増幅した電位を有する信号を出力する。なお、転送トランジスタ１０２は、酸化物半導体層を有するトランジスタであることが好ましい。酸化物半導体層を有するトランジスタは、シリコン半導体層を有するトランジスタよりもオフ電流が低い。そのため、転送トランジスタ１０２に酸化物半導体層を有するトランジスタを用いることで、電荷保持部１２０で保持される電荷のリークを抑制することできる。言い換えれば、転送トランジスタ１０２に酸化物半導体層を有するトランジスタを用いれば、長時間にわたって、電荷保持部１２０の電位が低下することを抑制することが可能となる。
画素１１内に蓄積される電荷をリセットできるようにするため、画素１１はリセットトランジスタを有することが好ましい。２つのリセットトランジスタを有する場合の回路図を図３（Ａ）に示す。リセットトランジスタ１４１のソース又はドレインの一方は配線１５１と電気的に接続され、リセットトランジスタ１４１のソース又はドレインの他方はノード１１１と電気的に接続される。リセットトランジスタ１４２のソース又はドレインの一方は配線１５１と電気的に接続され、リセットトランジスタ１４２のソース又はドレインの他方はノード１２１と電気的に接続される。リセットトランジスタ１４１のゲートは第１のリセット信号線（ＲＳ＿１）と接続され、リセットトランジスタ１４２のゲートは第２のリセット信号線（ＲＳ＿２）と接続される。なお、図３（Ａ）に示す回路図では、配線１５１にはハイレベルの電位が供給される。一方、フォトダイオード１０１及びダイオード１０３の極性を逆にした場合には、配線１５１にはローレベルの電位が供給される。
第１のリセット信号線（ＲＳ＿１）にハイレベルの電位を供給してリセットトランジスタ１４１をオンにすると、フォトダイオード１０１で生成される電荷を放出することができる。すなわち、ノード１１１の電位はハイレベルの電位となり、ノード１１１の電位はリセットされる。第２のリセット信号線（ＲＳ＿２）にハイレベルの電位を供給してリセットトランジスタ１４２をオンにすると、電荷保持部１２０に保持された電荷を放出することができる。すなわち、ノード１２１の電位はハイレベルの電位となり、ノード１２１の電位はリセットされる。ノード１１１の電位とノード１２１の電位とをそれぞれ別々にリセットすることができるようにするため、それぞれのノード接続されるリセットトランジスタは、第１のリセット信号線（ＲＳ＿１）と第２のリセット信号線（ＲＳ＿２）のように異なるリセット信号線と接続されることが好ましい。なお、リセットトランジスタ１４１及びリセットトランジスタ１４２は、酸化物半導体層を有するトランジスタであることが好ましい。酸化物半導体層を有するトランジスタは、シリコン半導体層を有するトランジスタよりもオフ電流が低い。そのため、リセットトランジスタ１４１及びリセットトランジスタ１４２に酸化物半導体層を有するトランジスタを用いることで、ノード１１１及びノード１２１で保持される電荷のリークを抑制することできる。言い換えれば、リセットトランジスタ１４１及びリセットトランジスタ１４２に酸化物半導体層を有するトランジスタを用いれば、長時間にわたって、ノード１１１及びノード１２１の電位が低下することを抑制することができる。
フォトダイオード１０１に入射される光の強度が大きい場合には、フォトダイオード１０１で生成される電荷が画素１１内において十分に蓄積できるようにする必要がある。そのため、画素１１は容量素子を有していてもよい。容量素子を設けた場合の回路図を図３（Ｂ）に示す。図３（Ｂ）の回路図において、容量素子１１２及び容量素子１２２以外は、図３（Ａ）の回路図と同じである。容量素子１１２の電極の一方はノード１１１と電気的に接続される。また、容量素子１２２の電極の一方は、ノード１２１と電気的に接続される。図３（Ｂ）では、容量素子１１２及び容量素子１２２の２つの容量素子を示したが、いずれか一方であってもよい。容量素子は、画素に蓄積される電荷のバランスを考慮し、適宜設けることができる。
増幅回路及びダイオードにトランジスタを用いた場合の回路図を図４に示す。トランジスタ１３１のソース又はドレインの一方は配線１５１と電気的に接続され、トランジスタ１３１のソース又はドレインの他方はトランジスタ１３２のソース又はドレインの一方と電気的に接続される。トランジスタ１３１のゲートはノード１２１と電気的に接続される。トランジスタ１３２のゲートは選択信号線（ＳＥ）と接続される。トランジスタ１３３のソース又はドレインの一方は転送トランジスタ１０２を介してノード１１１と電気的に接続される。トランジスタ１３３のソース又はドレインの他方は、トランジスタ１３３のゲート及びノード１２１と電気的に接続される。なお、フォトダイオード１０１の極性が逆の場合では、トランジスタ１３３のゲートは、トランジスタ１３３のソース又はドレインの一方と接続される。選択信号線（ＳＥ）にハイレベルの電位が供給されると、トランジスタ１３１にはノード１２１の電位に応じた電流が流れ、出力信号がトランジスタ１３２のソース又はドレインの他方から出力される。出力信号は、Ａ／Ｄ変換回路等により画像データに変換される。なお、トランジスタ１３１、トランジスタ１３２及びトランジスタ１３３は、酸化物半導体層を有するトランジスタとしてもよい。増幅回路やダイオードなどに酸化物半導体層を有するトランジスタを用いることにより、撮像素子の低消費電力化、又は高解像度化を図ることができる。
次に、図４に示す回路の動作について、図５及び図６に示すタイミングチャートを用いて説明する。
初期化動作について説明する。時刻２０１において、リセット信号線（ＲＳ＿１）にハイレベルの電位が供給されると、リセットトランジスタ１４１がオンとなり、ノード１１１の電位は配線１５１の電位と同じになる。すなわち、ノード１１１の電位は、ハイレベルの電位にリセットされる。同様に、時刻２０１において、リセット信号線（ＲＳ＿２）にハイレベルの電位が供給されると、リセットトランジスタ１４２がオンとなり、ノード１２１の電位は配線１５１の電位と同じになる。すなわち、ノード１２１の電位は、ハイレベルの電位にリセットされる。
第１の露光動作について説明する。時刻２０１において、転送信号線（ＴＸ）にハイレベルの電位を供給して、転送トランジスタ１０２をオンにする。時刻２０２において、リセット信号線（ＲＳ＿１）及びリセット信号線（ＲＳ＿２）にローレベルの電位を供給し、初期化動作を終了するとともに、露光動作を開始する。時刻２０２から時刻２０３の期間においては、フォトダイオード１０１に入射された光の量に応じて電荷が生成され、ノード１１１及びノード１２１の電位が低下する。時刻２０３において、転送信号線（ＴＸ）にローレベルの電位が供給されると、転送トランジスタ１０２がオフになる。これにより、ノード１１１からノード１２１への電荷の転送は止まり、第１の露光動作が終了する。なお、時刻２０３から時刻２０４の期間において、フォトダイオード１０１から生成される電荷によって、ノード１１１の電位は低下し続ける。一方、転送トランジスタ１０２がオフであるため、ノード１２１は、時刻２０３におけるノード１２１の電位を保持し続ける。
第２の露光動作について説明する。時刻２０４において、リセット信号線（ＲＳ＿１）及び転送信号線（ＴＸ）にハイレベルの電位を供給し、ノード１１１をハイレベルの電位にリセットする。時刻２０５において、リセット信号線（ＲＳ＿１）にローレベルの電位を供給し、ノード１１１のリセット動作を終了するとともに、露光動作を開始する。時刻２０５から時刻２０６の期間において、ノード１１１の電位が保持されていたノード１２１の電位よりも低下した場合（図５）には、ノード１１１の電荷がノード１２１に転送される。すなわち、ノード１２１の電位は、ノード１１１の電位と同じになる。一方、ノード１１１の電位が保持されていたノード１２１の電位よりも低下しない場合（図６）には、ノード１１１の電荷がノード１２１に転送されない。時刻２０６において、転送信号線（ＴＸ）をローレベルにすると、ノード１１１からノード１２１への電荷の転送が止まり、第２の露光動作が終了する。時刻２０６から時刻２０７の期間において、ノード１２１は、時刻２０６におけるノード１２１の電位を保持する。
第２の露光動作は、１回に限らず、複数回繰り返して行なうこともできる。その場合、ノード１２１は、第１の露光動作又は繰り返し行なった第２の露光動作の中で最も低い電位を保持する。すなわち、フォトダイオード１０１に入射される光の量が最大となる時刻の電位をノード１２１で保持することができる。
出力動作について説明する。時刻２０７において、選択信号線（ＳＥ）にハイレベルの電位を供給すると、ノード１２１に保持された電位に応じた電圧信号がＯＵＴから出力される。時刻２０８において、選択信号線（ＳＥ）にローレベルの電位を供給すると、ＯＵＴからの電圧信号の出力は止まる。なお、電圧信号は、Ａ／Ｄ変換回路等により、画像データに変換される。
なお、図４に示す回路の動作は、図５及び図６に示すタイミングチャートに限られない。その他の例として、図７に示すタイミングチャートを用いて図４に示す回路の動作について説明する。
初期化動作について説明する。時刻２１１において、リセット信号線（ＲＳ＿２）にハイレベルの電位を供給すると、ノード１２１の電位が配線１５１の電位と同じになり、ノード１２１をリセットすることができる。
露光動作について説明する。時刻２１２において、リセット信号線（ＲＳ＿２）にローレベルの電位を供給し、リセットトランジスタ１４２をオフにする。また、リセット信号線（ＲＳ＿１）にハイレベルの電位を供給してリセットトランジスタ１４１をオンにする。この時、転送信号線（ＴＸ）にハイレベルの電位が供給されて転送トランジスタ１０２はオンとなっているが、リセットトランジスタ１４１もオンであるため、ノード１１１の電位は低下しない。一方、ノード１２１はハイレベルの電位を維持している。次、時刻２１３において、リセット信号線（ＲＳ＿１）にローレベルの電位を供給し、露光動作を開始する。フォトダイオード１０１の受光量に応じた電荷が生成され、ノード１１１及びノード１２１の電位が低下する。時刻２１４において、転送信号線（ＴＸ）にローレベルの電位を供給すると、ノード１１１からノード１２１への電荷の転送が止まり、露光動作が終了する。時刻２１４から時刻２１５の期間において、フォトダイオード１０１で生成される電荷によりノード１１１の電位は低下し続けるが、ノード１２１は、時刻２１４におけるノード１２１の電位を保持する。
時刻２１５から時刻２１８の期間は、時刻２１２から時刻２１５の期間の露光動作の繰り返しである。露光動作は１回に限らず、複数回繰り返して行なうことができる。露光動作を繰り返した場合は、ノード１２１は、繰り返した露光動作の中で最も低い電位を保持する。すなわち、ノード１２１は、入射される光の量が最大となる時刻の電位を保持する。
出力動作について説明する。時刻２１８において、選択信号線（ＳＥ）にハイレベルの電位を供給すると、ノード１２１に保持された電位に応じた電圧がＯＵＴから出力される。時刻２１９において、選択信号線（ＳＥ）にローレベルの電位を供給すると、ＯＵＴからの出力は止まる。
本動作においては、露光動作の中にノード１１１のリセットが繰り込まれており、複数回の露光動作を行なう場合においても１回目と２回目以降の露光動作が同じである。そのため、駆動回路を単純にすることができるという利点がある。
その他の例として、図８に示すタイミングチャートを用いて、図４に示す回路の動作について説明する。
初期化動作について説明する。時刻２２１において、リセット信号線（ＲＳ＿２）にハイレベルの電位を供給すると、ノード１２１の電位が配線１５１の電位となり、ノード１２１をリセットすることができる。
露光動作について説明する。時刻２２２において、リセット信号線（ＲＳ＿２）にローレベルの電位を供給し、リセットトランジスタ１４２をオフにする。そして、リセット信号線（ＲＳ＿１）にハイレベルの電位を供給してリセットトランジスタ１４１をオンにするとともに、転送信号線（ＴＸ）にハイレベルの電位を供給する。転送トランジスタ１０２はオンとなっているが、リセットトランジスタ１４１もオンであるため、ノード１１１の電位は低下しない。そのため、ノード１２１はハイレベルの電位を維持する。次、時刻２２３において、リセット信号線（ＲＳ＿１）にローレベルの電位を供給し、露光動作を開始する。フォトダイオード１０１の受光量に応じた電荷が生成され、ノード１１１及びノード１２１の電位が低下する。時刻２２４において、転送信号線（ＴＸ）にローレベルの電位を供給すると、ノード１１１からノード１２１への電荷の転送が止まり、露光動作が終了する。時刻２２４から時刻２２５の期間において、フォトダイオード１０１で生成される電荷によりノード１１１の電位は低下し続けるが、ノード１２１は、時刻２２４におけるノード１２１の電位を保持する。
時刻２２５から時刻２２８の期間は、時刻２２２から時刻２２５の期間の露光動作の繰り返しである。露光動作は、１回に限らず、複数回繰り返して行なうことができる。露光動作を繰り返した場合には、ノード１２１は、繰り返した露光動作の中で最も低い電位を保持する。すなわち、ノード１２１は、入射される光の量が最大となる時刻の電位を保持する。
出力動作について説明する。時刻２２８において、選択信号線（ＳＥ）をハイレベルにすると、ノード１２１に保持された電位に応じた電圧がＯＵＴから出力される。時刻２２９において、選択信号線（ＳＥ）をローレベルにすると、ＯＵＴからの出力は止まる。
本動作においては、露光動作の中にノード１１１のリセットが繰り込まれており、複数回の露光動作を行なう場合においても１回目と２回目以降の露光動作が同じである。そのため、駆動回路を単純にすることができるという利点がある。
以上のように、本発明の一態様に係る撮像素子は、各画素のそれぞれが、入射される光の量が最大となる時刻の電位のみを電荷保持部で保持することができる。言い換えれば、各画素のそれぞれは、時刻の異なる露光動作によって得られた電位を電荷保持部で保持することができる。そして、この電荷保持部で保持される電位を電圧信号として出力し、画像データに変換したものは、時刻の異なる露光動作によって得られた画像を重ね合わせたものに相当する。そのため、長時間露光や多重露光の撮影モードにおいても、露光動作ごとに画像データを記憶媒体等に保存する必要はない。
さらに、露光動作中は、画素から電圧信号が出力されないため、電圧信号が入力されるＡ／Ｄ変換回路等を駆動する必要がない。そのため、露光動作中はＡ／Ｄ変換回路等への電源供給を止めることができ、本発明の一態様に係る撮像素子を含む撮像装置は、暗電流ノイズの発生を防止できるとともに、消費電力の低減を図ることができる。
なお、本実施の形態は他の実施の形態の記載と適宜組み合わせることができる。よって、本実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。また、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。これは、以下の実施の形態においても同様である。
（実施の形態２）
本実施の形態では、本発明の一態様に係る撮像素子に用いることができるトランジスタ等の構成について説明する。
図９に示す撮像装置は、トランジスタ５０１と、トランジスタ５０１上のトランジスタ５０２と、トランジスタ５０２上のフォトダイオード５０３と、を有する。トランジスタ５０１は、配線５１９及び導電体５２３を介してトランジスタ５０２と電気的に接続され、トランジスタ５０２は、導電体５３０を介してフォトダイオード５０３と電気的に接続される。なお、図９では、トランジスタ５０１はダイオードとして機能し、トランジスタ５０２は転送トランジスタとして機能する。但し、トランジスタ５０１やトランジスタ５０２は、ダイオードや転送トランジスタだけでなく、増幅回路、駆動回路や処理回路等に含まれるトランジスタとして用いることもできる。
トランジスタ５０１について説明する。トランジスタ５０１は、半導体基板５１０を用いて作製され、半導体基板５１０上の素子分離層５１１と、半導体基板５１０に形成された不純物領域５１２とを有する。不純物領域５１２はソース領域又はドレイン領域として機能し、チャネル領域は、不純物領域５１２の間に形成される。また、トランジスタ５０１は、絶縁層５１３と、導電層５１４と、を有する。絶縁層５１３は、ゲート絶縁層として機能し、導電層５１４は、ゲート電極として機能する。なお、導電層５１４の側面には、サイドウォール５１５が形成されていてもよい。さらに、導電層５１４上には、保護膜として機能する絶縁層５１６、及び平坦化膜として機能する絶縁層５１７を形成することもできる。
半導体基板５１０は、シリコン基板を用いる。なお、基板の材料としては、シリコンだけでなく、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウム砒素、アルミニウムガリウム砒素、インジウムリン、窒化ガリウム、有機半導体を用いることもできる。
素子分離層５１１は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。
不純物領域５１２は、半導体基板５１０の材料に対して導電性を付与する不純物元素を含む領域である。半導体基板５１０にシリコン基板を用いる場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用い、ｐ型の導電性を付与する不純物としては、例えば、ホウ素、アルミニウム、ガリウムなどを用いる。不純物元素は、イオン注入法、イオンドーピング法などにより、半導体基板５１０の所定の領域に添加することができる。
絶縁層５１３は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層５１３は上記材料の積層であってもよい。
導電層５１４は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、マンガン、タンタル、及びタングステンなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。
絶縁層５１６は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層５１６は上記材料の積層であってもよい。
絶縁層５１７は、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン樹脂、ポリイミド、ポリアミドなどの有機材料を用いることができる。また、絶縁層５１７は、上記材料の積層であってもよい。
トランジスタ５０１をダイオードとして機能させるため、ゲート電極と、ソース領域及びドレイン領域の一方とが電気的に接続される。図９に示すように、導電層５１４と不純物領域５１２を、導電体５１８及び配線５１９を用いて接続されるようにしてもよい。
次に、トランジスタ５０２について説明する。トランジスタ５０２は、絶縁層５２２と、絶縁層５２２上の酸化物半導体層５２４と、酸化物半導体層５２４上の導電層５２５と、導電層５２５上の絶縁層５２６と、絶縁層５２６上の導電層５２７と、を有する。導電層５２５は、ソース電極又はドレイン電極として機能する。絶縁層５２６は、ゲート絶縁層として機能し、導電層５２７は、ゲート電極として機能する。さらに、導電層５２７上には、保護膜として機能する絶縁層５２８、及び平坦化膜として機能する絶縁層５２９を形成することもできる。なお、絶縁層５２２の下方に、バックゲート電極として機能する導電層５２１を形成してもよい。導電層５２１を形成する場合、配線５１９上に絶縁層５２０を形成し、絶縁層５２０上に導電層５２１を形成することができる。また、配線５１９の一部をバックゲート電極とすることもできる。
絶縁層５２２は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層５２２は上記材料の積層であってもよい。なお、絶縁層５２２は、酸化物半導体層５２４に酸素を供給することができる機能を有することが好ましい。酸化物半導体層５２４中に酸素欠損がある場合であっても、絶縁層５２２から供給される酸素によって酸素欠損が修復されるためである。酸素を供給するための処理としては、例えば、熱処理などがある。
酸化物半導体層５２４は、酸化物半導体膜を用いることができる。酸化物半導体としては、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物がある。特に、Ｉｎ−Ｇａ−Ｚｎ酸化物が好ましい。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味である。但し、ＩｎとＧａとＺｎ以外の金属元素が不純物として含まれる場合もある。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
導電層５２５は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、マンガン、タンタル、及びタングステンなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、特に酸素と結合しやすいチタンや、後のプロセス温度が比較的高くできることなどから、融点の高いタングステンを用いることがより好ましい。また、低抵抗の銅や銅−マンガンなどの合金と上記材料との積層を用いてもよい。導電層５２５に酸素と結合しやすい材料を用い、導電層５２５と酸化物半導体層５２４と接触した場合、酸化物半導体層５２４中に酸素欠損を有する領域が形成される。酸化物半導体層５２４中に僅かに含まれる水素が当該酸素欠損に拡散することにより当該領域は顕著にｎ型化する。このｎ型化した当該領域はトランジスタのソース領域又はドレイン領域として機能させることができる。
絶縁層５２６は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層５２６は上記材料の積層であってもよい。
導電層５２７は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、マンガン、タンタル、及びタングステンなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。
絶縁層５２８は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層５２８は上記材料の積層であってもよい。
絶縁層５２９は、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン樹脂、ポリイミド、ポリアミドなどの有機材料を用いることができる。また、絶縁層５２９は、上記材料の積層であってもよい。
次に、フォトダイオード５０３について説明する。フォトダイオード５０３は、ｎ型半導体層５３２と、ｉ型半導体層５３３と、ｐ型半導体層５３４とが順に積層されて形成される。ｉ型半導体層５３３には非晶質シリコンを用いることが好ましい。また、ｎ型半導体層５３２及びｐ型半導体層５３４は、導電性を付与する不純物を含む非晶質シリコン又は微結晶シリコンを用いることができる。非晶質シリコンを用いたフォトダイオードは、可視光の波長領域における感度が高いため、好ましい。なお、ｐ型半導体層５３４が受光面となることで、フォトダイオードの出力電流を高めることができる。
フォトダイオード５０３は、カソードとして機能するｎ型半導体層５３２がトランジスタ５０２の導電層５２５と導電体５３０を介して電気的に接続される。また、アノードとして機能するｐ型半導体層５３４は配線５３７と電気的に接続される。なお、配線５３１や導電体５３６を介して他の配線と接続されることもできる。さらに、保護膜として機能する絶縁層５３５を形成することもできる。
図９に示す素子構造では、トランジスタ５０１とトランジスタ５０２を重畳して形成することが可能であり、高開口率の画素を形成することができる。また、トランジスタや配線の上にフォトダイオード５０３が形成されるため、高開口率の画素を形成することができる。
他の素子構造を有する撮像素子の例を図１０（Ａ）に示す。図１０（Ａ）に示す撮像素子は、トランジスタ６０１と、トランジスタ６０１上のトランジスタ６０２と、トランジスタ６０２上のフォトダイオード６０３と、を有する。トランジスタ６０２は、図９に示すトランジスタ５０２と同じ構成であり、フォトダイオード６０３は、図９に示すフォトダイオード５０３と同じ構成であるため、ここでは説明を省略する。
トランジスタ６０１について説明する。トランジスタ６０１は、基板６１０と、基板６１０上の絶縁層６１１と、絶縁層６１１上の半導体層６１２と、半導体層６１２上の絶縁層６１３と、絶縁層６１３上の導電層６１４と、を有する。半導体層６１２はチャネル形成領域６１２ａと不純物領域６１２ｂとを含む。絶縁層６１３はゲート絶縁層として機能し、導電層６１４はゲート電極層として機能する。なお、導電層６１４の側面には、サイドウォール６１５が形成されていてもよい。さらに、導電層６１４上には、保護膜として機能する絶縁層６１６、及び平坦化膜として機能する絶縁層６１７を形成することもできる。
基板６１０は、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、または紙類などがある。
絶縁層６１１は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層５２８は上記材料の積層であってもよい。
半導体層６１２は、半導体材料を有する膜である。半導体材料としては、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウム砒素、アルミニウムガリウム砒素、インジウムリン、窒化ガリウム、有機半導体などを用いることができる。半導体層６１２は、チャネル形成領域６１２ａと不純物領域６１２ｂとを含む。不純物領域６１２ｂは、半導体材料に対して導電性を付与する不純物元素を含む領域である。半導体材料にシリコンを用いる場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用い、ｐ型の導電性を付与する不純物としては、例えば、ホウ素、アルミニウム、ガリウムなどを用いる。不純物元素は、イオン注入法、イオンドーピング法などにより、半導体層６１２の所定の領域に添加することができる。
絶縁層６１３は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層６１３は上記材料の積層であってもよい。
導電層６１４は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、マンガン、タンタル、及びタングステンなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。
絶縁層６１６は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層６１６は上記材料の積層であってもよい。
絶縁層６１７は、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン樹脂、ポリイミド、ポリアミドなどの有機材料を用いることができる。また、絶縁層６１７は、上記材料の積層であってもよい。
図１０（Ａ）に示す素子構造では、トランジスタ６０１とトランジスタ６０２を重畳して形成することが可能であり、高開口率の画素を形成することができる。また、トランジスタや配線の上にフォトダイオード６０３が形成されるため、高開口率の画素を形成することができる。
他の素子構造を有する撮像素子の例を図１０（Ｂ）に示す。図１０（Ｂ）に示す撮像素子は、フォトダイオード７０１及びトランジスタ７０２の上にトランジスタ７０３を有する。トランジスタ７０２は図１０（Ａ）に示すトランジスタ６０１と同じ構成であり、トランジスタ７０３は図９に示すトランジスタ５０２と同じ構成であるため、ここでは説明を省略する。
フォトダイオード７０１について説明する。フォトダイオード７０１は、ｎ型半導体領域７１３と、ｉ型半導体領域７１４と、ｐ型半導体領域７１５とを有する。フォトダイオード７０１を構成する材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウム砒素、アルミニウムガリウム砒素、インジウムリン、窒化ガリウム、有機半導体などを用いることができる。
図１０（Ｂ）に示す素子構造では、フォトダイオード７０１とトランジスタ７０２の作製において、工程の共通化を図ることができるため、作製工程を簡略化し、製造コストを抑制することができる。
他の素子構造を有する撮像素子の例を図１１に示す。図１１に示す撮像素子は、トランジスタ８０４と、トランジスタ８０４上のトランジスタ８０１及びトランジスタ８０２と、フォトダイオード８０３と、を有する。トランジスタ８０１及びトランジスタ８０２は、図９に示すトランジスタ５０２と同じ構成であり、フォトダイオード８０３は図９に示すフォトダイオード５０３と同じ構成であり、トランジスタ８０４は図９に示すトランジスタ５０１と同じ構成であるため、ここでは説明を省略する。
図１１では、トランジスタ８０１はダイオードとして機能し、トランジスタ８０２は転送トランジスタとして機能する。トランジスタ８０１及びトランジスタ８０２は酸化物半導体層を有するトランジスタであるため、リーク電流を抑制することができる。なお、増幅回路、駆動回路や処理回路等に含まれるトランジスタには、トランジスタ８０４を用いることができる。
他の素子構造を有する撮像素子の例を図１２に示す。図１２に示す撮像素子は、トランジスタ９０１と、トランジスタ９０１上のフォトダイオード９０２と、トランジスタ９０３と、を有する。トランジスタ９０１は、図９に示すトランジスタ５０１と同じ構成であり、フォトダイオード９０２は図９に示すフォトダイオード５０３と同じ構成であり、トランジスタ９０３は図９に示すトランジスタ５０２と同じ構成であるため、ここでは説明を省略する。
図１２では、トランジスタ９０１はダイオードとして機能し、トランジスタ９０３は転送トランジスタとして機能する。トランジスタ９０３は酸化物半導体層を有するトランジスタであるため、リーク電流を抑制することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本発明の一態様に係る撮像素子は、酸化物半導体層を有するトランジスタを用いることができるが、酸化物半導体層を有するトランジスタとして、様々な素子構造のトランジスタを適用することができる。酸化物半導体層を有するトランジスタの素子構造について、図１３を用いて説明する。
図１３（Ａ）に示すトランジスタ１０００は、絶縁層１００１と、絶縁層１００１上の導電層１００２と、導電層１００２上の絶縁層１００３と、絶縁層１００３上の酸化物半導体層１００４と、導電層１００５と、導電層１００５上の絶縁層１００６と、を有する。トランジスタ１０００は、いわゆる逆スタガ型と呼ばれる構造である。導電層１００２はゲート電極として機能し、絶縁層１００３はゲート絶縁層として機能し、導電層１００５はソース電極又はドレイン電極として機能する。なお、図示しないが、トランジスタ１０００上にフォトダイオードなどの素子を設ける場合は、絶縁層１００６上に平坦化膜として機能する絶縁層を形成することができる。また、図示しないが、絶縁層１００６上にバックゲート電極を形成することもできる。バックゲート電極を形成することで、トランジスタのオン電流の増加や、しきい値電圧の制御等が可能となる。
トランジスタ１０００の場合、絶縁層１００６は、酸化物半導体層１００４に酸素を供給できる膜であることが好ましい。絶縁層１００６の形成時又はその後の熱処理工程において、絶縁層１００６から酸化物半導体層１００４に酸素を供給することができるため、供給される酸素によって酸化物半導体層１００４に形成された酸素欠損を補填することができる。この結果、電気特性の安定したトランジスタを得ることができる。
図１３（Ｂ）に示すトランジスタ１１００は、絶縁層１１０１と、絶縁層１１０１上の酸化物半導体層１１０２と、酸化物半導体層１１０２上の導電層１１０３と、導電層１１０３上の絶縁層１１０４と、絶縁層１１０４上の導電層１１０５と、導電層１１０５上の絶縁層１１０６と、を有する。導電層１１０３はソース電極又はドレイン電極として機能し、絶縁層１１０４はゲート絶縁層として機能し、導電層１１０５はゲート電極として機能する。なお、図示しないが、トランジスタ１１００上にフォトダイオードなどの素子を設ける場合は、絶縁層１１０６上に平坦化膜として機能する絶縁層を形成することもできる。また、図示しないが、絶縁層１１０１の下方にバックゲート電極を形成することもできる。
トランジスタ１１００の場合、絶縁層１１０１は、酸化物半導体層１１０２に酸素を供給できる膜であることが好ましい。酸化物半導体層の形成後の熱処理工程において、絶縁層１１０１から酸化物半導体層１１０２に酸素を供給することができるため、供給される酸素によって酸化物半導体層１１０２に形成された酸素欠損を補填することができる。この結果、電気特性の安定したトランジスタを得ることができる。
図１３（Ｃ）に示すトランジスタ１２００は、絶縁層１２０１と、絶縁層１２０１上の酸化物半導体層１２０２と、酸化物半導体層１２０２上の絶縁層１２０３と、絶縁層１２０３上の導電層１２０４と、導電層１２０４上の絶縁層１２０５と、絶縁層１２０５上の導電層１２０６と、を有する。また、酸化物半導体層１２０２は、チャネル形成領域１２０２ａ及び不純物領域１２０２ｂを含む。不純物領域１２０２ｂは、ソース領域又はドレイン領域として機能し、ソース電極又はドレイン電極として機能する導電層１２０６と電気的に接続される。絶縁層１２０３はゲート絶縁層として機能し、導電層１２０４はゲート電極として機能する。なお、図示しないが、トランジスタ１２００上にフォトダイオードなどの素子を設ける場合は、導電層１２０６上に平坦化膜として機能する絶縁層を形成することもできる。また、図示しないが、絶縁層１２０１の下方にバックゲート電極を形成することもできる。
トランジスタ１２００の場合、絶縁層１２０１は、酸化物半導体層１２０２に酸素を供給できる膜であることが好ましい。酸化物半導体層の形成後の熱処理工程において、絶縁層１２０１から酸化物半導体層１２０２に酸素を供給することができるため、供給される酸素によって酸化物半導体層１２０２に形成された酸素欠損を補填することができる。この結果、電気特性の安定したトランジスタを得ることができる。
不純物領域１２０２ｂは、不純物元素を添加されることにより、酸素欠損が形成されていてもよい。酸化物半導体層１２０２に酸素欠損を形成する不純物として、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。不純物元素の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。酸化物半導体層に不純物元素が添加されると、酸化物半導体層中の金属元素と酸素間の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸素欠損と酸化物半導体層中に残存又は後から添加される水素との相互作用により、酸化物半導体層の導電率が高くなる。
酸化物半導体層を有するトランジスタは、シリコン半導体層を有するトランジスタよりもオフ電流が低い。酸化物半導体層を有するトランジスタのオフ電流は、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、又は１０Ｖとした場合に、トランジスタのチャネル幅で規格化した値で、数ｙＡ／μｍ乃至数ｚＡ／μｍが得られる。そのため、酸化物半導体層を有するトランジスタと電荷を保持するノードとを電気的に接続すれば、長時間にわたって、ノードの電位を低下することを抑制することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、撮像装置に含まれる酸化物半導体層を有するトランジスタを構成する酸化物半導体について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。そのため、角度が−５°以上５°以下となる場合をも含む。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。そのため、角度が８５°以上９５°以下の場合をも含む。
本実施の形態では、上記実施の形態で説明した撮像装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていることが好ましい。ＣＡＡＣ−ＯＳ膜は、ｃ軸配向性を有する結晶を備えるが、該結晶の明確な結晶粒界（グレインバウンダリーともいう。）を確認することができない。ｃ軸配向を有する結晶はエッチングされにくく、チャネルエッチ型のトランジスタにおいて、一対の電極を形成する際の酸化物半導体膜のオーバーエッチング量が少ない。この結果、酸化物半導体膜をＣＡＡＣ−ＯＳ膜で構成することで、チャネルエッチ型のトランジスタを作製することができる。なお、チャネルエッチ型のトランジスタは、一対の電極の間隔、即ちチャネル長を、０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満と小さくすることが可能である。
また、酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、及び微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）の一以上で構成されてもよい。以下に、ＣＡＡＣ−ＯＳ、単結晶酸化物半導体、多結晶酸化物半導体、及び微結晶酸化物半導体について説明する。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、さらに好ましくは５μｍ２以上、さらに好ましくは１０００μｍ２以上である。また、断面ＴＥＭ像において、該結晶部を５０％以上、好ましくは８０％以上、さらに好ましくは９５％以上有することで、単結晶に近い物性の薄膜となる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶の（１１０）面に帰属される。Ｉｎ−Ｇａ−Ｚｎ酸化物の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａ−ｂ面に平行な面である。
なお、結晶は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜単結晶酸化物半導体＞
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも密度が高い。
＜多結晶酸化物半導体＞
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認できる場合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位が異なっている場合がある。また、多結晶酸化物半導体膜は、例えばＸＲＤ装置を用いてｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、単一または複数のピークが現れる場合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、または複数種の配向を示す複数のピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体膜は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本発明の一態様に係る撮像装置について説明する。図１４（Ａ）及び（Ｂ）に示す電子機器はデジタルカメラである。デジタルカメラは、筐体１５０１と、シャッターボタン１５０２と、レンズ１５０３と、フラッシュライト１５０４と、マイク１５０５と、操作ボタン１５０６と、選択ボタン１５０７と、表示画面１５０８と、を有する。筐体１５０１の内部には、レンズ１５０３の焦点となる位置に本発明の一態様に係る撮像装置を有する。デジタルカメラは、操作ボタン１５０６で撮影モードを切り替えることができる。すなわち、通常の撮影モードだけでなく、長時間露光撮影モードや多重露光撮影モードなどの撮影モードの選択を、操作ボタン１５０６によって行なうことができる。なお、表示画面１５０８に撮影モードを表示し、選択ボタン１５０７によって撮影モードを選択するようにしてもよい。また、表示画面１５０８にタッチセンサを設け、撮影モードを表示した表示画面１５０８に触れることにより、撮影モードを選択するようにしてもよい。表示画面１５０８に用いる素子は、液晶素子、ＯＬＥＤ素子などを用いることができる。タッチパネルは、抵抗式タッチセンサ、静電容量式タッチセンサ、光学式タッチセンサなどを用いることができる。
撮影モードを切り替えることができる回路図の例を図１５に示す。図１５は、図４で示す回路図において、転送トランジスタ１０２とトランジスタ１３３の間にスイッチ１６０を設けたものである。すなわち、各画素に撮影モードを切り替えるスイッチを設けたものである。各画素のスイッチは、共通の信号線を接続され、一括して切り替えることができるようにしてもよい。なお、スイッチは、トランジスタで形成することができる。撮影モードの選択により、トランジスタ１３３の導通と非導通を制御する。例えば、撮影モードが長時間露光や多重露光の場合は、スイッチ１６０により、転送トランジスタ１０２とトランジスタ１３３が導通するように接続される。一方、撮影モードが通常である場合は、スイッチ１６０により、転送トランジスタ１０２は、トランジスタ１３３を介さずにノード１２１と接続される。
本発明の一態様に係る撮像装置では、長時間露光や多重露光といった撮影モードにおいても、合成するための複数の画像データを記憶媒体に保存する必要がない。また、特殊な画像処理ソフトウェアによる画像データの合成を必要としない。そのため、本発明の一態様に係る撮像装置を用いれば、記憶媒体の容量を気にすることなく、手軽に、長時間露光や多重露光といった撮影モードを楽しむことができる。
１０ 画素部
１１ 画素
２０ 制御回路
２１ 駆動回路
２２ 信号処理回路
１０１ フォトダイオード
１０２ 転送トランジスタ
１０３ ダイオード
１１１ ノード
１１２ 容量素子
１２０ 電荷保持部
１２１ ノード
１２２ 容量素子
１３０ 増幅回路
１３１ トランジスタ
１３２ トランジスタ
１３３ トランジスタ
１４１ リセットトランジスタ
１４２ リセットトランジスタ
１５１ 配線
１６０ スイッチ
５０１ トランジスタ
５０２ トランジスタ
５０３ フォトダイオード
５１０ 半導体基板
５１１ 素子分離層
５１２ 不純物領域
５１３ 絶縁層
５１４ 導電層
５１５ サイドウォール
５１６ 絶縁層
５１７ 絶縁層
５１８ 導電体
５１９ 配線
５２０ 絶縁層
５２１ 導電層
５２２ 絶縁層
５２３ 導電体
５２４ 酸化物半導体層
５２５ 導電層
５２６ 絶縁層
５２７ 導電層
５２８ 絶縁層
５２９ 絶縁層
５３０ 導電体
５３１ 配線
５３２ ｎ型半導体層
５３３ ｉ型半導体層
５３４ ｐ型半導体層
５３５ 絶縁層
５３６ 導電体
５３７ 配線
６０１ トランジスタ
６０２ トランジスタ
６０３ フォトダイオード
６１０ 基板
６１１ 絶縁層
６１２ 半導体層
６１２ａ チャネル形成領域
６１２ｂ 不純物領域
６１３ 絶縁層
６１４ 導電層
６１５ サイドウォール
６１６ 絶縁層
６１７ 絶縁層
７０１ フォトダイオード
７０２ トランジスタ
７０３ トランジスタ
７１３ ｎ型半導体領域
７１４ ｉ型半導体領域
７１５ ｐ型半導体領域
８０１ トランジスタ
８０２ トランジスタ
８０３ フォトダイオード
８０４ トランジスタ
９０１ トランジスタ
９０２ フォトダイオード
９０３ トランジスタ
１０００ トランジスタ
１００１ 絶縁層
１００２ 導電層
１００３ 絶縁層
１００４ 酸化物半導体層
１００５ 導電層
１００６ 絶縁層
１１００ トランジスタ
１１０１ 絶縁層
１１０２ 酸化物半導体層
１１０３ 導電層
１１０４ 絶縁層
１１０５ 導電層
１１０６ 絶縁層
１２００ トランジスタ
１２０１ 絶縁層
１２０２ 酸化物半導体層
１２０２ａ チャネル形成領域
１２０２ｂ 不純物領域
１２０３ 絶縁層
１２０４ 導電層
１２０５ 絶縁層
１２０６ 導電層
１５０１ 筐体
１５０２ シャッターボタン
１５０３ レンズ
１５０４ フラッシュライト
１５０５ マイク
１５０６ 操作ボタン
１５０７ 選択ボタン
１５０８ 表示画面

Claims (11)

  1. 画素を含む撮像素子において、
    前記画素は、
    フォトダイオードと、
    酸化物半導体層を有するトランジスタと、
    ダイオードと、
    電荷保持部と、を有し、
    前記トランジスタのソース又はドレインの一方は、前記フォトダイオードの第１の電極と電気的に接続され、
    前記トランジスタのソース又はドレインの他方は、前記ダイオードの第１の電極と電気的に接続され、
    前記ダイオードの第２の電極は、電荷保持部と電気的に接続され、
    前記フォトダイオードの前記第１の電極と前記ダイオードの前記第１の電極とは極性が同じである撮像素子。
  2. 前記ダイオードは、ゲートと、ソース又はドレインの一方とが電気的に接続されたトランジスタを有する請求項１記載の撮像素子。
  3. 画素を含む撮像素子において、
    前記画素は、
    フォトダイオードと、
    酸化物半導体層を有する第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    第４のトランジスタと、
    第５のトランジスタと、
    第６のトランジスタと、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記フォトダイオードの第１の電極と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記フォトダイオードの前記第１の電極並びに前記第１のトランジスタの前記ソース又はドレインの一方と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第４のトランジスタのゲートは、第１の信号線と接続され、
    前記第５のトランジスタのゲートは、第２の信号線と接続され、
    前記第６のトランジスタのゲートは、第３の信号線と接続され、
    前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続される撮像素子。
  4. 前記第５のトランジスタ及び前記第６のトランジスタのそれぞれが、前記酸化物半導体層を有する請求項３記載の撮像素子。
  5. 前記酸化物半導体層が、Ｉｎ−Ｇａ−Ｚｎ酸化物を含む請求項１乃至４記載の撮像素子。
  6. 前記フォトダイオードが、酸化物半導体層の上に形成されている請求項１乃至５記載の撮像素子。
  7. 画素が、フォトダイオードと、ゲートが第１の信号線と接続される、酸化物半導体層を有するトランジスタと、前記トランジスタを介してフォトダイオードで生成される電荷が転送される電荷保持部と、を有する撮像素子の駆動方法であって、
    前記第１の信号線に、前記トランジスタがオンとなる電位が複数回供給された後、前記電荷保持部の電位に相当する信号が画素から出力される撮像素子の駆動方法。
  8. 前記トランジスタと前記電荷保持部の間に、ダイオードを有する請求項７記載の撮像素子の駆動方法。
  9. 前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ酸化物を含む請求項７乃至８記載の撮像素子の駆動方法。
  10. 請求項１乃至６のいずれか一に記載の撮像素子と、
    表示装置、シャッターボタン、レンズ、フラッシュライト、マイク、または、操作ボタンと、
    を有する電子機器。
  11. 電子機器の駆動方法であって、
    表示装置、シャッターボタン、レンズ、フラッシュライト、マイク、または、操作ボタンと、
    撮像素子と、を有し、
    前記撮像素子は、請求項７乃至請求項９のいずれか一に記載の撮像素子の駆動方法を用いている電子機器の駆動方法。
JP2015107037A 2014-05-29 2015-05-27 撮像素子及び電子機器 Expired - Fee Related JP6577246B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015107037A JP6577246B2 (ja) 2014-05-29 2015-05-27 撮像素子及び電子機器
JP2019151902A JP6896031B2 (ja) 2014-05-29 2019-08-22 撮像素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014111133 2014-05-29
JP2014111133 2014-05-29
JP2015107037A JP6577246B2 (ja) 2014-05-29 2015-05-27 撮像素子及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019151902A Division JP6896031B2 (ja) 2014-05-29 2019-08-22 撮像素子

Publications (3)

Publication Number Publication Date
JP2016006956A true JP2016006956A (ja) 2016-01-14
JP2016006956A5 JP2016006956A5 (ja) 2018-07-05
JP6577246B2 JP6577246B2 (ja) 2019-09-18

Family

ID=54702757

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015107037A Expired - Fee Related JP6577246B2 (ja) 2014-05-29 2015-05-27 撮像素子及び電子機器
JP2019151902A Active JP6896031B2 (ja) 2014-05-29 2019-08-22 撮像素子
JP2020033323A Active JP6989639B2 (ja) 2014-05-29 2020-02-28 電子機器、撮像装置、電子機器の制御方法及び撮像装置の制御方法
JP2021195979A Active JP7200339B2 (ja) 2014-05-29 2021-12-02 撮像装置
JP2022204264A Active JP7458468B2 (ja) 2014-05-29 2022-12-21 撮像素子

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019151902A Active JP6896031B2 (ja) 2014-05-29 2019-08-22 撮像素子
JP2020033323A Active JP6989639B2 (ja) 2014-05-29 2020-02-28 電子機器、撮像装置、電子機器の制御方法及び撮像装置の制御方法
JP2021195979A Active JP7200339B2 (ja) 2014-05-29 2021-12-02 撮像装置
JP2022204264A Active JP7458468B2 (ja) 2014-05-29 2022-12-21 撮像素子

Country Status (3)

Country Link
US (3) US10032925B2 (ja)
JP (5) JP6577246B2 (ja)
KR (1) KR102418666B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109120835A (zh) * 2018-10-31 2019-01-01 昆山锐芯微电子有限公司 图像传感器像素电路及其工作方法
JP2019220685A (ja) * 2018-06-19 2019-12-26 シャープ株式会社 放射線検出器
JP2021082785A (ja) * 2019-11-22 2021-05-27 日本放送協会 固体撮像素子および撮像装置
JP2021082784A (ja) * 2019-11-22 2021-05-27 日本放送協会 固体撮像素子および撮像装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US20190035858A1 (en) * 2017-07-25 2019-01-31 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Touch array substrate and touch panel
KR20240031429A (ko) * 2018-02-01 2024-03-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
CN110364119B (zh) * 2018-03-26 2021-08-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR102674960B1 (ko) * 2019-05-30 2024-06-17 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP2024518759A (ja) * 2021-04-22 2024-05-02 クアンタム－エスアイ インコーポレイテッド 間接的なドレイン結合を用いた光検出回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336450A (ja) * 1992-06-04 1993-12-17 Olympus Optical Co Ltd 光電変換装置
JP2011130258A (ja) * 2009-12-18 2011-06-30 Toshiba Lighting & Technology Corp 監視装置及び照明システム
JP2011192976A (ja) * 2010-02-19 2011-09-29 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6905667B1 (en) 2002-05-02 2005-06-14 Zyvex Corporation Polymer and method for using the polymer for noncovalently functionalizing nanotubes
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7332786B2 (en) * 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007096791A (ja) 2005-09-29 2007-04-12 Sharp Corp 増幅型固体撮像装置
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
US8319166B2 (en) * 2006-01-18 2012-11-27 National University Corporation Shizuoka University Solid-state image pick-up device and pixel signal readout method having dual potential well, dual transfer gate electrode and dual floating-diffusion region for separately transferring and storing charges respectively
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7643512B2 (en) 2006-06-29 2010-01-05 Provigent Ltd. Cascaded links with adaptive coding and modulation
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP4710017B2 (ja) * 2006-10-20 2011-06-29 国立大学法人静岡大学 Ｃｍｏｓイメージセンサ
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090115878A1 (en) * 2007-11-07 2009-05-07 Micron Technology, Inc. Method, system and apparatus to boost pixel floating diffusion node voltage
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5127536B2 (ja) 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
US8026968B2 (en) * 2008-04-11 2011-09-27 Aptina Imaging Corporation Method and apparatus providing dynamic boosted control signal for a pixel
KR20100022670A (ko) * 2008-08-20 2010-03-03 크로스텍 캐피탈, 엘엘씨 전기적 제어가능한 피닝층을 갖는 이미지 센서의 픽셀
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
KR101588459B1 (ko) * 2009-08-20 2016-01-25 주식회사 동부하이텍 이미지 센서 및 그 구동 방법
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101810254B1 (ko) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
JP2011119950A (ja) 2009-12-02 2011-06-16 Panasonic Corp 固体撮像装置および駆動方法
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011111549A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8716646B2 (en) * 2010-10-08 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
KR102450562B1 (ko) 2014-03-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336450A (ja) * 1992-06-04 1993-12-17 Olympus Optical Co Ltd 光電変換装置
JP2011130258A (ja) * 2009-12-18 2011-06-30 Toshiba Lighting & Technology Corp 監視装置及び照明システム
JP2011192976A (ja) * 2010-02-19 2011-09-29 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220685A (ja) * 2018-06-19 2019-12-26 シャープ株式会社 放射線検出器
CN109120835A (zh) * 2018-10-31 2019-01-01 昆山锐芯微电子有限公司 图像传感器像素电路及其工作方法
JP2021082785A (ja) * 2019-11-22 2021-05-27 日本放送協会 固体撮像素子および撮像装置
JP2021082784A (ja) * 2019-11-22 2021-05-27 日本放送協会 固体撮像素子および撮像装置
JP7526563B2 (ja) 2019-11-22 2024-08-01 日本放送協会 固体撮像素子および撮像装置、ならびに白キズ抑制方法

Also Published As

Publication number Publication date
JP6577246B2 (ja) 2019-09-18
JP6896031B2 (ja) 2021-06-30
JP6989639B2 (ja) 2022-01-05
JP2019198126A (ja) 2019-11-14
US20150349129A1 (en) 2015-12-03
KR102418666B1 (ko) 2022-07-11
JP2023024621A (ja) 2023-02-16
US20200287050A1 (en) 2020-09-10
KR20150138031A (ko) 2015-12-09
US11239372B2 (en) 2022-02-01
US20180323307A1 (en) 2018-11-08
US10032925B2 (en) 2018-07-24
JP7458468B2 (ja) 2024-03-29
JP2020109978A (ja) 2020-07-16
JP7200339B2 (ja) 2023-01-06
JP2022037029A (ja) 2022-03-08

Similar Documents

Publication Publication Date Title
JP7200339B2 (ja) 撮像装置
JP7142120B2 (ja) 撮像装置
JP7562820B2 (ja) 半導体装置
JP6675511B2 (ja) 撮像装置
JP2022082642A (ja) 撮像装置
JP2024103708A (ja) 撮像装置及び電子機器
JP2024050789A (ja) 撮像装置
US11137813B2 (en) Analog arithmetic circuit, semiconductor device, and electronic device
TWI665919B (zh) 半導體裝置、影像裝置及電子裝置
JP2015039165A (ja) 固体撮像装置、半導体表示装置
KR20220093138A (ko) 촬상 장치, 그 동작 방법, 및 전자 기기
WO2021048676A1 (ja) 撮像装置および電子機器
JP7016697B2 (ja) 電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190822

R150 Certificate of patent or registration of utility model

Ref document number: 6577246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees