JP2012089844A - 薄膜トランジスタ基板およびそれの製造方法 - Google Patents

薄膜トランジスタ基板およびそれの製造方法 Download PDF

Info

Publication number
JP2012089844A
JP2012089844A JP2011228749A JP2011228749A JP2012089844A JP 2012089844 A JP2012089844 A JP 2012089844A JP 2011228749 A JP2011228749 A JP 2011228749A JP 2011228749 A JP2011228749 A JP 2011228749A JP 2012089844 A JP2012089844 A JP 2012089844A
Authority
JP
Japan
Prior art keywords
ohmic contact
contact layer
thin film
film transistor
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011228749A
Other languages
English (en)
Other versions
JP5937332B2 (ja
Inventor
Joo-Han Kim
周 漢 金
Wan-Chun Im
完 淳 任
Jae-Hak Yi
宰 學 李
Sei-Myung Kwon
世 明 權
Suying Ku
素 英 具
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2012089844A publication Critical patent/JP2012089844A/ja
Application granted granted Critical
Publication of JP5937332B2 publication Critical patent/JP5937332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】薄膜トランジスタ基板およびこれの製造方法を開示する。
【解決手段】本発明の薄膜トランジスタ基板は、基板上に形成されたゲート電極、前記ゲート電極上に前記ゲート電極と重なるように形成され、多結晶シリコンを含むアクティブ層、前記アクティブ層上に前記ゲート電極を中心に両側に分離して形成された第１オーミックコンタクト層、前記第１オーミックコンタクト層上に形成された第２オーミックコンタクト層および前記第２オーミックコンタクト層上に形成されたソース電極およびドレーン電極を含む。
【選択図】図２

Description

本発明は、薄膜トランジスタ基板およびこれの製造方法に関するものである。
一般的には、薄膜トランジスタは、液晶表示装置や有機発光ダイオードなどの表示装置で各画素を独立的に駆動するために使用される。
従来のディスプレイの駆動およびスイッチング素子の代表的なものとして非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）がある。非晶質シリコン薄膜トランジスタは、大型基板上で均一に素子特性が得られるという長所があるが、電子移動度が低く、動作を継続すると素子の特性が劣化するため、信頼性が低い。したがって、非晶質シリコン薄膜トランジスタは、電流を継続して流しつつ動作する有機発光ディスプレイ（ＯＬＥＤ）に適用することが難しい。
最近では高画質の表示品質が要求されるにつれ、非晶質シリコン薄膜トランジスタに比べ、はるかに高い性能を有する素子として、多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）が採用されている。
非晶質シリコン薄膜トランジスタの場合、接触抵抗を減らすため、半導体層の上にドーピングされたｎ＋ａ−Ｓｉを蒸着するので、電子が大きい損失なしに移動することができる。しかし、多結晶シリコン薄膜トランジスタの場合、アクティブ層とｎ＋ａ−Ｓｉを接合すると電子障壁が大きくなるため、電子の損失を招くようになり、これによってオン電流（ｏｎ ｃｕｒｒｅｎｔ）が減少する。また、多結晶シリコン薄膜トランジスタは、オフ電流（ｏｆｆ ｃｕｒｒｅｎｔ）が非晶質シリコン薄膜トランジスタに比べ高いため、オフ状態で画素がある程度充電され、色が明確に表示されない現象が現れる。したがって、多結晶シリコン薄膜トランジスタを採用するためには、オン電流は増加させる一方、オフ電流は減少させたることが必要である。
本発明が解決しようとする課題は、電子移動度が高くすることにより、オン電流が増加する一方、オフ電流は減少する薄膜トランジスタ基板を提供することである。
本発明が解決しようとする他の課題は、前記薄膜トランジスタ基板の製造方法を提供することである。
本発明の課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は、以下の記載から当業者には明確に理解することができる。
前記課題を解決するために、本発明の一実施形態に係る薄膜トランジスタ基板は、基板上に形成されたゲート電極と、前記ゲート電極上に前記ゲート電極と重なるように形成され、多結晶シリコンを含むアクティブ層と、前記アクティブ層上に前記ゲート電極を中心に両側に分離して形成された第１オーミックコンタクト層と、前記第１オーミックコンタクト層上に形成された第２オーミックコンタクト層、および前記第２オーミックコンタクト層上に形成されたソース電極およびドレーン電極を含む。
前記課題を解決するために、本発明の一実施形態に係る薄膜トランジスタ基板の製造方法は、基板上にゲート電極を形成するゲート電極形成ステップ、前記ゲート電極上にゲート絶縁膜、多結晶シリコン膜、ドーピングされた第１シリコン膜およびドーピングされた第２シリコン膜を順次に積層する多層膜形成ステップ、前記多結晶シリコン膜をパターニングしてアクティブ層を形成するステップおよび前記アクティブ層の所定領域が露出するように前記ドーピングされた第１シリコン膜およびドーピングされた第２シリコン膜をパターニングして第１オーミックコンタクト層および第２オーミックコンタクト層を形成するコンタクト層形成ステップを含む。
その他実施形態の具体的な内容は、詳細な説明および図面に含まれているとおりである。
本発明の実施形態に係る薄膜トランジスタ基板は、コンタクト層のバンドギャップエネルギーとアクティブ層のバンドギャップエネルギーの差を減らし、電子の移動度およびオン電流を増加させる。したがって、薄膜トランジスタの電気的特性が向上する。
本発明の実施形態による薄膜トランジスタ基板は、漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）およびオフ電流を減少させ、ディスプレイに色が明確に表示されるようにする。
本発明による効果は、以上で例示された内容に制限されない。本明細書に開示されている、より多様な効果も含まれる。
本発明の一実施形態による薄膜トランジスタを含む薄膜トランジスタ基板の平面図である。 図１に示すＩ−Ｉ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法のフローチャートである。 本発明の一実施形態による薄膜トランジスタの製造方法の工程ステップ別の断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法の工程ステップ別の断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法の工程ステップ別の断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法の工程ステップ別の断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法の工程ステップ別の断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法の工程ステップ別の断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法の工程ステップ別の断面図である。
本発明の利点、特徴、及びそれらを達成する方法は、 素子（ｅｌｅｍｅｎｔｓ）又は層が、異なる素子又は層の「上（ｏｎ）」と指称するものは、他の素子或いは層の真上だけでなく、中間に他の層又は他の素子を介在する場合を全て含む。これに対し、一つの素子が他の素子と「直接上（ｄｉｒｅｃｔｌｙ ｏｎ）」「真上」と指称するものは中間に他の素子又は層を介在しないものを示す。「及び／又は」は、言及したアイテムの各々及び２つ以上の全ての組み合わせを含む。
図面と共に詳細に後述する実施形態を参照すれば明確になるであろう。しかし、本発明は、以下に開示する実施形態に限定されるものではなく、異なる多様な形態で具現することが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らしめるために提供するものであり、本発明は、請求項の範疇によってのみ定義される。図面において、層及び領域のサイズ及び相対的なサイズは、説明の明瞭性のために誇張することがある。
素子（ｅｌｅｍｅｎｔｓ）又は層が、異なる素子又は層の「上（ｏｎ）」と指称するものは、他の素子或いは層の真上だけでなく、中間に他の層又は他の素子を介在する場合を全て含む。これに対し、一つの素子が他の素子と「直接上（ｄｉｒｅｃｔｌｙ ｏｎ）」「真上」と指称するものは中間に他の素子又は層を介在しないものを示す。「及び／又は」は、言及したアイテムの各々及び一つ以上の全ての組み合わせを含む。
明細書全体において、同一参照符号は、同一構成要素を指す。また、本明細書で使用されるすべての用語（技術および科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者に共通に理解できる意味で使用され得るものである。また一般的に使用される辞典に定義されている用語は、明示的に特に定義されていない限り、理想的にまたは過度に解釈されない。以下、図１および図２を参照して本発明の一実施形態による薄膜トランジスタ基板について説明する。
図１は、本発明の一実施形態による薄膜トランジスタ基板の平面図である。図２は、図１に示す薄膜トランジスタ基板をＩ−Ｉ’線に沿って切断した断面図である。
図１および図２を参照すると、本発明の一実施形態による薄膜トランジスタ基板は絶縁基板１０、ゲート電極２６、ゲート絶縁膜３０、アクティブ層（ａｃｔｉｖｅ ｌａｙｅｒ）４０、第１オーミックコンタクト層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）（５５ａ、５６ａ）、第２オーミックコンタクト層（５５ｂ、５６ｂ）、ソース電極６５、ドレーン電極６６、保護膜７０および画素電極８２を含む。
絶縁基板１０は、透明な絶縁物質からなり、例えばガラスまたはプラスチックなどで形成され得る。絶縁基板１０上にゲート線２２およびデータ線６２が形成され得る。ゲート線２２は、第１方向、例えば横方向に延長されており、ゲート信号を伝達する役割を果たす。また、絶縁基板１０はゲート線２２と平行になるように形成されている維持電極（図示せず）および維持電極線（図示せず）を含んでもよい。データ線６２は、第２方向、例えば縦方向に形成され、ゲート線２２と交差して画素を定義することができる。ゲート線２２およびデータ線６２は、クロム、モリブデン系の金属、タンタルおよびチタニウムなど耐火性金属で形成され得、耐火性金属などの下部膜（図示せず）とその上に位置する低抵抗物質の上部膜（図示せず）からなる多層膜構造を有することができる。
ゲート電極２６は、絶縁基板１０上に形成され、ゲート線２２に接続して突起形態で形成され得る。ゲート電極２６は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）と銀合金など銀系の金属、銅（Ｃｕ）と銅合金など銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などからなる。また、ゲート電極２６は、物理的性質が異なる二つの導電膜（図示せず）を含む多重膜構造を有することができる。そのうち、一つの導電膜は、信号遅延や電圧降下を減らすことができるように低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム系金属、銀系金属、銅系金属などでからなり、他の導電膜は他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）およびＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との接触特性が優れる物質、例えばモリブデン系金属、クロム、チタニウム、タンタルなどからなる。
ゲート絶縁膜３０は、ゲート線２２およびゲート電極２６を覆うようにゲート線２２およびゲート電極２６上に形成される。ゲート絶縁膜３０は、窒化シリコン（ＳｉＮｘ）または酸化シリコンなどからなる。ゲート絶縁膜３０は、薄膜トランジスタチャンネルで電子の移動度を増加させ、外部に漏洩される電流を減少させる役割を果たす。
アクティブ層４０は、ゲート電極２６と重なるようにゲート絶縁膜３０上に多結晶シリコンで形成される。
アクティブ層４０が多結晶シリコンで形成されるため、非晶質シリコンで形成される場合に比べ電子移動度が増加してトランジスタの電気的特性が向上することができる。また、数十〜数百ｃｍ２／Ｖｓの高い電子移動度を有するため、高画質ディスプレイに適用できる性能を有し、動作による劣化特性を改善することができる。
アクティブ層４０は、非晶質シリコン膜をプラズマ化学気相蒸着（ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）または低圧気相蒸着（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）などの方法により蒸着した後、これを再び結晶化する方法により形成され得る。前記結晶化方法は、当業界に公知された方法を利用することができ、具体的にレーザ熱処理（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）、固相結晶化（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）または金属誘導結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などの方法を利用することができる。
アクティブ層４０は、島状、直線形状などのように多様な形状を有することができ、図２はゲート絶縁膜３０上に島状で形成された場合を例示する。
第１オーミックコンタクト層（５５ａ、５６ａ）はアクティブ層４０上に形成され、第２オーミックコンタクト層（５５ｂ、５６ｂ）は第１オーミックコンタクト層（５５ａ、５６ａ）上に形成される。すなわち、本発明の一実施形態による薄膜トランジスタ基板はオーミックコンタクト層が二重層で形成されている。
第１オーミックコンタクト層（５５ａ、５６ａ）と第２オーミックコンタクト層（５５ｂ、５６ｂ）はシリコンを含み、第１オーミックコンタクト層（５５ａ、５６ａ）は第２オーミックコンタクト層（５５ｂ、５６ｂ）よりバンドギャップ（ｂａｎｄ ｇａｐ）エネルギーが小さくてもよい。第１オーミックコンタクト層（５５ａ、５６ａ）が第２オーミックコンタクト層（５５ｂ、５６ｂ）よりバンドギャップエネルギーが小さい場合、アクティブ層４０と第２オーミックコンタクト層（５５ｂ、５６ｂ）のバンドギャップエネルギーの差よりアクティブ層４０と第１オーミックコンタクト層（５５ａ、５６ａ）のバンドギャップエネルギーの差が減少して電子障壁も減少する。結果的に電子がアクティブ層４０でソース電極６５およびドレーン電極６５に移動するとき、電子の移動度が増加し、オン電流も増加して、トランジスタの電気的特性を向上させることができる。ここで、バランスバンドは電子らが拘束されているエネルギー帯域を意味し、伝導バンドは電子らが自由に移動可能なエネルギー帯域を意味し、前記バンドギャップエネルギーは前記バランスバンドおよび伝導バンドとの間のエネルギー準位の差異値を意味する。
第１オーミックコンタクト層（５５ａ、５６ａ）のバンドギャップエネルギーは、１．１ｅＶ〜１．５ｅＶであり得る。
アクティブ層４０が多結晶シリコンで形成される場合、アクティブ層４０のバンドギャップエネルギーは約１．１ｅＶである。一方、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ、ａ−Ｓｉ）のバンドギャップエネルギーは１．６ ｅＶ以上であり、アクティブ層４０と約０．５ｅＶ以上のバンドギャップエネルギーの差が存在する。したがって、多結晶シリコンで形成されたアクティブ層上に不純物がドーピングされた非晶質シリコン層を形成する場合、電子障壁が大きくなり、電子の移動度が減少する。本発明の一実施形態による第１オーミックコンタクト層（５５ａ、５６ａ）のバンドギャップエネルギーは、１．１ｅＶ〜１．５ｅＶであり、アクティブ層４０のバンドギャップエネルギーよりは高いが、非晶質シリコンのバンドギャップエネルギーよりは低い。したがって、アクティブ層４０と第１オーミックコンタクト層（５５ａ、５６ａ）のバンドギャップエネルギーの差はアクティブ層４０と第２オーミックコンタクト層（５５ｂ、５６ｂ）のバンドギャップエネルギーの差より減少し、これにより電子障壁が減少する。結果的に電子の移動度が増加してオン電流も増加し、トランジスタの電気的特性が向上することができる。
第１オーミックコンタクト層（５５ａ、５６ａ）は結晶を含むドーピングされたシリコンで形成され得る。
多結晶シリコンと非晶質シリコンは、格子構造に差異がある。したがって、アクティブ層４０が多結晶シリコンで形成される場合、オーミックコンタクト層を結晶性がない非晶質シリコンで形成する場合、格子構造の差異によるストレス差異が発生し、オン電流が低下する一方、膜の間の接触特性も低下する。本発明の一実施形態による薄膜トランジスタの第１オーミックコンタクト層（５５ａ、５６ａ）は結晶性を有するドーピングされたシリコンで形成され、アクティブ層４０を形成する多結晶シリコンと格子構造の差異を減らしてオン電流の損失を減少させることができる。
第１オーミックコンタクト層（５５ａ、５６ａ）はドーピングされた微細結晶シリコンで形成され得る。
前記微細結晶シリコン（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ、ｍｃ−Ｓｉ）は、非晶質マトリックス（ｍａｔｒｉｘ）内に結晶粒子が分散している形態で結晶粒子のサイズは数μｍで多結晶シリコン結晶（ｇｒａｉｎ）の結晶粒（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）に比べて非常に小さい。前記微細結晶シリコンは、ある程度結晶化度を有しているため、前記多結晶シリコンとの格子構造の差異を減らしてオン電流の損失を減少させることができる。
第２オーミックコンタクト層（５５ｂ、５６ｂ）は、第１オーミックコンタクト層（５５ａ、５６ａ）上に不純物がドーピングされた非晶質シリコンで形成され得る。
アクティブ層４０が多結晶シリコンで形成される場合、非晶質シリコンで形成される場合より漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が１００倍〜１０００倍程度高い。これによってオフ電流が増加してオフ状態であるとき、画素が充電されるため、色が明確に表現されない。前記オフ電流に影響を及ぼすのは正孔（ｈｏｌｅ）である。第２オーミックコンタクト層（５５ｂ、５６ｂ）のドーピングされた非晶質シリコンは、高いバンドギャップエネルギーを有するため、正孔の移動を邪魔する。したがって、オフ電流を減少させてディスプレイで色が明確に表示できるようにすることができる。
第１オーミックコンタクト層（５５ａ、５６ａ）および第２オーミックコンタクト層（５５ｂ、５６ｂ）は島状、直鎖状などのように多様な形状を有することができ、例えば図２に図示するように島状の場合、第１オーミックコンタクト層（５５ａ、５６ａ）および第２オーミックコンタクト層（５５ｂ、５６ｂ）はドレーン電極６６およびソース電極６５の下に位置し得る。
ソース電極６５は、第１オーミックコンタクト層（５５ａ、５６ａ）およびゲート絶縁膜３０上に形成され、データ線６２の分枝として第２オーミックコンタクト層（５５ｂ、５６ｂ）の上部まで延長されている形態である。ソース電極６５は、アクティブ層４０と少なくとも一部分が重なる。
ドレーン電極６６は、ソース電極６５と離隔されてソース電極６５の向かい側の第２オーミックコンタクト層（５５ｂ、５６ｂ）およびゲート絶縁膜３０上に形成される。ドレーン電極６６はゲート電極２６を中心にソース電極６５と対向し、アクティブ層４０と少なくとも一部分が重なる。ソース電極６５およびドレーン電極６６の間の露出したアクティブ層４０には電子らが容易に移動できるチャンネルが形成され得る。
保護膜７０は、データ線６２、ソース電極６５、ドレーン電極６６および露出したアクティブ層４０上に形成されており、絶縁膜からなる。保護膜７０は、窒化シリコンまたは酸化シリコンからなる無機物、平坦化特性が優れ、かつ感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物またはプラズマ化学気相蒸着で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質などで形成され得る。また、保護膜７０は有機膜の優れた特性を生かしながらも露出したアクティブ層４０を保護するため、下部無機膜と上部有機膜の二重膜構造を有することができる。保護膜７０にはドレーン電極６６を露出させるコンタクトホール７６が形成されている。
画素電極８２は、保護膜７０の上に形成され、画素ごとにコンタクトホール７６を介して薄膜トランジスタのドレーン電極６６と電気的に接続する。すなわち、画素電極８２は、コンタクトホール７６を介してドレーン電極６６と物理的・電気的に接続され、ドレーン電極６６からデータ電圧の印加を受ける。画素電極８２は、透明な導電性物質、例えばＩＴＯまたはＩＺＯなどで形成され得る。画素電極８２および保護膜７０の上には液晶分子を配向できる配向膜（図示せず）が塗布され得る。以下、本発明の一実施形態による薄膜トランジスタ基板の製造方法について図３〜１０を参照して詳細に説明する。
図３は、本発明の一実施形態による薄膜トランジスタ基板の製造方法のフローチャートである。図４〜図１０は、本発明の一実施形態による薄膜トランジスタ基板の製造方法の工程の各ステップの断面図である。
図３を参照すると、本発明による一実施形態による薄膜トランジスタの製造方法は、ゲート電極形成ステップ（Ｓ１０）、多層膜形成ステップ（Ｓ２０）、アクティブ層形成ステップ（Ｓ３０）、導電膜形成ステップ（Ｓ４０）およびコンタクト層形成ステップ（Ｓ５０）を含む。
ゲート電極形成ステップ（Ｓ１０）は、図４に図示するように、基板１０上にゲート電極２６を形成するステップである。
具体的に、基板１０上に例えば、スパッタリングなどの方法で金属層を形成し、前記金属層をフォトリソグラフィー（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程を利用してパターニングしてゲート電極２６を形成するステップである。
基板１０は、ガラス、石英またはプラスチックなどの絶縁基板であり、金属層はアルミニウムとアルミニウム合金などアルミニウム系の金属、銀と銀合金など銀系の金属、銅と銅合金など銅系の金属、モリブデンとモリブデン合金などモリブデン系の金属、クロム、チタニウム、タンタルなどからなる。
多層膜形成ステップ（Ｓ２０）は、図５に図示するように、ゲート電極２６上にゲート絶縁膜３０、多結晶シリコン膜４１、ドーピングされた第１シリコン膜５１’およびドーピングされた第２シリコン膜５２’を形成するステップである。
具体的には、ゲート電極２６の上部に酸化膜または窒化膜などのゲート絶縁膜３０、多結晶シリコン膜４１、結晶を含むドーピングされた第１シリコン膜５１’およびドーピングされた第２シリコン膜５２’をプラズマ化学気相蒸着などの方法で順次に積層するステップである。
多結晶シリコン膜４１は、多結晶シリコンを直接蒸着して形成するか、または非晶質シリコンを所定の方法で蒸着した後、これをまた結晶化する方法を利用することができる。前記結晶化方法は、当業界に公知された方法を利用してもよいが、図６および図７に図示するように、ゲート絶縁膜３０上に非晶質シリコン膜（４１’）をプラズマ化学気相蒸着などの方法で形成し、これを熱処理して多結晶シリコン膜４１を形成することができる。前記熱処理は、有機基板などに損傷を与えないレーザを利用する方法で行われる。レーザによる熱処理方法は、具体的には、図６に図示するように非晶質シリコン膜（４１’）に局部的に高いエネルギーのレーザを照射する方法である。レーザビームは、非晶質シリコン膜（４１’）を瞬間的に加熱し、液体状態で溶融させる。溶融された非晶質シリコンは、再び固体になる過程で結晶化され、多結晶シリコンで相変化を起こし、その結果、図７に図示するように比較的高い電子移動度を有する多結晶シリコン膜４１が形成され得る。このとき、照射したレーザのエネルギーは基板上部にのみ集中するため、基板には多くの熱エネルギーが伝達されず有機基板を使用する工程にも適用が可能である。
ドーピングされた第１シリコン膜５１’は結晶を含み、具体的にドーピングされた微細結晶シリコンで形成され得る。前記微細結晶シリコン膜は、原子らが規則的に配列された結晶上の粒子が含まれた薄膜を非晶質薄膜と類似の工程から得ることができる。
ドーピングされた微細結晶シリコン膜は非晶質シリコンを蒸着する装備と同一装備内で、蒸着と共に結晶化を行い形成され得る。具体的には、ＣＶＤチェンバ内に基板を入れてシランガス（ＳｉＨ４）と水素ガス（Ｈ２）を注入して蒸着を行う。このとき、蒸着と共に結晶化が成されるように前記水素ガスをシランガスに比べ約３０倍程度多く注入する。チェンバ内部に注入されたシランガスと水素ガスは、ＲＦパワーによって分解された後、蒸着される間シリコンは非晶質状態ではない格子構造が一定の微細な結晶質状態となる。また、結晶性を増加させるため、微細シリコン結晶からなるシード層（ｓｅｅｄ ｌａｙｅｒ）を形成した後、蒸着および結晶化を行うことができる。このとき、水素は蒸着されるシリコン層に連続して衝突しながら、シリコンと水素の結合を切ると共に結合が弱いシリコンとシリコンの結合を切る。したがって、強く結合されたシリコン層のみが連続して積層して結晶化が起きる。不純物がドーピングされた微細結晶シリコン膜は、前記ＣＶＤチェンバ内にホスフィンガス（ＰＨ３）またはジボランガス（Ｂ２Ｈ６）を注入して形成することができる。
ドーピングされた第１シリコン膜５１’のバンドギャップエネルギーは１．１ｅＶ〜１．５ｅＶであり得る。多結晶シリコン膜４１のバンドギャップエネルギーは、約１．１ｅＶであるので、ドーピングされた第１シリコン膜５１’のバンドギャップエネルギーが１．１ｅＶ〜１．５ ｅＶである場合、多結晶シリコン膜４１とのバンドギャップを減らし、電子移動度を増加させることができる。
ドーピングされた第２シリコン膜５２’は、非晶質シリコンで形成され得、非晶質シリコンのバンドギャップエネルギーは約１．６ｅＶ以上である。
アクティブ層の形成ステップ（Ｓ３０）は、図８に図示するように前記多層膜形成ステップ（Ｓ２０）後、前記ゲート絶縁膜３０上に位置する膜をパターニングしてアクティブ層４０を形成するステップである。
具体的には、ドーピングされた非晶質シリコン膜５２’上に感光膜を形成して露光して感光性パターンを形成した後、多結晶シリコン膜４１、ドーピングされた第１シリコン膜５１’およびドーピングされた第２シリコン膜５２’をエッチングして島状のアクティブ層４０と結晶性を有するドーピングされたシリコン膜パターン５１およびドーピングされた非晶質シリコン膜パターン５２を形成するステップである。前記エッチングは、当業界に公知された通常の方法で行われ得、具体的には乾式エッチングなどで行われ得る。図８は、島状のアクティブ層４０と結晶性を有するドーピングされたシリコン膜パターン５１およびドーピングされた非晶質シリコン膜パターン５２を例示する。
導電膜形成ステップ（Ｓ４０）は、図９に図示するようにドーピングされた非晶質シリコン膜パターン５２上に導電膜６０を形成するステップである。
具体的には、ドーピングされた第２シリコン膜パターン５２上に、例えば、スパッタリングなどの方法で金属層を積層して導電膜６０を形成する。前記金属層はクロム、モリブデン系の金属、タンタルおよびチタニウムなど耐火性金属からなるのが好ましく、耐火性金属などの下部膜（図示せず）とその上に位置する低抵抗物質上部膜（図示せず）からなる多層膜構造を有することができる。
コンタクト層形成ステップ（Ｓ５０）は、図１０に図示するようにアクティブ層４０の所定領域が露出するようにアクティブ層４０の上部に位置する膜をパターニングしてコンタクト層を形成するステップである。
具体的には、ドーピングされた第１シリコン膜パターン５１、ドーピングされた第２シリコン膜パターン５２および導電膜６０の上部に、感光膜を塗布して露光し、感光性パターンを形成した後、導電膜６０をエッチングしてソース電極６５およびドレーン電極６６を形成する。ソース電極６５およびドレーン電極６６の生成した後、露出されたドーピングされた第１シリコン膜パターン５１およびドーピングされた第２シリコン膜パターン５２をエッチングし、ゲート電極２６を中心に両側に分離された第１オーミックコンタクト層（５５ａ、５６ｂ）および第２オーミックコンタクト層（５５ｂ、５６ｂ）を形成する一方、第１オーミックコンタクト層（５５ａ、５６ｂ）および第２オーミックコンタクト層（５５ｂ、５６ｂ）の間のアクティブ層４０を露出させる。前記露出したアクティブ層４０の表面を安定化するために酸素プラズマを実施することもできる。前記エッチング工程などについては当業界に公知された方法を利用するとよい。
本発明の一実施形態による薄膜トランジスタ基板の製造方法によって、上記のように多結晶シリコンで形成されたアクティブ層４０および結晶を含むドーピングされたシリコンで形成された第１オーミックコンタクト層（５５ａ、５６ｂ）とドーピングされた非晶質シリコンで形成された第２オーミックコンタクト層（５５ｂ、５６ｂ）の二重層のオーミックコンタクト層を含む薄膜トランジスタを製造することができる。また、このような方法で第１オーミックコンタクト層（５５ａ、５６ｂ）のバンドギャップエネルギーがアクティブ層４０のバンドギャップエネルギーより大きく、第２オーミックコンタクト層（５５ｂ、５６ｂ）のバンドギャップエネルギーより小さい薄膜トランジスタ基板が製造される。
本発明の一実施形態による薄膜トランジスタ基板は、アクティブ層４０が多結晶シリコンで形成され、電子移動度が高くかつ劣化特性が改善される一方、多結晶シリコンとバンドギャップエネルギーの差が小さいシリコンで第１オーミックコンタクト層を形成し、電子移動時の電子損失が小さいため、オン電流を増加させることができる。また、非晶質シリコンで形成された第２オーミックコンタクト層により、ソース電極およびドレーン電極に正孔の注入を抑制し、オフ電流を減少させることができる。
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野における通常の知識を有する者には、本発明がその技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施され得ることが理解できる。したがって、上記実施形態はすべての面で例示的なものであり、限定的ではないものと理解しなければならない。
１０ 絶縁基板
２６ ゲート電極
３０ ゲート絶縁膜
４０ アクティブ層
５５ａ、５６ａ 第１オーミックコンタクト層
５５ｂ、５６ｂ 第２オーミックコンタクト層
６５ ソース電極
６６ ドレーン電極
７０ 保護膜
８２ 画素電極

Claims (20)

  1. 基板上に形成されたゲート電極と、
    前記ゲート電極上に前記ゲート電極と重なるように形成され、多結晶シリコンを含むアクティブ層と、
    前記アクティブ層上に前記ゲート電極を中心に両側に分離して形成された第１オーミックコンタクト層と、
    前記第１オーミックコンタクト層上に形成された第２オーミックコンタクト層、および
    前記第２オーミックコンタクト層上に形成されたソース電極およびドレーン電極を含む薄膜トランジスタ基板。
  2. 前記第１オーミックコンタクト層および第２オーミックコンタクト層はシリコンを含み、前記第１オーミックコンタクト層のバンドギャップ（ｂａｎｄ ｇａｐ）エネルギーが第２オーミックコンタクト層のバンドギャップエネルギーより小さい請求項１に記載の薄膜トランジスタ基板。
  3. 前記アクティブ層のバンドギャップエネルギーが前記第１オーミックコンタクト層のバンドギャップエネルギーより小さい請求項２に記載の薄膜トランジスタ基板。
  4. 前記第１オーミックコンタクト層のバンドギャップエネルギーが１．１ｅＶ〜１．５ ｅＶである請求項３に記載の薄膜トランジスタ基板。
  5. 前記第１オーミックコンタクト層は、前記第２オーミックコンタクト層より高い結晶化度を有する請求項２に記載の薄膜トランジスタ基板。
  6. 前記第１オーミックコンタクト層がドーピングされた微細結晶シリコンで形成された請求項５に記載の薄膜トランジスタ基板。
  7. 前記第２オーミックコンタクト層がドーピングされた非晶質シリコンで形成された請求項６に記載の薄膜トランジスタ基板。
  8. 前記第１オーミックコンタクト層が前記第２オーミックコンタクト層より高い結晶化度を有する請求項１に記載の薄膜トランジスタ基板。
  9. 前記第１オーミックコンタクト層がドーピングされた微細結晶シリコンで形成された請求項８に記載の薄膜トランジスタ基板。
  10. 前記第２オーミックコンタクト層がドーピングされた非晶質シリコンで形成された請求項８に記載の薄膜トランジスタ基板。
  11. 基板上にゲート電極を形成するゲート電極形成ステップと、
    前記ゲート電極上にゲート絶縁膜、多結晶シリコン膜、ドーピングされた第１シリコン膜およびドーピングされた第２シリコン膜を順次に積層する多層膜形成ステップと、
    前記多結晶シリコン膜をパターニングしてアクティブ層を形成するステップ、および
    前記アクティブ層の所定領域が露出するように前記ドーピングされた第１シリコン膜およびドーピングされた第２シリコン膜をパターニングして第１および第２オーミックコンタクト層を形成するコンタクト層形成ステップを含む薄膜トランジスタ基板の製造方法。
  12. 前記第１オーミックコンタクト層のバンドギャップエネルギーが前記アクティブ層のバンドギャップエネルギーより大きく、前記第２オーミックコンタクト層のバンドギャップエネルギーより小さい請求項１１に記載の薄膜トランジスタ基板の製造方法。
  13. 前記第１オーミックコンタクト層のバンドギャップエネルギーが１．１ｅＶ〜１．５ ｅＶである請求項１２に記載の薄膜トランジスタ基板の製造方法。
  14. 前記多層膜形成ステップで多結晶シリコン膜が前記ゲート絶縁膜上に非晶質シリコン膜を積層し、これを熱処理して結晶を形成したものである請求項１２に記載の薄膜トランジスタ基板の製造方法。
  15. 前記熱処理がレーザビームによる熱処理である請求項１４に記載の薄膜トランジスタ基板の製造方法。
  16. 前記第１オーミックコンタクト層が前記第２オーミックコンタクト層より高い結晶化度を有する請求項１１に記載の薄膜トランジスタ基板
  17. 前記第１オーミックコンタクト層がドーピングされた微細結晶シリコンで形成された請求項１６に記載の薄膜トランジスタ基板
  18. 前記第２オーミックコンタクト層がドーピングされた非晶質シリコンで形成された請求項１６に記載の薄膜トランジスタ基板
  19. 前記多層膜形成ステップで多結晶シリコン膜が前記ゲート絶縁膜上に非晶質シリコン膜を積層してこれを熱処理し、結晶を形成したものである請求項１６に記載の薄膜トランジスタ基板の製造方法。
  20. 前記熱処理がレーザビームによる熱処理である請求項１９に記載の薄膜トランジスタ基板の製造方法。
JP2011228749A 2010-10-19 2011-10-18 薄膜トランジスタ基板およびそれの製造方法 Active JP5937332B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0102106 2010-10-19
KR1020100102106A KR101761634B1 (ko) 2010-10-19 2010-10-19 박막 트랜지스터 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
JP2012089844A true JP2012089844A (ja) 2012-05-10
JP5937332B2 JP5937332B2 (ja) 2016-06-22

Family

ID=45933366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011228749A Active JP5937332B2 (ja) 2010-10-19 2011-10-18 薄膜トランジスタ基板およびそれの製造方法

Country Status (3)

Country Link
US (1) US20120091461A1 (ja)
JP (1) JP5937332B2 (ja)
KR (1) KR101761634B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185838B (zh) * 2015-09-25 2019-03-15 武汉华星光电技术有限公司 薄膜晶体管及其制造方法
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN112420849B (zh) * 2020-11-09 2024-08-20 昆山龙腾光电股份有限公司 金属氧化物薄膜晶体管及其制作方法
CN113161292B (zh) * 2021-04-12 2023-04-25 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335563A (ja) * 1989-06-30 1991-02-15 Fujitsu Ltd 薄膜トランジスタ
JPH03293731A (ja) * 1990-04-12 1991-12-25 Seiko Epson Corp 半導体装置の製造方法
JPH10256554A (ja) * 1997-03-13 1998-09-25 Toshiba Corp 薄膜トランジスタ及びその製造方法
JP2008258345A (ja) * 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2010182716A (ja) * 2009-02-03 2010-08-19 Sharp Corp 薄膜トランジスタ、その製造方法および表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2008091599A (ja) * 2006-10-02 2008-04-17 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
KR101388582B1 (ko) * 2007-10-26 2014-04-23 삼성디스플레이 주식회사 전기 영동 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335563A (ja) * 1989-06-30 1991-02-15 Fujitsu Ltd 薄膜トランジスタ
JPH03293731A (ja) * 1990-04-12 1991-12-25 Seiko Epson Corp 半導体装置の製造方法
JPH10256554A (ja) * 1997-03-13 1998-09-25 Toshiba Corp 薄膜トランジスタ及びその製造方法
JP2008258345A (ja) * 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2010182716A (ja) * 2009-02-03 2010-08-19 Sharp Corp 薄膜トランジスタ、その製造方法および表示装置

Also Published As

Publication number Publication date
JP5937332B2 (ja) 2016-06-22
US20120091461A1 (en) 2012-04-19
KR20120088037A (ko) 2012-08-08
KR101761634B1 (ko) 2017-07-27

Similar Documents

Publication Publication Date Title
KR100882909B1 (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US8653525B2 (en) Thin-film transistor and thin-film transistor manufacturing method
KR101021479B1 (ko) 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
US8569764B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
TW201005950A (en) Thin film transistor and method of manufacturing the same
KR20010078219A (ko) 박막 반도체 장치 및 표시 장치와 그 제조 방법
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
US20070187676A1 (en) Organic electro-luminescent display and method of fabricating the same
JP2010206155A (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
WO2018201709A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
JP5937332B2 (ja) 薄膜トランジスタ基板およびそれの製造方法
US20190243194A1 (en) Active matrix substrate and method for manufacturing same
KR101030031B1 (ko) 유기전계발광표시장치 및 그의 제조방법
JP4168292B2 (ja) 表示装置及び表示用薄膜半導体装置
US9236254B2 (en) Substrate having thin film and method of thin film formation
KR20090065644A (ko) 박막 트랜지스터, 이의 제조방법, 이를 갖는 박막트랜지스터 기판 및 이를 갖는 표시장치
US20150108468A1 (en) Thin film transistor and method of manufacturing the same
WO2020075268A1 (ja) 薄膜トランジスタおよびその製造方法
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
WO2019171590A1 (ja) 薄膜トランジスタおよびその製造方法
KR101495348B1 (ko) 투명 박막트랜지스터의 제조방법
US20110108847A1 (en) Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same
KR101227400B1 (ko) 교번자기장결정화를 이용한 액정표시소자 제조방법
JP5253990B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160512

R150 Certificate of patent or registration of utility model

Ref document number: 5937332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250