JP2011102990A

JP2011102990A - Method for manufacturing liquid crystal display device

Info

Publication number: JP2011102990A
Application number: JP2010280075A
Authority: JP
Inventors: Kazue Hotta; 和重堀田; Takuya Watabe; 卓哉渡部; Seiji Doi; 誠児土井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-12-16
Filing date: 2010-12-16
Publication date: 2011-05-26

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a liquid crystal display device, capable of reducing manufacturing costs, the active matrix type liquid crystal display device being equipped with a thin-film transistor as a switching element. <P>SOLUTION: The method for manufacturing a liquid crystal display device includes the steps of: forming a metal thin-film on a transparent insulating substrate 1, and forming a gate bus 2 line by etching using a first mask; stacking a gate insulating film 3, an operation semiconductor layer 4, and a metal thin film for forming source/drain electrodes 6 and 7, and etching portions including even a part of the operation semiconductor layer 4 en bloc into source/drain electrode shapes by using a second mask; and separating the operation semiconductor layer 4 for each pixel area by etching using a third mask, and simultaneously opening the upper part of the external connection terminal 20 of the gate bus line 2. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、液晶表示装置（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）の製造方法に関し、特に、薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）をスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法に関する。 The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly to a method for manufacturing an active matrix liquid crystal display device including a thin film transistor (hereinafter referred to as TFT) as a switching element.

液晶表示装置は、軽量かつ薄型で低消費電力であること等の特徴を有し、携帯端末やビデオカメラのファインダ、ノートパソコンの表示装置等幅広い分野に応用されている。その中でもアクティブマトリクス型の液晶表示装置は、高品質かつ高精細な画像表示ができるためコンピュータ等における大型の表示装置として用いられている。今後、ますますアクティブマトリクス型の液晶表示装置の需要が高まるなかで、低コストかつ生産能力の高い液晶表示装置の製造方法の確立が求められている。 The liquid crystal display device has features such as light weight, thinness, and low power consumption, and is applied to a wide range of fields such as a mobile terminal, a finder of a video camera, and a display device of a notebook computer. Among them, an active matrix liquid crystal display device is used as a large display device in a computer or the like because it can display a high-quality and high-definition image. In the future, with the increasing demand for active matrix liquid crystal display devices, it is required to establish a method for manufacturing liquid crystal display devices with low cost and high production capacity.

このアクティブマトリクス型の液晶表示装置は、縦電界方式と横電界方式の駆動方式に大別される。縦電界方式の液晶表示装置は、ＴＦＴ及び画素電極が形成されたアレイ基板と共通電極が形成された対向基板との間に液晶を封入してあり、液晶層を挟む電極間に電圧が印加されると基板面にほぼ垂直な方向に電界が生じるようになっている。一方、横電界方式の液晶表示装置は、ＴＦＴおよび画素電極と共に共通電極もアレイ基板側に形成されており、電極間に電圧が印加されると、アレイ基板と対向基板との間に封止された液晶層には基板面にほぼ平行な方向に電界が生じるようになっている。 This active matrix type liquid crystal display device is roughly classified into a vertical electric field method and a horizontal electric field method. In a vertical electric field type liquid crystal display device, liquid crystal is sealed between an array substrate on which TFTs and pixel electrodes are formed and a counter substrate on which a common electrode is formed, and a voltage is applied between the electrodes sandwiching the liquid crystal layer. As a result, an electric field is generated in a direction substantially perpendicular to the substrate surface. On the other hand, in a horizontal electric field type liquid crystal display device, a common electrode is formed on the array substrate side together with TFTs and pixel electrodes, and when a voltage is applied between the electrodes, the liquid crystal display device is sealed between the array substrate and the counter substrate. An electric field is generated in the liquid crystal layer in a direction substantially parallel to the substrate surface.

従来の縦電界方式のアクティブマトリクス型の液晶表示装置に用いられるＴＦＴについて図１１を用いて説明する。図１１はＴＦＴが形成された透明絶縁性基板の基板面に垂直な面で切断したＴＦＴの断面構造を示している。 A TFT used in a conventional vertical electric field type active matrix liquid crystal display device will be described with reference to FIG. FIG. 11 shows a cross-sectional structure of a TFT cut along a plane perpendicular to the substrate surface of the transparent insulating substrate on which the TFT is formed.

ＴＦＴは、透明絶縁基板（透明ガラス基板）１上に形成されたゲート電極（ゲートバスライン）２を有している。ゲート電極２及び透明絶縁基板１上には例えばＳｉＮｘ（窒化シリコン）からなるゲート絶縁膜３が形成されている。ゲート絶縁膜３上には例えばアモルファスシリコン（以下、ａ−Ｓｉと略記する）からなる動作半導体層４が形成されている。ゲート電極２上の動作半導体層４の両側には、対向するエッジ部を動作半導体層５上に乗り上げて不純物半導体層（オーミックコンタクト層）５及びソース電極６、ドレイン電極７が形成されている。ソース／ドレイン電極６、７上及びソース／ドレイン電極６、７の対向するエッジ部に露出した動作半導体層４上に保護膜（パッシベーション膜）８が形成されている。ソース電極６上の保護膜８にコンタクトホールが形成され、保護膜８上に形成された画素電極９がコンタクトホールを介してソース電極６に接続されている。 The TFT has a gate electrode (gate bus line) 2 formed on a transparent insulating substrate (transparent glass substrate) 1. A gate insulating film 3 made of, for example, SiNx (silicon nitride) is formed on the gate electrode 2 and the transparent insulating substrate 1. An operation semiconductor layer 4 made of, for example, amorphous silicon (hereinafter abbreviated as a-Si) is formed on the gate insulating film 3. Impurity semiconductor layers (ohmic contact layers) 5, source electrodes 6, and drain electrodes 7 are formed on both sides of the operating semiconductor layer 4 on the gate electrode 2, with opposing edge portions running on the operating semiconductor layer 5. A protective film (passivation film) 8 is formed on the source / drain electrodes 6 and 7 and on the operating semiconductor layer 4 exposed at the opposing edge portions of the source / drain electrodes 6 and 7. A contact hole is formed in the protective film 8 on the source electrode 6, and the pixel electrode 9 formed on the protective film 8 is connected to the source electrode 6 through the contact hole.

図１１に示したＴＦＴは動作半導体層４となるａ−Ｓｉ膜上部の一部をエッチングすることから、チャネルエッチ型ＴＦＴと呼ばれる。次に、この従来のチャネルエッチ型ＴＦＴを有する液晶表示装置の製造方法について図１２及び図１３を用いて説明する。図１２及び図１３において、（Ａ）列はＴＦＴの形成領域を示し、（Ｂ）列はゲートバスラインの外部接続端子の形成領域を示している。 The TFT shown in FIG. 11 is called a channel etch type TFT because it etches a part of the upper part of the a-Si film that becomes the operation semiconductor layer 4. Next, a manufacturing method of a liquid crystal display device having this conventional channel etch type TFT will be described with reference to FIGS. 12 and 13, (A) column indicates a TFT formation region, and (B) column indicates a gate bus line external connection terminal formation region.

まず、図１２（ａ）に示すように、透明絶縁基板１上に金属薄膜５０を成膜する。次にレジストを全面に塗布してパターニングし、パターニングされたレジスト層をエッチングマスクにして金属薄膜５０をエッチングしてゲートバスラインを形成する。この従来例ではゲートバスラインの一部をＴＦＴのゲート電極２として利用している。また、ゲートバスライン端部には外部接続端子２０が形成される（図１２（ｂ））。 First, as shown in FIG. 12A, a metal thin film 50 is formed on the transparent insulating substrate 1. Next, a resist is applied on the entire surface and patterned, and the metal thin film 50 is etched using the patterned resist layer as an etching mask to form gate bus lines. In this conventional example, a part of the gate bus line is used as the gate electrode 2 of the TFT. An external connection terminal 20 is formed at the end of the gate bus line (FIG. 12B).

レジスト層を除去した後、図１２（ｃ）に示すようにゲート絶縁膜３を基板全面に形成する。次に、ゲート絶縁膜３上に動作半導体層となるａ−Ｓｉ膜５２及びオーミックコンタクト層となるｎ⁺ａ−Ｓｉ層５４をこの順に成膜する。次に全面にレジストを塗布してからパターニングし、パターニングされたレジスト層をマスクとしてｎ⁺ａ−Ｓｉ層５４及びａ−Ｓｉ膜５２をエッチングして各画素領域間のＴＦＴの素子分離を行うと共に動作半導体層４を形成する（図１２（ｄ））。 After removing the resist layer, a gate insulating film 3 is formed on the entire surface of the substrate as shown in FIG. Next, an a-Si film 52 serving as an operating semiconductor layer and an n ⁺ a-Si layer 54 serving as an ohmic contact layer are formed on the gate insulating film 3 in this order. Next, a resist is applied to the entire surface, followed by patterning. Using the patterned resist layer as a mask, the n ⁺ a-Si layer 54 and the a-Si film 52 are etched to separate the TFT elements between the pixel regions. An active semiconductor layer 4 is formed (FIG. 12D).

次にレジスト層を除去してから金属薄膜５６を全面に成膜する（図１２（ｅ））。次に、レジストを全面に塗布してソース／ドレイン電極形状にパターニングする。パターニングされたレジスト層をマスクに金属薄膜５６及びｎ⁺ａ−Ｓｉ層５４をエッチングして、さらに動作半導体層４の上部一部をエッチングする（図１２（ｆ））。次にレジスト層を除去した後、全面に保護膜８を成膜する（図１３（ａ））。 Next, after removing the resist layer, a metal thin film 56 is formed on the entire surface (FIG. 12E). Next, a resist is applied on the entire surface and patterned into a source / drain electrode shape. Using the patterned resist layer as a mask, the metal thin film 56 and the n ⁺ a-Si layer 54 are etched, and further, a part of the upper portion of the operating semiconductor layer 4 is etched (FIG. 12F). Next, after removing the resist layer, a protective film 8 is formed on the entire surface (FIG. 13A).

次に、レジストを全面に塗布してからパターニングし、パターニングされたレジスト層をマスクとして保護膜８をエッチングし、ソース電極６上の保護膜８を除去してコンタクトホールを形成する。それと同時に、ゲートバスラインの外部接続端子２０上の保護膜８及びゲート絶縁膜３をエッチングして開口部を形成する（図１３（ｂ））。次にレジスト層を除去してから、透明電極材料からなる画素電極形成層５８を全面に成膜する（図１３（ｃ））。次いで、レジストを全面に塗布してからパターニングし、パターニングされたレジスト層をマスクに画素電極形成層５８をエッチングして、ソース電極６とコンタクトホールを介して接続する画素電極９を形成する。それと同時にゲートバスラインの外部接続端子２０上部開口を介して外部接続端子２０と接続する透明電極材料からなるパッド１０が形成される（図１３（ｄ））。 Next, a resist is applied on the entire surface and then patterned, and the protective film 8 is etched using the patterned resist layer as a mask, and the protective film 8 on the source electrode 6 is removed to form a contact hole. At the same time, the protective film 8 and the gate insulating film 3 on the external connection terminal 20 of the gate bus line are etched to form an opening (FIG. 13B). Next, after removing the resist layer, a pixel electrode formation layer 58 made of a transparent electrode material is formed on the entire surface (FIG. 13C). Next, a resist is applied to the entire surface and then patterned, and the pixel electrode formation layer 58 is etched using the patterned resist layer as a mask to form the pixel electrode 9 connected to the source electrode 6 through the contact hole. At the same time, the pad 10 made of a transparent electrode material connected to the external connection terminal 20 through the upper opening of the external connection terminal 20 of the gate bus line is formed (FIG. 13D).

ところで上記従来の縦電界方式の液晶表示装置の製造方法では、図１２（ｂ）、図１２（ｄ）、図１２（ｆ）、図１３（ｂ）、図１３（ｄ）に示す５つの工程毎にレジスト露光用のマスクが必要となる。そして、所定の膜の成膜工程、塗布したレジストをパターニングするフォトリソグラフィ工程及びエッチング工程がこの５つの工程毎にそれぞれ必要になっている。 By the way, in the conventional method for manufacturing a vertical electric field type liquid crystal display device, five steps shown in FIG. 12B, FIG. 12D, FIG. 12F, FIG. 13B, and FIG. A mask for resist exposure is required every time. A film forming process for a predetermined film, a photolithography process for patterning the applied resist, and an etching process are required for each of these five processes.

一方、横電界方式の液晶表示装置の製造方法は、縦電界方式の液晶表示装置の製造方法と殆ど変わるところはないが、横電界方式の場合、１枚のレジスト露光用マスクを用いたパターニングで、データバスライン、ドレイン電極及びソース電極と共に、ソース電極と直結した画素電極を形成できる点が異なっている。従って、縦電界方式の液晶表示装置におけるアレイ基板の製造工程では５枚のレジスト露光用マスクを必要とするのに対して、横電界方式の液晶表示装置におけるアレイ基板の製造工程では、４枚のレジスト露光用マスクで済むようになる。 On the other hand, the manufacturing method of the horizontal electric field type liquid crystal display device is almost the same as the manufacturing method of the vertical electric field type liquid crystal display device, but in the case of the horizontal electric field method, patterning using a single resist exposure mask is possible. The pixel electrode directly connected to the source electrode can be formed together with the data bus line, the drain electrode and the source electrode. Accordingly, in the manufacturing process of the array substrate in the vertical electric field type liquid crystal display device, five resist exposure masks are required, whereas in the manufacturing process of the array substrate in the horizontal electric field type liquid crystal display device, four sheets are required. A resist exposure mask is sufficient.

しかしながら、いずれの電界印加方式を用いるにしても、アクティブマトリクス型の液晶表示装置の普及に伴い、低価格で安定した液晶表示装置を市場に供給するには、製造コストのさらなる削減が重要な課題となってきている。製造コストを低減させるには、第１に液晶表示装置の製造歩留りを改善することが強く求められる。第２には液晶表示装置の製造におけるスループットを向上させることも必要である。そのためには、製造工程の簡素化を図ると共に、従来に増して高度な成膜工程やフォトリソグラフィ工程が要求されるが、高性能の製造設備を導入することにより却ってコスト増になりかねないという問題を有している。さらに現状の製造方法では、近年の液晶表示装置の高精細化、大画面化の要求の前では、製造歩留まりやスループットを飛躍的に向上させるには限度がある。また、半導体装置の製造と比較して液晶表示装置の製造においては、フォトリソグラフィ工程で使用するマスクの作製費用が高くつくため、製造コスト上の課題となっているが、液晶表示装置の高精細化、大画面化の要求の前では、目をつぶらざるを得ないという問題を有している。 However, no matter which electric field application method is used, further reduction in manufacturing costs is an important issue in order to supply low-price and stable liquid crystal display devices to the market with the spread of active matrix liquid crystal display devices. It has become. In order to reduce the manufacturing cost, first, it is strongly required to improve the manufacturing yield of the liquid crystal display device. Secondly, it is necessary to improve the throughput in manufacturing the liquid crystal display device. For this purpose, the manufacturing process is simplified and more advanced film forming processes and photolithography processes are required than before, but the introduction of high-performance manufacturing equipment may increase the cost. Have a problem. Furthermore, in the current manufacturing method, there is a limit to dramatically improve the manufacturing yield and throughput before the recent demand for higher definition and larger screen of the liquid crystal display device. Further, in the manufacture of a liquid crystal display device as compared with the manufacture of a semiconductor device, the manufacturing cost of a mask used in a photolithography process is high, which is a problem in manufacturing cost. Before the demand for a large screen and a large screen, there is a problem that the eyes must be caught.

本発明の目的は、製造コストを低減させることができる液晶表示装置の製造方法を提供することにある。
また本発明の目的は、フォトリソグラフィ工程で使用するマスクの数を低減させることができる液晶表示装置の製造方法を提供することにある。
さらに本発明の目的は、製造工程を簡素化し且つスループットを向上させることができる液晶表示装置の製造方法を提供することにある。 The objective of this invention is providing the manufacturing method of the liquid crystal display device which can reduce manufacturing cost.
It is another object of the present invention to provide a method for manufacturing a liquid crystal display device that can reduce the number of masks used in a photolithography process.
A further object of the present invention is to provide a method of manufacturing a liquid crystal display device that can simplify the manufacturing process and improve the throughput.

上記目的は、複数の画素領域のそれぞれに薄膜トランジスタが形成された液晶表示装置の製造方法において、前記薄膜トランジスタの動作半導体層を前記画素領域毎に分離するのと同時に、前記薄膜トランジスタに接続するバスラインの外部接続端子の上部を開口することを特徴とする液晶表示装置の製造方法によって達成される。 An object of the present invention is to provide a method of manufacturing a liquid crystal display device in which thin film transistors are formed in each of a plurality of pixel regions, and at the same time separating an operating semiconductor layer of the thin film transistors for each pixel region, This is achieved by a method for manufacturing a liquid crystal display device, wherein an upper portion of the external connection terminal is opened.

上記本発明の液晶表示装置の製造方法において、透明絶縁基板上に金属薄膜を成膜し、第１のマスクを用いてエッチングによりゲートバスラインを形成する工程と、ゲート絶縁膜と、前記動作半導体層と、ソース／ドレイン電極形成用金属薄膜とを積層し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程とを有することを特徴とする。 In the method of manufacturing a liquid crystal display device of the present invention, a step of forming a metal thin film on a transparent insulating substrate and forming a gate bus line by etching using a first mask, a gate insulating film, and the operating semiconductor A layer and a source / drain electrode forming metal thin film, a step of collectively etching the source / drain electrode shape to a part of the operating semiconductor layer using a second mask, and a third mask A step of opening the upper portion of the external connection terminal of the bus line simultaneously with the separation of the operating semiconductor layer into the pixel regions by etching.

または、上記本発明の液晶表示装置の製造方法において、透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、前記動作半導体層とを成膜し、第１のマスクを用いてゲートバスライン形状に一括エッチングする工程と、少なくともゲートバスラインの側壁に絶縁膜を形成する工程と、ソース／ドレイン電極形成用金属薄膜を成膜し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程とを有することを特徴とする。 Alternatively, in the method for manufacturing a liquid crystal display device of the present invention, a metal thin film, a gate insulating film, and the operating semiconductor layer are formed on a transparent insulating substrate, and a gate bus line shape is formed using a first mask. A step of performing a batch etching, a step of forming an insulating film on at least a sidewall of the gate bus line, a metal thin film for forming a source / drain electrode, and forming the operation semiconductor into a source / drain electrode shape using a second mask Etching to a part of the layer and etching using a third mask, the operating semiconductor layer is separated for each pixel region, and at the same time, the upper portion of the external connection terminal of the bus line is opened. And a process.

以上の通り、本発明によれば、従来別々のレジストマスクを用いて行われていたＴＦＴの素子分離（すなわち、動作半導体層のエッチング）とバスラインの外部接続端子上部の開口の形成を、同一のレジストマスクを用いて一括エッチングで行うことができるようにしたので、液晶表示装置の製造コストを低減させることができるようになる。 As described above, according to the present invention, the element isolation of TFT (that is, etching of the operating semiconductor layer) and the formation of the opening above the external connection terminal of the bus line, which are conventionally performed using different resist masks, are the same. Thus, the manufacturing cost of the liquid crystal display device can be reduced.

また本発明によれば、液晶表示装置の製造工程において、フォトリソグラフィ工程で使用するマスクの数を低減させることができる。さらに本発明によれば、製造工程を簡素化し且つスループットを向上させることができる。 According to the present invention, the number of masks used in the photolithography process can be reduced in the manufacturing process of the liquid crystal display device. Furthermore, according to the present invention, the manufacturing process can be simplified and the throughput can be improved.

本発明の第１の実施の形態による液晶表示装置の製造方法により製造された横電界方式の液晶表示装置の概略の構成を示す図である。It is a figure which shows the schematic structure of the liquid crystal display device of a horizontal electric field system manufactured with the manufacturing method of the liquid crystal display device by the 1st Embodiment of this invention. 本発明の第１の実施の形態による液晶表示装置の製造工程を示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing process of the liquid crystal display device by the 1st Embodiment of this invention. 本発明の第１の実施の形態による液晶表示装置の製造工程を示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing process of the liquid crystal display device by the 1st Embodiment of this invention. 本発明の第１の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。It is a figure which shows a part of substrate plane which looked at the array substrate from the liquid-crystal layer side in order to demonstrate the manufacturing process of the liquid crystal display device by the 1st Embodiment of this invention. 本発明の第１の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。It is a figure which shows a part of substrate plane which looked at the array substrate from the liquid-crystal layer side in order to demonstrate the manufacturing process of the liquid crystal display device by the 1st Embodiment of this invention. 本発明の第２の実施の形態による液晶表示装置の製造工程を示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing process of the liquid crystal display device by the 2nd Embodiment of this invention. 本発明の第２の実施の形態による液晶表示装置の製造工程を示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing process of the liquid crystal display device by the 2nd Embodiment of this invention. 本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。It is a figure which shows a part of substrate plane which looked at the array substrate from the liquid-crystal layer side in order to demonstrate the manufacturing process of the liquid crystal display device by the 2nd Embodiment of this invention. 本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。It is a figure which shows a part of substrate plane which looked at the array substrate from the liquid-crystal layer side in order to demonstrate the manufacturing process of the liquid crystal display device by the 2nd Embodiment of this invention. 本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。It is a figure which shows a part of substrate plane which looked at the array substrate from the liquid-crystal layer side in order to demonstrate the manufacturing process of the liquid crystal display device by the 2nd Embodiment of this invention. 従来の液晶表示装置のＴＦＴの概略の構成を示す部分断面図である。It is a fragmentary sectional view which shows the schematic structure of TFT of the conventional liquid crystal display device. 従来の液晶表示装置の製造工程を示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing process of the conventional liquid crystal display device. 従来の液晶表示装置の製造工程を示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing process of the conventional liquid crystal display device.

本発明の第１の実施の形態による液晶表示装置の製造方法を図１乃至図５を用いて説明する。本実施の形態では横電界方式の液晶表示装置の製造方法について説明する。初めに本実施の形態による液晶表示装置の製造方法により製造された横電界方式の液晶表示装置の概略の構成を図１を用いて説明する。図１は横電界方式の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。図１では、画素領域の図示と共に、ゲートバスラインの外部接続端子領域を途中の図示を省略して示している。図１に示すように、アレイ基板上には図中上下方向に延びる複数のデータバスライン１２（図１では１本のみ図示している）が形成されている。またアレイ基板上には、データバスライン１２に直交して図中左右方向に延びる複数のゲートバスライン２（図１では１本のみ図示している）が形成されている。これらデータバスライン１２とゲートバスライン２とで画定される領域が画素領域である。 A method of manufacturing the liquid crystal display device according to the first embodiment of the present invention will be described with reference to FIGS. In this embodiment mode, a method for manufacturing a horizontal electric field liquid crystal display device will be described. First, a schematic configuration of a horizontal electric field type liquid crystal display device manufactured by the method of manufacturing a liquid crystal display device according to the present embodiment will be described with reference to FIG. FIG. 1 is a plan view of an array substrate of a horizontal electric field type liquid crystal display device as viewed from the liquid crystal layer side. In FIG. 1, along with the illustration of the pixel region, the external connection terminal region of the gate bus line is omitted in the middle of the illustration. As shown in FIG. 1, a plurality of data bus lines 12 (only one is shown in FIG. 1) extending in the vertical direction in the drawing are formed on the array substrate. A plurality of gate bus lines 2 (only one is shown in FIG. 1) are formed on the array substrate and extend in the left-right direction in the figure perpendicular to the data bus lines 12. A region defined by the data bus line 12 and the gate bus line 2 is a pixel region.

そして、チャネルエッチ型のＴＦＴが各データバスライン１２とゲートバスライン２との交差位置近傍に形成されている。ＴＦＴのドレイン電極７は、データバスライン１２から引き出されて、その端部がゲートバスライン２上の動作半導体層４（図１では図示せず）上の一端辺側に位置するように形成されている。ソース電極６は、ドレイン電極７に対向するように動作半導体層４上の他端辺側に形成されている。このような構成において動作半導体層４直下のゲートバスライン２領域が当該ＴＦＴのゲート電極２として機能するようになっている。図示は省略しているが、ゲートバスライン２上にはゲート絶縁膜３が形成され、ゲート絶縁膜３上にはチャネルを構成する動作半導体層４が形成されている。 A channel etch type TFT is formed in the vicinity of the intersection of each data bus line 12 and the gate bus line 2. The drain electrode 7 of the TFT is formed so as to be drawn from the data bus line 12 and to have its end located on one end side on the operating semiconductor layer 4 (not shown in FIG. 1) on the gate bus line 2. ing. The source electrode 6 is formed on the other end side on the operating semiconductor layer 4 so as to face the drain electrode 7. In such a configuration, the region of the gate bus line 2 immediately below the operating semiconductor layer 4 functions as the gate electrode 2 of the TFT. Although not shown, a gate insulating film 3 is formed on the gate bus line 2, and an operating semiconductor layer 4 constituting a channel is formed on the gate insulating film 3.

動作半導体層４はゲートバスライン２上方でゲートバスライン２に沿って形成されており、隣接する他の画素領域のＴＦＴの動作半導体層と電気的に分離されている。図１に示すＴＦＴ構造は、ゲート電極がゲートバスライン２から引き出されて形成されておらず、直線形状に形成されたゲートバスライン２の一部をゲート電極として用いる構成になっている。また、ソース電極６は画素領域内に直接引き回されて、図中上方から下方に延びる櫛歯状に形成された画素電極１４を構成している。基板上の画素領域内には共通電極１６が形成されている。この共通電極１６は、櫛歯状の画素電極１４に噛み合うように対向して図中下方から上方に延びる櫛歯状に成形されている。 The operating semiconductor layer 4 is formed above the gate bus line 2 along the gate bus line 2 and is electrically isolated from the operating semiconductor layers of the TFTs in other adjacent pixel regions. In the TFT structure shown in FIG. 1, the gate electrode is not formed by being drawn out from the gate bus line 2, and a part of the gate bus line 2 formed in a linear shape is used as the gate electrode. Further, the source electrode 6 is directly routed into the pixel region to constitute a pixel electrode 14 formed in a comb-like shape extending downward from the upper side in the drawing. A common electrode 16 is formed in the pixel region on the substrate. The common electrode 16 is formed in a comb-like shape extending from the lower side to the upper side in the figure so as to be engaged with the comb-like pixel electrode 14.

また、データバスライン１２の一端部には外部の素子と電気的な接続を行うための外部接続端子（図示せず）が設けられている。同様に、ゲートバスライン２の一端部には外部の素子と電気的な接続を行う外部接続端子２０が設けられている。 Further, one end of the data bus line 12 is provided with an external connection terminal (not shown) for electrical connection with an external element. Similarly, one end of the gate bus line 2 is provided with an external connection terminal 20 for electrical connection with an external element.

次に、図１に示した液晶表示装置の製造方法について図２乃至図５を用いて説明する。なお、図２乃至図５において、図１に示した構成要素と同一の構成要素については同一の符号を付している。ここで、図２及び図３は、本実施の形態による液晶表示装置の製造工程を示す部分断面を示している。図２及び図３における（Ａ）列は図１のＡ−Ａ‘線で切断したＴＦＴの断面を示し、（Ｂ）列は図１のＢ−Ｂ’線で切断したゲートバスライン２の外部接続端子２０の断面を示している。また、図４及び図５は、所定の製造工程時の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。 Next, a method for manufacturing the liquid crystal display device shown in FIG. 1 will be described with reference to FIGS. 2 to 5, the same components as those shown in FIG. 1 are denoted by the same reference numerals. Here, FIG. 2 and FIG. 3 show partial cross sections showing the manufacturing process of the liquid crystal display device according to the present embodiment. 2 and FIG. 3A shows a cross section of the TFT cut along the line AA 'in FIG. 1, and FIG. 2B shows the outside of the gate bus line 2 cut along the line BB' in FIG. The cross section of the connection terminal 20 is shown. 4 and 5 show the substrate plane when the array substrate of the liquid crystal display device in a predetermined manufacturing process is viewed from the liquid crystal layer side.

さて、図２に示すように、アレイ基板としての例えば厚さ０．７ｍｍの透明絶縁基板（透明ガラス基板）１上に、例えばＣｒ（クロム）をスパッタリング法により全面に成膜して厚さ約１５０ｎｍの金属薄膜５０を形成する（図２（ａ））。 Now, as shown in FIG. 2, on the transparent insulating substrate (transparent glass substrate) 1 having a thickness of 0.7 mm as the array substrate, for example, Cr (chromium) is formed on the entire surface by sputtering to have a thickness of about A 150 nm thick metal thin film 50 is formed (FIG. 2A).

次に全面にレジストを塗布してから第１のレジスト露光用マスクを用いてレジストをゲートバスライン形状及び共通電極形状にパターニングする。パターニングされたレジスト層（図示せず）を第１のエッチングマスクとして、例えば硝酸系エッチャントを用いて金属薄膜５０をエッチングすることにより、図２（ｂ）及び図４に示すように、ゲートバスライン２の外部接続端子２０がゲートバスライン２及び共通電極１６と共に形成される。 Next, a resist is applied to the entire surface, and then the resist is patterned into a gate bus line shape and a common electrode shape using a first resist exposure mask. By using the patterned resist layer (not shown) as a first etching mask, the metal thin film 50 is etched using, for example, a nitric acid-based etchant, as shown in FIGS. Two external connection terminals 20 are formed together with the gate bus line 2 and the common electrode 16.

次にレジスト層を除去した後、図２（ｃ）に示すように、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜してゲート絶縁膜３を形成する。次に、動作半導体層４を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層５２をプラズマＣＶＤ法により約２００ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層となる低抵抗半導体層５を形成するために、例えばリン（Ｐ）を添加したｎ⁺ａ−Ｓｉ層５４をプラズマＣＶＤ法により約３０ｎｍの厚さで基板全面に形成する。次いで、ドレイン電極７、ソース電極６及び画素電極１４、及びデータバスライン１２を形成するための金属薄膜５６をスパッタリング法により形成する。金属薄膜５６としては、例えば厚さ２０ｎｍのチタン（Ｔｉ）と厚さ７５ｎｍのアルミニウム（Ａｌ）、及び厚さ８０ｎｍのＴｉをこの順に積層したＴｉ／Ａｌ／Ｔｉの複合膜を用いることができる。あるいは、金属薄膜５６として厚さ約１１０〜１７０ｎｍのＣｒを用いてもよい。またあるいは、モリブデン（Ｍｏ）、タンタル（Ｔａ）、Ｔｉ、Ａｌ等の単一材料を用いてもよく、またそれらの複合膜を用いることができる。 Next, after removing the resist layer, as shown in FIG. 2C, for example, a silicon nitride film (SiN) is formed on the entire surface of the substrate with a thickness of about 400 nm by plasma CVD to form a gate insulating film 3. To do. Next, for example, an amorphous silicon (a-Si) layer 52 for forming the active semiconductor layer 4 is formed on the entire surface of the substrate with a thickness of about 200 nm by plasma CVD. Furthermore, in order to form the low-resistance semiconductor layer 5 to be an ohmic contact layer, an n ⁺ a-Si layer 54 to which, for example, phosphorus (P) is added is formed on the entire surface of the substrate with a thickness of about 30 nm by plasma CVD. Next, a metal thin film 56 for forming the drain electrode 7, the source electrode 6 and the pixel electrode 14, and the data bus line 12 is formed by a sputtering method. As the metal thin film 56, for example, a Ti / Al / Ti composite film in which titanium (Ti) with a thickness of 20 nm, aluminum (Al) with a thickness of 75 nm, and Ti with a thickness of 80 nm are laminated in this order can be used. Alternatively, Cr having a thickness of about 110 to 170 nm may be used as the metal thin film 56. Alternatively, a single material such as molybdenum (Mo), tantalum (Ta), Ti, or Al may be used, or a composite film thereof may be used.

次に、基板全面にフォトレジストを塗布し、第２のレジスト露光用マスクを用いてレジストを露光した後現像して、ソース／ドレイン電極形状及びデータバスライン形状にパターニングされたレジスト層を形成する。パターニングされたレジスト層（図示せず）を第２のエッチングマスクとして、金属薄膜５６、ｎ⁺ａ−Ｓｉ層５４、アモルファスシリコン層５２に対してエッチング処理を施して、図３（ａ）及び図１に示すように、データバスライン１２、ドレイン電極７、ソース電極６を形成する。このエッチング処理において、アモルファスシリコン層５２の一部上層もエッチングされる。このエッチングでは例えば反応性イオンエッチング（ＲＩＥ）法が用いられ、エッチングガスとしては塩素系ガスが用いられる。 Next, a photoresist is applied to the entire surface of the substrate, and the resist is exposed using a second resist exposure mask and then developed to form a resist layer patterned into a source / drain electrode shape and a data bus line shape. . Using the patterned resist layer (not shown) as a second etching mask, the metal thin film 56, the n ⁺ a-Si layer 54, and the amorphous silicon layer 52 are subjected to an etching process, and FIG. As shown in FIG. 1, a data bus line 12, a drain electrode 7, and a source electrode 6 are formed. In this etching process, a part of the upper layer of the amorphous silicon layer 52 is also etched. In this etching, for example, a reactive ion etching (RIE) method is used, and a chlorine-based gas is used as an etching gas.

また、図３（ａ）から明らかなように、この段階において、動作半導体層４を形成するためのアモルファスシリコン層５２は、ゲートバスライン２上部の全面及び外部接続端子２０上部に残存している。 Further, as apparent from FIG. 3A, at this stage, the amorphous silicon layer 52 for forming the operating semiconductor layer 4 remains on the entire upper surface of the gate bus line 2 and on the external connection terminal 20. .

次に、レジスト層を除去した後、図３（ｂ）及び図５に示すように例えばシリコン窒化膜からなる保護膜８をプラズマＣＶＤ法により約３３０ｎｍの厚さに形成する。 Next, after removing the resist layer, as shown in FIGS. 3B and 5, a protective film 8 made of, for example, a silicon nitride film is formed to a thickness of about 330 nm by plasma CVD.

次いで、基板全面にフォトレジストを塗布してから第３のレジスト露光用マスクを用いてパターニングし、ＴＦＴ上面にのみ保護膜８が残るようなパターンのレジスト層を形成する。パターニングされたレジスト層を第３のエッチングマスクとして保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３をエッチングする。このエッチングにより、各画素領域のＴＦＴ及びデータバスライン１２下層のアモルファスシリコン層５２とゲート絶縁膜３を除き、それ以外の領域の保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３は除去される。従って、図３（ｃ）及び図１に示すように、各画素領域のＴＦＴの素子分離とゲートバスライン２の外部接続端子２０上部のパッド用窓の開口が同時に行われる。パッド用窓を介して外部からの信号伝送用端子を外部接続端子２０に接続することにより液晶表示装置内に所定の信号が伝送される。 Next, a photoresist is applied to the entire surface of the substrate and then patterned using a third resist exposure mask to form a resist layer having a pattern in which the protective film 8 remains only on the upper surface of the TFT. The protective film 8, the amorphous silicon layer 52, and the gate insulating film 3 are etched using the patterned resist layer as a third etching mask. By this etching, the protective film 8, the amorphous silicon layer 52, and the gate insulating film 3 in other regions are removed except for the TFT and the amorphous silicon layer 52 and the gate insulating film 3 below the data bus line 12 in each pixel region. The Therefore, as shown in FIGS. 3C and 1, the element isolation of the TFT in each pixel region and the opening of the pad window on the external connection terminal 20 of the gate bus line 2 are simultaneously performed. By connecting an external signal transmission terminal to the external connection terminal 20 through the pad window, a predetermined signal is transmitted into the liquid crystal display device.

このように本実施の形態では、図３（ｃ）に示すエッチング工程でゲートバスライン２の外部接続端子２０上部の開口と各画素領域毎のＴＦＴの素子分離とを同時に行うことができる。ところで、ゲート絶縁膜３をエッチングしている間、ドレイン電極７及びソース電極６表面がエッチングガスに曝されるため、ソース／ドレイン電極６、７の形成材料のＴｉとゲート絶縁膜３の形成材料のＳｉＮとのエッチング速度の選択比が重要となる。しかしながら、例えば反応性イオンエッチングでフッ素系ガスと酸素の混合ガスを用いるようにすれば、Ｔｉ膜とＳｉＮ膜との選択比は１０以上に十分大きくすることができるので問題ない。このとき、ソース／ドレイン電極６、７の複数の積層構造の最上層のＴｉは、外部接続端子２０上部を開口する際のエッチングストッパ層として機能している。 As described above, in this embodiment, the opening above the external connection terminal 20 of the gate bus line 2 and the element isolation of the TFT for each pixel region can be performed simultaneously in the etching process shown in FIG. By the way, since the surfaces of the drain electrode 7 and the source electrode 6 are exposed to the etching gas while the gate insulating film 3 is being etched, Ti as the material for forming the source / drain electrodes 6 and 7 and the material for forming the gate insulating film 3 are used. The selectivity of the etching rate with SiN is important. However, for example, if a mixed gas of fluorine-based gas and oxygen is used in reactive ion etching, there is no problem because the selectivity between the Ti film and the SiN film can be sufficiently increased to 10 or more. At this time, Ti in the uppermost layer of the plurality of stacked structures of the source / drain electrodes 6 and 7 functions as an etching stopper layer when opening the upper part of the external connection terminal 20.

なお、図示は省略したが、アレイ基板である透明絶縁基板１と所定のセルギャップで対向する透明絶縁基板との間に液晶を封入して液晶表示装置が完成する。バックライトユニットからの光が入射するアレイ基板の表示領域には基板背面側から順に偏光板、透明絶縁基板１、ゲート絶縁膜３、共通電極１６及び対向電極１４、保護膜８、配向膜等が形成されている。一方、対向基板側には、光射出側から順に偏光板、透明絶縁基板、カラーフィルタ、配向膜等が形成されている。 Although not shown, liquid crystal is sealed between the transparent insulating substrate 1 that is an array substrate and the transparent insulating substrate that faces the cell substrate with a predetermined cell gap to complete a liquid crystal display device. In the display area of the array substrate on which light from the backlight unit is incident, there are a polarizing plate, a transparent insulating substrate 1, a gate insulating film 3, a common electrode 16 and a counter electrode 14, a protective film 8, an alignment film, etc. in order from the back side of the substrate. Is formed. On the other hand, on the counter substrate side, a polarizing plate, a transparent insulating substrate, a color filter, an alignment film, and the like are formed in order from the light emission side.

このように本実施の形態による液晶表示装置の製造方法によれば、横電界方式の液晶表示装置の製造においてアレイ基板の製造に従来４枚必要であったレジスト露光用マスクを１枚少なくして３枚にすることができるようになる。製造工程の簡略化に関してまとめると、（１）透明絶縁基板上に金属薄膜を成膜後、レジスト層を第1のマスクとしてゲートバスライン形状にエッチングする工程、（２）ゲート絶縁膜、動作半導体層、金属薄膜を積層した後、レジスト層を第２のマスクとしてソース／ドレイン電極形状に動作半導体層の一部まで一括エッチングする工程、（３）保護膜を成膜後、レジスト層を第３のマスクとしてＴＦＴ素子分離とゲートバスラインの外部接続端子のパッド用窓の開口を一括エッチングで行う工程、の３工程のみでＴＦＴを形成することができる。 As described above, according to the manufacturing method of the liquid crystal display device according to the present embodiment, the number of resist exposure masks, which is conventionally required for manufacturing the array substrate in the manufacture of the horizontal electric field type liquid crystal display device, is reduced by one. It becomes possible to make three. Summarizing the simplification of the manufacturing process, (1) a step of etching a metal thin film on a transparent insulating substrate and then etching it into a gate bus line shape using a resist layer as a first mask, (2) a gate insulating film and an operating semiconductor A layer and a metal thin film are stacked, and the resist layer is used as a second mask to collectively etch a part of the operating semiconductor layer into the shape of the source / drain electrode. (3) After forming the protective film, the resist layer is formed into the third layer. As a mask, the TFT can be formed by only three processes, that is, a process of separating the TFT element and opening the pad window of the external connection terminal of the gate bus line by batch etching.

つまり、３回の成膜工程・フォト工程・エッチング工程だけでＴＦＴを形成できる。さらに、独立した工程を持たずに、ＴＦＴの形成と同時にゲートバスラインの外部接続端子上部を開口することができる。従って、レジスト露光用マスク作製に要する費用を軽減することができ、またフォトリソグラフィ工程を１つ減らすことができるようになるので、素子素子製造のコストを低減させることができるようになると共に、素子製造のスループットを向上させることもできるようになる。 That is, a TFT can be formed by only three film forming steps, a photo step, and an etching step. Furthermore, the upper part of the external connection terminal of the gate bus line can be opened simultaneously with the formation of the TFT without having an independent process. Accordingly, it is possible to reduce the cost required for producing a resist exposure mask and to reduce the number of photolithography processes by one, so that it is possible to reduce the cost of device element manufacturing, and Manufacturing throughput can be improved.

次に、本発明の第２の実施の形態による液晶表示装置の製造方法を図６乃至図１０を用いて説明する。本実施の形態においても横電界方式の液晶表示装置の製造方法について説明する。なお、第１の実施の形態に示した構成要素と同一の機能作用を有する構成要素には同一の符号を付して詳細な説明は省略するものとする。図６及び図７は、本実施の形態による液晶表示装置の製造工程を示す部分断面を示している。図６及び図７における（Ａ）列は図８乃至図１０のＡ−Ａ‘線で切断したＴＦＴの断面を示し、（Ｂ）列は図８乃至図１０のＢ−Ｂ’線で切断したゲートバスライン２の外部接続端子２０の断面を示している。また、図８乃至図１０は、所定の製造工程時の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。 Next, a method for manufacturing a liquid crystal display device according to the second embodiment of the present invention will be described with reference to FIGS. In this embodiment mode, a method for manufacturing a horizontal electric field liquid crystal display device will be described. In addition, the same code | symbol shall be attached | subjected to the component which has the same function effect | action as the component shown in 1st Embodiment, and detailed description shall be abbreviate | omitted. 6 and 7 show partial cross sections showing the manufacturing process of the liquid crystal display device according to the present embodiment. 6 and 7, row (A) shows a cross section of the TFT cut along line AA ′ in FIGS. 8 to 10, and row (B) is cut along line BB ′ in FIGS. 8 to 10. The cross section of the external connection terminal 20 of the gate bus line 2 is shown. FIG. 8 to FIG. 10 show the substrate plane when the array substrate of the liquid crystal display device in a predetermined manufacturing process is viewed from the liquid crystal layer side.

さて、図６（ａ）に示すように、アレイ基板としての例えば０．７ｍｍの厚さの透明絶縁基板（透明ガラス基板）１上に、スパッタリング法を用いて例えば厚さ約１００ｎｍのＡｌ膜と厚さ５０ｎｍのＴｉ膜をこの順に成膜した金属薄膜５０を形成する。次いで、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜してゲート絶縁膜３を形成する。次に、動作半導体層４を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層５２をプラズマＣＶＤ法により約２００ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層となる低抵抗半導体層５を形成するために、例えばリン（Ｐ）を添加したｎ⁺ａ−Ｓｉ層５４をプラズマＣＶＤ法により約３０ｎｍの厚さで基板全面に形成する。 As shown in FIG. 6A, an Al film having a thickness of, for example, about 100 nm is formed on a transparent insulating substrate (transparent glass substrate) 1 having a thickness of 0.7 mm as an array substrate by using a sputtering method. A metal thin film 50 is formed by forming a Ti film having a thickness of 50 nm in this order. Next, for example, a silicon nitride film (SiN) is formed on the entire surface of the substrate with a thickness of about 400 nm by plasma CVD to form the gate insulating film 3. Next, for example, an amorphous silicon (a-Si) layer 52 for forming the active semiconductor layer 4 is formed on the entire surface of the substrate with a thickness of about 200 nm by plasma CVD. Furthermore, in order to form the low-resistance semiconductor layer 5 to be an ohmic contact layer, an n ⁺ a-Si layer 54 to which, for example, phosphorus (P) is added is formed on the entire surface of the substrate with a thickness of about 30 nm by plasma CVD.

次に全面にレジストを塗布してから第１のレジスト露光用マスクを用いてレジストをゲートバスライン形状及び共通電極形状にパターニングする。パターニングされたレジスト層（図示せず）を第１のエッチングマスクとして例えば反応性イオンエッチングで塩素系ガスを用いて金属薄膜５０まで一括エッチングすることにより、図６（ｂ）及び図８に示すように、共通電極１６と共にゲートバスライン２及びゲートバスライン２の外部接続端子２０の領域が形成される。 Next, a resist is applied to the entire surface, and then the resist is patterned into a gate bus line shape and a common electrode shape using a first resist exposure mask. As shown in FIGS. 6B and 8, the patterned resist layer (not shown) is collectively etched up to the metal thin film 50 using a chlorine-based gas, for example, by reactive ion etching using a patterned resist layer (not shown). In addition, the gate bus line 2 and the region of the external connection terminal 20 of the gate bus line 2 are formed together with the common electrode 16.

次に、図６（ｃ）に示すように、レジスト層を除去した後、ゲートバスライン２の側壁絶縁膜９を形成する。この側壁絶縁膜９は、例えば、ポジ型レジストを基板全面に塗布した後、ハーフ露光を行い現像処理して基板表面（上面）近傍のレジストのみ除去することにより形成される。 Next, as shown in FIG. 6C, after removing the resist layer, a sidewall insulating film 9 of the gate bus line 2 is formed. The sidewall insulating film 9 is formed, for example, by applying a positive resist to the entire surface of the substrate, then performing half exposure and developing to remove only the resist near the substrate surface (upper surface).

次いで、図６（ｄ）に示すように、ドレイン電極７、ソース電極６及び画素電極１４、及びデータバスライン１２を形成するための金属薄膜５６をスパッタリング法により形成する。金属薄膜５６としては、例えば厚さ２０ｎｍのチタン（Ｔｉ）と厚さ７５ｎｍのアルミニウム（Ａｌ）、及び厚さ８０ｎｍのＴｉをこの順に積層したＴｉ／Ａｌ／Ｔｉの複合膜を用いることができる。あるいは、金属薄膜５６として厚さ約１１０〜１７０ｎｍのＣｒを用いてもよい。またあるいは、モリブデン（Ｍｏ）、タンタル（Ｔａ）、Ｔｉ、Ａｌ等の単一材料を用いてもよく、またそれらの複合膜を用いることができる。 Next, as shown in FIG. 6D, a metal thin film 56 for forming the drain electrode 7, the source electrode 6, the pixel electrode 14, and the data bus line 12 is formed by sputtering. As the metal thin film 56, for example, a Ti / Al / Ti composite film in which titanium (Ti) with a thickness of 20 nm, aluminum (Al) with a thickness of 75 nm, and Ti with a thickness of 80 nm are laminated in this order can be used. Alternatively, Cr having a thickness of about 110 to 170 nm may be used as the metal thin film 56. Alternatively, a single material such as molybdenum (Mo), tantalum (Ta), Ti, or Al may be used, or a composite film thereof may be used.

次に、基板全面にフォトレジストを塗布し、第２のレジスト露光用マスクを用いてレジストを露光した後現像して、ソース／ドレイン電極形状及びデータバスライン形状にパターニングされたレジスト層を形成する。パターニングされたレジスト層（図示せず）を第２のエッチングマスクとして、金属薄膜５６、ｎ⁺ａ−Ｓｉ層５４、アモルファスシリコン層５２、及び側壁絶縁膜２２に対してエッチング処理を施して、図７（ａ）及び図９に示すように、データバスライン１２、ドレイン電極７、ソース電極６及び共通電極１６の櫛歯状電極と噛み合うように対向する櫛歯状の画素電極１４を形成する。このエッチング処理において、アモルファスシリコン層５２の一部上層もエッチングされる。このエッチングでは例えば反応性イオンエッチング（ＲＩＥ）が用いられ、エッチングガスとしては塩素系ガスが用いられる。 Next, a photoresist is applied to the entire surface of the substrate, and the resist is exposed using a second resist exposure mask and then developed to form a resist layer patterned into a source / drain electrode shape and a data bus line shape. . Using the patterned resist layer (not shown) as a second etching mask, the metal thin film 56, the n ⁺ a-Si layer 54, the amorphous silicon layer 52, and the sidewall insulating film 22 are subjected to an etching process. As shown in FIG. 7A and FIG. 9, comb-like pixel electrodes 14 are formed so as to be opposed to the comb-like electrodes of the data bus line 12, the drain electrode 7, the source electrode 6, and the common electrode 16. In this etching process, a part of the upper layer of the amorphous silicon layer 52 is also etched. In this etching, for example, reactive ion etching (RIE) is used, and a chlorine-based gas is used as an etching gas.

また、図７（ａ）から明らかなように、ゲート絶縁膜３と、動作半導体層４を形成するためのアモルファスシリコン層５２とは、この段階においてゲートバスライン２上部及び外部接続端子２０上部に残存している。 Further, as apparent from FIG. 7A, the gate insulating film 3 and the amorphous silicon layer 52 for forming the operating semiconductor layer 4 are formed above the gate bus line 2 and the external connection terminal 20 at this stage. Remains.

次に、レジスト層を除去した後、図７（ｂ）に示すように例えばシリコン窒化膜からなる保護膜８をプラズマＣＶＤ法により約３３０ｎｍの厚さに形成する。
次いで、基板全面にフォトレジストを塗布してから第３のレジスト露光用マスクを用いてパターニングし、各画素領域のＴＦＴの素子分離とゲートバスライン２の外部接続端子２０上部に開口を形成するパターンを有するレジスト層を形成する。パターニングされたレジスト層を第３のエッチングマスクとして保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３をエッチングする。エッチング方法としては、例えばフッ素系ガスを用いた反応性イオンエッチングを用いる。 Next, after removing the resist layer, as shown in FIG. 7B, a protective film 8 made of, for example, a silicon nitride film is formed to a thickness of about 330 nm by plasma CVD.
Next, after applying a photoresist on the entire surface of the substrate, patterning is performed using a third resist exposure mask, and a pattern for forming an element isolation of TFTs in each pixel region and an upper portion of the external connection terminal 20 of the gate bus line 2 is formed. A resist layer is formed. The protective film 8, the amorphous silicon layer 52, and the gate insulating film 3 are etched using the patterned resist layer as a third etching mask. As an etching method, for example, reactive ion etching using a fluorine-based gas is used.

このエッチングにより図１０に示すように、ゲートバスライン２表面が露出する深さの２つの素子分離用溝２４、２６がＴＦＴを挟んでゲートバスライン２上に形成される。この素子分離用溝２４、２６により各画素間の動作半導体層４が電気的に切断されて各画素領域のＴＦＴが他の画素領域と電気的に分離される。また同時に、図７（ｃ）及び図１０に示すように、外部接続端子２０上の保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３が除去されてパッド用窓が開口される。パッド用窓を介して外部からの信号伝送用端子を外部接続端子２０に接続することにより液晶表示装置内に所定の信号が伝送される。 By this etching, as shown in FIG. 10, two element isolation grooves 24 and 26 having a depth exposing the surface of the gate bus line 2 are formed on the gate bus line 2 with the TFT interposed therebetween. The element isolation grooves 24 and 26 electrically cut the operation semiconductor layer 4 between the pixels, and the TFTs in each pixel region are electrically isolated from the other pixel regions. At the same time, as shown in FIGS. 7C and 10, the protective film 8, the amorphous silicon layer 52, and the gate insulating film 3 on the external connection terminal 20 are removed, and the pad window is opened. By connecting an external signal transmission terminal to the external connection terminal 20 through the pad window, a predetermined signal is transmitted into the liquid crystal display device.

このように本実施の形態では、図７（ｃ）に示すエッチング工程でゲートバスライン２の外部接続端子２０上部の開口と各画素領域毎のＴＦＴの素子分離とが同時に行われる。 As described above, in this embodiment, the opening above the external connection terminal 20 of the gate bus line 2 and the element isolation of the TFT for each pixel region are performed simultaneously in the etching process shown in FIG.

以上説明した本実施の形態による液晶表示装置の製造方法によれば、各画素領域毎のＴＦＴの素子分離工程と外部接続端子のパッド用窓の開口工程とを同時に行うようにして、これらの工程においてレジスト層のエッチングマスクは１枚用いるだけで済むようにしたので、製造工程を簡略化して生産性、製造歩留りの向上を図ることができる。製造工程の簡略化に関してまとめると、（１）透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、動作半導体層とを成膜し、第１のマスクを用いてゲートバスライン形状に一括エッチングする工程、（２）少なくともゲートバスラインの側壁に絶縁膜を形成する工程、（３）ソース／ドレイン電極形成用金属薄膜を成膜し、第２のマスクを用いてソース／ドレイン電極形状に動作半導体層の一部まで一括エッチングする工程、（４）第３のマスクを用いてエッチングにより、動作半導体層を画素領域毎に分離するのと同時にバスラインの外部接続端子の上部を開口する工程、の４工程のみでＴＦＴを形成することができる。 According to the manufacturing method of the liquid crystal display device according to the present embodiment described above, the TFT element isolation step for each pixel region and the opening step of the pad window of the external connection terminal are performed at the same time. Since only one etching mask for the resist layer is used, the manufacturing process can be simplified to improve the productivity and the manufacturing yield. Summarizing the simplification of the manufacturing process: (1) A metal thin film, a gate insulating film, and an operating semiconductor layer are formed on a transparent insulating substrate, and are collectively etched into a gate bus line shape using a first mask. (2) forming an insulating film on at least the side wall of the gate bus line; (3) forming a metal thin film for forming a source / drain electrode, and operating the semiconductor into a source / drain electrode shape using a second mask A step of performing batch etching to a part of the layer, and (4) a step of opening an upper portion of the external connection terminal of the bus line at the same time as separating the operation semiconductor layer for each pixel region by etching using the third mask. A TFT can be formed by only four steps.

このように本実施の形態による液晶表示装置の製造方法によれば、横電界方式の液晶表示装置の製造においてアレイ基板の製造に従来４枚必要であったマスクを１枚少なくして３枚にすることができるようになる。つまり、３回の成膜工程・フォト工程（但し、ハーフ露光を除く）・エッチング工程だけでＴＦＴを形成できる。さらに、ＴＦＴの動作半導体層４を他の画素領域のＴＦＴの動作半導体層４と電気的に分離するためのＴＦＴの素子分離工程と同時にゲートバスラインの外部接続端子上部を開口することができる。従って、独立した外部接続端子出し工程を必要としないのでマスク作製に要する費用を軽減することができる。またフォトリソグラフィ工程を１つ減らすことができるようになるので、素子素子製造のコストを低減させることができるようになると共に、素子製造のスループットを向上させることもできるようになる。 As described above, according to the method of manufacturing the liquid crystal display device according to the present embodiment, the number of masks conventionally required to manufacture the array substrate in the manufacture of the horizontal electric field type liquid crystal display device is reduced to one to three. Will be able to. That is, a TFT can be formed by only three film forming steps, a photo step (however, excluding half exposure) and an etching step. Further, the upper part of the external connection terminal of the gate bus line can be opened simultaneously with the TFT element isolation step for electrically isolating the TFT operating semiconductor layer 4 from the TFT operating semiconductor layer 4 in other pixel regions. Accordingly, since an independent external connection terminal extending step is not required, the cost required for mask production can be reduced. In addition, since the photolithography process can be reduced by one, it is possible to reduce the cost of manufacturing the device elements and improve the throughput of the device manufacturing.

本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、逆スタガ型のチャネルエッチ型のＴＦＴを有する液晶表示装置に本発明を適用したが、本発明はこれに限らず、動作半導体層上にチャネル保護膜が形成されたエッチングストッパ型ＴＦＴにももちろん適用可能である。 The present invention is not limited to the above embodiment, and various modifications can be made.
For example, in the above embodiment, the present invention is applied to a liquid crystal display device having an inverted staggered channel etch TFT. However, the present invention is not limited to this, and a channel protective film is formed on an operating semiconductor layer. Of course, the present invention can also be applied to an etching stopper type TFT.

また、上記実施の形態では、横電界方式の液晶表示装置に本発明を適用したが、本発明はこれに限らず、縦電界方式の液晶表示装置に適用することももちろん可能である。 In the above embodiment, the present invention is applied to a horizontal electric field type liquid crystal display device. However, the present invention is not limited to this, and can be applied to a vertical electric field type liquid crystal display device.

さらに、上記第２の実施の形態では、側壁絶縁膜２２をポジ型レジストとハーフ露光を用いて形成したが、本発明はこれに限られず、ネガ型レジストを用いて背面露光を行う方法や、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）膜を塗布してから全面エッチングを行う方法（この場合は、３回の成膜・フォト工程と、４回のエッチング工程となる）、あるいはプラズマＣＶＤ法により絶縁膜を成膜後全面エッチングを行う方法（この場合は、３回のフォト工程と４回の成膜・エッチング工程となる）等を用いることが可能である。 Furthermore, in the second embodiment, the sidewall insulating film 22 is formed by using a positive resist and half exposure, but the present invention is not limited to this, and a method of performing back exposure using a negative resist, An insulating film is formed by applying a SOG (Spin On Glass) film and then etching the entire surface (in this case, three film formation / photo processes and four etching processes) or plasma CVD. It is possible to use a method of etching the entire surface after film formation (in this case, three photo steps and four film formation / etch steps).

１透明絶縁基板
２ゲートバスライン（ゲート電極）
３ゲート絶縁膜
４動作半導体層
５低抵抗半導体層
６ソース電極
７ドレイン電極
８保護膜
９、１４画素電極
１０パッド
１２データバスライン
１６共通電極
２０外部接続端子
２２側壁絶縁膜
５０、５６金属薄膜
５２アモルファスシリコン層
５４ｎ⁺ａ−Ｓｉ層 1 Transparent insulating substrate 2 Gate bus line (gate electrode)
3 Gate insulating film 4 Operating semiconductor layer 5 Low resistance semiconductor layer 6 Source electrode 7 Drain electrode 8 Protective film 9, 14 Pixel electrode 10 Pad 12 Data bus line 16 Common electrode 20 External connection terminal 22 Side wall insulating film 50, 56 Metal thin film 52 Amorphous silicon layer 54 n ⁺ a-Si layer

Claims

In a method for manufacturing a liquid crystal display device in which a thin film transistor is formed in each of a plurality of pixel regions,
A method for manufacturing a liquid crystal display device, comprising: opening an upper portion of an external connection terminal of a bus line connected to the thin film transistor simultaneously with separating an operation semiconductor layer of the thin film transistor for each pixel region.

In the manufacturing method of the liquid crystal display device of Claim 1,
Forming a metal thin film on a transparent insulating substrate and forming a gate bus line by etching using a first mask;
Stacking a gate insulating film, the operating semiconductor layer, and a metal thin film for forming a source / drain electrode, and collectively etching to a part of the operating semiconductor layer in a source / drain electrode shape using a second mask; ,
And a step of opening the upper portion of the external connection terminal of the bus line simultaneously with separating the operating semiconductor layer into the pixel regions by etching using a third mask. Device manufacturing method.

In the manufacturing method of the liquid crystal display device of Claim 1,
Forming a metal thin film, a gate insulating film, and the operating semiconductor layer on a transparent insulating substrate, and collectively etching into a gate bus line shape using a first mask;
Forming an insulating film on at least the sidewall of the gate bus line;
Forming a metal thin film for forming a source / drain electrode, and collectively etching the source / drain electrode into a shape of the source / drain electrode using a second mask;
And a step of opening the upper portion of the external connection terminal of the bus line simultaneously with separating the operating semiconductor layer into the pixel regions by etching using a third mask. Device manufacturing method.