JP2010087229A - 半導体モジュール、半導体モジュールの製造方法および携帯機器 - Google Patents

半導体モジュール、半導体モジュールの製造方法および携帯機器 Download PDF

Info

Publication number
JP2010087229A
JP2010087229A JP2008254412A JP2008254412A JP2010087229A JP 2010087229 A JP2010087229 A JP 2010087229A JP 2008254412 A JP2008254412 A JP 2008254412A JP 2008254412 A JP2008254412 A JP 2008254412A JP 2010087229 A JP2010087229 A JP 2010087229A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
semiconductor module
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008254412A
Other languages
English (en)
Inventor
Yoshihisa Okayama
芳央 岡山
Mayumi Nakazato
真弓 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008254412A priority Critical patent/JP2010087229A/ja
Priority to CN200910221457A priority patent/CN101714531A/zh
Priority to US12/570,549 priority patent/US20100078813A1/en
Publication of JP2010087229A publication Critical patent/JP2010087229A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体素子に設けられた電極と突起電極との接続信頼性を向上させる。
【解決手段】半導体モジュール３０は、素子搭載用基板１０およびこれに搭載された半導体素子５０を備える。素子搭載用基板１０は、絶縁樹脂層１２と、絶縁樹脂層１２の一方の主表面Ｓ１に設けられた配線層１４と、配線層１４と電気的に接続され、配線層１４から絶縁樹脂層１２側に突出している突起電極１６とを備える。半導体素子５０は、半導体基板５１と突起電極１６のそれぞれに対向する素子電極５２とを有する。素子電極５２の上に設けられた金属層５５の表面が凹凸形状を有するので、絶縁樹脂層１２との接着性が向上する。
【選択図】図１

Description

本発明は、半導体素子が搭載された半導体モジュール、半導体モジュールの製造方法および携帯機器に関する。
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体子のさらなる小型化が求められている。半導体素子の小型化に伴い、配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。半導体素子の表面実装方法として、半導体素子の電極にはんだボールを形成し、はんだボールと配線基板の電極パッドとをはんだ付けするフリップチップ実装方法が知られている。フリップチップ実装方法では、はんだボール自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、電極の狭ピッチ化に限界があった。このような限界を克服するための構造として、基材をハーフエッチすることによって形成した突起構造を電極またはビアとし、基材にエポキシ樹脂などの絶縁樹脂を介して半導体素子を装着し、突起構造に半導体素子の電極を接続する構造が知られている（特許文献１および特許文献２参照）。
一方、特許文献３には、絶縁層に形成された開口部に露出している電極が設けられた半導体素子が開示されている。この半導体素子では、電極の周囲に絶縁層の側壁が位置している。
特開平９−２８９２６４号公報 特開２０００−６８６４１号公報 特開２００１−７２５２号公報 特開２０００−１５６３７８号公報
特許文献４には金属からなる配線層と絶縁性樹脂との密着性不良を解決するために、配線層として導電性樹脂層内に金属粉を混合した導電性樹脂層を用いる技術が開示されているが、半導体基板に形成された素子電極と絶縁性樹脂層との密着性は低いという課題があった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体素子に設けられた電極と突起電極との接続信頼性を向上させる技術の提供にある。
本発明のある態様は、半導体モジュールである。当該半導体モジュールは、半導体基板に形成された半導体素子と、前記半導体素子を絶縁層を介して搭載した素子搭載用基板とを備え、前記半導体素子の素子電極は、複数の金属層からなり、それらの金属層のうち、最も前記半導体基板から遠い金属層の表面の凹凸の深さが、前記複数の金属層のうちの他の金属層の表面の凹凸の深さよりも深く、前記絶縁層が素子電極の凹凸形状と接していることを特徴とする。
また、前記素子搭載用基板は、絶縁層と、前記絶縁層の一方の主表面に設けられた配線層と、前記配線層と電気的に接続されるとともに、前記配線層から前記絶縁層とは反対側に突出した突起電極と、を備え、前記突起電極と前記半導体素子の素子電極とが電気的に接続されており、前記絶縁層が前記素子電極の凹凸形状と接していることを特徴とする請求項１に記載の半導体モジュール。
この態様によれば、素子電極の表面に形成された凹凸形状に絶縁層が入り込むので、絶縁層と素子電極との剥離を防止できるとともに、素子電極と突起電極との電気的接続も向上させることができる。
この態様の半導体素子において、素子電極がＮｉ／Ａｕ層を含んでもよい。
この態様の半導体モジュールにおいて、配線層および突起電極は一体的に形成されていてもよい。また、突起電極の頂部面にＮｉ／Ａｕ層が設けられていてもよい。
本発明のさらに他の態様は、携帯機器である。当該携帯機器は、上述したいずれかの半導体モジュールを搭載することを特徴とする。
本発明のさらに他の態様は、半導体モジュールの製造方法である。当該半導体モジュールの製造方法は、半導体基板に形成された素子電極は複数の金属層からなっており、それらの金属層のうち、最も前記半導体基板から遠い金属層の表面の凹凸深さが、前記複数の金属層のうちの他の金属層の表面の凹凸の深さよりも深い半導体素子を用意する工程と、複数の突起電極が突設された金属板を準備する工程と、前記突起電極が絶縁樹脂層側に向くようにして前記金属板を絶縁樹脂層の一方の主表面に配置するとともに前記突起電極を前記絶縁樹脂層に貫通させて前記絶縁樹脂層の他方の主表面から露出させる工程と、前記素子電極が設けられた前記半導体素子を前記絶縁樹脂層の他方の主表面に配置し、前記突起電極とこれに対応する素子電極とを電気的に接続させる工程と、前記金属板を選択的に除去して配線層を形成する工程と、を備えることを特徴とする。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、素子搭載用基板側に設けられた突起電極と半導体素子に設けられた素子電極との接続信頼性を向上させることができる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
（実施の形態）
図１は、実施の形態に係る半導体素子５０および半導体モジュール３０の構造を示す断面図である。半導体モジュール３０は、素子搭載用基板１０およびこれに搭載された半導体素子５０を備える。
素子搭載用基板１０は、絶縁樹脂層１２と、絶縁樹脂層１２の一方の主表面Ｓ１に設けられた配線層１４と、配線層１４と電気的に接続され、配線層１４から絶縁樹脂層１２側に突出している突起電極１６とを備える。
絶縁樹脂層１２は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層１２に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度１６０℃、圧力８Ｍｐａの条件下で、粘度が１ｋＰａ・ｓの特性を有す
る材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度１６０℃の条件下で、５〜１５Ｍｐａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。これに対して、熱硬化前のＢステージのエポキシ樹脂は、ガラス転移温度Ｔｇ以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。また、このエポキシ系熱硬化型樹脂は、約３〜４の誘電率を有する誘電体である。
配線層１４は、絶縁樹脂層１２の一方の主表面Ｓ１に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層１４には、絶縁樹脂層１２側に突起電極１６が突設されている。本実施の形態においては、配線層１４と突起電極１６とは一体的に形成されており、それにより配線層１４と突起電極１６との接続が確実になっている。そのため、素子電極５２に電気的に接続する際に配線層１４の圧着時に同時に実施することができることから工程が増大しないという効果を奏することができる。ただし、本発明は配線層１４と突起電極１６とが一体的に形成された構造に限定されない。配線層１４の絶縁樹脂層１２と反対側の主表面には、配線層１４の酸化などを防ぐための保護層１８が設けられている。保護層１８としては、ソルダーレジスト層などが挙げられる。保護層１８の所定の領域には開口部１８ａが形成されており、開口部１８ａによって配線層１４の一部が露出している。開口部１８ａ内には外部接続電極としてのはんだボール２０が形成され、はんだボール２０と配線層１４とが電気的に接続されている。はんだボール２０を形成する位置、すなわち開口部１８ａの形成領域は、たとえば再配線で引き回した先の端部である。
突起電極１６はその全体的な形状が、先端に近づくにつれて径が細くなっている。言い換えると、突起電極１６の側面はテーパ状となっている。突起電極１６の頂部面１７に金属層２２が設けられている。金属層２２として、Ｎｉ／Ａｕめっき層が好適である。
上述の構成を備えた素子搭載用基板１０に半導体素子５０が搭載されて半導体モジュール３０が形成されている。本実施の形態の半導体モジュール３０は、素子搭載用基板１０の突起電極１６と、半導体素子５０の素子電極５２とが金属層２２および金属層５５を介して電気的に接続された構造である。
半導体素子５０は、半導体基板５１と突起電極１６のそれぞれに対向する素子電極５２とを有する。絶縁樹脂層１２に接する側の半導体素子５０の主表面には、素子電極５２が露出するように開口が設けられた絶縁層５３および保護層５４が積層されている。素子電極５２の表面には、金属層５５が被覆されている。半導体基板５１の所定箇所にアライメントマーク５７が設けられている。アライメントマーク５７は光学的に視認可能であれば、本実施の形態のように絶縁層５３に被覆されていてもよく、別の形態では、絶縁層５３および保護層５４の開口部に設けられていてもよい。また、半導体基板５１の裏面には、絶縁層５６が設けられている。なお、素子電極５２と金属層５５とを合わせて素子電極と呼ぶことがある。
本実施の形態では、金属層５５（素子電極）の表面が凹凸形状であり、その凹凸形状に絶縁樹脂層１２が接している。
半導体素子５０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。絶縁層５３の具体例としては、ＳｉＮ膜が挙げられる。保護層５４の具体例としては、ポリイミド層が挙げられる。また、素子電極５２には、たとえばアルミニウム（Ａｌ）が用いられる。金属層５５として、Ｎｉ／Ａｕめっき層が好適である。絶縁層５６の具体例としては、エポキシ樹脂膜が挙げられる。
ここで、素子電極表面に形成する凹凸形状について説明する。
図１０及び図１１に、素子電極に近い方から順に、ニッケル（Ｎｉ）、金（Ａｕ）の金属層５５を積層した状態の素子電極５２の表面の状態を示す。
図１０（Ａ）は、金属層５５の表面にプラズマ処理を施していない表面状態を示すＡＦＭ像であり、図１０（Ｂ）、図１１（Ａ）及び図１１（Ｂ）は、金属層５５の表面にプラズマ処理を施したアルゴン（Ａｒ）プラズマ処理を施した表面状態を示すＡＦＭ像である。
それぞれのプラズマ処理の条件は、図１０（Ｂ）はプラズマ処理時間５分間で表面粗さが２．１ｎｍで、図１１（Ａ）はプラズマ処理時間１０分間で表面粗さが２．５ｎｍで、図１１（Ｂ）はプラズマ処理時間１５分間で表面粗さは４．８ｎｍである。なお、表面粗さは、任意の断面における中央線における平均粗さをいう。
金属層５５の表面のプラズマ処理を施していない図１０（Ａ）に示す表面状態に比べ、プラズマ処理を施した金属層５５の表面の方が粗さが増していることがわかる。
図１２（Ａ）にプラズマ処理を施していない金属層５５を含む断面写真を示し、図１２（Ｂ）にプラズマ処理を施した金属層５５を含む断面写真を示す。
同図に示すように、プラズマ処理を施していないＡｕの表面に比べて、プラズマ処理を施したＡｕの表面の方が凹凸が大きくなっていることがわかる。また、最表面のＡｕ膜の表面の表面粗さに比べて、そのＡｕ膜の下層のＮｉ膜の表面の表面粗さの方が大きいこともわかる。金属層５５と密着する層として突起電極１６と絶縁層１２があるが、金属層５５の最表面の表面粗さが大きいことにより、突起電極１６との電気的接続が向上するとともに、荒れた表面に絶縁樹脂が入り込むことにより絶縁樹脂との密着性が向上できる。
以下に、金属層表面の凹凸による密着強度の評価について説明する。
図１３に密着強度の評価方法について示し、図１４にその表面粗さＲａと密着強度との関係を表すグラフを示す。
密着強度の評価は、シリコン基板上に、Ｎｉ膜、Ａｕ膜、絶縁樹脂を順に積層し、スタッドバンプを絶縁樹脂の表面に形成しておき、その後スタッドバンプを上に引っ張り、絶縁樹脂とＡｕ膜とが剥離したときの力を単位面積当たりの力に換算することにより密着強度を測定する。
その結果を示した図１４は、横軸の表面粗さと、縦軸の密着強度との関係を示している。同図に示すように、表面粗さが２ｎｍ〜２．５ｎｍのときが最も密着強度が高いことがわかる。
（半導体素子および半導体モジュールの製造方法）
ここで、半導体素子および半導体モジュールの製造方法について説明する。
図２（Ａ）〜（Ｃ）は、半導体素子の形成方法を示す工程断面図である。
まず、図２（Ａ）に示すように、素子電極の一部を構成する素子電極５２が設けられた半導体基板５１を用意する。半導体基板５１はたとえば、Ｓｉ基板であり、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などが形成されている。素子電極５２は、たとえばＡｌ
をパターニングすることにより形成することができる。また、半導体基板５１の所定位置にアライメントマーク５７が設けられている。アライメントマーク５７は、たとえば、素子電極５２用のＡｌをパターニングする際に同時に形成することができる。すなわち、この場合のアライメントマーク５７はＡｌで形成される。ただし、アライメントマーク５７は光学的に視認できればよく、他の材料または工程によって形成されてもよい。
次に、図２（Ｂ）に示すように、素子電極５２の周囲の半導体基板５１の表面を被覆するように、フォトレジスト法を用いて絶縁層５３および保護層５４を形成する。絶縁層５３として、たとえば窒化シリコン（ＳｉＮ）を用いることができる。また、保護層５４として、たとえばポリイミドを用いることができる。
次に、図２（Ｃ）に示すように、無電解めっき法により素子電極５２の上にＮｉ／Ａｕめっき層からなる金属層５５を形成する。
ここで、金属層５５の表面が凹凸形状になるように、金属層５５の表面に対してプラズマ処理を行う。具体的には、例えばアルゴンガス（Ａｒ）によるプラズマを１０分間行う。そうすることにより、素子電極５２、即ち金属層５５の表面に約２．５ｎｍの凹凸形状が形成できる。
以上の工程により、半導体素子５０が形成される。
図３（Ａ）〜（Ｄ）は、突起電極の形成方法を示す工程断面図である。
図３（Ａ）に示すように、図１に示したような突起電極１６の高さと配線層１４の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板１３を用意する。銅板１３の厚さは、たとえば１２５μｍである。
次に、図３（Ｂ）に示すように、リソグラフィ法により、突起電極１６の形成予定領域に対応したパターンに合わせてレジスト７０を選択的に形成する。具体的には、ラミネーター装置を用いて銅板１３に所定膜厚のレジスト膜を貼り付け、突起電極１６のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板１３の上にレジスト７０が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板１３の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
次に、図３（Ｃ）に示すように、レジスト７０をマスクとして、銅板１３に所定のパターンの突起電極１６を形成する。
次に、図３（Ｄ）に示すように、レジスト７０を剥離剤を用いて剥離する。以上説明した工程により、銅板１３に突起電極１６が形成される。本実施形態の突起電極１６における基底部の径、頂部の径、高さは、たとえばそれぞれ、１００〜１４０μｍφ、５０μｍφ、２０〜２５μｍである。
図４（Ａ）〜（Ｄ）は、突起電極の頂部面に金属層を形成する方法を示す工程断面図である。
図４（Ａ）に示すように、ラミネート装置を用いて、突起電極１６が設けられた側の銅板１３の表面に耐金レジスト６０を積層する。
次に、図４（Ｂ）に示すように、Ｏ２プラズマエッチングを用いて、突起電極１６の頂部面１７が露出するように耐金レジスト６０を薄膜化する。
次に、図４（Ｃ）に示すように、無電解めっき法を用いて、突起電極１６の頂部面１７にＮｉ／Ａｕ層からなる金属層２２を形成した後、耐金レジスト６０を除去する。
次に、図４（Ｄ）に示すように、突起電極１６が設けられた側と反対側の銅板１３の表面をエッチバックすることにより銅板１３を薄膜化した後、レジスト（図示せず）を用いて銅板１３の所定領域をエッチングすることによりアライメントマークとなる凹部６２を形成する。
図５（Ａ）〜（Ｂ）は、突起電極の頭出し方法を示す工程断面図である。
図５（Ａ）に示すように、真空ラミネート法を用いて、突起電極１６が設けられた側の銅板１３の表面に絶縁樹脂層１２を積層する。絶縁樹脂層１２としては、たとえば、エポキシ系熱硬化型樹脂を用いることができる。
次に、図５（Ｂ）に示すように、Ｏ２プラズマエッチングを用いて、突起電極１６の頂部面１７に設けられた金属層２２が露出するように絶縁樹脂層１２を薄膜化する。本実施の形態では、金属層２２の表面としてＡｕが露出する。
図６（Ａ）〜（Ｃ）は、半導体素子と突起電極が設けられた基板（素子搭載用基板）との貼り合わせ方法を示す工程断面図である。
図６（Ａ）に示すように、アライメント装置などを用いて、銅板１３に設けられた凹部６２と半導体基板５１に設けられたアライメントマーク５７とを位置合わせする。
次に、図６（Ｂ）に示すように、銅板１３の中央部分（凹部６２が設けられた領域）において、絶縁樹脂層１２と半導体素子５０とを仮接着する。
次に、図６（Ｃ）に示すように、半導体素子５０の裏面に銅箔７２付きの絶縁層５６を貼り合わせつつ、絶縁樹脂層１２および金属層２２と半導体素子５０とを真空圧着により貼り合わせる。本実施の形態では、素子搭載用基板１０側の突起電極１６に設けられた金属層２２と半導体素子５０側の素子電極５２に設けられた金属層５５との間で金−金接合が生じる。
また、金属層５５の表面に凹凸形状を設けていることから、絶縁樹脂層１２と接する領域においては、その凹凸部分に絶縁樹脂層１２が入り込んで密着性が高まるとともに、金属層２２と電気的に接続される領域においては、金属層２２との接続が確実にできるのである。
また、半導体素子５０の裏面に銅箔７２付きの絶縁層５６を貼り合わせておくことにより、銅板１３による反りが銅箔７２の反りによって相殺されるため、全体として反りの発生を抑制することができる。銅箔７２の厚さは、銅板１３の厚さと同等であることが望ましい。
図７（Ａ）〜（Ｂ）は、再配線加工を示す工程断面図である。
図７（Ａ）に示すように、フォトリソグラフィ法およびエッチング法を用いて銅板１３を選択的に除去することにより、配線層１４（再配線層ともいう）を形成する。
次に、図７（Ｂ）に示すように、配線層１４および絶縁樹脂層１２の上に保護層（フォ
トソルダーレジスト層）１８を積層した後、フォトリソグラフィ法により保護層１８の所定領域（はんだボール搭載領域）に開口を設け、この開口部分にスクリーン印刷法によりはんだボール２０を搭載する。
以上の工程により、実施の形態に係る半導体モジュール３０を製造することができる。なお、以上の工程をウエハレベルで行う場合には、ダイシングにより個片化を行う。
また、半導体素子５０側の素子電極５２と突起電極１６との接続信頼性が向上するため、半導体モジュール３０の信頼性が向上する。また、半導体モジュール３０の製造歩留まりを向上させることができ、ひいては、半導体モジュール３０の製造コストを低減することができる。
（実施の形態２）
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
図８は本発明の実施の形態に係る半導体モジュール３０を備えた携帯電話の構成を示す図である。携帯電話１１１は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部１２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部１２２やマイク部１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュール３０はこうした携帯電話１１１の内部に搭載されている。
図９は図８に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。本発明の実施の形態に係る半導体モジュール３０は、はんだボール２０を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体モジュール３０の裏面側（はんだボール２０とは反対側の面）には金属基板などの放熱基板１１６が設けられ、たとえば、半導体モジュール３０から発生する熱を第１の筐体１１２内部に篭もらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。
本発明の実施形態に係る半導体モジュール３０によれば、半導体モジュール３０のプリント配線基板への実装信頼性が向上する。そのため、こうした半導体モジュール３０を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の実施形態では、素子搭載用基板の配線層は単層であったが、これに限定されず、配線層はさらに多層化したものであってもよい。
また、上述の実施形態では、素子搭載用基板１０の突起電極１６と、半導体素子５０の素子電極５２とが金−金接合を介して電気的に接続されているが、金−スズ接合により電気的に接続されていてもよい。
また、本発明の構成は、ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。
実施の形態に係る半導体素子および半導体モジュールの構成を示す概略断面図である。 半導体素子の形成方法を示す工程断面図である。 突起電極の形成方法を示す工程断面図である。 突起電極の頂部面に金属層を形成する方法を示す工程断面図である。 突起電極の頭出し方法を示す工程断面図である。 半導体素子と突起電極が設けられた基板（素子搭載用基板）との貼り合わせ方法を示す工程断面図である。 再配線加工を示す工程断面図である。 実施の形態２に係る携帯電話の構成を示す図である。 携帯電話の部分断面図である。 金属層の表面状態を示すＡＦＭ像図である。 金属層の表面状態を示すＡＦＭ像図である。 金属層を含む表面を状態を示す断面図である。 密着強度評価の方法を示す断面図である。 表面粗さと密着強度との関係を示す図である。
符号の説明
１０ 素子搭載用基板、１２ 絶縁樹脂層、１４ 配線層、１６ 突起電極、１８ 保護層、２０ はんだボール、３０ 半導体モジュール、５０ 半導体素子、５２ 素子電極、５４ 保護層。

Claims (7)

  1. 半導体基板に形成された半導体素子と、
    前記半導体素子を絶縁層を介して搭載した素子搭載用基板とを備え、
    前記半導体素子の素子電極は、複数の金属層からなり、それらの金属層のうち、最も前記半導体基板から遠い金属層の表面の凹凸の深さが、前記複数の金属層のうちの他の金属層の表面の凹凸の深さよりも深く、前記絶縁層が素子電極の凹凸形状と接していることを特徴とする半導体モジュール。
  2. 前記素子搭載用基板は、絶縁層と、前記絶縁層の一方の主表面に設けられた配線層と、前記配線層と電気的に接続されるとともに、前記配線層から前記絶縁層とは反対側に突出した突起電極と、を備え、
    前記突起電極と前記半導体素子の素子電極とが電気的に接続されており、前記絶縁層が前記素子電極の凹凸形状と接していることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記素子電極がＮｉ／Ａｕ層を含むことを特徴とする請求項１または２に記載の半導体モジュール。
  4. 前記配線層および突起電極は一体的に形成されていることを特徴とする請求項２または３に記載の半導体モジュール。
  5. 前記突起電極の頂部面にＮｉ／Ａｕ層が設けられていることを特徴とする請求項２乃至３のうちいずれか１項に記載の半導体モジュール。
  6. 請求項１乃至５のいずれか１項に記載の半導体モジュールを搭載することを特徴とする携帯機器。
  7. 半導体基板に形成された素子電極は複数の金属層からなっており、それらの金属層のうち、最も前記半導体基板から遠い金属層の表面の凹凸深さが、前記複数の金属層のうちの他の金属層の表面の凹凸の深さよりも深い半導体素子を用意する工程と、
    複数の突起電極が突設された金属板を準備する工程と、
    前記突起電極が絶縁樹脂層側に向くようにして前記金属板を絶縁樹脂層の一方の主表面に配置するとともに前記突起電極を前記絶縁樹脂層に貫通させて前記絶縁樹脂層の他方の主表面から露出させる工程と、
    前記素子電極が設けられた前記半導体素子を前記絶縁樹脂層の他方の主表面に配置し、前記突起電極とこれに対応する素子電極とを電気的に接続させる工程と、
    前記金属板を選択的に除去して配線層を形成する工程と、
    を備えることを特徴とする半導体モジュールの製造方法。
JP2008254412A 2008-09-30 2008-09-30 半導体モジュール、半導体モジュールの製造方法および携帯機器 Pending JP2010087229A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008254412A JP2010087229A (ja) 2008-09-30 2008-09-30 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN200910221457A CN101714531A (zh) 2008-09-30 2009-09-30 半导体模块、半导体模块的制造方法和便携设备
US12/570,549 US20100078813A1 (en) 2008-09-30 2009-09-30 Semiconductor module and method for manufacturing the semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008254412A JP2010087229A (ja) 2008-09-30 2008-09-30 半導体モジュール、半導体モジュールの製造方法および携帯機器

Publications (1)

Publication Number Publication Date
JP2010087229A true JP2010087229A (ja) 2010-04-15

Family

ID=42056518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008254412A Pending JP2010087229A (ja) 2008-09-30 2008-09-30 半導体モジュール、半導体モジュールの製造方法および携帯機器

Country Status (3)

Country Link
US (1) US20100078813A1 (ja)
JP (1) JP2010087229A (ja)
CN (1) CN101714531A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法
WO2022071329A1 (ja) * 2020-09-30 2022-04-07 昭和電工マテリアルズ株式会社 樹脂組成物、半導体装置の製造方法、硬化物、半導体装置及びポリイミド前駆体の合成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5173758B2 (ja) * 2008-11-17 2013-04-03 新光電気工業株式会社 半導体パッケージの製造方法
JP6094044B2 (ja) * 2011-03-23 2017-03-15 大日本印刷株式会社 放熱基板およびそれを用いた素子
US8946884B2 (en) * 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
CN105072826A (zh) * 2015-07-14 2015-11-18 三星半导体(中国)研究开发有限公司 印刷电路板及其制造方法、制造半导体封装件的方法
TWI707889B (zh) * 2017-08-01 2020-10-21 日商旭化成股份有限公司 半導體裝置及其製造方法
JP7083256B2 (ja) * 2018-02-19 2022-06-10 富士電機株式会社 半導体モジュール及びその製造方法
JP7428000B2 (ja) * 2020-02-20 2024-02-06 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129635A (ja) * 1986-11-20 1988-06-02 Seiko Epson Corp バンプ付基板
JP2003051665A (ja) * 2001-05-31 2003-02-21 Fujikura Ltd 電子部品の実装方法
JP2007157795A (ja) * 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 回路装置および回路装置の製造方法
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009158751A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009238900A (ja) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
KR20000057687A (ko) * 1996-12-19 2000-09-25 엔도 마사루 프린트 배선판 및 그 제조방법
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4922891B2 (ja) * 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
US8309864B2 (en) * 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129635A (ja) * 1986-11-20 1988-06-02 Seiko Epson Corp バンプ付基板
JP2003051665A (ja) * 2001-05-31 2003-02-21 Fujikura Ltd 電子部品の実装方法
JP2007157795A (ja) * 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 回路装置および回路装置の製造方法
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009158751A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009238900A (ja) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法
WO2022071329A1 (ja) * 2020-09-30 2022-04-07 昭和電工マテリアルズ株式会社 樹脂組成物、半導体装置の製造方法、硬化物、半導体装置及びポリイミド前駆体の合成方法
WO2022070362A1 (ja) * 2020-09-30 2022-04-07 昭和電工マテリアルズ株式会社 樹脂組成物、半導体装置の製造方法、硬化物及び半導体装置

Also Published As

Publication number Publication date
US20100078813A1 (en) 2010-04-01
CN101714531A (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP5091600B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
US7989359B2 (en) Semiconductor module manufacturing method, semiconductor module, and mobile device
JP2010141055A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
JP2009182272A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP4588091B2 (ja) 半導体モジュールの製造方法
JP2009246174A (ja) 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
JP2009081310A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP5295211B2 (ja) 半導体モジュールの製造方法
JP4806468B2 (ja) 半導体モジュール
JP2008218521A (ja) 回路装置およびその製造方法
JP5061010B2 (ja) 半導体モジュール
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP5306443B2 (ja) 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
JP2011082447A (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP5140565B2 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2010010601A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110829

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528