JP2010056457A - Method of manufacturing light emitting element array - Google Patents

Method of manufacturing light emitting element array Download PDF

Info

Publication number
JP2010056457A
JP2010056457A JP2008222507A JP2008222507A JP2010056457A JP 2010056457 A JP2010056457 A JP 2010056457A JP 2008222507 A JP2008222507 A JP 2008222507A JP 2008222507 A JP2008222507 A JP 2008222507A JP 2010056457 A JP2010056457 A JP 2010056457A
Authority
JP
Japan
Prior art keywords
semiconductor layer
growth
layer
light emitting
growth substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008222507A
Other languages
Japanese (ja)
Inventor
Katsuaki Masaki
克明 正木
Kazuhiro Nishizono
和博 西薗
Takanori Yasuda
隆則 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008222507A priority Critical patent/JP2010056457A/en
Publication of JP2010056457A publication Critical patent/JP2010056457A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a light emitting element array in which a fabricating process is shortened. <P>SOLUTION: The method of manufacturing the light emitting element array includes the processes of: (1) forming a group III nitride semiconductor layer, including an optical semiconductor layer 2 comprising a semiconductor layer 2b of a first conductivity type, a light emitting layer 2c, and a semiconductor layer 2d of a second conductivity type, on a substrate 1 for growth; (2) exposing the group III nitride semiconductor layer differing in type from one principal surface of the group III nitride semiconductor layer by removing a portion of the one principal surface, and forming electrodes on the semiconductor layers of the first conductivity type and second conductivity type respectively; and (3) removing the substrate for growth after bonding the electrodes formed on one-side principal surfaces of the semiconductor layers to electrodes formed on a principal surface of a support substrate at positions opposed to the electrodes. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、複数の発光素子から構成される発光素子アレイの製造方法に関する。   The present invention relates to a method for manufacturing a light-emitting element array including a plurality of light-emitting elements.

近年、光半導体から構成される発光素子が開発されており、照明装置などの用途に用いられている。このような発光素子としては、例えば、青色発光素子、紫外光発光素子などのIII族―V族系化合物半導体が挙げられる。   In recent years, light emitting elements composed of optical semiconductors have been developed and used for lighting devices and the like. Examples of such a light emitting element include a group III-V group compound semiconductor such as a blue light emitting element and an ultraviolet light emitting element.

発光素子の開発とともに、発光素子の製造方法についても種々の方法が開発されており、例えば、成長用基板に発光素子を成長させたのち、発光素子を成長用基板から剥がして発光素子を作製する製造方法が開示されている(特許文献1参照)。
特開2007−19511号公報
Along with the development of light-emitting elements, various methods for manufacturing light-emitting elements have been developed. For example, after a light-emitting element is grown on a growth substrate, the light-emitting element is peeled off from the growth substrate to produce a light-emitting element. A manufacturing method is disclosed (see Patent Document 1).
JP 2007-19511 A

発光素子は、照明装置等に用いられる場合、高輝度を得る為にアレイ化が必要であり、近年、発光素子のアレイ化工程の簡易化が要求されている。   When a light emitting element is used in a lighting device or the like, it needs to be arrayed in order to obtain high luminance, and in recent years, simplification of the arraying process of the light emitting element is required.

なお、特許文献1に記載された技術は、あくまで発光素子をアレイ化したものではなかった。そのため、アレイ化するためには、作製した発光素子を一つ一つ回路基板上に並べる工程が別途必要であったため、十分に作製工程が短縮化されたものではなかった。   Note that the technique described in Patent Document 1 is not an array of light emitting elements. For this reason, in order to form an array, it is necessary to separately arrange the produced light-emitting elements one by one on the circuit board. Therefore, the production process has not been sufficiently shortened.

本発明の目的は、簡易な工程により発光素子のアレイ化をおこなう発光素子アレイの製造方法を提供することである。   The objective of this invention is providing the manufacturing method of the light emitting element array which performs arraying of a light emitting element by a simple process.

本発明は、(1)成長用基板上に、第1導電型の半導体層と、発光層と、第2導電型の半導体層と、から構成される光半導体層を複数形成する工程と、(2)前記複数の光半導体層の各々において、一部を除去し、前記第1導電型の半導体層および前記第2導電型の半導体層を露出させ、それぞれ第1および第2の電極を形成する工程と、(3)複数の前記光半導体層に形成した前記第1および第2の電極を、これらの電極に対して対向する位置に設けられた支持基板上の電極にそれぞれ接合して、前記成長用基板を前記支持基板に実装する工程と、(4)前記成長用基板を除去する工程と、を具備する発光素子アレイの製造方法に関する。   The present invention includes (1) a step of forming a plurality of optical semiconductor layers composed of a first conductivity type semiconductor layer, a light emitting layer, and a second conductivity type semiconductor layer on a growth substrate; 2) A part of each of the plurality of optical semiconductor layers is removed to expose the first conductive type semiconductor layer and the second conductive type semiconductor layer, thereby forming first and second electrodes, respectively. And (3) bonding the first and second electrodes formed on the plurality of optical semiconductor layers to electrodes on a support substrate provided at positions opposed to these electrodes, The present invention relates to a method for manufacturing a light emitting element array, comprising: mounting a growth substrate on the support substrate; and (4) removing the growth substrate.

前記工程(1)は、(1−1)前記成長用基板上に、前記光半導体層のエピタキシャル成長に対して不活性な材料から成る物質により成長抑制マスクパターンを形成して、相互に分離された前記成長用基板上に露出部を複数形成する工程と、(1−2)前記成長用基板上の複数の露出部に、エピタキシャル成長によって前記光半導体層を形成する工程と、(1−3)前記成長抑制マスクパターンを除去する工程と、を含むことが好ましい。   In the step (1), (1-1) a growth suppressing mask pattern is formed on the growth substrate by a material made of a material that is inactive with respect to the epitaxial growth of the optical semiconductor layer and separated from each other. Forming a plurality of exposed portions on the growth substrate; (1-2) forming the optical semiconductor layer by epitaxial growth on the plurality of exposed portions on the growth substrate; And removing the growth suppression mask pattern.

前記成長用基板と前記光半導体層が異種材料である場合、前記工程(4)において、レーザーリフトオフにより前記成長用基板を除去することが好ましい。   When the growth substrate and the optical semiconductor layer are made of different materials, it is preferable that the growth substrate is removed by laser lift-off in the step (4).

本発明の発光素子アレイの製造方法は、(1)成長用基板上に、光半導体層を複数形成する工程と、(2)複数の光半導体層の各々において、それぞれ第1および第2の電極を形成する工程と、(3)複数の光半導体層に形成した前記第1および第2の電極を、これらの電極に対して対向する位置に設けられた支持基板上の電極にそれぞれ接合して、前記成長用基板を前記支持基板に実装する工程と、(4)前記成長用基板を除去する工程と、を具備する。これにより、一つずつ発光素子を支持基板上に配列することなく、複数の発光素子を一度にアレイ化することができる。また、本製造方法において、1枚の成長用基板および1枚の支持基板に対して、複数の光半導体層が用いられるため、成長用基板と支持基板との間の熱膨張係数差が大きい場合でも、光半導体層と成長用基板および支持基板との接触面積が小さくなり、熱膨張率係数の差により発生する歪みを減少させることができる。そのため、熱膨張係数が異なる成長用基板および支持基板を使用することができる。   The method for manufacturing a light-emitting element array according to the present invention includes (1) a step of forming a plurality of optical semiconductor layers on a growth substrate, and (2) first and second electrodes in each of the plurality of optical semiconductor layers. And (3) bonding the first and second electrodes formed on a plurality of optical semiconductor layers to electrodes on a support substrate provided at positions facing these electrodes, respectively. And (4) removing the growth substrate, and mounting the growth substrate on the support substrate. Thereby, a plurality of light emitting elements can be arrayed at a time without arranging the light emitting elements one by one on the support substrate. In this manufacturing method, since a plurality of optical semiconductor layers are used for one growth substrate and one support substrate, the difference in thermal expansion coefficient between the growth substrate and the support substrate is large. However, the contact area between the optical semiconductor layer, the growth substrate and the support substrate can be reduced, and the strain generated due to the difference in coefficient of thermal expansion can be reduced. Therefore, a growth substrate and a support substrate having different thermal expansion coefficients can be used.

本発明の発光素子アレイの製造方法において、工程(1)が、(1−1)前記成長用基板上に、前記光半導体層のエピタキシャル成長に対して不活性な材料から成る物質により成長抑制マスクパターンを形成して、相互に分離された前記成長用基板上に露出部を複数形成する工程と、(1−2)前記成長用基板上の複数の露出部に、エピタキシャル成長によって前記光半導体層を形成する工程と、(1−3)前記成長抑制マスクパターンを除去する工程と、を含むことが好ましい。これにより、複数の光半導体層をまとめて形成することができる。さらに、成長抑制マスクパターンをフォトリソグラフィプロセスにより微細加工でき、成長抑制マスクパターンによりパターン化された複数の光半導体層を支持基板上に同じ配置で転写できる為、素子間隔が精密に制御された複数の光半導体層をまとめて形成することができる。   In the method for manufacturing a light-emitting element array according to the present invention, the step (1) includes (1-1) a growth suppression mask pattern formed on the growth substrate by a substance made of a material inactive with respect to the epitaxial growth of the optical semiconductor layer. Forming a plurality of exposed portions on the growth substrate separated from each other; and (1-2) forming the optical semiconductor layer on the plurality of exposed portions on the growth substrate by epitaxial growth. And (1-3) a step of removing the growth suppression mask pattern. Thereby, a some optical semiconductor layer can be formed collectively. Furthermore, the growth suppression mask pattern can be finely processed by a photolithography process, and a plurality of optical semiconductor layers patterned by the growth suppression mask pattern can be transferred onto the support substrate in the same arrangement, so that the element spacing can be precisely controlled. These optical semiconductor layers can be formed together.

本発明の発光素子アレイの製造方法において好ましくは、前記成長用基板と前記光半導体層が異種材料である場合、前記工程(4)において、レーザーリフトオフにより前記成長用基板を除去することが好ましい。これにより、支持基板上に接合された光半導体層のみを選択的に成長用基板から容易に除去することが可能となる。   In the method for manufacturing a light emitting element array according to the present invention, preferably, when the growth substrate and the optical semiconductor layer are made of different materials, in the step (4), the growth substrate is preferably removed by laser lift-off. As a result, only the optical semiconductor layer bonded on the support substrate can be selectively removed from the growth substrate easily.

以下、図面を参照しながら本発明の発光素子アレイの製造方法を詳細に説明する。   Hereinafter, the manufacturing method of the light emitting element array of this invention is demonstrated in detail, referring drawings.

図1は、本発明の発光素子アレイの第1の実施の形態の示す断面図である。図1において、1は成長用基板、2は半導体層、2aはバッファ層、2bは第1導電型(n型)の半導体層、2cは発光層、2dは第2導電型(p型)の半導体層、3は第2導電側の導電層、4は第2導電側(p側)のパッド電極(第2の電極)、5は第1導電側(n側)の導電層、6は第1導電側(n側)のパッド電極(第1の電極)、7は第2導電側(p側)のパターン電極、8は第1導電側(n側)のパターン電極、9は支持基板をそれぞれ示す。   FIG. 1 is a cross-sectional view showing a first embodiment of a light emitting element array of the present invention. In FIG. 1, 1 is a growth substrate, 2 is a semiconductor layer, 2a is a buffer layer, 2b is a first conductivity type (n-type) semiconductor layer, 2c is a light emitting layer, and 2d is a second conductivity type (p-type). Semiconductor layer, 3 is a conductive layer on the second conductive side, 4 is a pad electrode (second electrode) on the second conductive side (p side), 5 is a conductive layer on the first conductive side (n side), and 6 is a first conductive layer The pad electrode (first electrode) on the first conductive side (n side), 7 the pattern electrode on the second conductive side (p side), 8 the pattern electrode on the first conductive side (n side), and 9 the support substrate Each is shown.

本発明の発光素子アレイの製造方法は、(1)成長用基板1上に光半導体層2を複数形成する工程と、(2)複数の光半導体層2に電極を形成する工程と、(3)光半導体層2の一方主面に形成した電極を、支持基板の主面の電極に接合した後に、成長用基板を除去する工程と、を具備する。   The method for manufacturing a light-emitting element array according to the present invention includes (1) a step of forming a plurality of optical semiconductor layers 2 on a growth substrate 1, (2) a step of forming electrodes on the plurality of optical semiconductor layers 2, and (3 And a step of removing the growth substrate after bonding the electrode formed on one main surface of the optical semiconductor layer 2 to the electrode on the main surface of the support substrate.

以下にそれぞれの工程について説明する。   Each process will be described below.

(工程1)
工程1では、図1(a)に示すように、成長用基板1上に複数の光半導体層2を形成する。
(Process 1)
In step 1, a plurality of optical semiconductor layers 2 are formed on a growth substrate 1 as shown in FIG.

成長用基板1は、光半導体層2を成長させることが可能な基板であればよい。具体的に、基板1としては、サファイア(Al)、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、酸化亜鉛(ZnO),シリコンカーバイド(SiC)等が挙げられる。成長用基板1の厚みとしては、100μm〜1000μm程度である。 The growth substrate 1 may be any substrate on which the optical semiconductor layer 2 can be grown. Specifically, examples of the substrate 1 include sapphire (Al 2 O 3 ), gallium nitride (GaN), aluminum nitride (AlN), zinc oxide (ZnO), and silicon carbide (SiC). The thickness of the growth substrate 1 is about 100 μm to 1000 μm.

光半導体層2としては、例えば、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウム(InN)などのIII-V族化合物半導体、ZnOなどのII−VI族化合物半導体などが挙げられる。ここで、III族とは、元素周期律表におけるIII族(13族)を意味する。   Examples of the optical semiconductor layer 2 include III-V group compound semiconductors such as gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), and indium nitride (InN), and II-VI group compounds such as ZnO. A semiconductor etc. are mentioned. Here, Group III means Group III (Group 13) in the Periodic Table of Elements.

図1(a)の場合、光半導体層2は、バッファ層2a、第1導電型の半導体層2b、発光層及2cおよび第2導電型の半導体層2dで構成される。   In the case of FIG. 1A, the optical semiconductor layer 2 includes a buffer layer 2a, a first conductivity type semiconductor layer 2b, a light emitting layer 2c, and a second conductivity type semiconductor layer 2d.

バッファ層2aは、成長用基板1と光半導体層2との間の応力を緩和させるために好適に形成される。窒化物バッファ層2aは、例えば、窒化ガリウム、窒化アルミニウムなどの材料から構成される。窒化物バッファ層2aの厚みは0.01〜0.2μm程度である。   The buffer layer 2 a is preferably formed in order to relieve stress between the growth substrate 1 and the optical semiconductor layer 2. The nitride buffer layer 2a is made of a material such as gallium nitride or aluminum nitride, for example. The thickness of the nitride buffer layer 2a is about 0.01 to 0.2 μm.

第1導電型の半導体層2bとしては、n型の半導体層が挙げられる。例えば、III族窒化物半導体層をn型とするには、元素周期律表においてIV族の元素であるSi等をドーパントとして窒化物半導体層に混入させればよい。第1導電型の半導体層2bの厚みは2〜3μm程度である。   Examples of the first conductivity type semiconductor layer 2b include an n-type semiconductor layer. For example, to make the group III nitride semiconductor layer n-type, Si or the like, which is a group IV element in the periodic table, may be mixed into the nitride semiconductor layer as a dopant. The thickness of the first conductivity type semiconductor layer 2b is about 2 to 3 μm.

第2導電型の半導体層2dとしては、p型の窒化物半導体が挙げられる。例えば、III族窒化物半導体層をp型とするには、元素周期律表においてII族の元素であるMg等をドーパントとして窒化物半導体層に混入させればよい。第2導電型の半導体層2dの厚みは200〜500nm程度である。   Examples of the second conductivity type semiconductor layer 2d include a p-type nitride semiconductor. For example, in order to make the group III nitride semiconductor layer p-type, Mg or the like, which is a group II element in the periodic table, may be mixed into the nitride semiconductor layer as a dopant. The thickness of the second conductivity type semiconductor layer 2d is about 200 to 500 nm.

発光層2cは、第1導電型の半導体層2bと第2導電型の半導体層2dとの間に設けられる。発光層2cは、禁制帯幅の広い障壁層と禁制帯幅の狭い井戸層とから成る量子井戸構造が複数回(例えば約3回)繰り返し規則的に積層された多層量子井戸構造(MQW)としてもよい。なお、前記障壁層としては、In0.01Ga0.99N層などが挙げられる。また、井戸層としては、In0.11Ga0.89N層などが挙げられる。障壁層の厚みは5〜15nm程度、井戸層の厚みは2〜10nm程度である。発光層2cの厚みは25〜150nm程度である。 The light emitting layer 2c is provided between the first conductive type semiconductor layer 2b and the second conductive type semiconductor layer 2d. The light emitting layer 2c has a multilayer quantum well structure (MQW) in which a quantum well structure composed of a barrier layer having a wide forbidden band and a well layer having a narrow forbidden band is regularly stacked a plurality of times (for example, about 3 times). Also good. Note that examples of the barrier layer include an In 0.01 Ga 0.99 N layer. Examples of the well layer include an In 0.11 Ga 0.89 N layer. The thickness of the barrier layer is about 5 to 15 nm, and the thickness of the well layer is about 2 to 10 nm. The thickness of the light emitting layer 2c is about 25 to 150 nm.

成長用基板1上における光半導体層2の成長方法としては、分子線エピタキシー(MBE;Molecular Beam Epitaxy)法、有機金属エピタキシー(MOVPE;Metal Organic Vapor Phase Epitaxy)法、ハイドライド気相成長(HVPE;Hydride Vapor Phase Epitaxy)、パルスレーザデポジション(PLD;Pulsed Laser deposition)法等が用いられる。   As a growth method of the optical semiconductor layer 2 on the growth substrate 1, a molecular beam epitaxy (MBE) method, a metal organic epitaxy (MOVPE), a hydride vapor phase epitaxy (HVPE; Vapor Phase Epitaxy), pulsed laser deposition (PLD) method, or the like is used.

工程1において、光半導体2を複数形成する方法としては、成長用基板の一面に成長させた光半導体層2を分割する方法、III族窒化物半導体のエピタキシャル成長に対して不活性の材料から成る物質によりマスクを形成し、成長用基板1の領域を先に分割させ、その後に光半導体層2を成長させる方法などが挙げられる。成長させた光半導体層2を分割する方法としては、例えば、ダイシング法、分割する領域以外にエッチングマスクを形成した後にドライエッチングを行う方法などが挙げられる。   In step 1, a plurality of optical semiconductors 2 are formed by dividing the optical semiconductor layer 2 grown on one surface of the growth substrate, or a substance made of a material that is inactive with respect to the epitaxial growth of a group III nitride semiconductor. And a method of dividing the region of the growth substrate 1 first and then growing the optical semiconductor layer 2. Examples of the method for dividing the grown optical semiconductor layer 2 include a dicing method and a method of performing dry etching after forming an etching mask in a region other than the region to be divided.

また、光半導体層2を成長させる成長用基板1の領域を先に分割させ、その後に光半導体層2を成長させる方法の具体例は、以下の図2に示す。   A specific example of a method of first dividing the region of the growth substrate 1 on which the optical semiconductor layer 2 is grown and then growing the optical semiconductor layer 2 is shown in FIG.

まず、成長用基板1上に成長抑制マスクパターンを形成する(図2(a))。その際、バッファ層2a上にテンプレート層2eを成長させたのち、マスクを形成する領域だけエッチング等によりバッファ層2aおよびテンプレート層2eを除去しておく。ここで、テンプレート層2eとは、成長抑制マスク10上には成長させないように、半導体層2bを選択的に成長させるために用いられるものである。テンプレート層2eは第1導電型の半導体層2bと同じ材料であり、厚みは1〜5μm程度である。   First, a growth suppression mask pattern is formed on the growth substrate 1 (FIG. 2A). At this time, after the template layer 2e is grown on the buffer layer 2a, the buffer layer 2a and the template layer 2e are removed by etching or the like only in the region where the mask is to be formed. Here, the template layer 2 e is used for selectively growing the semiconductor layer 2 b so as not to grow on the growth suppression mask 10. The template layer 2e is made of the same material as the first conductivity type semiconductor layer 2b and has a thickness of about 1 to 5 μm.

成長抑制マスク10は、III族窒化物半導体のエピタキシャル成長に対して不活性の材料から成る物質により形成される。ここで、成長抑制マスク10に使用される材料としては、具体的にはSiO2,多結晶シリコンなどが挙げられる。これらはIII族窒化物半導体のエピタキシャル成長に対して不活性である。 The growth suppression mask 10 is formed of a material made of a material that is inactive with respect to the epitaxial growth of a group III nitride semiconductor. Here, specific examples of the material used for the growth suppression mask 10 include SiO 2 and polycrystalline silicon. These are inert to the epitaxial growth of group III nitride semiconductors.

成長抑制マスク10は、具体的に、蒸着、CVD等によりマスク材料を一面に成膜した後、フォトリソグラフィおよびエッチングをすることにより形成される。   Specifically, the growth suppression mask 10 is formed by depositing a mask material on one surface by vapor deposition, CVD, or the like, and then performing photolithography and etching.

成長抑制マスク10を形成した後に、テンプレート層2e上に成長抑制マスク10によって分離された、第1導電型の半導体層2bと、発光層2cと、第2導電型の半導体層2dと、を、エピタキシャル成長によって形成する(図2(b)参照)。   After forming the growth suppression mask 10, the first conductivity type semiconductor layer 2b, the light emitting layer 2c, and the second conductivity type semiconductor layer 2d separated by the growth suppression mask 10 on the template layer 2e, It is formed by epitaxial growth (see FIG. 2B).

そして、それらを形成したのちに、成長抑制マスク10を除去させる(図2(c))。具体的に、マスク材料がSiOの場合はフッ酸、多結晶シリコンの場合は硝酸及びフッ酸による混酸によるウェットエッチングをすることにより成長抑制マスク10を除去する。 Then, after forming them, the growth suppression mask 10 is removed (FIG. 2C). Specifically, if the mask material is SiO 2 in the case of hydrofluoric acid, polycrystalline silicon removing the growth suppression mask 10 by the wet etching using a mixed acid with nitric acid and hydrofluoric acid.

(工程2)
工程2では、図1(b)に示すように、III族窒化物半導体層2の一方主面の一部を除去し一方主面と型の異なるIII族窒化物半導体層2を露出させ、第1導電型および第2導電型の半導体層2にそれぞれ電極を形成する。
(Process 2)
In step 2, as shown in FIG. 1B, a part of one main surface of the group III nitride semiconductor layer 2 is removed to expose the group III nitride semiconductor layer 2 having a different type from the main surface. Electrodes are formed on the semiconductor layer 2 of the first conductivity type and the second conductivity type, respectively.

工程2は、複数の光半導体層2の各々において、一部を除去し、第1導電型の半導体層2bおよび第2導電型の半導体層2dを露出させ、それぞれ第1導電側(n側)のパッド電極(第1の電極)6および第2導電側(p側)のパッド電極(第2の電極)4を形成する工程である。   Step 2 removes a part of each of the plurality of optical semiconductor layers 2 to expose the first conductive type semiconductor layer 2b and the second conductive type semiconductor layer 2d, and the first conductive side (n side) respectively. The pad electrode (first electrode) 6 and the second conductive side (p side) pad electrode (second electrode) 4 are formed.

光半導体層2の一方主面の一部を除去して光半導体層2の第1導電型の半導体層2bを露出させるために、具体的に、RIE装置等を用いClガスとBClの混合ガスを用い、所定の時間、ドライエッチングを行う。これにより、第2導電型の半導体層2dとは型の異なる第1導電型の半導体層2bを露出させることができる。 In order to remove a part of one main surface of the optical semiconductor layer 2 and expose the first conductivity type semiconductor layer 2b of the optical semiconductor layer 2, specifically, an RIE apparatus or the like is used to form Cl 2 gas and BCl 3 . Dry etching is performed for a predetermined time using a mixed gas. Thus, the first conductivity type semiconductor layer 2b having a different type from the second conductivity type semiconductor layer 2d can be exposed.

図2(c)の場合、第1導電型の半導体層2b上に第1導電側の導電層5を形成し、第1導電側の導電層5上に第1の電極として第1導電側のパッド電極6を形成した。また、同様に、第2導電型の半導体層2d上に第2導電側の導電層3を形成し、第2導電側の導電層3上に第2の電極として第2導電側のパッド電極4を形成した。   In the case of FIG. 2C, the first conductive side conductive layer 5 is formed on the first conductive type semiconductor layer 2b, and the first conductive side conductive layer 5 is formed on the first conductive side conductive layer 5 as the first electrode. A pad electrode 6 was formed. Similarly, the second conductive side conductive layer 3 is formed on the second conductive type semiconductor layer 2d, and the second conductive side pad electrode 4 is formed on the second conductive side conductive layer 3 as the second electrode. Formed.

第1導電側の導電層5と第2導電側の導電層3は真空蒸着法、スパッタリング法などの方法により形成される。   The conductive layer 5 on the first conductive side and the conductive layer 3 on the second conductive side are formed by a method such as vacuum deposition or sputtering.

第1導電側の導電層5と第2導電側の導電層3の材質は、発光層2cから発生した光を損失なく反射し、かつ第1導電型の半導体層2bおよび第2導電型の半導体層2dと良好なオーミック接続をとるために好適に設けられる。例えば、アルミニウム(Al),チタン(Ti),ニッケル(Ni),クロム(Cr),インジウム(In),錫(Sn),モリブデン(Mo),銀(Ag),金(Au),ニオブ(Nb),タンタル(Ta),バナジウム(V),白金(Pt),鉛(Pb),ベリリウム(Be),酸化錫(SnO2),酸化インジウム(In23),酸化インジウム錫(ITO),金−シリコン(Au−Si)合金,金−ゲルマニウム(Au−Ge)合金,金−亜鉛(Au−Zn)合金,金−ベリリウム(Au−Be)合金等の薄膜を好適に用いることができる。 The material of the conductive layer 5 on the first conductive side and the conductive layer 3 on the second conductive side reflects the light generated from the light emitting layer 2c without loss, and the first conductive type semiconductor layer 2b and the second conductive type semiconductor. It is preferably provided in order to make a good ohmic connection with the layer 2d. For example, aluminum (Al), titanium (Ti), nickel (Ni), chromium (Cr), indium (In), tin (Sn), molybdenum (Mo), silver (Ag), gold (Au), niobium (Nb) ), Tantalum (Ta), vanadium (V), platinum (Pt), lead (Pb), beryllium (Be), tin oxide (SnO 2 ), indium oxide (In 2 O 3 ), indium tin oxide (ITO), A thin film such as a gold-silicon (Au-Si) alloy, a gold-germanium (Au-Ge) alloy, a gold-zinc (Au-Zn) alloy, or a gold-beryllium (Au-Be) alloy can be preferably used.

第1導電側のパッド電極6および第2導電側のパッド電極4は、それぞれ後工程で支持基板9の第1の電極6および第2の電極4と接合し、それらと電気的接続をとるために設けられている。第1導電側のパッド電極6および第2導電側のパッド電極4は、第1導電側のパターン電極8および第2導電側のパターン電極7と接合できるように、例えば、チタン、またはチタンを下地層として金層を積層したものを用いる。   The pad electrode 6 on the first conductive side and the pad electrode 4 on the second conductive side are respectively joined to the first electrode 6 and the second electrode 4 of the support substrate 9 in an after process, and are electrically connected to them. Is provided. The first conductive side pad electrode 6 and the second conductive side pad electrode 4 are made of, for example, titanium or titanium so that the first conductive side pattern electrode 8 and the second conductive side pattern electrode 7 can be joined. A layer in which a gold layer is laminated is used as the ground layer.

第1導電側のパッド電極6および第2導電側のパッド電極4は真空蒸着法、スパッタリング法などの方法により形成される
(工程3)
工程3では、複数の光半導体層2に形成した第1導電側のパッド電極6および第2導電側のパッド電極4を、これらの電極に対して対向する位置に設けられた支持基板9上の電極7および8(p側パターン電極7およびn側パターン電極8)にそれぞれ接合して、成長用基板1を支持基板9に実装する工程である(図1(c)参照)。
The pad electrode 6 on the first conductive side and the pad electrode 4 on the second conductive side are formed by a method such as vacuum deposition or sputtering (step 3).
In step 3, the first conductive side pad electrode 6 and the second conductive side pad electrode 4 formed on the plurality of optical semiconductor layers 2 are placed on a support substrate 9 provided at a position facing these electrodes. In this step, the growth substrate 1 is mounted on the support substrate 9 by bonding to the electrodes 7 and 8 (p-side pattern electrode 7 and n-side pattern electrode 8), respectively (see FIG. 1C).

工程3の後に、成長用基板1を除去する工程のみで、発光素子アレイとして機能できるように、支持基板9上には、第1導電側のパターン電極8および第2導電側のパターン電極7と配線パターンとが予め設けられている。   After the step 3, the pattern electrode 8 on the first conductive side and the pattern electrode 7 on the second conductive side and the pattern electrode 7 on the second conductive side are formed on the support substrate 9 so that it can function as a light emitting element array only by the step of removing the growth substrate 1. A wiring pattern is provided in advance.

第1導電側のパターン電極8および第2導電側のパターン電極7は、第1導電側のパッド電極6および第2導電側のパッド電極4と接合することができ、かつ、電気的接続をとるものが用いられる。具体的には、An−Sn合金、Pb−Sn合金などの材料が用いられる。   The pattern electrode 8 on the first conductive side and the pattern electrode 7 on the second conductive side can be bonded to the pad electrode 6 on the first conductive side and the pad electrode 4 on the second conductive side and are electrically connected. Things are used. Specifically, materials such as An—Sn alloy and Pb—Sn alloy are used.

第1導電側のパターン電極8および第2導電側のパターン電極7は、メッキ法、スパッタリング法、真空蒸着法などの方法により作製される。また、それらの層の厚みは約1〜100μmである。   The pattern electrode 8 on the first conductive side and the pattern electrode 7 on the second conductive side are produced by a method such as plating, sputtering, or vacuum deposition. Moreover, the thickness of those layers is about 1-100 micrometers.

また、回路パターンは、一面に形成された銅箔などの金属膜上にフォトリソグラフィプロセスによりレジストパターンを形成し、エッチングを行い、レジストパターン除去を行うなどの方法により作製される。   The circuit pattern is produced by a method of forming a resist pattern on a metal film such as a copper foil formed on one surface by a photolithography process, performing etching, and removing the resist pattern.

支持基板9は、アルミナ(Al)、窒化アルミニウム(AlN)等から形成される。支持基板9の厚みは0.5〜3mm程度であり、この範囲内にあれば発光素子からの発熱による熱およびハンドリング時の応力に対して十分な強度を持ち、かつ高い放熱特性を有する。 The support substrate 9 is made of alumina (Al 2 O 3 ), aluminum nitride (AlN), or the like. The thickness of the support substrate 9 is about 0.5 to 3 mm. If the thickness is within this range, the support substrate 9 has sufficient strength against heat generated by the light emitting element and stress during handling, and has high heat dissipation characteristics.

工程3において、第1導電側のパッド電極6および第2導電側のパッド電極4と、第1導電側のパターン電極8および第2導電側のパターン電極7とをそれぞれ接合する。接合は、具体的に、支持基板9、成長用基板1等を150〜400℃に加熱することで行われる。   In step 3, the first conductive side pad electrode 6 and the second conductive side pad electrode 4 are joined to the first conductive side pattern electrode 8 and the second conductive side pattern electrode 7, respectively. Specifically, the bonding is performed by heating the support substrate 9, the growth substrate 1 and the like to 150 to 400 ° C.

工程3により、支持基板9に対して、複数の光発光素子2の実装を一度におこなうことができ、さらに、位置合わせも必要なくなるため、工程を非常に簡略化出来る。   By the step 3, the plurality of light emitting elements 2 can be mounted on the support substrate 9 at the same time, and further, the alignment is not necessary, so that the step can be greatly simplified.

また、工程3において1枚の成長用基板および1枚の支持基板に対して、複数の光半導体層が用いられる。そのため、成長用基板と支持基板との間の熱膨張係数差が大きい場合でも、光半導体層と成長用基板および支持基板との接触面積は小さくなり、熱膨張率係数の差により発生する歪みを分散させて減少させることができる。そのため、熱膨張係数が異なる成長用基板および支持基板を使用することができる。   In step 3, a plurality of optical semiconductor layers are used for one growth substrate and one support substrate. Therefore, even when the difference in thermal expansion coefficient between the growth substrate and the support substrate is large, the contact area between the optical semiconductor layer, the growth substrate and the support substrate is reduced, and distortion caused by the difference in thermal expansion coefficient is reduced. It can be reduced by dispersion. Therefore, a growth substrate and a support substrate having different thermal expansion coefficients can be used.

(工程4)
工程4において、成長用基板1を除去する。除去方法としては、レーザーリフトオフ(成長用基板1と光半導体層2とが異種材料の場合)、基板の研磨などが挙げられる。なかでもレーザー照射により簡易に成長用基板1を除去できるため、レーザーリフトオフが除去方法として好ましい。また、工程3において、加熱された際に、そのサイクルの中でレーザーリフトオフを行うようにしてもよい。この場合、成長用基板1が先に除去された状態で支持基板9が冷却されるので、熱応力の蓄積を防止することができる。
(Process 4)
In step 4, the growth substrate 1 is removed. Examples of the removal method include laser lift-off (when the growth substrate 1 and the optical semiconductor layer 2 are made of different materials), polishing of the substrate, and the like. Among these, the growth substrate 1 can be easily removed by laser irradiation, and therefore, laser lift-off is preferable as the removal method. In Step 3, when heated, laser lift-off may be performed in the cycle. In this case, since the support substrate 9 is cooled in a state where the growth substrate 1 is removed first, accumulation of thermal stress can be prevented.

以上の工程1〜4を行うことにより、発光素子アレイ11を製造することができる。   The light emitting element array 11 can be manufactured by performing the above processes 1-4.

なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.

本発明の発光素子アレイの製造方法の一つの実施の形態を示す断面図である。It is sectional drawing which shows one embodiment of the manufacturing method of the light emitting element array of this invention. 本発明の発光素子アレイの製造方法の工程1の一つを示す断面図である。It is sectional drawing which shows one of the process 1 of the manufacturing method of the light emitting element array of this invention.

符号の説明Explanation of symbols

1:成長用基板
2:光半導体層
2a:バッファ層
2b:第1導電型(n型)の半導体層
2c:発光層
2d:第2導電型(p型)の半導体層
2e:テンプレート層
3:第2導電側の導電層
4:第2導電側のパッド電極
5:第1導電側の導電層
6:第1導電側のパッド電極
7:第1導電側パターン電極
8:第2導電側パターン電極
9:支持基板
10:成長抑制マスク
11:発光素子アレイ
1: growth substrate 2: optical semiconductor layer 2a: buffer layer 2b: first conductivity type (n-type) semiconductor layer 2c: light emitting layer 2d: second conductivity type (p-type) semiconductor layer 2e: template layer 3: Second conductive side conductive layer 4: Second conductive side pad electrode 5: First conductive side conductive layer 6: First conductive side pad electrode 7: First conductive side pattern electrode 8: Second conductive side pattern electrode 9: Support substrate 10: Growth suppression mask 11: Light emitting element array

Claims (3)

(1)成長用基板上に、第1導電型の半導体層と、発光層と、第2導電型の半導体層と、から構成される光半導体層を複数形成する工程と、
(2)前記複数の光半導体層の各々において、一部を除去し、前記第1導電型の半導体層および前記第2導電型の半導体層を露出させ、それぞれ第1および第2の電極を形成する工程と、
(3)複数の前記光半導体層に形成した前記第1および第2の電極を、これらの電極に対して対向する位置に設けられた支持基板上の電極にそれぞれ接合して、前記成長用基板を前記支持基板に実装する工程と、
(4)前記成長用基板を除去する工程と、
を具備する発光素子アレイの製造方法。
(1) forming a plurality of optical semiconductor layers composed of a first conductivity type semiconductor layer, a light emitting layer, and a second conductivity type semiconductor layer on a growth substrate;
(2) A part of each of the plurality of optical semiconductor layers is removed to expose the first conductive type semiconductor layer and the second conductive type semiconductor layer, thereby forming first and second electrodes, respectively. And a process of
(3) The growth substrate is formed by bonding the first and second electrodes formed on a plurality of the optical semiconductor layers to electrodes on a support substrate provided at positions facing the electrodes. Mounting on the support substrate;
(4) removing the growth substrate;
A method for manufacturing a light-emitting element array comprising:
前記工程(1)は、
(1−1)前記成長用基板上に、前記光半導体層のエピタキシャル成長に対して不活性な材料から成る物質により成長抑制マスクパターンを形成して、相互に分離された前記成長用基板上に露出部を複数形成する工程と、
(1−2)前記成長用基板上の複数の露出部に、エピタキシャル成長によって前記光半導体層を形成する工程と、
(1−3)前記成長抑制マスクパターンを除去する工程と、
を含む請求項1記載の発光素子アレイの製造方法。
The step (1)
(1-1) A growth suppression mask pattern is formed on the growth substrate with a material made of a material inactive with respect to the epitaxial growth of the optical semiconductor layer, and exposed on the growth substrate separated from each other. Forming a plurality of parts,
(1-2) forming the optical semiconductor layer by epitaxial growth on a plurality of exposed portions on the growth substrate;
(1-3) removing the growth suppression mask pattern;
The manufacturing method of the light emitting element array of Claim 1 containing this.
前記成長用基板と前記光半導体層が異種材料である場合、前記工程(4)において、レーザーリフトオフにより前記成長用基板を除去する請求項1または2記載の発光素子アレイの製造方法。   3. The method for manufacturing a light-emitting element array according to claim 1, wherein when the growth substrate and the optical semiconductor layer are made of different materials, the growth substrate is removed by laser lift-off in the step (4).
JP2008222507A 2008-08-29 2008-08-29 Method of manufacturing light emitting element array Pending JP2010056457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008222507A JP2010056457A (en) 2008-08-29 2008-08-29 Method of manufacturing light emitting element array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008222507A JP2010056457A (en) 2008-08-29 2008-08-29 Method of manufacturing light emitting element array

Publications (1)

Publication Number Publication Date
JP2010056457A true JP2010056457A (en) 2010-03-11

Family

ID=42072026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008222507A Pending JP2010056457A (en) 2008-08-29 2008-08-29 Method of manufacturing light emitting element array

Country Status (1)

Country Link
JP (1) JP2010056457A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012147436A1 (en) * 2011-04-25 2012-11-01 住友電気工業株式会社 MANUFACTURING METHOD FOR GaN SEMICONDUCTOR DEVICE
JP2013225640A (en) * 2012-03-23 2013-10-31 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
KR20140095794A (en) * 2013-01-25 2014-08-04 삼성전자주식회사 Method for manufacturing the light emitting device package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012147436A1 (en) * 2011-04-25 2012-11-01 住友電気工業株式会社 MANUFACTURING METHOD FOR GaN SEMICONDUCTOR DEVICE
US8633087B2 (en) 2011-04-25 2014-01-21 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based semiconductor device
JP2013225640A (en) * 2012-03-23 2013-10-31 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
KR20140095794A (en) * 2013-01-25 2014-08-04 삼성전자주식회사 Method for manufacturing the light emitting device package
KR101881446B1 (en) 2013-01-25 2018-07-24 삼성전자주식회사 Method for manufacturing the light emitting device package

Similar Documents

Publication Publication Date Title
JP5220916B2 (en) Light emitting device and manufacturing method thereof
US7675077B2 (en) Light-emitting diode and method for manufacturing the same
JP2010056458A (en) Method of manufacturing light emitting element
US8361880B2 (en) Semiconductor light-emitting device with metal support substrate
KR100691363B1 (en) Method for manufacturing vertical structure light emitting diode
JP4699258B2 (en) Flip chip light emitting diode and manufacturing method thereof
KR100609118B1 (en) Flip chip light emitting diode and method of manufactureing the same
US8030677B2 (en) Semiconductor light emitting element and method for manufacturing same
JP2005108863A (en) Vertical gallium nitride light emitting diode and its manufacturing method
US11152216B2 (en) Method for manufacturing semiconductor device
JP6018219B2 (en) Manufacturing method of light emitting diode
US9076923B2 (en) Light-emitting device manufacturing method
JP2012199357A (en) Semiconductor light-emitting element and manufacturing method of the same
JP2010067890A (en) Light-emitting element
JP2007036010A (en) Schottky barrier diode equipment and its manufacturing method
US8039362B2 (en) Method for fabricating light emitting device
KR20100109169A (en) Fabrication method of light emitting diode and the light emitting diode fabricated by the method
WO2012098964A1 (en) Light emitting element and method for manufacturing light emitting element and semiconductor element
TW201547053A (en) Method of forming a light-emitting device
JP5221166B2 (en) ZnO-based semiconductor element, manufacturing method thereof, and optical semiconductor element
KR100978568B1 (en) Manufacturing method of nitride semiconductor light emitting device
JP2010056457A (en) Method of manufacturing light emitting element array
TW201727939A (en) Light-emitting element and manufacturing method therefor
JP2000174333A (en) Gallium nitride compound semiconductor light-emitting element and manufacture thereof
JP2006287120A (en) Light emitting element and its manufacturing method