JP2009295850A - 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ - Google Patents

多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ Download PDF

Info

Publication number
JP2009295850A
JP2009295850A JP2008149125A JP2008149125A JP2009295850A JP 2009295850 A JP2009295850 A JP 2009295850A JP 2008149125 A JP2008149125 A JP 2008149125A JP 2008149125 A JP2008149125 A JP 2008149125A JP 2009295850 A JP2009295850 A JP 2009295850A
Authority
JP
Japan
Prior art keywords
semiconductor chip
layer
circuit board
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008149125A
Other languages
English (en)
Inventor
Hideyuki Yanagida
英之 柳田
Shigeharu Ariga
茂晴 有家
Fumio Inoue
文男 井上
Sadao Ito
定夫 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2008149125A priority Critical patent/JP2009295850A/ja
Publication of JP2009295850A publication Critical patent/JP2009295850A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】多層回路基板のバイアホール径(トップ径とボトム径の差)を極力小さくして配線面積の低下を防ぐとともに微細配線の形成も可能で、かつ信頼性の高い多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板、並びにその基板を用いた半導体パッケージを提供する。
【解決手段】本発明は、絶縁層上に1種類以上の金属層を有する第1の金属層を形成する工程を含む多層回路基板の製造方法であって、前記第1の金属層と絶縁層に開口を形成する工程、前記開口内部をデスミア処理する工程、前記開口部及び前記第1の金属層上を無電解銅めっきによる第2の金属層をさらに形成する工程を順次行うことを特徴とする多層回路基板の製造方法である。また、上記製法から得られる多層回路基板、半導体チップ搭載基板、並びにその基板を用いた半導体パッケージである。
【選択図】図4

Description

本発明は、多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージに関する。
半導体パッケージの分野では、近年一層の高集積化及び高速対応化の要求が高まっている。これらに対応した半導体パッケージとして、半導体チップを、ガラスエポキシのコア基板上に絶縁層を形成した多層回路基板上に搭載したものが提案されている。このような半導体パッケージは、半導体チップ搭載基板の外部接続端子でさらにマザーボードと呼ばれるより大きな基板に搭載され、マザーボード内の配線によって相互に接続される。このような実装形態をとることによって、半導体チップの電極間隔である0.05〜0.25mmを、0.5〜1.0mmに広げてマザーボード上に実装することができる。
一般に多層回路基板の層間接続は、バイアホールを形成した後、バイアホール内に金属層をめっきで形成して行われる。電子機器の小型化、軽量化、高性能化の要求に応えるために、バイアホールの小径化が求められており、このため最近は、レーザでバイアホールを形成する方法が増えてきた。
各種のレーザの中でも特に炭酸ガスレーザはエポキシ樹脂、ポリイミド樹脂等の有機絶縁樹脂に高速で穴あけすることができ、プリント配線板用として工業的に最も多く用いられるようになったが、炭酸ガスレーザで穴あけした場合は、バイアホールの底部に樹脂の炭化物(スミア)が残存する。そこで、プラズマや過マンガン酸塩水溶液等を使用してスミアを除去するデスミア工程が必要である。
デスミア工程の際、プラズマや過マンガン酸水溶液によって、バイアホールの底部のみではなく、基板表面の絶縁層も処理される。このため、デスミアによって、絶縁層表面の粗さまたは官能基が変化してしまい、アディティブ法においては、その後絶縁層表面に形成される金属と絶縁層との接着強度(ピール強度)が低下する問題がある。このようなアディティブ法の問題を解決するために、最近では特許文献1に示すように、5μm以下の銅箔を貼り付けた絶縁層を内層回路に積層し、レーザによるバイアホールを開口後、デスミア工程、第2の金属層として薄付け無電解銅めっきを行い、電気めっきレジストを形成した後に電気銅めっきを行う工程と、電気めっきレジストを除去し、パターン部以外の銅をエッチング除去することで内層接続と回路形成する工程とを有する工法がある。このとき回路の配線密度は略導体幅/導体間隔(以下、L/Sという)=25μm/25μmである。また、特許文献2に示すように、ビルドアップ層(絶縁層)上にスパッタリングによりNi、Cr、Cu等の第2の金属層を形成し、レーザによるバイアホールを開口後、デスミア工程、金属層としてスパッタリングによりNi、Cu等の金属層を形成し、電気めっきレジストを形成した後に電気銅めっきを行う工程と、電気めっきレジストを除去し、パターン部以外の銅をエッチング除去することで内層接続と回路形成する工程とを有する工法がある。このとき回路の配線密度は略L/S=12.5μm/12.5μmである。
特開2003−086938号公報 特開2004−235601号公報
特許文献1による方法は、金属層が5μm以下のため、L/S=25μm/25μm未満の配線になると、金属層5μm以下の厚みをエッチングする際、同時に回路もエッチングされてしまい、回路が細くなる等の回路精度に悪影響を及ぼす。また、特許文献2による方法は、金属層をスパッタリングにより形成するため、バイアホールのトップ径とボトム径の差を大きくして、角度(テーパ角)のついた穴壁にしなければならない。そのため、配線面積が少なくなり高密度化の阻害要因となっている。
本発明の目的は、上記従来技術の問題点を改善するためになされたものであり、その目的は、多層回路基板のバイアホール径(トップ径とボトム径の差)を極力小さくして配線面積の低下を防ぐとともに微細配線の形成も可能で、かつ信頼性の高い多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板、並びにその基板を用いた半導体パッケージを提供することである。
上記目的を達成するために、本発明は次のように構成される。
(1) 絶縁層上に1種類以上の金属層を有する第1の金属層を形成する工程を含む多層回路基板の製造方法であって、前記第1の金属層と絶縁層に開口を形成する工程、前記開口内部をデスミア処理する工程、前記開口部及び前記第1の金属層上を無電解銅めっきによる第2の金属層をさらに形成する工程を順次行うことを特徴とする多層回路基板の製造方法。
(2) 前記デスミア処理する工程は、ドライプロセスで行う工程である上記(1)に記載の多層回路基板の製造方法。
(3) 前記デスミア処理する工程は、ドライプロセスとウェットプロセスを併用する工程である上記(1)に記載の多層回路基板の製造方法。
(4) 前記開口を形成する工程は、レーザ加工による工程である上記(1)〜(3)の何れかに記載の多層回路基板の製造方法。
(5) 前記絶縁層上に1種類以上の金属層を有する第1の金属層を形成する工程は、1層以上をドライプロセスで形成する工程を有する上記(1)〜(4)の何れかに記載の多層回路基板の製造方法。
(6) 前記第1の金属層の厚みは1μm以下である上記(1)〜(5)の何れかに記載の多層回路基板の製造方法。
(7) 前記絶縁層の表面粗さを、平均粗さ(Ra)で1μm以下に形成する工程をさらに有する上記(1)〜(6)いずれかに記載の多層回路基板の製造方法。
(8) 上記(1)〜(7)の何れかに記載の多層回路基板の製造方法で製造された多層回路基板。
(9) 上記(8)に記載の多層回路基板を用いた半導体チップ搭載基板であって、前記多層回路基板の一方の面に半導体チップ接続端子が、他方の面に外部接続端子が設けられる半導体チップ搭載基板。
(10) 上記(9)に記載の半導体チップ搭載基板と、半導体チップ搭載領域に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する封止樹脂からなる半導体パッケージ。
本発明の多層回路基板の製造方法によれば、バイアホールのボトム径とトップ径の差が小さくなるため、バイアホール径を小さくすることが可能である。特にビルドアップ材の厚みが厚くなるに従い効果は大である。また、デスミア工程でスミアを確実に除去可能であるとともに絶縁層と配線の接着強度の低下を防ぎ、かつ微細配線の形成も可能で、信頼性の高い多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージを提供することができる。さらに、本発明の基板の製造方法によれば、デスミアの際に絶縁樹脂と金属との接着強度が低下することがなく、耐リフロー性及び温度サイクル試験での信頼性を向上することができるため、実装信頼性に優れた多層回路基板、半導体チップ搭載基板、半導体パッケージを作製することができる。
以下、図面を用いて本発明の実施の形態を説明する。なお、多層回路基板として、半導体チップ搭載基板を例として説明するが、特に、これに限定されるものではない。
(半導体チップ搭載基板)
図1に、本発明の半導体チップ搭載基板の一実施例(片面ビルドアップ層2層)の断面模式図を示す。ここでは、ビルドアップ層104を片面にのみ形成した実施形態で説明するが、必要に応じてビルドアップ層104は両面に形成しても良い。本発明の半導体チップ搭載基板は、図1に示すように、半導体チップが搭載される側の絶縁層であるコア基板100上に、半導体チップ接続端子(図示しない。)及び第1の層間接続端子101を含む第1の配線106aが形成される。コア基板100の反対側には、第2の層間接続端子103を含む第2の配線106bが形成され、第1の層間接続端子101と第2の層間接続端子103は、コア基板100の第1の層間接続用バイアホール(以下、「第1のバイアホール」という。)102を介して電気的に接続される。コア基板100の第2の配線106b上には、ビルドアップ層104が形成され、ビルドアップ層104上には第3の層間接続端子(図示しない。)を含む第3の配線106cが形成され、第2の層間接続端子103と第3の層間接続端子は、第2の層間接続用ブラインドバイアホール(以下、「第2のバイアホール」という。)108を介して電気的に接続される。ビルドアップ層104が複数形成される場合は、同様の構造を積層し、例えば、第3の配線106c中、第3の層間接続端子は次のビルドアップ層104の層間接続端子と、第3の層間接続用ブラインドバイアホール(以下、「第3のバイアホール」という。)105を介して電気的に接続される。最外層のビルドアップ層104上には、マザーボードと接続される外部接続端子107が形成される。配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第1の層間接続端子101等を共用することも可能である。更に、最外層のビルドアップ層104上には、必要に応じてソルダレジスト等の絶縁被覆109を設けることもできる。
(コア基板)
コア基板100の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。有機基材としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。さらに熱硬化性の有機絶縁材料が主成分であることがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタアクリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。また、これらの樹脂をガラスクロスやガラス不織布などと一体になるように成形したものでもよい。
熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス(成分例:SiO 65〜75%、Al 0.5〜4%、CaO 5〜15%、MgO 0.5〜4%、NaO 10〜20%)、ホウ珪酸ガラス(成分例:SiO 65〜80%、B 5〜25%、Al 1〜5%、CaO 5〜8%、MgO 0.5〜2%、NaO 6〜14%、KO 1〜6%)等が挙げられる。また、感光性ガラスとしてはLiO−SiO系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。コア基板100の厚さは100〜800μmの範囲であるのが、IVH(Interstitial Via Hole)形成性の点で好ましく、更に150〜500μmの範囲であるのがより好ましい。
(ビルドアップ層)
絶縁層であるビルドアップ層104は、絶縁材料からなるのが好ましい。絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。さらに熱硬化性の有機絶縁材料が主成分であることがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタアクリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。ビルドアップ層104の形成方法としては、ワニス状の絶縁材料をスピンコータ、コンマコータ、印刷等で形成した後、乾燥、硬化して形成することができる。また、フィルム状に予め形成し、プレスやラミネートでコア基板100に接着することもできる。絶縁材料によってはガラスクロスや不織布に材料を含浸させ、プリプレグ状にしてから接着して形成することもできる。さらに、金属箔にワニスを塗布し、乾燥後コア基板100に接着することもできる。
(熱膨張係数)
半導体チップの熱膨張係数とコア基板100の熱膨張係数とが近似していて、かつコア基板100の熱膨張係数とビルドアップ層(絶縁層)104の熱膨張係数とが近似していることが好ましい。さらに、半導体チップ、コア基板100、ビルドアップ層(絶縁層)104の各々の熱膨張係数をα1、α2、α3(ppm/℃)としたとき、α1≦α2≦α3であることがより好ましい。具体的には、コア基板100の熱膨張係数α2は、7〜13ppm/℃が好ましく、更に好ましくは9〜11ppm/℃である。ビルドアップ層(絶縁層)104の熱膨張係数α3は10〜60ppm/℃であるのが好ましく、更に好ましくは10〜50ppm/℃である。熱膨張係数の測定は、TMA(Thermo−Mechanical Analysis)を用いJIS−C6481に準拠して測定を行うことができる。
(ヤング率)
ビルドアップ層(絶縁層)104のヤング率は、1〜5GPaであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層(絶縁層)104中の充填材は、ビルドアップ層(絶縁層)104の熱膨張係数が10〜60ppm/℃、ヤング率が1〜5GPaになるように添加量を適宜調整して添加するのが好ましい。ヤング率の測定は、例えばAUTOGRAPH(島津製作所製、商品名、「AUTOGRAPH」は登録商標。」を用いJIS−K7127に準拠して測定を行うことができる。
(平坦性)
コア基板100及びビルドアップ層104等の絶縁層の表面の平坦性は、平均粗さ(Ra)で1.0μm以下、特に0.01〜1.0μmが高速電気信号の伝達特性の面から好ましく、更に0.01〜0.4μmであることがより好ましい。1.0μmを超えると形成する配線の幅変動が大きく、また、高速電気信号の減衰が大きくなる傾向がある。0.01μm未満では、ピール強度が十分に得られなくなるという傾向がある。同様に配線表面の平坦性も、平均粗さ(Ra)で1.0μm以下であることが好ましく、更に0.01〜0.4μmであることがより好ましい。すなわち、前記コア基板100と前記第1の配線106aとの界面、前記コア基板100と前記第2の配線106bとの界面、前記第2の配線106bと前記ビルドアップ層(絶縁層)104の界面、前記ビルドアップ層(絶縁層)104と前記第3の配線106cとの界面は、少なくともいずれか1つの界面の凹凸が、Raで1.0μm以下であるのが好ましい。特に0.01〜1.0μmが好ましく、更に0.01〜0.4μmであることがより好ましい。本発明において、Raは、上述のように平均粗さであり、例えば触針式表面粗さ計 サーフテストSV−400(株式会社ミツトヨ製、商品名)を用いて測定することができる(JIS C 6481参照)。
(半導体チップ搭載基板の製造方法)
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
(絶縁層上の第1の金属層の形成)
コア基板100及びビルドアップ層104等の絶縁層上に1種類以上の金属層を有する第1の金属層を形成する方法として、スパッタリング、真空加熱蒸着、真空EB(Electron Beam)蒸着などがある。スパッタリング装置は、2極スパッタ、3極スパッタ、4極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタリングで形成できる金属層としては、Cr、Ni、Co、Pd、Zr、Zn、Cuまたはこれらの合金であることが好ましい。
スパッタリングで形成できる1層の金属層の厚みは1〜1000nm程度であり、連続して複数層の金属層を形成して第1の金属層とすることも可能である。このような例として、例えばスパッタリングで絶縁層上に金属を形成する場合は、絶縁層との接着性を向上させるために1層目に下地金属を形成する。下地金属の膜厚は特に5〜200nmが好ましく、金属としてはNi、Cr、Zn、Co及びそれらの合金が好ましい。2層目以降は必要に応じて金属種及び厚みを選択すればよいが、多層回路基板の配線を形成する場合は、Cuをターゲットにして5〜1000nmスパッタリングして2層目の薄膜銅層を形成するのが好ましい。薄膜銅層の膜厚は特に100〜500nmが好ましく、200〜300nmがより好ましい。また、1層目の下地金属と2層目以降の薄膜銅層を合わせた第1の金属層全体としての厚みは、1000nm(1μm)以下が好ましい。
なお、本発明における第1の金属層とは、バイアホールのための開口を形成する前に、コア基板100及びビルドアップ層104等の絶縁層上に形成される金属層をいう。
(絶縁層上の配線形成方法)
コア基板100及びビルドアップ層104等の絶縁層上の配線形成方法としては、絶縁層上に1種類以上の第1の金属層を形成し、この第1の金属層の不要な箇所をエッチング除去する方法(サブトラクティブ法)、絶縁層上に1種類以上の第1の金属層を形成し、その後電解めっきで必要な配線を形成した後、第1の金属層をエッチングで除去する方法(セミアディティブ法)、絶縁層上の必要な箇所にのみめっき処理により配線を形成する方法(アディティブ法)がある。
(バイアホール)
コア基板100に設ける第1のバイアホール、及びビルドアップ層104に設ける第2、第3のバイアホールは、コア基板100やビルドアップ層104の絶縁層上に1種類以上の第1の金属層を形成した後、この第1の金属層側から絶縁層を開口して、バイアホールを形成する。
また、コア基板100に設ける第1のバイアホールは、コア基板100の片面に金属層を形成した後、絶縁層側から開口してバイアホールを形成してもよい。
(開口を形成する方法)
開口を形成する方法としては、パンチやドリルなどの機械加工、レーザビームによる加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがあるが、微細な穴を加工できることや金属と絶縁層を同時に穴加工しやすいという観点から、特にレーザビームを使用するのがより好ましい。使用するレーザは限定されるものではなく、炭酸ガスレーザ、YAGレーザ、エキシマレーザ等を用いることができる。
レーザにより開口を形成する方法としては、銅箔上に直接レーザ光を照射するダイレクトレーザ穴あけ法や、開口径と同じ大きさの窓穴をフォトリソ法により形成した後、窓穴より大きなレーザ光を照射するコンフォーマル穴あけ法、開口径より大きな窓穴を銅箔上に形成した後、窓穴径と同じ径のレーザ光を照射して穴あけを行うラージウインドウ法の何れでもよいが、工数が少ない点からダイレクトレーザ穴あけ法が好ましい。
(開口のテーパ角)
図9に開口部の断面図を示す。開口底部の第2の配線106b側の直径(ボトム径)をB、開口の第1の金属層106c1側の直径(トップ径)をT、ビルドアップ層(絶縁層)104の厚みをtとしたとき、テーパ角θは(1)式で表すことができる。
Figure 2009295850
基板の配線収容率を高めるためには、ボトム径Bを一定とした場合、トップ径Tとボトム径Bの差が小さいことが好ましい。しかし、トップ径Tとボトム径Bの差が小さくなるに従い、テーパ角が90度に近くなるため、スパッタリングや蒸着などを用いて開口部の側壁に金属を形成する場合は、良好な金属層を形成することが困難になる。スパッタリングの場合は、テーパ角は65度以下が好ましい。
(デスミア)
前述の方法により形成されたバイアホールのスミア除去としては、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。さらに、プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、RIE(Reactive Ion Etching)処理があり、必要に応じて選択できる。これらの処理に使用するガスとしては、窒素、酸素、アルゴン、フレオン(CF)、またはこれらの混合ガスが好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。
(層間接続)
層間接続は、コア基板に設けた第1のバイアホール及びビルドアップ層に設けた第2、第3のバイアホールに層間接続めっきや導電性ペーストを充填することで行われる。また、配線形成方法としてセミアディティブ法を用いる場合は、めっきで配線を形成する際に同時に層間接続を行うこともでき、効率的で好ましい。この場合、層間接続めっきは、下地めっきとしての薄付け無電解銅めっき層(第2の金属層)と、厚付けのための電解銅めっき層を備えるのが望ましい。
(サブトラクティブ法による配線形成)
前述の方法で形成された金属層(第1、第2の金属層、電解銅めっき層を含む。)の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属層(第1、第2の金属層、電解銅めっき層を含む。)をエッチング除去し、配線を形成することができる。例えば、金属層(第1、第2の金属層、電解銅めっき層を含む。)が銅層の場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅層の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去して形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。また、金属層(第1、第2の金属層、電解銅めっき層を含む。)が複数の金属から構成される場合は、それぞれ適切なエッチング液を組み合わせてエッチングを行うことができる。
(セミアディティブ法による配線形成)
前述の方法で形成された金属層(第1、第2の金属層)上に、めっきレジストを必要なパターンに形成し、金属層(第1、第2の金属層)を介して電解めっきにより配線を形成できる。その後、めっきレジストを剥離し、最後に金属層(第1、第2の金属層)をエッチング等により除去し、配線が形成できる。セミアディティブ法では、層間接続と配線形成を同時に行うことができ、効率的で好ましい。
(配線の形状)
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子(ワイヤボンド端子等)、その反対面にはマザーボードと電気的に接続される外部接続端子(はんだボール等が搭載される箇所)及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図2に示すように(内層配線、層間接続端子等は省略。)、半導体チップ接続端子16より内側に外部接続端子を形成したファン−インタイプや、図3に示すような半導体チップ接続端子16の外側に外部接続端子19を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。
図2は本発明の一実施形態であるファン−インタイプ半導体チップ搭載基板の平面図である。また、図3は、本発明の別の実施形態であるファン−アウトタイプ半導体チップ搭載基板の平面図である。図中、13は、半導体パッケージ領域である。フリップチップタイプの場合、14はダイボンドフィルム接着領域、15は半導体チップ搭載領域、16は半導体チップ接続端子である。ワイヤボンドタイプの場合、17はダイボンドフィルム接着領域、18は半導体チップ搭載領域である。また、19は外部接続端子、20は展開配線である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン21を形成することもできる。ダミーパターン21の形状や配置も特には問わないが、半導体チップ搭載領域15、18に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。
(絶縁被覆の形成)
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。この場合は、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは実験的に反りが発生しないように調整することがより好ましい。さらに、絶縁被覆の熱膨張係数は、一般的には大きな材料が多いため、このような絶縁被覆を半導体チップ搭載側に形成する場合は、フレームの半導体パッケージ領域の外側だけに形成するのが好ましい。また、絶縁被覆の厚みは5〜50μmであることが好ましく、10〜30μmがより好ましい。厚みが50μm以上では、半導体チップ搭載基板全体の厚みが厚くなり、5μm以下では絶縁性に問題が発生する場合がある。
(配線のめっき)
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。また、必要に応じて、露出した配線、ダミーパターン、補強パターン等の金属パターン表面に同時に施すこともできる。
(半導体チップ搭載基板の製造工程)
本発明の半導体チップ搭載基板は、以下のような工程で製造することができる。図4の(a)〜(h)に、本発明の半導体チップ搭載基板の製造方法の実施形態の一例を断面模式図で示す。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
(工程a)
(工程a)は、図4(a)に示すようにコア基板100上に第1の配線106aを作製する工程である。例えば片面に銅層が形成されたコア基板100に第1の配線106a形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いるサブトラクティブ法によって作製することができる。ガラス基板上に銅層を作製するには、スパッタリング、蒸着、めっき等により得ることができる。なお、第1の配線106aは、第1の層間接続端子101及び半導体チップ接続端子(半導体チップと電気的に接続される部分、図示しない。)を含んでおり、微細配線の形成方法としてはアディティブ法やセミアディティブ法を用いることもできる。
(工程b)
(工程b)は、図4(b)に示すように、前記第1の層間接続端子101と、後述する第2の配線106とを接続するための第1のバイアホール102を形成する工程である。バイアホールの形成は、コア基板100が非感光性基材の場合レーザ光を用いることができる。使用するレーザ光は限定されるものではなく、炭酸ガスレーザ、YAGレーザ、エキシマレーザ等を用いることができる。コア基板100が感光性基材の場合、バイアホール以外の領域をマスクし、バイアホール部に紫外光を照射する。その後熱処理とエッチングによりバイアホールを形成する。また、コア基板100が直接エッチング可能な基材の場合は、エッチングによって形成することもできる。形成されたバイアホールは層間を電気的に接続するために導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。
(工程c)
(工程c)は、図4(c)に示すように、コア基板100の第1の配線106aと反対側の面に第2の配線106bを形成する工程である。コア基板100の第1の配線106aと反対の面に(工程a)と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いてサブトラクティブ法によって第2の配線106bを形成する。銅層は(工程a)と同様にスパッタリング、蒸着、めっきなどで形成できる。なお、第2の配線106bは第2の層間接続端子103を含んでおり、微細配線の形成方法としてはアディティブ法やセミアディティブ法を用いることもできる。
(工程d)
(工程d)は、図4(d)に示すように前記第2の配線106bを形成した面にビルドアップ層104を形成する工程である。コア基板100表面及び第2の配線106b表面に、前述したようなワニス状の絶縁材料の印刷、スピンコート、またはフィルム状の絶縁材料をラミネートやプレスなどの手法を用いて積層形成してビルドアップ層(絶縁層)104を得ることができる。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させる。加熱条件は、材料に適した条件を選択すればよく、硬化後に反りやねじれが発生しないような条件が好ましい。
ビルドアップ層(絶縁層)104を形成する前に、第2の配線106b表面にシランカップリング剤等のカップリング剤を含む皮膜(図示しない。)を形成することが好ましい。このカップリング剤を含む皮膜により、第2の配線106b表面とビルドアップ層(絶縁層)104との接着信頼性を向上させることが可能である。使用するカップリング剤はシランカップリング剤が好ましく、例えば、シランカップリング剤は、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有し、これらのシランカップリング剤の1種もしくは2種以上の混合物を含有する溶液を使用することができる。シランカップリング剤溶液の調整に使用される溶媒は、水或いはアルコール、ケトン類等を用いることが可能である。また、カップリング剤の加水分解を促進するために、少量の酢酸や塩酸等の酸を添加することもできる。前記カップリング剤の含有量は、溶液全体に対して、0.01重量%〜5重量%、好ましくは、0.1重量%〜0.5重量%である。カップリング剤による皮膜形成処理は、前記のように調整したカップリング剤溶液に浸漬する、前記溶液をスプレー噴霧する、塗布する等の方法により行うことができる。前記のシランカップリング剤で処理したコア基板100は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用するカップリング剤の種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。さらに、シランカップリング剤処理前のコア基板100表面を、脱脂処理、アルカリ処理、酸処理、水洗などを必要に応じて適宜組合せて行い、表面を清浄することが好ましい。
(工程e)
(工程e)は、図4(e)に示すように前記ビルドアップ層(絶縁層)104上に、第1の金属層106c1を形成する工程である。第1の金属層106c1は銅とビルドアップ層(絶縁層)104の接着を確保するための金属が好ましく、スパッタリング、蒸着などで形成できる。金属は特に限定しないが、Cr、Ni、Co、Pd、Zr、Zn、NiとCrの合金、NiとCuの合金等の金属を用いることができる。また、膜厚は5〜200nmが好ましい。
連続して複数層の金属層を形成して第1の金属層とすることも可能である。1層目として、上記の金属層を形成した後、2層目以降は必要に応じて金属種及び厚みを選択すればよいが、多層回路基板の配線を形成する場合は、Cuをターゲットにして5〜1000nmスパッタリングして2層目の薄膜銅層を形成するのが好ましい。薄膜銅層の膜厚は特に100〜500nmが好ましく、200〜300nmがより好ましい。また、1層目の下地金属と2層目以降の薄膜銅層を合わせた第1の金属層としての厚みは、1000nm(1μm)以下が好ましい。
(工程f)
(工程f)は、図4(f)に示すように、前記第1の金属層106c1の上から第2のバイアホール108を形成した後、バイアホール内部のスミアを除去する工程である。バイアホールの形成はレーザビーム加工が好ましく、特に炭酸ガスレーザがより好ましい。開口部は図9に示すボトム径Bとトップ径Tの差が小さいことが、配線収容率を上げることから好ましい。スミア除去として、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、RIE(Reactive Ion Etching)処理があり、真空プラズマ処理が好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。
(工程g)
(工程g)は、図4(g)に示すように、前述のスミア除去された第2のバイアホールを有するビルドアップ層(絶縁層)104上に、第3の配線106cを形成する工程である。このような微細配線を形成するプロセスとしてはセミアディティブ法が好ましい。すなわち、第1の金属層106c1上にさらに第2の金属層(図示しない。)を形成した後、めっきレジストを必要なパターンに形成し、第1、第2の金属層を介して電解めっきにより第3の配線106c形成と第2のバイアホール108内部の層間接続を同時に行うことができる。その後、めっきレジストを剥離し、最後に第1の金属層106c1及び第2の金属層(図示しない。)をエッチング等により除去し、第3の配線106cが形成できる。第2の金属層(図示しない。)は第2のバイアホール108内部の層間接続のため、無電解銅めっきを150〜3000nmめっきして薄膜銅層を形成するのが好ましい。(工程d)から(工程g)までを繰り返して、図4(h)に示すようにビルドアップ層(絶縁層)104を2層以上作製してもよい。この場合、最外のビルドアップ層(絶縁層)104上に形成された層間接続端子が、外部接続端子107となる。
(工程h)
(工程h)は、図4(h)に示すように、前記第3の配線106cを形成した面に次のビルドアップ層(絶縁層)104を形成し、前記ビルドアップ層(絶縁層)104に第3のバイアホール105を形成し、さらに外部接続端子107以外の配線等を保護するための絶縁被覆109を形成する工程である。絶縁被覆材としては、ソルダレジストを用いるのが好ましく、熱硬化型や光硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる光硬化型のものが好ましい。
(半導体チップ搭載基板の形状)
半導体チップ搭載基板22の形状は、特に問わないが、図5に示すようなフレーム形状にすることが好ましい。半導体チップ搭載基板22の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
図5の(a)は本発明の半導体チップ搭載基板22のフレーム形状の一例を表す全体の平面図であり、(b)は(a)の破線部分の拡大図である。図5のように、半導体パッケージ領域13(1個の半導体パッケージとなる部分)を行及び列に各々複数個等間隔で格子状に配置したブロック23を形成する。さらに、このようなブロック23を複数個行及び列に形成する。図5では、2個のブロック23しか記載していないが、必要に応じて、ブロック23も格子状に配置してもよい。ブロック23間のスペース幅は特に問わないが、半導体チップ搭載基板22の有効利用を考えると、0.5〜10mmが好ましい。ここで、半導体パッケージ領域13間のスペース部の幅は、50〜500μmが好ましく、100〜300μmがより好ましい。さらに後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。このように半導体パッケージ領域13を配置することで、半導体チップ搭載基板22の有効利用が可能になる。
また、半導体チップ搭載基板22の端部には、位置合わせ用ガイド穴11のような位置決めのマーク等を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。
さらに、前記半導体パッケージ領域13間のスペース部や前記ブロック23の外側には補強パターン24を形成することが好ましい。補強パターン24を形成することにより、半導体チップ搭載基板22の剛性が向上し、半導体パッケージの組み立てが容易になる。また、補強パターン24は、半導体チップ搭載基板22の反りやねじれの防止も可能であり、必要に応じて基板の両側、さらには内層ビルドアップ層(絶縁層)104にも形成することができる。補強パターン24は、別途作製し半導体チップ搭載基板22と貼り合わせてもよいが、半導体パッケージ領域13に形成される配線と同時に形成された金属パターンであることが好ましく、さらに、その表面には、配線と同様のニッケル、金などのめっきを施すか、絶縁被覆をすることがより好ましい。補強パターン24が、このような金属の場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロック23の外側には、ダイサーで切断する際の切断位置合わせマーク25を形成することが好ましい。このようにして、半導体チップ搭載基板22を作製することができる。
(半導体パッケージ)
半導体パッケージは、前記半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する樹脂とを含んで構成される。
図6に、本発明のフリップチップタイプ半導体パッケージの実施形態の一例を断面模式図で示す。図6に示すように本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ111が搭載されているもので、半導体チップ111と半導体チップ接続端子とを接続バンプ112を用いてフリップチップ接続することによって電気的に接続して得ることができる。さらに、これらの半導体パッケージには、図示するように、半導体チップ111と半導体チップ搭載基板の間を熱硬化性樹脂等のアンダーフィル材113で封止することが好ましい。アンダーフィル材113の熱膨張係数は、半導体チップ111及びコア基板100の熱膨張係数と近似していることが好ましい。さらに好ましくは(半導体チップ111の熱膨張係数)≦(アンダーフィル材113の熱膨張係数)≦(コア基板100の熱膨張係数)である。さらに、半導体チップ111の搭載には異方導電性フィルム(ACF:Anisotropic Conductive Film)や導電性粒子を含まない接着フィルム(NCF:Non Conductive Film)を用いて行うこともできる。この場合は、アンダーフィル材113で封止する工程の必要がないため、効率的である。さらに、半導体チップ111を搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるためより好ましい。
また、マザーボードとの電気的な接続を行うために、外部接続端子には、例えばはんだボール114を搭載することができる。はんだボール114には共晶はんだやPbフリーはんだが用いられる。はんだボール114を外部接続端子に固着する方法としては、Nリフロー装置を用いるのが一般的である。
また、図7には、ワイヤボンドタイプ半導体パッケージの実施形態の断面図を示す。半導体チップ111の搭載には、一般のダイボンドペーストも使用できるが、図7に示すようにダイボンドフィルム117を用いるのがより好ましい。半導体チップ111と半導体チップ接続端子との電気的な接続は金ワイヤ115を用いるワイヤボンドで行うのが一般的である。半導体チップ111の封止は、半導体用封止樹脂116をトランスファモールドで行うことができる。封止領域は、半導体チップ111の必要な部分だけを封止しても良いが、図7のように半導体パッケージ領域全体を封止してもよい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂を同時にダイサー等で切断する場合、特に有効な方法である。最後に、ダイサー等を用いて個々の半導体パッケージに切断する。
次に、実施例を挙げて本発明をさらに説明するが、本発明はこれら実施例に限定されるものではない。また、以下の実施例、比較例の(工程a)〜(工程h)は、図4に対応する。
実施例1
(工程a)〜(工程c)
両面銅箔付き銅張り積層板MCL−E−679F(日立化成工業株式会社製、商品名)の一方の面にドライフィルムレジストをラミネートし、露光、現像、エッチングを順次行い、銅張り積層板の一方の面に第2の配線106bを形成した。本実施例では、ビルドアップ層104に設ける第2のバイアホール108へのめっき付き性を試験するのを目的とするので、第1のバイアホール2は設けていない。
(工程d)
シランカップリング剤処理をして第2の配線106b表面にシランカップリング剤を含んだ皮膜を形成した後、銅張り積層板の第2の配線106bを形成した面に、ビルドアップ層(絶縁層)104としてAS−ZII厚み40μm(日立化成工業株式会社製、商品名)を110℃40秒でラミネートし、180℃60分間加熱硬化した。
(工程e)
ビルドップ層(絶縁層)104表面にスパッタリングによりCr層10nmとCu層200nmの106c1を形成した(第1の金属層106c1)。スパッタリングは、株式会社アルバック社製装置型番SIH−350−T08を用いて以下に示した条件で行った。
〔条件〕
(1)Crスパッタ
出力:500W
時間:21秒
圧力:1.3×10−5Torr(1.7×10−3Pa)
(2)Cuスパッタ
出力:500W
時間:230秒
圧力:1.3×10−5Torr(1.7×10−3Pa)
(工程f)
Cr層とCu層を有する第1の金属層106c1の上から第2の配線106bに到達するまで、レーザで表1に示す5種類の第2のバイアホール108を形成した。表1に、これらの第2のバイアホール108の開口径を示す。レーザには炭酸ガスレーザML605GTX(三菱電機株式会社製、商品名)を使用した。
Figure 2009295850


次に、大気圧プラズマ装置AP−T02(積水化学工業株式会社製、商品名)を使用し、第2のバイアホール108内部のスミアを除去した。大気圧プラズマ処理は以下に示した条件で行った。
〔条件〕
電極間隔:2mm
酸素流量:1L/分
電圧:60V×90
時間:5分
(工程g)
第2のバイアホール108の側壁及び第1の金属層106c1表面に、第2の金属層として薄付け無電解銅めっき121を200nm形成した。薄付け無電解銅めっき液は、CUST201(日立化成工業株式会社製、商品名)を用いて以下に示した条件で行った。
〔条件〕
(1)クリーナーコンディショナーCLC−601(日立化成工業株式会社製、商品名):50℃、5分
(2)湯洗:50℃、1分
(3)水洗:2分
(4)酸洗浄:10重量%硫酸
(5)水洗:1分
(6)プリディップPD−301(日立化成工業株式会社製、商品名):30℃、2分
(7)アクチュベーターHS−202B(日立化成工業株式会社製、商品名):30℃、5分
(8)水洗:2分
(9)アクセレーターPDP−601(日立化成工業株式会社製、商品名):20℃、6分
(10)水洗:1分
(11)CUST−201(日立化成工業株式会社製、商品名):20℃、10分
(12)水洗:2分
(13)乾燥(箱型乾燥機):80℃20分
その後さらに、電気銅めっき120を5μm形成し、図8(a)に示す、第2のバイアホール108を形成した。
比較例1
(工程a)〜(工程f)までは実施例1と同様に行い、その後、以下の(工程g)を行った。
(工程g)
第2のバイアホール108の側壁及び第1の金属層106c1表面に、第2の金属層としてスパッタリングにより接着金属(Ni)層118を10nm及び薄膜銅層119を200nm形成した。スパッタリングは、株式会社アルバック社製装置型番SIH−350−T08を用いて行った。その後さらに、電解銅めっき層120を5μm形成し、図8(b)に示す、第2のバイアホール108を形成した。
実施例2
(工程a)
図4に示すように、コア基板100として0.4mm厚のソーダガラス基板(熱膨張係数11ppm/℃)を用意し、片面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。スパッタリングは、株式会社アルバック社製装置型番SIH−350−T08を用いて以下に示した条件で行った。その後、第1の配線106aとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第1の配線106a(第1の層間接続端子101及び半導体チップ接続端子(図示しない。)を含む。)を形成した。
〔条件〕
Cuスパッタ
出力:500W
時間:230秒
圧力:1.3×10−5Torr(1.7×10−3Pa)
(工程b)
第1の配線106aが形成されたガラス基板の第1の配線106aと反対面から第1の層間接続端子101に到達するまで、レーザでφ50μmの穴を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数50、マスク径0.4mmの条件で行った。
得られた穴に導電性ペーストMP−200V(日立化成工業株式会社製、商品名)を充填してガラス基板の第1の層間接続端子101と電気的に接続し、第1のバイアホール102を形成した。
(工程c)
(工程b)で形成された第1のバイアホール102と電気的に接続するために、ガラス基板の、第1の配線106aと反対側の面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。スパッタリングは、(工程a)と同様に行った。さらに、(工程a)と同様に第2の配線106bの形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第2の配線106b(第2の層間接続端子103を含む。)を形成した。
(工程d)
(工程c)で形成した第2の配線106b側の面に、シランカップリング剤処理をして配線表面にシランカップリング剤を含んだ皮膜を形成した後、ビルドアップ層104を次のように形成した。すなわち、絶縁樹脂材料であるAS−ZII厚み40μm(日立化成工業株式会社製、商品名)を用いて、ラミネート法で、110℃40秒により絶縁層を形成し、180℃60分間加熱硬化してビルドアップ層104を得た。このビルドアップ層104の、熱膨張係数は49ppm/℃、ヤング率は2.7GPaである。
(工程e)
(工程d)で形成されたビルドアップ層(絶縁層)104上に、スパッタリングによりCr層10nmとCu層200nmの106c1を形成した(第1の金属層106c1)。スパッタリングは、株式会社アルバック社製装置型番SIH−350−T08を用いて以下に示した条件で行った。
〔条件〕
(1)Crスパッタ
出力:500W
時間:21秒
圧力:1.3×10−5Torr(1.7×10−3Pa)
(2)Cuスパッタ
出力:500W
時間:230秒
圧力:1.3×10−5Torr(1.7×10−3Pa)
(工程f)
Cr層とCu層を有する第1の金属層106c1の上から第2の層間接続用端子103に到達するまで、レーザでトップ径/ボトム径=100/70μm(テーパ角69度)の第2のバイアホール108を形成した。レーザには炭酸ガスレーザML605GTX(三菱電機株式会社製、商品名)を使用した。次に、大気圧プラズマ装置AP−T02(積水化学工業株式会社製、商品名)を使用し、第2のバイアホール108内部のスミアを除去した。大気圧プラズマ処理は以下に示した条件で行った。
〔条件〕
電極間隔:2mm
酸素流量:1L/分
電圧:60V×90
時間:5分
(工程g)
第3の配線106cの形成及び第2のバイアホール108の層間接続を行うために、第2の金属層として薄付け無電解銅めっき121を200nm形成した(図8a)。無電解銅めっき液は、CUST201(日立化成工業株式会社製、商品名)を用いて以下に示した条件で行った。
〔条件〕
(1)クリーナーコンディショナーCLC−601(日立化成工業株式会社製、商品名):50℃、5分
(2)湯洗:50℃、1分
(3)水洗:2分
(4)酸洗浄:10%硫酸
(5)水洗:1分
(6)プリディップPD−301(日立化成工業株式会社製、商品名):30℃、2分
(7)アクチュベーターHS−202B(日立化成工業株式会社製、商品名):30℃、5分
(8)水洗:2分
(9)アクセレーターPDP−601(日立化成工業株式会社製、商品名):20℃、6分
(10)水洗:1分
(11)CUST−201(日立化成工業株式会社製、商品名):20℃、10分
(12)水洗:2分
(13)乾燥(箱型乾燥機):80℃20分
次に、めっきレジストAZ10XT(220CP)(AZエレクトロニックマテリアルズ株式会社製、商品名)をスピンコート法で膜厚約9μmのレジスト層を形成した。850mJ/cmの条件で露光し、TMAH(水酸化テトラメチルアンモニウム)2.38重量%現像液(多摩化学工業株式会社製、商品名)を用いて約25℃で8分間浸漬揺動し、L/S=10μm/10μmのレジストパターンを形成した。その後、硫酸銅めっき液を用いてパターン銅めっきを約5μm行い、電解銅めっき層120を形成した(図8(a))。めっきレジストの剥離は、AZリムーバー700(AZエレクトロニックマテリアルズ株式会社製、商品名)を用いて約25℃で8分間浸漬揺動し除去した。銅及びCr金属膜のクイックエッチングには、銅は硝酸過酸化水素系エッチング液を用いて、45℃で360秒間スプレー式エッチンク装置によりエッチング除去し、Crはフェリシアン化カリウム系エッチング液を用いて、40℃で60秒間浸漬することによりエッチング除去し、第3の配線106cを形成した。
(工程h)
この後、(工程d)〜(工程g)までを再度繰り返し、ビルドアップ層(絶縁層)104及び外部接続端子107を含む最外層の配線をさらに一層形成し、最後にソルダレジスト109を形成して、図1(1パッケージ分の断面図)、図2(1パッケージ分の平面図)、及び図5(半導体チップ搭載基板全体図)に示すようなファン−インタイプBGA用半導体チップ搭載基板22を作製した。
(工程i)
図6に示すように、前記(工程a)〜(工程h)により作製された半導体チップ搭載基板22の半導体チップ搭載領域(フリップチップタイプ)15に、接続バンプ112の形成された半導体チップ111を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板22と半導体チップ111の隙間に、半導体チップ111端部からアンダーフィル材113を注入し、オーブンを用いて80℃で1時間の1次硬化及び150℃で4時間の2次硬化を行った。次に、外部接続端子に直径0.45mmの鉛・錫共晶はんだボール114をNリフロー装置で融着した。最後に、幅200μmのブレードを装着したダイサーで半導体チップ搭載基板22を切断し、図6に示す半導体パッケージを作製した。
実施例3
(工程a)〜(工程h)の工程は実施例2と同様にして、図1(1パッケージ分の断面図)、図3(1パッケージ分の平面図)、及び図5(半導体チップ搭載基板全体図)に示すようなワイヤボンドタイプBGA用半導体チップ搭載基板22を作製した。
(工程i)
図7に示すように、前記(工程a)〜(工程h)により作製された半導体チップ搭載基板22の半導体チップ搭載領域(ワイヤボンドタイプ)18に、ダイボンドフィルムDF−100(日立化成工業株式会社製、商品名)117を用いて、半導体チップ111を必要な数だけ搭載した。次に、ワイヤボンダUTC230(株式会社新川製、商品名)で、半導体チップ111上の端子と半導体チップ搭載基板22の半導体チップ接続端子16とを、直径25μmの金ワイヤ115で電気的に接続した。さらに、半導体チップ111を封止樹脂116であるCEL9200(日立化成工業株式会社製、商品名)を用いて、圧力10MPa、温度180℃、時間90秒で、図5に示す1つのブロック23を一体にトランスファモールドした。次に、温度180℃のオーブンで5時間の熱処理を行い、封止樹脂及びダイボンドフィルムを完全硬化して、外部接続端子に直径0.45mmの鉛・錫共晶はんだボール114をNリフロー装置で融着した。最後に、幅200μmのブレードを装着したダイサーで封止樹脂と半導体チップ搭載基板22を同時に切断し、図7に示す半導体パッケージを作製した。
比較例2
前記(工程a)〜(工程f)の工程は実施例1と同様にして、第3の配線106cの形成及び第2のバイアホール108の層間接続を行うために、(工程g)の第2の金属層として接着金属(Ni)層118および薄膜銅層119(図8(b))を比較例1の条件でスパッタリングにより形成した以外は実施例2と同様にして、ファン−インタイプBGA用半導体チップ搭載基板22(図5)及び半導体パッケージ(図7)を作製した。
〔試験1〕
実施例1および比較例1で形成したバイアホール寸法(バイアホール開口径)に対する電気銅めっき後のめっき付き性の比較を行った。その結果を表2に示す。めっき付き性は、バイアホール内を顕微鏡で観察して行い、バイアホール内壁の露出があるものをNGとして評価した。
Figure 2009295850

〔試験2〕
実施例2、実施例3、および比較例2で作製した各半導体パッケージのサンプルに、以下の試験を行った。
各々の半導体パッケージサンプルを、吸湿処理を行った後、サンプル数20個を到達温度240℃、長さ2mのリフロー炉に0.5m/分の条件で流してリフローし、クラックの発生を調べた。結果を表3に示す。クラックの有無は、顕微鏡で観察し、クラックが認められたものをNGとして評価した。
Figure 2009295850

また、同様に半導体パッケージサンプル数20個を厚さ0.8mmのマザーボードに実装し、−55〜125℃ 各30分の条件で温度サイクル試験を行い、バイアホールの接続信頼性を調べた。結果を表4に示す。バイアホールの接続信頼性は、半導体パッケージサンプルの接続抵抗を測定し、抵抗上昇が初期抵抗の10%を超えたものをNGとして評価した。




Figure 2009295850

本発明の製造方法により製造した実施例1は、ボトム径とトップの径の差が小さいバイアホールにおいてもめっき付き性は良好であり、バイアホール径を小さくすることができるため、高密度配線の形成が可能である。特にビルドアップ材の厚みが厚くなるに従い効果は大である。これに対し、スパッタリングで第2の金属層を形成した比較例1は、ボトム径とトップの径の差が小さいバイアホールを形成することができないため、高密度の配線を形成することが困難である。 また、本発明の製造方法により製造した実施例2,3の半導体パッケージでは、耐リフロー性及び温度サイクル試験とも良好な結果が得られた。しかし、スパッタリングで第2の金属層を形成した比較例2は、温度サイクル試験でのバイアホール接続信頼性を満足することはできなかった。以上の結果から、本願発明により、信頼性の高い多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージを提供することができる。また、耐リフロー性及び温度サイクル試験での信頼性を満足できる高密度配線の半導体パッケージを作製することができる。
本発明の一実施形態が適用される半導体チップ搭載基板の断面図である。 本発明の一実施形態であるファン−インタイプ半導体チップ搭載基板の平面図である。 本発明の別の実施形態であるファン−アウトタイプ半導体チップ搭載基板の平面図である。 (a)〜(h)は本発明の半導体チップ搭載基板の製造方法の一実施形態を示す工程図である。 (a)は、本発明の半導体チップ搭載基板のフレーム形状の一例を表す全体の平面図である。(b)は、(a)の破線部分の拡大図である。 本発明の一実施形態が適用されるフリップチップタイプ半導体パッケージの断面図である。 本発明の一実施形態が適用されるワイヤボンドタイプ半導体パッケージの断面図である。 (a)は、本発明の一実施形態が適用される半導体チップ搭載基板のバイアホール部の断面図である。(b)は、従来技術による半導体チップ搭載基板のバイアホール部の断面図である。 金属層及び絶縁層に形成した開口部の断面図である。
符号の説明
11 位置合わせ用ガイド穴
13 半導体パッケージ領域
14 ダイボンドフィルム接着領域(フリップチップタイプ)
15 半導体チップ搭載領域(フリップチップタイプ)
16 半導体チップ接続端子
17 ダイボンドフィルム接着領域(ワイヤボンドタイプ)
18 半導体チップ搭載領域(ワイヤボンドタイプ)
19 外部接続端子
20 展開配線
21 ダミーパターン
22 半導体チップ搭載基板
23 ブロック
24 補強パターン
25 切断位置合わせマーク
100 コア基板
101 第1の層間接続端子
102 第1のバイアホール
103 第2の層間接続端子
104 ビルドアップ層
105 第3のバイアホール
106a 第1の配線
106b 第2の配線
106c 第3の配線
106c1 第1の金属層
107 外部接続端子
108 第2のバイアホール
109 絶縁被覆(ソルダレジスト)
111 半導体チップ
112 接続バンプ
113 アンダーフィル材
114 はんだボール
115 金ワイヤ
116 封止樹脂
117 ダイボンドフィルム
118 接着金属(Ni)層(第2の金属層)
119 薄膜銅層(第2の金属層)
120 電解銅めっき層
121 薄付け無電解銅めっき層(第2の金属層)

Claims (10)

  1. 絶縁層上に1種類以上の金属層を有する第1の金属層を形成した多層回路基板の製造方法であって、前記第1の金属層と絶縁層に開口を形成する工程、前記開口内部をデスミア処理する工程、前記開口部及び前記第1の金属層上に薄付け無電解銅めっきによる第2の金属層をさらに形成する工程を順次行うことを特徴とする多層回路基板の製造方法。
  2. 前記デスミア処理する工程は、ドライプロセスで行う工程である請求項1に記載の多層回路基板の製造方法。
  3. 前記デスミア処理する工程は、ドライプロセスとウェットプロセスを併用する工程である請求項1に記載の多層回路基板の製造方法。
  4. 前記開口を形成する工程は、レーザ加工による工程である請求項1〜3の何れかに記載の多層回路基板の製造方法。
  5. 前記絶縁層上に1種類以上の金属層を有する第1の金属層を形成する工程は、少なくとも1層以上をドライプロセスで形成する工程を有している請求項1〜4の何れかに記載の多層回路基板の製造方法。
  6. 前記第1の金属層の厚みは1μm以下である請求項1〜5の何れかに記載の多層回路基板の製造方法。
  7. 前記絶縁層の表面粗さを平均粗さ(Ra)で1μm以下に形成する工程をさらに有する請求項1〜6の何れかに記載の多層回路基板の製造方法。
  8. 請求項1〜7の何れかに記載の多層回路基板の製造方法で製造された多層回路基板。
  9. 請求項8に記載の多層回路基板を用いた半導体チップ搭載基板であって、前記多層回路基板の一方の面に半導体チップ接続端子が、他方の面に外部接続端子が設けられる半導体チップ搭載基板。
  10. 請求項9に記載の半導体チップ搭載基板と、半導体チップ搭載領域に搭載される半導体チップと、前記半導体チップの少なくともフェース面を封止する封止樹脂からなる半導体パッケージ。
JP2008149125A 2008-06-06 2008-06-06 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ Pending JP2009295850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149125A JP2009295850A (ja) 2008-06-06 2008-06-06 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008149125A JP2009295850A (ja) 2008-06-06 2008-06-06 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2009295850A true JP2009295850A (ja) 2009-12-17

Family

ID=41543760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149125A Pending JP2009295850A (ja) 2008-06-06 2008-06-06 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2009295850A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120689A (ja) * 2012-12-18 2014-06-30 Hitachi Chemical Co Ltd 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP2014120688A (ja) * 2012-12-18 2014-06-30 Hitachi Chemical Co Ltd 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP2014131037A (ja) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP5753628B2 (ja) * 2012-04-24 2015-07-22 三共化成株式会社 スルーホールのめっき構造
JP2018029204A (ja) * 2017-11-01 2018-02-22 日立化成株式会社 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
WO2020241645A1 (ja) * 2019-05-31 2020-12-03 凸版印刷株式会社 多層配線基板及びその製造方法
KR20210154244A (ko) * 2019-09-12 2021-12-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 열 표시자를 갖는 기판을 포함하는 전자 구성요소
US11297711B2 (en) * 2017-09-15 2022-04-05 Nitto Denko Corporation Wiring circuit board and producing method thereof
WO2023161984A1 (ja) * 2022-02-22 2023-08-31 株式会社レゾナック 配線基板用コア基板及びその製造方法、並びに、配線基板及びその製造方法
US11784131B2 (en) 2020-06-16 2023-10-10 Samsung Electronics Co., Ltd. Interposer and semiconductor package including the same
WO2024113668A1 (en) * 2022-11-30 2024-06-06 Compass Technology Company Limited Embedded die package
JP7563060B2 (ja) 2020-09-11 2024-10-08 Toppanホールディングス株式会社 回路基板および回路基板の製造方法
US12142573B2 (en) 2020-06-16 2024-11-12 Samsung Electronics Co., Ltd. Interposer and semiconductor package including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314247A (ja) * 2001-04-13 2002-10-25 Hitachi Chem Co Ltd 多層プリント配線板及びその製造方法
JP2003309373A (ja) * 2002-04-18 2003-10-31 Sony Corp 電子部品、部品内蔵基板および部品内蔵基板の製造方法
JP2005159330A (ja) * 2003-11-05 2005-06-16 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314247A (ja) * 2001-04-13 2002-10-25 Hitachi Chem Co Ltd 多層プリント配線板及びその製造方法
JP2003309373A (ja) * 2002-04-18 2003-10-31 Sony Corp 電子部品、部品内蔵基板および部品内蔵基板の製造方法
JP2005159330A (ja) * 2003-11-05 2005-06-16 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5753628B2 (ja) * 2012-04-24 2015-07-22 三共化成株式会社 スルーホールのめっき構造
JP2014120688A (ja) * 2012-12-18 2014-06-30 Hitachi Chemical Co Ltd 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP2014120689A (ja) * 2012-12-18 2014-06-30 Hitachi Chemical Co Ltd 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP2014131037A (ja) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
US11297711B2 (en) * 2017-09-15 2022-04-05 Nitto Denko Corporation Wiring circuit board and producing method thereof
JP2018029204A (ja) * 2017-11-01 2018-02-22 日立化成株式会社 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
US11917751B2 (en) 2019-05-31 2024-02-27 Toppan Inc. Multilayer wiring board and method of producing the same
WO2020241645A1 (ja) * 2019-05-31 2020-12-03 凸版印刷株式会社 多層配線基板及びその製造方法
KR20210154244A (ko) * 2019-09-12 2021-12-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 열 표시자를 갖는 기판을 포함하는 전자 구성요소
JP2022535791A (ja) * 2019-09-12 2022-08-10 長江存儲科技有限責任公司 熱インジケータを備えた基板を含む電子部品
JP7394880B2 (ja) 2019-09-12 2023-12-08 長江存儲科技有限責任公司 熱インジケータを備えた基板を含む電子部品
KR102663130B1 (ko) * 2019-09-12 2024-05-07 양쯔 메모리 테크놀로지스 씨오., 엘티디. 열 표시자를 갖는 기판을 포함하는 전자 구성요소
US11784131B2 (en) 2020-06-16 2023-10-10 Samsung Electronics Co., Ltd. Interposer and semiconductor package including the same
US12142573B2 (en) 2020-06-16 2024-11-12 Samsung Electronics Co., Ltd. Interposer and semiconductor package including the same
JP7563060B2 (ja) 2020-09-11 2024-10-08 Toppanホールディングス株式会社 回路基板および回路基板の製造方法
WO2023161984A1 (ja) * 2022-02-22 2023-08-31 株式会社レゾナック 配線基板用コア基板及びその製造方法、並びに、配線基板及びその製造方法
WO2024113668A1 (en) * 2022-11-30 2024-06-06 Compass Technology Company Limited Embedded die package

Similar Documents

Publication Publication Date Title
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
US20080223610A1 (en) Bga package substrate and method of fabricating same
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP4609074B2 (ja) 配線板及び配線板の製造方法
US10297540B2 (en) Wiring substrate
JP4601158B2 (ja) 多層プリント配線板およびその製造方法
JP2004363364A (ja) 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ
JP2002246722A (ja) プリント配線板
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
JP2001332863A (ja) 多層プリント配線板の製造方法
JP2002246507A (ja) 多層プリント配線板
JP2002050874A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2002271034A (ja) プリント配線板及びプリント配線板の製造方法
JP2008263234A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2002246506A (ja) 多層プリント配線板
JP2007294984A (ja) 多層プリント配線板
JP2004327803A (ja) 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005142267A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP4265281B2 (ja) 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130207