JP2008235308A - Inspection method and apparatus of semiconductor device - Google Patents
Inspection method and apparatus of semiconductor device Download PDFInfo
- Publication number
- JP2008235308A JP2008235308A JP2007068125A JP2007068125A JP2008235308A JP 2008235308 A JP2008235308 A JP 2008235308A JP 2007068125 A JP2007068125 A JP 2007068125A JP 2007068125 A JP2007068125 A JP 2007068125A JP 2008235308 A JP2008235308 A JP 2008235308A
- Authority
- JP
- Japan
- Prior art keywords
- recovery time
- reverse recovery
- semiconductor device
- void
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置の検査方法およびその検査方法を用いた検査装置に関するものであり、特にスーパージャンクションと称される繰り返しPN構造を有する半導体装置のボイドを検査する方法および検査装置に関するものである。 The present invention relates to an inspection method of a semiconductor device and an inspection device using the inspection method, and more particularly to a method and an inspection device for inspecting a void of a semiconductor device having a repetitive PN structure called a super junction. .
スーパージャンクションと称される半導体装置は、例えば特許文献1および特許文献2などに開示されているように、オン時の電流経路と並行になるように配置されたP柱とN柱の繰返し構造により従来構造よりも高耐圧を得られることが知られている。
A semiconductor device called a superjunction has a repetitive structure of a P column and an N column arranged in parallel with the current path at the time of ON, as disclosed in, for example, Patent Document 1 and
高耐圧を得るための基幹部分であるP柱(もしくはN柱: 尚、以降P柱を溝埋設層として説明を行なう)は、形成した溝に半導体材料をエピタキシャル成長法で埋設することにより形成されるが、溝内にボイドを有して半導体材料が埋設されると、半導体装置は所望の性能を得ることができない。
そこで、製造した半導体装置にボイドが発生しているか、それを把握することが求められていた。ボイドの有無を把握するための検査方法は、従来、半導体装置を解体検査して行なわれていた。従って、ボイドの発生が無い半導体装置まで解体する恐れがあり、その改善が求められていた。 Therefore, it has been required to grasp whether a void has occurred in the manufactured semiconductor device. Conventionally, an inspection method for grasping the presence or absence of voids has been performed by disassembling a semiconductor device. Therefore, there is a risk of disassembling even a semiconductor device in which no void is generated, and an improvement thereof has been demanded.
本発明は上記した事情に鑑みてなされたものであり、本発明の目的は、ボイドの有無を非破壊によってしかも精度良く検査し得る方法を提供することにある。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a method capable of accurately inspecting the presence or absence of voids by nondestructiveness.
本発明は、前記目的を達成するために創案されたものであり、第1導電型の半導体層の厚さ方向に電流を流すべく前記半導体層の一方の面および他方の面にそれぞれ電極を有し、半導体層の一方の面側において形成した溝に前記第1導電型と反対の第2導電型の溝埋設層をエピタキシャル成長で埋設することによって繰り返しPN構造を有する半導体装置の検査方法において、溝埋設層にボイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として予め取得すること、検査対象の半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を取得すること、検査対象の半導体装置の逆回復時間と前記基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の前記溝埋設層にボイドを有すると判断することを特徴とする。 The present invention was devised to achieve the above object, and has electrodes on one surface and the other surface of the semiconductor layer, respectively, in order to pass a current in the thickness direction of the semiconductor layer of the first conductivity type. In a method for inspecting a semiconductor device having a PN structure repeatedly by embedding a second conductivity type groove buried layer opposite to the first conductivity type in a groove formed on one surface side of a semiconductor layer by epitaxial growth, A measuring instrument is connected between the electrodes of the semiconductor device having no void in the buried layer, and the reverse recovery time of the semiconductor device is acquired in advance as a reference reverse recovery time, and the measuring instrument is connected between the electrodes of the semiconductor device to be inspected. Connecting and acquiring the reverse recovery time of the semiconductor device, and when the reverse recovery time of the semiconductor device to be inspected and the reference reverse recovery time are different from each other by a predetermined threshold or more, It characterized in that it determined to have a void Kimizo buried layer.
溝埋設層にボイドを有する半導体装置と、溝埋設層にボイドの無い半導体装置とを含む複数の半導体装置に対する検査方法であるとき、閾値は、15パーセント以下であることを特徴とする。 When the inspection method is for a plurality of semiconductor devices including a semiconductor device having a void in the groove buried layer and a semiconductor device having no void in the groove buried layer, the threshold value is 15% or less.
第1導電型の半導体層の厚さ方向に電流を流すべく前記半導体層の一方の面および他方の面にそれぞれ電極を有し、前記半導体層の一方の面側において形成した溝に第1導電型と反対の第2導電型の溝埋設層をエピタキシャル成長で埋設することによって繰り返しPN構造を有する半導体装置の検査装置において、予め、前記溝埋設層にボイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として取得する基準逆回復時間取得部と、検査対象の半導体装置の電極間に測定器を接続し、当該半導体装置の逆回復時間を取得する逆回復時間取得部と、検査対象の半導体装置の逆回復時間と基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の溝埋設層にボイドを有すると判断する判定部と、を備えることを特徴とする。 The first conductive type semiconductor layer has electrodes on one side and the other side of the semiconductor layer to allow current to flow in the thickness direction, and the first conductive type is formed in a groove formed on one side of the semiconductor layer. In an inspection apparatus for a semiconductor device having a PN structure repeatedly by burying a trench buried layer of the second conductivity type opposite to the mold by epitaxial growth, a measuring instrument is previously provided between the electrodes of the semiconductor device having no void in the trench buried layer And connecting a measuring device between the reference reverse recovery time acquisition unit for acquiring the reverse recovery time of the semiconductor device as the reference reverse recovery time and the electrode of the semiconductor device to be inspected, and calculating the reverse recovery time of the semiconductor device. When the reverse recovery time acquisition unit to acquire and the reverse recovery time of the semiconductor device to be inspected and the reference reverse recovery time are more than a predetermined threshold, if there is a void in the groove buried layer of the semiconductor device to be inspected A determination unit for disconnection, characterized in that it comprises a.
溝埋設層にボイドを有する半導体装置と、溝埋設層にボイドの無い半導体装置とを含む複数の半導体装置に対する検査装置であるとき、閾値は、15パーセント以下であることを特徴とする。 In the case of an inspection apparatus for a plurality of semiconductor devices including a semiconductor device having a void in the groove buried layer and a semiconductor device having no void in the groove buried layer, the threshold value is 15% or less.
溝埋設層にボイドを有する半導体装置と、溝埋設層にボイドの無い半導体装置とを含む複数の半導体装置に対する検査装置であるとき、基準逆回復時間取得部は、基準逆回復時間記憶部に保持されている基準逆回復時間と、測定したダイオードの逆回復時間とを比較し、測定したダイオードの逆回復時間が保持されている基準逆回復時間より長いとき、測定したダイオードの逆回復時間を新たな基準逆回復時間として基準逆回復時間記憶部に保持させるべく、基準逆回復時間記憶部における更新を、複数の半導体装置において行なう更新判定部を備えることを特徴とする。 The reference reverse recovery time acquisition unit holds in the reference reverse recovery time storage unit when it is an inspection device for a plurality of semiconductor devices including a semiconductor device having a void in the groove buried layer and a semiconductor device having no void in the groove buried layer. The measured reverse recovery time of the diode is compared with the measured reverse recovery time of the diode, and when the measured reverse recovery time of the diode is longer than the retained reference reverse recovery time, the measured reverse recovery time of the diode is newly set. An update determination unit that performs updating in the reference reverse recovery time storage unit in a plurality of semiconductor devices so as to be stored in the reference reverse recovery time storage unit as a correct reference reverse recovery time.
本発明によれば、ボイドが無い半導体装置の逆回復時間を測定して基準逆回復時間として予め取得し、検査対象の半導体装置における逆回復時間を測定し、測定結果と前記基準逆回復時間との乖離値を求め、求めた乖離値が所定の閾値以上のとき、検査対象の半導体装置の溝埋設層にボイドを有すると判断する。これにより、本発明によれば、検査対象の半導体装置を解体することなく、ボイドの有無を精度よく確認することができる。 According to the present invention, the reverse recovery time of the semiconductor device having no void is measured and obtained in advance as the reference reverse recovery time, the reverse recovery time in the semiconductor device to be inspected is measured, and the measurement result and the reference reverse recovery time are When the obtained divergence value is equal to or greater than a predetermined threshold value, it is determined that the groove embedded layer of the semiconductor device to be inspected has a void. Thereby, according to this invention, the presence or absence of a void can be confirmed with high accuracy without disassembling the semiconductor device to be inspected.
以下、図面を用いて、本発明の実施形態を詳細に説明するが、以下の説明では、実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。尚、以降の説明では第1導電型としてN型、第2導電型としてP型を例に説明を行なう。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description, the same components are denoted by the same reference numerals in the drawings used in the embodiments, and overlapping descriptions are possible. Omitted as much as possible. In the following description, N type is used as the first conductivity type, and P type is used as the second conductivity type.
本発明の半導体装置の検査方法を説明するに先立ち、先ず検査対象の半導体装置を説明する。
半導体装置は、スーパージャンクションと称される構造を有するダイオード、MOSFET、IGBT、パワーIC等である。尚、以降の説明では、スーパージャンクション構造の半導体装置としてダイオードを例に説明を行なう。
Prior to describing the method for inspecting a semiconductor device of the present invention, a semiconductor device to be inspected will be described first.
The semiconductor device is a diode, MOSFET, IGBT, power IC, or the like having a structure called a super junction. In the following description, a diode will be described as an example of a semiconductor device having a super junction structure.
スーパージャンクション構造のダイオード200は、図2に示すように、カソード電極206と、該カソード電極206とオーミック接触を得るためのカソード層205と、該カソード層205上に設けられたドリフト層204と、該ドリフト層204に所定の離間間隔で設けられた溝にP型の不純物がエピタキシャル成長法によって形成された溝埋設層としてのP柱203と、P柱間のドリフト層表面においてP型の不純物がドーピングされて形成された表面層202と、該表面層202の表面とP柱領域の表面に設けれたアノード電極201とを備える。
As shown in FIG. 2, the super
尚、本実施例におけるカソード層205および該カソード層205上に配置されるドリフト層204から成る層が請求項に記載の半導体層に対応している。
In addition, the layer which consists of the
ところでダイオード200は、良好な性能を得るための構成としてガードリングや表面保護膜など従来から知られた構成を適宜備えてもよい。尚、これらの構成は本発明の要旨説明に直接関連しないことから、その説明は割愛する。
Incidentally, the
ここで、ダイオード200の各構成を詳細に説明する。
カソード層205は、約350μmの層厚寸法を有しており、N型の不純物を約2×1019cm−3で示す濃度で含んでいる。
P柱203が形成されるドリフト層204は、約26μmの層厚寸法を有しており、N型の不純物を約1.8×1015cm−3で示す濃度で含んでおり、当該濃度によって、約10μsのライフタイムを有する。
Here, each configuration of the
The
The
ドリフト層204に9μm間隔で約2μmの溝幅および約14μmの溝深さを有する溝を形成し、該溝内にエピタキシャル成長法によってP型の不純物が埋設されて形成されるP柱203は、約2μmの幅寸法および約14μmの深さ寸法を有し、約8.0×1015cm−3の濃度でP型の不純物を含んで形成されている。ところで、P柱はN型のドリフト層204に所定の離間間隔で形成されることから、ドリフト層204の表面には、P柱203形成で分断されるN型の領域がN柱として形成され、該N柱とP柱203とが交互に配置されるように形成される。
A groove having a groove width of about 2 μm and a groove depth of about 14 μm is formed in the
表面層202は、N型のドリフト層204とPN接合を得るべく設けられており、P型の不純物を約3.0×1017cm−3で示す濃度で含み、約2μmの層厚寸法を有するように形成されている。
The
ところで、スーパージャンクション構造のダイオード200は、前記したように縦型ストライプ状にP柱203およびN柱を備えたことにより、空乏層がP柱203およびN柱の界面からP柱203およびN柱領域全体に広がる。これにより、内部電界強度が局所的に高くならず、厚み方向で一定となり、耐圧の向上を図ることができる。
By the way, the
また、スーパージャンクション構造のダイオード200は、低電圧でP柱203とN柱とを空乏化することができることから、N柱の不純物濃度を高くすることができ、オン抵抗の低減を図ることができる。
Further, since the
次に、前記したダイオードのP柱203におけるボイドの有無を検査する方法を、図1のフローチャートに沿って説明する。
Next, a method for inspecting the presence or absence of voids in the
先ず、ダイオードの逆回復時間(trr)を基準逆回復時間として取得する(ステップS1)。
ここで逆回復時間を説明する。一般的にダイオードに順方向電流を流した後、印加電圧を逆転させると、このときダイオードは少数キャリアを貯える一種のコンデンサと見なすことができ、貯えた電荷量(Qrr)を放出し終わるまでの時間が逆回復時間である。
First, the reverse recovery time (trr) of the diode is acquired as the reference reverse recovery time (step S1).
Here, the reverse recovery time will be described. In general, when a forward current is passed through a diode and then the applied voltage is reversed, the diode can be regarded as a kind of capacitor that stores minority carriers, and until the stored charge amount (Qrr) is completely discharged. Time is the reverse recovery time.
逆回復時間は、IF/IR法やdi/dt法と称される方法で取得される。
ところで本実施例は、図3に示すようにダイオードと、該ダイオードに順方向バイアス(IF)を供給するための電源(VF電源)と、逆方向バイアス(IR)を供給するための電源(VR電源)と、これらの電源を切り替えるためのスイッチと、ダイオードのカソードに接続したCRO(Cathode Ray Osilloscope)と、によって構成される回路を用いて逆回復時間が取得される。
The reverse recovery time is acquired by a method called IF / IR method or di / dt method.
In this embodiment, as shown in FIG. 3, a diode, a power source (VF power source) for supplying a forward bias (IF) to the diode, and a power source (VR) for supplying a reverse bias (IR) are provided. The reverse recovery time is obtained using a circuit composed of a power source), a switch for switching these power sources, and a CRO (Cathode Ray Oscilscope) connected to the cathode of the diode.
逆回復時間の取得は、先ずVF電源によって順方向バイアスをダイオードに供給する。
その後、スイッチを切り替えることでVR電源によって逆方向バイアスをダイオードに供給する。このとき、順方向バイアスの印加によって貯えられた電荷量が次第に減少する。これに伴い図4に示すように、電流の0点から逆回復電流ピーク値を経て例えば0.1IRまで減少する期間をCROによって測定し、これを逆回復時間として取得する。
To obtain the reverse recovery time, first, a forward bias is supplied to the diode by the VF power source.
Thereafter, a reverse bias is supplied to the diode by the VR power supply by switching the switch. At this time, the amount of charge stored by applying the forward bias gradually decreases. Accordingly, as shown in FIG. 4, a period in which the current decreases from 0 point through the reverse recovery current peak value to 0.1 IR, for example, is measured by CRO, and this is acquired as the reverse recovery time.
尚、本実施例では、順方向バイアスにおいて供給する電流を0.5Aおよび逆方向バイアスにおいて供給する電流を1Aとして、逆回復時間を求めている。 In this embodiment, the reverse recovery time is obtained by setting the current supplied in the forward bias to 0.5 A and the current supplied in the reverse bias to 1 A.
ここで、再びステップ1の説明に戻って基準逆回復時間を説明するが、以降の説明ではボイドが無いダイオードが少なくとも含まれた複数のダイオードから成るダイオード群(図5の模式図参照)に基づいて、基準逆回復時間を取得する例で説明を行なう。 Here, the reference reverse recovery time will be described again by returning to the description of Step 1. In the following description, however, it is based on a diode group composed of a plurality of diodes including at least a diode without a void (see the schematic diagram of FIG. 5). An example of acquiring the reference reverse recovery time will be described.
発明者は、図5に示す模式図のダイオード群において、前記した方法により各ダイオードの逆回復時間を求め、取得結果に基づいて図6に示すグラフを作成した。このグラフには、横軸に逆回復時間および縦軸にその個数が示されている。 The inventor obtained the reverse recovery time of each diode in the diode group of the schematic diagram shown in FIG. 5 by the above-described method, and created the graph shown in FIG. 6 based on the obtained result. In this graph, the reverse recovery time is shown on the horizontal axis and the number is shown on the vertical axis.
また、発明者は当該グラフに示されたダイオード群の各ダイオードについて、ボイドの有無を、ボイドのサイズを含めて確認検査しており、これらに基づいて発明者は逆回復時間が長いダイオードはボイドが無いことを見出した。すなわち発明者は、図6に示すグラフにおいて最長の逆回復時間を示すダイオードにはボイドが無いことを見出した。 In addition, the inventor has confirmed and inspected each diode of the diode group shown in the graph whether or not there is a void, including the size of the void. I found that there is no. That is, the inventor found that there is no void in the diode showing the longest reverse recovery time in the graph shown in FIG.
これにより、ボイドが無いダイオードの判断基準として最長の逆回復時間が基準逆回復時間として取得される。尚、図6に示すグラフにおいては、最長の逆回復時間を示す830nsが基準逆回復時間として取得される。 As a result, the longest reverse recovery time is acquired as the reference reverse recovery time as a criterion for determining a diode without a void. In the graph shown in FIG. 6, 830 ns indicating the longest reverse recovery time is acquired as the reference reverse recovery time.
次に、前記した方法により検査対象のダイオードの逆回復時間を取得する(ステップS2)。
その後、取得した検査対象のダイオードの逆回復時間と、基準逆回復時間との乖離値を算出する(ステップS3)。
Next, the reverse recovery time of the diode to be inspected is acquired by the method described above (step S2).
Thereafter, a deviation value between the acquired reverse recovery time of the inspection target diode and the reference reverse recovery time is calculated (step S3).
次に乖離値と、所定の閾値とを比較する(ステップS4)。
ここで、所定の閾値について説明を行なう。
閾値は基準逆回復時間からの所定の割合を示している。所定の割合は、具体的には20パーセント以下が好ましく、より好ましくは15パーセント以下である。
Next, the deviation value is compared with a predetermined threshold value (step S4).
Here, the predetermined threshold will be described.
The threshold value indicates a predetermined ratio from the reference reverse recovery time. Specifically, the predetermined ratio is preferably 20 percent or less, and more preferably 15 percent or less.
この具体的な数値は、発明者が実験を繰り返して纏めた図6に示すグラフに基づいており、ボイドの無いダイオード若しくは性能に特に悪影響を及ぼさない程度の微小なボイドを有するダイオードは、当該グラフで明らかなように基準逆回復時間から所定の割合で示される範囲内に特に集中している。 This specific numerical value is based on the graph shown in FIG. 6 which the inventor repeated and summarized the experiment. A diode without a void or a diode having a minute void that does not particularly adversely affect performance is shown in the graph. As is apparent from FIG. 4, it is particularly concentrated within a range indicated by a predetermined ratio from the reference reverse recovery time.
尚、閾値を15パーセントとするとき、図6に示すグラフにおいて、最長の逆回復時間(基準逆回復時間)が830nsであることから、該830nsの15パーセントに相当する124.5ns(尚、以降の説明では少数点以下を四捨五入した125nsの例で説明を行なう)が求まる。すなわち、125nsは検査対象のダイオードの逆回復時間と基準逆回復時間との乖離許容値であり、いわゆる閾値の表記を変えたものである。 When the threshold value is 15%, the longest reverse recovery time (reference reverse recovery time) in the graph shown in FIG. 6 is 830 ns, so 124.5 ns (hereinafter, referred to as 15% of the 830 ns). In the explanation of 125 ns rounded off to the nearest decimal point). That is, 125 ns is a deviation allowable value between the reverse recovery time of the diode to be inspected and the reference reverse recovery time, and the so-called threshold value is changed.
ステップS4における乖離値と閾値との比較により、乖離値が閾値以上であるとき、すなわち乖離値が125ns以上であるとき検査対象のダイオードはP柱にボイドを有すると判断する(ステップS5)。 By comparing the deviation value with the threshold value in step S4, when the deviation value is equal to or greater than the threshold value, that is, when the deviation value is equal to or greater than 125 ns, it is determined that the diode to be inspected has a void in the P column (step S5).
一方、乖離値と閾値との比較結果により、乖離値が閾値以上乖離していないとき、すなわち乖離値が125ns未満であるとき、検査対象のダイオードはP柱にボイド無し、又はダイオードの性能に悪影響を及ぼさない程度の微小なボイドをP柱に有すると判断する(ステップS6)。 On the other hand, when the divergence value does not deviate more than the threshold value according to the comparison result between the divergence value and the threshold value, that is, when the divergence value is less than 125 ns, the diode to be inspected has no void in the P column, or has an adverse effect on the diode performance It is determined that the P column has a minute void that does not affect the P column (step S6).
前記したように、本発明の半導体装置の検査方法によれば、検査対象のダイオードの逆回復時間が、予め取得した基準逆回復時間より閾値以上乖離しているとき、ボイドを有すると判断する。これにより、本発明の半導体装置の検査方法は、わざわざダイオードを解体検査してボイドの有無を確認する必要が無く、検査対象のダイオードを無駄にすることを防止することができ、結果的にダイオードの製造コストを低減することができる。 As described above, according to the method for inspecting a semiconductor device of the present invention, when the reverse recovery time of the diode to be inspected deviates more than a threshold from the reference reverse recovery time acquired in advance, it is determined that there is a void. As a result, the semiconductor device inspection method of the present invention does not need to bother disassembling the diode to check for the presence of voids, and can prevent the inspection target diode from being wasted. The manufacturing cost can be reduced.
次に、図1のフローチャートに示された検査方法を具現化した検査装置を説明する。
本発明の半導体装置の検査方法を用いた検査装置10は、図7に示すように、P柱203にボイドの無いときの逆回復時間を基準逆回復時間として取得する基準逆回復時間取得部1と、取得した基準逆回復時間を保持する基準逆回復時間記憶部2と、検査対称の半導体装置の逆回復時間を取得する逆回復時間取得部3と、該逆回復時間取得部3で取得した逆回復時間と基準逆回復時間記憶部2で保持する基準逆回復時間とを比較し、その乖離値を取得する乖離値算出部4と、所定の閾値を保持する閾値記憶部5と、乖離値算出部4で算出した乖離値と閾値記憶部5で保持する閾値とを比較しボイドの有無を判断する判定部6と、判定結果を出力する出力部7とを備える。
Next, an inspection apparatus that embodies the inspection method shown in the flowchart of FIG. 1 will be described.
As shown in FIG. 7, the
基準逆回復時間取得部1は、前記したダイオード群の各ダイオードの逆回復時間を取得し、取得結果において最長の逆回復時間を基準逆回復時間として基準逆回復時間記憶2に記憶する。尚、本実施例では基準逆回復時間として830nsが取得された例で以降の説明を行なう。
The reference reverse recovery time acquisition unit 1 acquires the reverse recovery time of each diode in the diode group described above, and stores the longest reverse recovery time in the acquisition result in the reference reverse
基準逆回復時間記憶部2は、基準逆回復時間取得部1で取得した基準逆回復時間を保持しており、乖離値算出部4から指示を受けると保持する基準逆回復時間を乖離値算出部4へ出力する。尚、出力後も基準逆回復時間は、継続して基準逆回復時間記憶部2に保持され続ける。
The reference reverse recovery
逆回復時間取得部3は、検査対象のダイオードの逆回復時間で取得し、取得した逆回復時間を乖離値算出部4へ出力する。
The reverse recovery
乖離値算出部4は、基準逆回復時間記憶部2で保持する基準逆回復時間と、逆回復時間取得部3で取得する検査対象のダイオードの逆回復時間との乖離値を算出する。
The deviation
閾値記憶部5は、基準逆回復時間に対する所定の割合を示すパーセンテージと、基準逆回復時間記憶部2で保持されている基準逆回復時間とに基づいて演算を行い、演算結果を閾値として保持する。例えば基準逆回復時間が830nsであり、所定割合が15パーセントであるとき、830nsの15パーセントに相当する125nsを閾値として閾値記憶部5は保持する。
The
判定部6は、乖離値算出部4で算出した乖離値と、閾値記憶部5に保持されている閾値とに基づいて、乖離値が閾値以上乖離しているか否かを判定し、判定結果を出力部7へ出力する。
出力部7は、判定部6から判定結果を受けると、該判定結果を出力する。
The
When the output unit 7 receives the determination result from the
ところで、前記した検査装置10の各構成は、図8に示す具体的な構成によって実現することができる。すなわち本発明の検査装置10は、各種のデータや情報を電気信号として送受するためのバス101と、該バス101を介して接続された中央演算処理装置(CPU)102と、該中央演算処理装置102によるワークエリアとして利用されるRAM103と、前記した各構成をプログラムとして記憶するためのROM104と、バスに接続されたインタフェース105および106と、インタフェース105を介して接続されたCRT107と、キーボードやマウスなどの入力デバイス108と、インタフェース106を介して接続されたTrr測定器(CRO)109とを備える。
By the way, each structure of the above-mentioned
Trr測定器109は、従来から知られたCROなどの測定器であり、測定した逆回復時間を信号として出力する機能を備えている。該Trr測定器から出力される信号は、インタフェース106へ送られ、当該信号を受けたインタフェース106は信号を中央演算処理装置102で処理可能な情報に処理し、該情報を中央演算処理装置102へ出力する。
The
中央演算処理装置102は、ROM104に記憶されているプログラムを図示省略のプログラムカウンタに基づいて読み出し、読み出したプログラムを図示省略のデコーダにより解読して得た命令に基づいて演算処理を行なう。この演算処理のためにワークエリアとしてRAM103が用いられており、RAM103には演算処理の結果や基準逆回復時間などの情報が一時的に保持される。尚、基準逆回復時間などの更新(変更)頻度の低い情報は、ROM104や図示省略の不揮発性メモリなどに保持してもよい。
The
CRT107には、検査結果や閾値を設定するための入力案内画面などがプログラムに基づく制御により表示されている。これにより、検査員は入力案内画面に従って閾値設定のためのパラメータを入力デバイスを用いて入力することができる。尚、入力された情報はRAM103や図示省略の不揮発性メモリなどに記憶される。
On the
ROM104に記憶されているプログラムは、前記した図7の各構成を担うためのものである。例えば基準逆回復時間取得部1のためのプログラムに基づく制御では、Trr測定器109に対しインタフェース106を介して逆回復時間の取得が指示される。その後、指示を受けたTrr測定器109によりダイオード群の各ダイオードの逆回復時間が取得されると、これらに基づいて最長の逆回復時間を基準逆回復時間としてRAM103若しくは図示省略の不揮発性メモリに記憶させる制御が行なわれる。
The program stored in the
ここで再び、図1のフローチャートに示された本発明の半導体装置の検査方法を用いて成る半導体装置の検査装置10の動作を図7および図8を用いて詳細に説明する。
Here again, the operation of the semiconductor
本発明の検査装置10は、基準逆回復時間取得部1によって前記したようにTrr測定器109でダイオード群の各ダイオードの逆回復時間を取得すると、最長の逆回復時間を基準逆回復時間として基準逆回復時間記憶2に記憶する。尚、本実施例では、基準逆回復時間として830nsが基準逆回復時間記憶部2としてのRAM103、ROM104又は図示省略の不揮発性メモリに保持される。
As described above, when the
一方、閾値記憶部5は、基準逆回復時間に対する所定の割合を示すパーセンテージを保持しており、該パーセンテージと、基準逆回復時間記憶部2で保持されている基準逆回復時間とに基づいて演算を行い、演算結果を閾値として保持する。
On the other hand, the threshold
ところで、閾値記憶部5は、所定の割合を示すパーセンテージ(閾値)を係員から得ており、具体的には表示制御により、パーセンテージの入力案内画面をCRT107に表示させ、入力案内画面に基づいて係員が操作する入力デバイス108からパーセンテージを取得すると、該パーセンテージと基準逆回復時間とに基づいて演算を行い、演算結果を新たな閾値としてRAM103又は図示省略の不揮発性メモリに保持する。
By the way, the threshold
尚、係員によって15パーセントが入力された場合、該パーセンテージと830nsの基準逆回復時間とに基づいて125nsが閾値として算出される。 When 15% is input by the attendant, 125 ns is calculated as the threshold based on the percentage and the reference reverse recovery time of 830 ns.
次に、本発明の検査装置10は、逆回復時間取得部3によってTrr測定器109で検査対象のダイオードの逆回復時間を取得すると、取得した逆回復時間を乖離値算出部4へ出力する。
Next, when the reverse recovery
乖離値算出部4は、逆回復時間取得部3から検査対象のダイオードの逆回復時間を取得すると共に、基準逆回復時間記憶部2で保持されている基準逆回復時間を読み出す。そして乖離値算出部4は、検査対象のダイオードの逆回復時間と基準逆回復時間との乖離値を算出し、算出結果を判定部6へ出力する。
The deviation
例えば、逆回復時間取得部3から検査対象のダイオードの逆回復時間として480nsを取得し、逆回復時間取得部3に保持されている830nsを取得した乖離値算出部4は、350nsを乖離値として算出する。尚、乖離値算出部4は、前記した演算処理においてRAM103を乖離値の算出のためのワークエリアとして適宜使用する。
For example, the divergence
判定部6は、乖離値算出部4で算出した乖離値と、閾値記憶部5に保持されている閾値とに基づいて、乖離値が閾値以上乖離しているか否かを判定し、乖離値が閾値以上乖離しているとき、P柱203にボイド有りと判断し、その旨を出力部7へ出力する。
The
すなわち判定部6は、乖離値算出部4で保持されている125nsの閾値と、乖離値算出部4で求めた350nsの乖離値とに基づいて、乖離値が閾値以上であると判断すると、P柱203にボイドを有する旨を出力部7に出力する。
That is, if the
一方、判定部6は、乖離値が閾値以上乖離していないとき、ボイド無しと判断し、その旨を出力部7へ出力する。
On the other hand, when the divergence value does not deviate more than the threshold value, the
出力部7は、判定部6から判定結果を受けると、該判定結果をCRT107に表示すべく表示制御を行なう。これにより、検査員は、CRT107に表示される表示内容に基づいて、検査対象のダイオードのボイドの有無を把握することができ、検査対象のダイオードをわざわざ解体検査してボイドの有無を確認する必要がない。
Upon receiving the determination result from the
ところで、前記した実施例では判定結果の出力をCRT107に表示する例で説明を行なったが、出力手段としてCRT107の他に例えばプリンタによる印刷出力や、データベースで蓄積可能にファイル化して出力するようにしてもよい。
In the above-described embodiment, the output of the determination result has been described as an example of displaying on the
また、本発明の検査装置10が検査ライン上に配置されるようにシステム構築されている場合、検査対象のダイオードにボイドの有無を前記したようにCRT107に表示することで検査員に通知するようにしてもよいし、スピーカーからの鳴動や照明機器による点灯(点滅)によって検査員に通知するようにしてもよい。更に、ボイドを有するダイオードを選別機で自動的に選別するようにしてもよい。
Further, when the system is constructed so that the
<実施例2>
次に、図5に示すダイオード群(図5参照)における各ダイオードの逆回復時間を取得し、取得する複数の逆回復時間に基づいて基準逆回復時間を自動的に設定する機能を備えた半導体装置の検査装置を説明する。
<Example 2>
Next, a semiconductor having a function of acquiring the reverse recovery time of each diode in the diode group shown in FIG. 5 (see FIG. 5) and automatically setting the reference reverse recovery time based on the acquired multiple reverse recovery times A device inspection apparatus will be described.
実施例2の検査装置20は、図9に示すように、実施例1と同様の基準逆回復時間記憶部2、逆回復時間取得部3、乖離値算出部4、閾値記憶部5、判定部6および出力部7を備えており、更に本実施例の特徴である基準逆回復時間取得部21を備える。
As shown in FIG. 9, the
実施例1と同様の構成はその説明を割愛し、本実施例の特徴である基準逆回復時間取得部21について詳細に説明する。 The description of the configuration similar to that of the first embodiment is omitted, and the reference reverse recovery time acquisition unit 21 that is a feature of the present embodiment will be described in detail.
尚、本実施例の説明で用いるダイオード群は前記した実施例1と同様であり、P柱203にボイドを有しないか又は微小なボイドを有するダイオードを多数含むが、何らかの原因で比較的大きなボイドがP柱203に形成されてしまい、このようなボイドを有するダイオードも幾つか含んでいる。これによりダイオード群は、基本的には所望の性能を発揮できる多数のダイオードから成るが、形成されるボイドによって所望の性能を発揮できないダイオードが一部含まれている。
The diode group used in the description of the present embodiment is the same as that of the first embodiment, and the
前記したダイオード群から基準逆回復時間を取得する基準逆回復時間取得部21は、図9に示すように更新判定部22を備えており、該更新判定部22はダイオード群の各ダイオードの逆回復時間に基づいて、最長の逆回復時間を基準逆回復時間として基準逆回復時間記憶部2に保持させる。
The reference reverse recovery time acquisition unit 21 that acquires the reference reverse recovery time from the diode group described above includes an update determination unit 22 as shown in FIG. 9, and the update determination unit 22 performs reverse recovery of each diode of the diode group. Based on the time, the reference reverse recovery
すなわち更新判定部22は、基準逆回復時間記憶部2に仮保持されている基準逆回復時間と、測定したダイオードの逆回復時間とを比較し、測定したダイオードの逆回復時間が仮保持されている基準逆回復時間より長いとき、測定したダイオードの逆回復時間を新たな基準逆回復時間として基準逆回復時間記憶部2に仮保持させるべく、基準逆回復時間記憶部2の更新を行なう。
That is, the update determination unit 22 compares the reference reverse recovery time temporarily stored in the reference reverse recovery
ここで、基準逆回復時間取得部21の動作を図10のフローチャートに沿って詳細に説明する。
先ず、図5に示すダイオード群において、ダイオードの逆回復時間を取得する(ステップS11)。
Here, the operation of the reference reverse recovery time acquisition unit 21 will be described in detail along the flowchart of FIG.
First, in the diode group shown in FIG. 5, the reverse recovery time of the diode is acquired (step S11).
次に基準逆回復時間取得部21は、更新判定部22によって今回取得した逆回復時間と、基準逆回復時間記憶部2に仮保持されている基準逆回復時間とを比較し(ステップS12)、今回取得した逆回復時間が基準逆回復時間記憶部2に仮保持されている基準回復時間より長いとき、取得した逆回復時間を基準逆回復時間記憶部2へ仮保持させる(ステップS13)。
Next, the reference reverse recovery time acquisition unit 21 compares the reverse recovery time acquired this time by the update determination unit 22 with the reference reverse recovery time temporarily held in the reference reverse recovery time storage unit 2 (step S12). When the reverse recovery time acquired this time is longer than the reference recovery time temporarily stored in the reference reverse recovery
尚、更新判定部22は、基準逆回復時間記憶部2に比較対象となる基準逆回復時間が未だ仮保持されていないとき、すなわち最初の更新判定を行なうとき、最初に取得した逆回復時間を基準逆回復時間として基準逆回復時間記憶部2に仮保持させる。
The update determination unit 22 uses the reverse recovery time acquired first when the reference reverse recovery time to be compared is not temporarily stored in the reference reverse recovery
基準逆回復時間取得部21は、前記した更新判定処理をダイオード群における全てのダイオードにおいて行なうまで、前記したステップS11からの処理を繰り返す(ステップS14)。 The reference reverse recovery time acquisition unit 21 repeats the process from step S11 described above until the update determination process described above is performed for all the diodes in the diode group (step S14).
これにより、ダイオード群における全てのダイオードに対する更新判定が終了すると、最長の逆回復時間が基準逆回復時間記憶部2に仮保持されており、これが結果的に基準逆回復時間として基準逆回復時間記憶部2に保持される。
As a result, when the update determination for all the diodes in the diode group is completed, the longest reverse recovery time is temporarily stored in the reference reverse recovery
以上のようにして取得された基準逆回復時間は、実施例1と同様に当該基準逆回復時間の取得に用いたダイオード群の各ダイオードにおけるボイドの有無を判定する際に用いられる。 The reference reverse recovery time acquired as described above is used when determining the presence or absence of voids in each diode of the diode group used for acquiring the reference reverse recovery time, as in the first embodiment.
これにより、実施例2の半導体装置の検査装置によれば、基準逆回復時間取得部21の更新判定部22によって、ダイオード群の各ダイオードの逆回復時間に基づいて基準逆回復時間を自動的に取得することができる。 Thereby, according to the inspection apparatus of the semiconductor device of Example 2, the reference reverse recovery time is automatically set based on the reverse recovery time of each diode of the diode group by the update determination unit 22 of the reference reverse recovery time acquisition unit 21. Can be acquired.
尚、基準逆回復時間を取得する際に得た各ダイオードの逆回復時間を保持しておき、該各逆回復時間と各ダイオードを対応付けて管理するようにすれば、逆回復時間取得部3で各ダイオードの逆回復時間をわざわざ再取得する必要がなく、予め取得して保持している逆回復時間と、基準逆回復時間記憶部2で保持する基準逆回復時間とに基づいてボイドの有無を判定することができ、該判定結果に基づいて予め取得された逆回復時間に対応付けて管理されているダイオードの選別を行なうことができる。
If the reverse recovery time of each diode obtained at the time of acquiring the reference reverse recovery time is held, and each reverse recovery time and each diode are managed in association with each other, the reverse recovery
前記した実施例では、検査対象の半導体装置がスーパージャンクション構造のダイオードであったが、これに限る必要は無く、例えばスーパージャンクション構造のMOSFETなどの半導体装置やスーパージャンクション構造のIGBTなどの半導体装置にも、本発明の検査方法および検査装置でボイドの有無を検査することができる。 In the above-described embodiments, the semiconductor device to be inspected is a super junction structure diode. However, the invention is not limited to this. For example, a semiconductor device such as a super junction structure MOSFET or a semiconductor device such as a super junction structure IGBT is used. Also, the presence or absence of voids can be inspected by the inspection method and inspection apparatus of the present invention.
前記した実施例では、閾値の一例を示して説明を行なったが、これに限定される必要は無く、例えば検査対象の半導体装置の製造方法としてエピタキシャル成長の成長速度やP柱の寸法、更に検査対象の半導体装置の歩留まり率などの条件に応じて閾値を適宜変更してもよい。 In the above embodiment, an example of the threshold value has been described. However, the present invention is not limited to this. For example, as a method of manufacturing a semiconductor device to be inspected, the growth rate of epitaxial growth, the size of the P pillar, and the inspection object The threshold value may be appropriately changed according to conditions such as the yield rate of the semiconductor device.
前記した実施例では、乖離値算出部4及び判定部6を独立的に備える構成で説明したが、これに限る必要は無く例えば判定部6に各種構成を有するように構成形態を適宜変更してもよく、このような構成変更は本発明の検査装置と実質的に同じであり、本発明の検査装置の一態様と解するものである。
In the above-described embodiment, the configuration in which the deviation
本願実施例では逆回復時間を用いた例で説明を行なったが、逆回復時間は逆回復電荷量(Qrr)を逆方向電流(IR)によって放出し終わるまでの時間であることから、逆回復時間(Trr)=逆回復電荷量(Qrr)/逆方向電流(IR)と考えることができる。従って逆回復電荷量を用いた半導体装置の検査方法も、当然に本願発明の逆回復時間に基づく半導体装置の検査方法の一態様と解するものである。 In the embodiment of the present invention, the reverse recovery time is used as an example. However, the reverse recovery time is the time until the reverse recovery charge amount (Qrr) is completely discharged by the reverse current (IR). It can be considered that time (Trr) = reverse recovery charge amount (Qrr) / reverse current (IR). Accordingly, the semiconductor device inspection method using the reverse recovery charge amount is naturally understood as an aspect of the semiconductor device inspection method based on the reverse recovery time of the present invention.
1 基準逆回復時間取得部
2 基準逆回復時間記憶部
3 逆回復時間取得部
4 乖離値算出部
5 閾値記憶部
6 判定部
7 出力部
10 検査装置
101 バス
102 中央演算処理装置
103 RAM
104 ROM
105、106 インタフェース
107 CRT
108 入力デバイス
109 Trr測定器
200 半導体装置(ダイオード)
201 アノード電極
202 表面層
203 P柱
204 ドリフト層
205 カソード層
206 カソード電極
1 reference reverse recovery
104 ROM
105, 106
108
201
Claims (5)
前記溝埋設層にボイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として予め取得すること、
検査対象の半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を取得すること、
検査対象の半導体装置の逆回復時間と前記基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の前記溝埋設層にボイドを有すると判断することを特徴とする半導体装置の検査方法。 The first conductive type semiconductor layer has electrodes on one side and the other side of the semiconductor layer to allow current to flow in the thickness direction, and the first layer is formed in a groove formed on one side of the semiconductor layer. In a method of inspecting a semiconductor device having a PN structure repeatedly by embedding a trench buried layer of a second conductivity type opposite to the conductivity type by epitaxial growth,
Connecting a measuring instrument between the electrodes of the semiconductor device having no void in the groove buried layer, and obtaining in advance the reverse recovery time of the semiconductor device as a reference reverse recovery time;
Connecting a measuring instrument between the electrodes of the semiconductor device to be inspected to obtain a reverse recovery time of the semiconductor device;
A semiconductor device characterized in that when the reverse recovery time of the semiconductor device to be inspected and the reference reverse recovery time are different from each other by a predetermined threshold or more, it is determined that the groove buried layer of the semiconductor device to be inspected has a void. Device inspection method.
前記閾値は、15パーセント以下であることを特徴とする請求項1記載の半導体装置の検査方法。 When it is an inspection method for a plurality of semiconductor devices including a semiconductor device having a void in the groove buried layer and a semiconductor device without a void in the groove buried layer,
2. The semiconductor device inspection method according to claim 1, wherein the threshold value is 15% or less.
予め、前記溝埋設層にボイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として取得する基準逆回復時間取得部と、
検査対象の半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を取得する逆回復時間取得部と、
検査対象の半導体装置の前記逆回復時間と前記基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の溝埋設層にボイドを有すると判断する判定部と、を備えることを特徴とする半導体装置の検査装置。 The first conductive type semiconductor layer has electrodes on one side and the other side of the semiconductor layer to allow current to flow in the thickness direction, and the first layer is formed in a groove formed on one side of the semiconductor layer. In an inspection apparatus for a semiconductor device having a PN structure repeatedly by embedding a trench buried layer of a second conductivity type opposite to the conductivity type by epitaxial growth,
A reference reverse recovery time acquisition unit that acquires a reverse recovery time of the semiconductor device as a reference reverse recovery time by connecting a measuring instrument between the electrodes of the semiconductor device without voids in the groove buried layer in advance,
A reverse recovery time acquisition unit that connects a measuring device between the electrodes of the semiconductor device to be inspected and acquires a reverse recovery time of the semiconductor device;
And a determination unit that determines that the groove buried layer of the semiconductor device to be inspected has a void when the reverse recovery time of the semiconductor device to be inspected and the reference reverse recovery time are different from each other by a predetermined threshold value or more. An inspection apparatus for a semiconductor device.
前記閾値は、15パーセント以下であることを特徴とする請求項3記載の半導体装置の検査装置。 When it is an inspection apparatus for a plurality of semiconductor devices including a semiconductor device having a void in the groove buried layer and a semiconductor device having no void in the groove buried layer,
4. The semiconductor device inspection apparatus according to claim 3, wherein the threshold value is 15% or less.
前記基準逆回復時間取得部は、前記基準逆回復時間記憶部に保持されている基準逆回復時間と、測定したダイオードの逆回復時間とを比較し、測定したダイオードの逆回復時間が保持されている基準逆回復時間より長いとき、測定したダイオードの逆回復時間を新たな基準逆回復時間として基準逆回復時間記憶部に保持させるべく、基準逆回復時間記憶部における更新を、前記複数の半導体装置において行なう更新判定部を備えることを特徴とする請求項3記載の半導体装置の検査装置。 When it is an inspection apparatus for a plurality of semiconductor devices including a semiconductor device having a void in the groove buried layer and a semiconductor device having no void in the groove buried layer,
The reference reverse recovery time acquisition unit compares the reference reverse recovery time held in the reference reverse recovery time storage unit with the measured reverse recovery time of the diode, and the measured reverse recovery time of the diode is held. When the reference reverse recovery time is longer than the reference reverse recovery time, an update in the reference reverse recovery time storage unit is made to hold the measured reverse recovery time of the diode as a new reference reverse recovery time in the reference reverse recovery time storage unit. 4. The semiconductor device inspection apparatus according to claim 3, further comprising an update determination unit that is performed in step (1).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007068125A JP5178030B2 (en) | 2007-03-16 | 2007-03-16 | Semiconductor device inspection method and inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007068125A JP5178030B2 (en) | 2007-03-16 | 2007-03-16 | Semiconductor device inspection method and inspection apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235308A true JP2008235308A (en) | 2008-10-02 |
JP5178030B2 JP5178030B2 (en) | 2013-04-10 |
Family
ID=39907828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007068125A Active JP5178030B2 (en) | 2007-03-16 | 2007-03-16 | Semiconductor device inspection method and inspection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5178030B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10431506B2 (en) | 2017-01-17 | 2019-10-01 | Samsung Electronics Co., Ltd. | Method of processing substrate and method of fabricating semiconductor device using the same |
CN112466769A (en) * | 2020-11-20 | 2021-03-09 | 西安电子科技大学 | HEMT device channel region electric field distribution measuring structure and method with circular capacitor structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000074988A (en) * | 1998-08-27 | 2000-03-14 | Fuji Electric Co Ltd | Production of semiconductor device |
JP2003069017A (en) * | 2001-08-30 | 2003-03-07 | Shindengen Electric Mfg Co Ltd | Transistor and diode |
JP2003084029A (en) * | 2001-09-12 | 2003-03-19 | Nippon Inter Electronics Corp | Reverse recovery time characteristic measuring device |
-
2007
- 2007-03-16 JP JP2007068125A patent/JP5178030B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000074988A (en) * | 1998-08-27 | 2000-03-14 | Fuji Electric Co Ltd | Production of semiconductor device |
JP2003069017A (en) * | 2001-08-30 | 2003-03-07 | Shindengen Electric Mfg Co Ltd | Transistor and diode |
JP2003084029A (en) * | 2001-09-12 | 2003-03-19 | Nippon Inter Electronics Corp | Reverse recovery time characteristic measuring device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10431506B2 (en) | 2017-01-17 | 2019-10-01 | Samsung Electronics Co., Ltd. | Method of processing substrate and method of fabricating semiconductor device using the same |
CN112466769A (en) * | 2020-11-20 | 2021-03-09 | 西安电子科技大学 | HEMT device channel region electric field distribution measuring structure and method with circular capacitor structure |
CN112466769B (en) * | 2020-11-20 | 2024-01-30 | 西安电子科技大学 | Structure and method for measuring electric field distribution of channel region of HEMT device with circular capacitor structure |
Also Published As
Publication number | Publication date |
---|---|
JP5178030B2 (en) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180138266A1 (en) | SiC-Based Superjunction Semiconductor Device | |
US9905555B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US9343381B2 (en) | Semiconductor component with integrated crack sensor and method for detecting a crack in a semiconductor component | |
US9653553B2 (en) | Semiconductor substrate, semiconductor device and method of manufacturing semiconductor device | |
KR101766562B1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5178030B2 (en) | Semiconductor device inspection method and inspection apparatus | |
US9915961B2 (en) | Semiconductor device drive method | |
JP5324181B2 (en) | Solar cell inspection device, solar cell inspection method, program, solar cell inspection system | |
US20160336396A1 (en) | Processing a Semiconductor Wafer | |
CN110047768A (en) | Test condition determination device and test condition determining method | |
JP5502528B2 (en) | Semiconductor wafer processing method and processed semiconductor wafer | |
JP2016167537A (en) | Vertical mosfet | |
JP6975081B2 (en) | Semiconductor measuring device and semiconductor measuring method | |
CN108026661B (en) | Silicon carbide single crystal, silicon carbide single crystal wafer, silicon carbide single crystal epitaxial wafer, and electronic device | |
US20220336296A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
JP2011258904A (en) | Defect detector and defect detection method, control program, readable storage medium | |
JP5450138B2 (en) | Wafer for monitoring ion implantation angle and monitoring method using the same | |
JP2020187102A (en) | Semiconductor device inspection method and inspection device | |
CN115360172A (en) | Method for manufacturing silicon carbide semiconductor device | |
CN205845936U (en) | Semiconductor device | |
JP5137458B2 (en) | Semiconductor device | |
JP2010177232A (en) | Semiconductor device and method of inspecting the same | |
JP5839086B2 (en) | Wire electric discharge machining apparatus, control method thereof and program | |
WO2023199932A1 (en) | Semiconductor device and manufacturing method | |
US20230236239A1 (en) | Gate voltage determination apparatus, gate voltage determination method, gate driving circuit and semiconductor circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5178030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |