

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-235308
(P2008-235308A)

(43) 公開日 平成20年10月2日(2008.10.2)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 21/822 (2006.01)	HO 1 L 27/04 T	5 F 0 3 8
HO 1 L 27/04 (2006.01)	HO 1 L 29/91 A	
HO 1 L 21/329 (2006.01)	HO 1 L 29/91 C	
HO 1 L 29/861 (2006.01)		

審査請求 未請求 請求項の数 5 O L (全 13 頁)

(21) 出願番号 特願2007-68125 (P2007-68125)
(22) 出願日 平成19年3月16日 (2007. 3. 16)

(71) 出願人 000002037
新電元工業株式会社
東京都千代田区大手町2丁目2番1号
(72) 発明者 九里 伸治
埼玉県飯能市南町10番13号 新電元工業株式会社工場内
(72) 発明者 北田 瑞枝
埼玉県飯能市南町10番13号 新電元工業株式会社工場内
Fターム(参考) 5F038 AC12 BH15 DT10 DT11 DT17
EZ14 EZ20


(54) 【発明の名称】 半導体装置の検査方法および検査装置

(57) 【要約】

【課題】 本発明の目的はボイドの有無を非破壊によって精度良く検査する。

【解決手段】 第1導電型の半導体層の厚さ方向に電流を流すべく前記半導体層の一方の面および他方の面にそれぞれ電極を有し、前記半導体層の一方の面側において形成した溝に前記第1導電型と反対の第2導電型の溝埋設層をエピタキシャル成長で埋設することによって繰り返しPN構造を有する半導体装置の検査方法において、前記溝埋設層にボイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として予め取得すること、検査対象の半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を取得すること、検査対象の半導体装置の逆回復時間と前記基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の前記溝埋設層にボイドを有すると判断する。

【選択図】 図 1



【特許請求の範囲】**【請求項 1】**

第1導電型の半導体層の厚さ方向に電流を流すべく前記半導体層の一方の面および他方の面にそれぞれ電極を有し、前記半導体層の一方の面側において形成した溝に前記第1導電型と反対の第2導電型の溝埋設層をエピタキシャル成長で埋設することによって繰り返しPN構造を有する半導体装置の検査方法において、

前記溝埋設層にボイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として予め取得すること、

検査対象の半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を取得すること、

検査対象の半導体装置の逆回復時間と前記基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の前記溝埋設層にボイドを有すると判断することを特徴とする半導体装置の検査方法。

【請求項 2】

前記溝埋設層にボイドを有する半導体装置と、前記溝埋設層にボイドの無い半導体装置とを含む複数の半導体装置に対する検査方法であるとき、

前記閾値は、15パーセント以下であることを特徴とする請求項1記載の半導体装置の検査方法。

【請求項 3】

第1導電型の半導体層の厚さ方向に電流を流すべく前記半導体層の一方の面および他方の面にそれぞれ電極を有し、前記半導体層の一方の面側において形成した溝に前記第1導電型と反対の第2導電型の溝埋設層をエピタキシャル成長で埋設することによって繰り返しPN構造を有する半導体装置の検査装置において、

予め、前記溝埋設層にボイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として取得する基準逆回復時間取得部と、

検査対象の半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を取得する逆回復時間取得部と、

検査対象の半導体装置の前記逆回復時間と前記基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の溝埋設層にボイドを有すると判断する判定部と、を備えることを特徴とする半導体装置の検査装置。

【請求項 4】

前記溝埋設層にボイドを有する半導体装置と、前記溝埋設層にボイドの無い半導体装置とを含む複数の半導体装置に対する検査装置であるとき、

前記閾値は、15パーセント以下であることを特徴とする請求項3記載の半導体装置の検査装置。

【請求項 5】

前記溝埋設層にボイドを有する半導体装置と、前記溝埋設層にボイドの無い半導体装置とを含む複数の半導体装置に対する検査装置であるとき、

前記基準逆回復時間取得部は、前記基準逆回復時間記憶部に保持されている基準逆回復時間と、測定したダイオードの逆回復時間とを比較し、測定したダイオードの逆回復時間が保持されている基準逆回復時間より長いとき、測定したダイオードの逆回復時間を新たな基準逆回復時間として基準逆回復時間記憶部に保持させるべく、基準逆回復時間記憶部における更新を、前記複数の半導体装置において行なう更新判定部を備えることを特徴とする請求項3記載の半導体装置の検査装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、半導体装置の検査方法およびその検査方法を用いた検査装置に関するものであり、特にスーパージャンクションと称される繰り返しPN構造を有する半導体装置のボイドを検査する方法および検査装置に関するものである。

10

20

30

40

50

【背景技術】

【0002】

スーパー Junction と称される半導体装置は、例えば特許文献1および特許文献2などに開示されているように、オン時の電流経路と並行になるように配置されたP柱とN柱の繰返し構造により従来構造よりも高耐圧を得られることが知られている。

【0003】

高耐圧を得るための基幹部分であるP柱（もしくはN柱：尚、以降P柱を溝埋設層として説明を行なう）は、形成した溝に半導体材料をエピタキシャル成長法で埋設することにより形成されるが、溝内にポイドを有して半導体材料が埋設されると、半導体装置は所望の性能を得ることができない。

10

【特許文献1】特開2006-294968

【特許文献2】特開2003-069017

【発明の開示】

【発明が解決しようとする課題】

【0004】

そこで、製造した半導体装置にポイドが発生しているか、それを把握することが求められていた。ポイドの有無を把握するための検査方法は、従来、半導体装置を解体検査して行なわれていた。従って、ポイドの発生が無い半導体装置まで解体する恐れがあり、その改善が求められていた。

【0005】

20

本発明は上記した事情に鑑みてなされたものであり、本発明の目的は、ポイドの有無を非破壊によってしかも精度良く検査し得る方法を提供することにある。

【課題を解決するための手段】

【0006】

本発明は、前記目的を達成するために創案されたものであり、第1導電型の半導体層の厚さ方向に電流を流すべく前記半導体層の一方の面および他方の面にそれぞれ電極を有し、半導体層の一方の面側において形成した溝に前記第1導電型と反対の第2導電型の溝埋設層をエピタキシャル成長で埋設することによって繰返しPN構造を有する半導体装置の検査方法において、溝埋設層にポイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として予め取得すること、検査対象の半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を取得すること、検査対象の半導体装置の逆回復時間と前記基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の前記溝埋設層にポイドを有すると判断することを特徴とする。

30

【0007】

溝埋設層にポイドを有する半導体装置と、溝埋設層にポイドの無い半導体装置とを含む複数の半導体装置に対する検査方法であるとき、閾値は、15パーセント以下であることを特徴とする。

【0008】

40

第1導電型の半導体層の厚さ方向に電流を流すべく前記半導体層の一方の面および他方の面にそれぞれ電極を有し、前記半導体層の一方の面側において形成した溝に第1導電型と反対の第2導電型の溝埋設層をエピタキシャル成長で埋設することによって繰返しPN構造を有する半導体装置の検査装置において、予め、前記溝埋設層にポイドが無い半導体装置の前記電極間に測定器を接続し、当該半導体装置の逆回復時間を基準逆回復時間として取得する基準逆回復時間取得部と、検査対象の半導体装置の電極間に測定器を接続し、当該半導体装置の逆回復時間を取得する逆回復時間取得部と、検査対象の半導体装置の逆回復時間と基準逆回復時間とが所定の閾値以上乖離しているとき、検査対象の半導体装置の溝埋設層にポイドを有すると判断する判定部と、を備えることを特徴とする。

【0009】

50

溝埋設層にポイドを有する半導体装置と、溝埋設層にポイドの無い半導体装置とを含む

複数の半導体装置に対する検査装置であるとき、閾値は、15パーセント以下であることを特徴とする。

【0010】

溝埋設層にポイドを有する半導体装置と、溝埋設層にポイドの無い半導体装置とを含む複数の半導体装置に対する検査装置であるとき、基準逆回復時間取得部は、基準逆回復時間記憶部に保持されている基準逆回復時間と、測定したダイオードの逆回復時間とを比較し、測定したダイオードの逆回復時間が保持されている基準逆回復時間より長いとき、測定したダイオードの逆回復時間を新たな基準逆回復時間として基準逆回復時間記憶部に保持させるべく、基準逆回復時間記憶部における更新を、複数の半導体装置において行なう更新判定部を備えることを特徴とする。

10

【発明の効果】

【0011】

本発明によれば、ポイドが無い半導体装置の逆回復時間を測定して基準逆回復時間として予め取得し、検査対象の半導体装置における逆回復時間を測定し、測定結果と前記基準逆回復時間との乖離値を求め、求めた乖離値が所定の閾値以上のとき、検査対象の半導体装置の溝埋設層にポイドを有すると判断する。これにより、本発明によれば、検査対象の半導体装置を解体することなく、ポイドの有無を精度よく確認することができる。

【発明を実施するための最良の形態】

【0012】

以下、図面を用いて、本発明の実施形態を詳細に説明するが、以下の説明では、実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。尚、以降の説明では第1導電型としてN型、第2導電型としてP型を例に説明を行なう。

20

【実施例1】

【0013】

本発明の半導体装置の検査方法を説明するに先立ち、先ず検査対象の半導体装置を説明する。

半導体装置は、スーパージャンクションと称される構造を有するダイオード、MOSFET、IGBT、パワーIC等である。尚、以降の説明では、スーパージャンクション構造の半導体装置としてダイオードを例に説明を行なう。

30

【0014】

スーパージャンクション構造のダイオード200は、図2に示すように、カソード電極206と、該カソード電極206とオーミック接触を得るためのカソード層205と、該カソード層205上に設けられたドリフト層204と、該ドリフト層204に所定の離間間隔で設けられた溝にP型の不純物がエピタキシャル成長法によって形成された溝埋設層としてのP柱203と、P柱間のドリフト層表面においてP型の不純物がドーピングされて形成された表面層202と、該表面層202の表面とP柱領域の表面に設けられたアノード電極201とを備える。

【0015】

尚、本実施例におけるカソード層205および該カソード層205上に配置されるドリフト層204から成る層が請求項に記載の半導体層に対応している。

40

【0016】

ところでダイオード200は、良好な性能を得るための構成としてガードリングや表面保護膜など従来から知られた構成を適宜備えてもよい。尚、これらの構成は本発明の要旨説明に直接関連しないことから、その説明は割愛する。

【0017】

ここで、ダイオード200の各構成を詳細に説明する。

カソード層205は、約350 μm の層厚寸法を有しており、N型の不純物を約 $2 \times 10^{19} \text{cm}^{-3}$ で示す濃度で含んでいる。

P柱203が形成されるドリフト層204は、約26 μm の層厚寸法を有しており、N

50

型の不純物を約 $1.8 \times 10^{15} \text{ cm}^{-3}$ で示す濃度で含んでおり、当該濃度によって、約 $10 \mu\text{s}$ のライフタイムを有する。

【0018】

ドリフト層 204 に $9 \mu\text{m}$ 間隔で約 $2 \mu\text{m}$ の溝幅および約 $14 \mu\text{m}$ の溝深さを有する溝を形成し、該溝内にエピタキシャル成長法によって P 型の不純物が埋設されて形成される P 柱 203 は、約 $2 \mu\text{m}$ の幅寸法および約 $14 \mu\text{m}$ の深さ寸法を有し、約 $8.0 \times 10^{15} \text{ cm}^{-3}$ の濃度で P 型の不純物を含んで形成されている。ところで、P 柱は N 型のドリフト層 204 に所定の離間間隔で形成されることから、ドリフト層 204 の表面には、P 柱 203 形成で分断される N 型の領域が N 柱として形成され、該 N 柱と P 柱 203 とが交互に配置されるように形成される。

10

【0019】

表面層 202 は、N 型のドリフト層 204 と PN 接合を得るべく設けられており、P 型の不純物を約 $3.0 \times 10^{17} \text{ cm}^{-3}$ で示す濃度で含み、約 $2 \mu\text{m}$ の層厚寸法を有するように形成されている。

【0020】

ところで、スーパージャンクション構造のダイオード 200 は、前記したように縦型ストライプ状に P 柱 203 および N 柱を備えたことにより、空乏層が P 柱 203 および N 柱の界面から P 柱 203 および N 柱領域全体に広がる。これにより、内部電界強度が局所的に高くなり、厚み方向で一定となり、耐圧の向上を図ることができる。

20

【0021】

また、スーパージャンクション構造のダイオード 200 は、低電圧で P 柱 203 と N 柱とを空乏化することができることから、N 柱の不純物濃度を高くすることができ、オン抵抗の低減を図ることができる。

【0022】

次に、前記したダイオードの P 柱 203 におけるボイドの有無を検査する方法を、図 1 のフローチャートに沿って説明する。

【0023】

まず、ダイオードの逆回復時間 (t_{rr}) を基準逆回復時間として取得する (ステップ S1)。

ここで逆回復時間を説明する。一般的にダイオードに順方向電流を流した後、印加電圧を逆転させると、このときダイオードは少数キャリアを貯える一種のコンデンサと見なすことができ、貯えた電荷量 (Q_{rr}) を放出し終わるまでの時間が逆回復時間である。

30

【0024】

逆回復時間は、IF/IR 法や di/dt 法と称される方法で取得される。

ところで本実施例は、図 3 に示すようにダイオードと、該ダイオードに順方向バイアス (IF) を供給するための電源 (VF 電源) と、逆方向バイアス (IR) を供給するための電源 (VR 電源) と、これらの電源を切り替えるためのスイッチと、ダイオードのカソードに接続した CRO (Cathode Ray Oscilloscope) と、によって構成される回路を用いて逆回復時間が取得される。

40

【0025】

逆回復時間の取得は、まず VF 電源によって順方向バイアスをダイオードに供給する。

その後、スイッチを切り替えることで VR 電源によって逆方向バイアスをダイオードに供給する。このとき、順方向バイアスの印加によって貯えられた電荷量が次第に減少する。これに伴い図 4 に示すように、電流の 0 点から逆回復電流ピーク値を経て例えば 0.1 IR まで減少する期間を CRO によって測定し、これを逆回復時間として取得する。

【0026】

尚、本実施例では、順方向バイアスにおいて供給する電流を 0.5 A および逆方向バイアスにおいて供給する電流を 1 A として、逆回復時間を求めている。

【0027】

ここで、再びステップ 1 の説明に戻って基準逆回復時間を説明するが、以降の説明では

50

ポイドが無いダイオードが少なくとも含まれた複数のダイオードから成るダイオード群（図5の模式図参照）に基づいて、基準逆回復時間を取得する例で説明を行なう。

【0028】

発明者は、図5に示す模式図のダイオード群において、前記した方法により各ダイオードの逆回復時間を求め、取得結果に基づいて図6に示すグラフを作成した。このグラフには、横軸に逆回復時間および縦軸にその個数が示されている。

【0029】

また、発明者は当該グラフに示されたダイオード群の各ダイオードについて、ポイドの有無を、ポイドのサイズを含めて確認検査しており、これらに基づいて発明者は逆回復時間が長いダイオードはポイドが無いことを見出した。すなわち発明者は、図6に示すグラフにおいて最長の逆回復時間を示すダイオードにはポイドが無いことを見出した。

10

【0030】

これにより、ポイドが無いダイオードの判断基準として最長の逆回復時間が基準逆回復時間として取得される。尚、図6に示すグラフにおいては、最長の逆回復時間を示す830nsが基準逆回復時間として取得される。

【0031】

次に、前記した方法により検査対象のダイオードの逆回復時間を取得する（ステップS2）。

その後、取得した検査対象のダイオードの逆回復時間と、基準逆回復時間との乖離値を算出する（ステップS3）。

20

【0032】

次に乖離値と、所定の閾値とを比較する（ステップS4）。

ここで、所定の閾値について説明を行なう。

閾値は基準逆回復時間からの所定の割合を示している。所定の割合は、具体的には20パーセント以下が好ましく、より好ましくは15パーセント以下である。

【0033】

この具体的な数値は、発明者が実験を繰り返して纏めた図6に示すグラフに基づいており、ポイドの無いダイオード若しくは性能に特に悪影響を及ぼさない程度の微小なポイドを有するダイオードは、当該グラフで明らかのように基準逆回復時間から所定の割合で示される範囲内に特に集中している。

30

【0034】

尚、閾値を15パーセントとするとき、図6に示すグラフにおいて、最長の逆回復時間（基準逆回復時間）が830nsであることから、該830nsの15パーセントに相当する124.5ns（尚、以降の説明では少数点以下を四捨五入した125nsの例で説明を行なう）が求まる。すなわち、125nsは検査対象のダイオードの逆回復時間と基準逆回復時間との乖離許容値であり、いわゆる閾値の表記を変えたものである。

【0035】

ステップS4における乖離値と閾値との比較により、乖離値が閾値以上であるとき、すなわち乖離値が125ns以上であるとき検査対象のダイオードはP柱にポイドを有すると判断する（ステップS5）。

40

【0036】

一方、乖離値と閾値との比較結果により、乖離値が閾値以上乖離していないとき、すなわち乖離値が125ns未満であるとき、検査対象のダイオードはP柱にポイド無し、又はダイオードの性能に悪影響を及ぼさない程度の微小なポイドをP柱に有すると判断する（ステップS6）。

【0037】

前記したように、本発明の半導体装置の検査方法によれば、検査対象のダイオードの逆回復時間が、予め取得した基準逆回復時間より閾値以上乖離しているとき、ポイドを有すると判断する。これにより、本発明の半導体装置の検査方法は、わざわざダイオードを解体検査してポイドの有無を確認する必要が無く、検査対象のダイオードを無駄にすること

50

を防止することができ、結果的にダイオードの製造コストを低減することができる。

【0038】

次に、図1のフローチャートに示された検査方法を具現化した検査装置を説明する。

本発明の半導体装置の検査方法を用いた検査装置10は、図7に示すように、P柱203にボイドの無いときの逆回復時間を基準逆回復時間として取得する基準逆回復時間取得部1と、取得した基準逆回復時間を保持する基準逆回復時間記憶部2と、検査対象の半導体装置の逆回復時間を取得する逆回復時間取得部3と、該逆回復時間取得部3で取得した逆回復時間と基準逆回復時間記憶部2で保持する基準逆回復時間とを比較し、その乖離値を取得する乖離値算出部4と、所定の閾値を保持する閾値記憶部5と、乖離値算出部4で算出した乖離値と閾値記憶部5で保持する閾値とを比較しボイドの有無を判断する判定部6と、判定結果を出力する出力部7とを備える。

10

【0039】

基準逆回復時間取得部1は、前記したダイオード群の各ダイオードの逆回復時間を取得し、取得結果において最長の逆回復時間を基準逆回復時間として基準逆回復時間記憶2に記憶する。尚、本実施例では基準逆回復時間として830nsが取得された例で以降の説明を行なう。

【0040】

基準逆回復時間記憶部2は、基準逆回復時間取得部1で取得した基準逆回復時間を保持しており、乖離値算出部4から指示を受けると保持する基準逆回復時間を乖離値算出部4へ出力する。尚、出力後も基準逆回復時間は、継続して基準逆回復時間記憶部2に保持され続ける。

20

【0041】

逆回復時間取得部3は、検査対象のダイオードの逆回復時間で取得し、取得した逆回復時間を乖離値算出部4へ出力する。

【0042】

乖離値算出部4は、基準逆回復時間記憶部2で保持する基準逆回復時間と、逆回復時間取得部3で取得する検査対象のダイオードの逆回復時間との乖離値を算出する。

【0043】

閾値記憶部5は、基準逆回復時間に対する所定の割合を示すパーセンテージと、基準逆回復時間記憶部2で保持されている基準逆回復時間とに基づいて演算を行い、演算結果を閾値として保持する。例えば基準逆回復時間が830nsであり、所定割合が15パーセントであるとき、830nsの15パーセントに相当する125nsを閾値として閾値記憶部5は保持する。

30

【0044】

判定部6は、乖離値算出部4で算出した乖離値と、閾値記憶部5に保持されている閾値とに基づいて、乖離値が閾値以上乖離しているか否かを判定し、判定結果を出力部7へ出力する。

出力部7は、判定部6から判定結果を受けると、該判定結果を出力する。

【0045】

ところで、前記した検査装置10の各構成は、図8に示す具体的な構成によって実現することができる。すなわち本発明の検査装置10は、各種のデータや情報を電気信号として送受するためのバス101と、該バス101を介して接続された中央演算処理装置(CPU)102と、該中央演算処理装置102によるワークエリアとして利用されるRAM103と、前記した各構成をプログラムとして記憶するためのROM104と、バスに接続されたインタフェース105および106と、インタフェース105を介して接続されたCRT107と、キーボードやマウスなどの入力デバイス108と、インタフェース106を介して接続されたTrr測定器(CRO)109とを備える。

40

【0046】

Trr測定器109は、従来から知られたCROなどの測定器であり、測定した逆回復時間を信号として出力する機能を備えている。該Trr測定器から出力される信号は、イ

50

インタフェース 106 へ送られ、当該信号を受けたインタフェース 106 は信号を中央演算処理装置 102 で処理可能な情報に処理し、該情報を中央演算処理装置 102 へ出力する。

【0047】

中央演算処理装置 102 は、ROM 104 に記憶されているプログラムを図示省略のプログラムカウンタに基づいて読み出し、読み出したプログラムを図示省略のデコーダにより解読して得た命令に基づいて演算処理を行なう。この演算処理のためにワークエリアとして RAM 103 が用いられており、RAM 103 には演算処理の結果や基準逆回復時間などの情報が一時的に保持される。尚、基準逆回復時間などの更新(変更)頻度の低い情報は、ROM 104 や図示省略の不揮発性メモリなどに保持してもよい。

10

【0048】

CRT 107 には、検査結果や閾値を設定するための入力案内画面などがプログラムに基づく制御により表示されている。これにより、検査員は入力案内画面に従って閾値設定のためのパラメータを入力デバイスを用いて入力することができる。尚、入力された情報は RAM 103 や図示省略の不揮発性メモリなどに記憶される。

【0049】

ROM 104 に記憶されているプログラムは、前記した図 7 の各構成を担うためのものである。例えば基準逆回復時間取得部 1 のためのプログラムに基づく制御では、Tr r 測定器 109 に対しインタフェース 106 を介して逆回復時間の取得が指示される。その後、指示を受けた Tr r 測定器 109 によりダイオード群の各ダイオードの逆回復時間が取得されると、これらに基づいて最長の逆回復時間を基準逆回復時間として RAM 103 若しくは図示省略の不揮発性メモリに記憶させる制御が行なわれる。

20

【0050】

ここで再び、図 1 のフローチャートに示された本発明の半導体装置の検査方法を用いて成る半導体装置の検査装置 10 の動作を図 7 および図 8 を用いて詳細に説明する。

【0051】

本発明の検査装置 10 は、基準逆回復時間取得部 1 によって前記したように Tr r 測定器 109 でダイオード群の各ダイオードの逆回復時間を取得すると、最長の逆回復時間を基準逆回復時間として基準逆回復時間記憶部 2 に記憶する。尚、本実施例では、基準逆回復時間として 830 ns が基準逆回復時間記憶部 2 としての RAM 103、ROM 104 又は図示省略の不揮発性メモリに保持される。

30

【0052】

一方、閾値記憶部 5 は、基準逆回復時間に対する所定の割合を示すパーセンテージを保持しており、該パーセンテージと、基準逆回復時間記憶部 2 で保持されている基準逆回復時間とに基づいて演算を行い、演算結果を閾値として保持する。

【0053】

ところで、閾値記憶部 5 は、所定の割合を示すパーセンテージ(閾値)を係員から得ており、具体的には表示制御により、パーセンテージの入力案内画面を CRT 107 に表示させ、入力案内画面に基づいて係員が操作する入力デバイス 108 からパーセンテージを取得すると、該パーセンテージと基準逆回復時間とに基づいて演算を行い、演算結果を新たな閾値として RAM 103 又は図示省略の不揮発性メモリに保持する。

40

【0054】

尚、係員によって 15 パーセントが入力された場合、該パーセンテージと 830 ns の基準逆回復時間とに基づいて 125 ns が閾値として算出される。

【0055】

次に、本発明の検査装置 10 は、逆回復時間取得部 3 によって Tr r 測定器 109 で検査対象のダイオードの逆回復時間を取得すると、取得した逆回復時間を乖離値算出部 4 へ出力する。

【0056】

乖離値算出部 4 は、逆回復時間取得部 3 から検査対象のダイオードの逆回復時間を取得

50

すると共に、基準逆回復時間記憶部 2 で保持されている基準逆回復時間を読み出す。そして乖離値算出部 4 は、検査対象のダイオードの逆回復時間と基準逆回復時間との乖離値を算出し、算出結果を判定部 6 へ出力する。

【0057】

例えば、逆回復時間取得部 3 から検査対象のダイオードの逆回復時間として 480 ns を取得し、逆回復時間取得部 3 に保持されている 830 ns を取得した乖離値算出部 4 は、350 ns を乖離値として算出する。尚、乖離値算出部 4 は、前記した演算処理において RAM 103 を乖離値の算出のためのワークエリアとして適宜使用する。

【0058】

判定部 6 は、乖離値算出部 4 で算出した乖離値と、閾値記憶部 5 に保持されている閾値とに基づいて、乖離値が閾値以上乖離しているか否かを判定し、乖離値が閾値以上乖離しているとき、P 柱 203 にボイド有りと判断し、その旨を出力部 7 へ出力する。

10

【0059】

すなわち判定部 6 は、乖離値算出部 4 で保持されている 125 ns の閾値と、乖離値算出部 4 で求めた 350 ns の乖離値とに基づいて、乖離値が閾値以上であると判断すると、P 柱 203 にボイドを有する旨を出力部 7 に出力する。

【0060】

一方、判定部 6 は、乖離値が閾値以上乖離していないとき、ボイド無しと判断し、その旨を出力部 7 へ出力する。

【0061】

出力部 7 は、判定部 6 から判定結果を受けると、該判定結果を CRT 107 に表示すべく表示制御を行なう。これにより、検査員は、CRT 107 に表示される表示内容に基づいて、検査対象のダイオードのボイドの有無を把握することができ、検査対象のダイオードをわざわざ解体検査してボイドの有無を確認する必要がない。

20

【0062】

ところで、前記した実施例では判定結果の出力を CRT 107 に表示する例で説明を行なったが、出力手段として CRT 107 の他に例えばプリンタによる印刷出力や、データベースで蓄積可能にファイル化して出力するようにしてもよい。

【0063】

また、本発明の検査装置 10 が検査ライン上に配置されるようにシステム構築されている場合、検査対象のダイオードにボイドの有無を前記したように CRT 107 に表示することで検査員に通知するようにしてもよいし、スピーカーからの鳴動や照明機器による点灯（点滅）によって検査員に通知するようにしてもよい。更に、ボイドを有するダイオードを選別機で自動的に選別するようにしてもよい。

30

【0064】

<実施例 2>

次に、図 5 に示すダイオード群（図 5 参照）における各ダイオードの逆回復時間を取得し、取得する複数の逆回復時間に基づいて基準逆回復時間を自動的に設定する機能を備えた半導体装置の検査装置を説明する。

【0065】

実施例 2 の検査装置 20 は、図 9 に示すように、実施例 1 と同様の基準逆回復時間記憶部 2、逆回復時間取得部 3、乖離値算出部 4、閾値記憶部 5、判定部 6 および出力部 7 を備えており、更に本実施例の特徴である基準逆回復時間取得部 21 を備える。

40

【0066】

実施例 1 と同様の構成はその説明を割愛し、本実施例の特徴である基準逆回復時間取得部 21 について詳細に説明する。

【0067】

尚、本実施例の説明で用いるダイオード群は前記した実施例 1 と同様であり、P 柱 203 にボイドを有しないか又は微小なボイドを有するダイオードを多数含むが、何らかの原因で比較的大きなボイドが P 柱 203 に形成されてしまい、このようなボイドを有するダ

50

イオードも幾つか含んでいる。これによりダイオード群は、基本的には所望の性能を発揮できる多数のダイオードから成るが、形成されるボイドによって所望の性能を発揮できないダイオードが一部含まれている。

【0068】

前記したダイオード群から基準逆回復時間を取得する基準逆回復時間取得部21は、図9に示すように更新判定部22を備えており、該更新判定部22はダイオード群の各ダイオードの逆回復時間に基づいて、最長の逆回復時間を基準逆回復時間として基準逆回復時間記憶部2に保持させる。

【0069】

すなわち更新判定部22は、基準逆回復時間記憶部2に仮保持されている基準逆回復時間と、測定したダイオードの逆回復時間とを比較し、測定したダイオードの逆回復時間が仮保持されている基準逆回復時間より長いとき、測定したダイオードの逆回復時間を新たな基準逆回復時間として基準逆回復時間記憶部2に仮保持させるべく、基準逆回復時間記憶部2の更新を行なう。

【0070】

ここで、基準逆回復時間取得部21の動作を図10のフローチャートに沿って詳細に説明する。

先ず、図5に示すダイオード群において、ダイオードの逆回復時間を取得する(ステップS11)。

【0071】

次に基準逆回復時間取得部21は、更新判定部22によって今回取得した逆回復時間と、基準逆回復時間記憶部2に仮保持されている基準逆回復時間とを比較し(ステップS12)、今回取得した逆回復時間が基準逆回復時間記憶部2に仮保持されている基準逆回復時間より長いとき、取得した逆回復時間を基準逆回復時間記憶部2へ仮保持させる(ステップS13)。

【0072】

尚、更新判定部22は、基準逆回復時間記憶部2に比較対象となる基準逆回復時間が未だ仮保持されていないとき、すなわち最初の更新判定を行なうとき、最初に取得した逆回復時間を基準逆回復時間として基準逆回復時間記憶部2に仮保持させる。

【0073】

基準逆回復時間取得部21は、前記した更新判定処理をダイオード群における全てのダイオードにおいて行なうまで、前記したステップS11からの処理を繰り返す(ステップS14)。

【0074】

これにより、ダイオード群における全てのダイオードに対する更新判定が終了すると、最長の逆回復時間が基準逆回復時間記憶部2に仮保持されており、これが結果的に基準逆回復時間として基準逆回復時間記憶部2に保持される。

【0075】

以上のようにして取得された基準逆回復時間は、実施例1と同様に当該基準逆回復時間の取得に用いたダイオード群の各ダイオードにおけるボイドの有無を判定する際に用いられる。

【0076】

これにより、実施例2の半導体装置の検査装置によれば、基準逆回復時間取得部21の更新判定部22によって、ダイオード群の各ダイオードの逆回復時間に基づいて基準逆回復時間を自動的に取得することができる。

【0077】

尚、基準逆回復時間を取得する際に得た各ダイオードの逆回復時間を保持しておき、該各逆回復時間と各ダイオードを対応付けて管理するようになれば、逆回復時間取得部3で各ダイオードの逆回復時間をわざわざ再取得する必要がなく、予め取得して保持している逆回復時間と、基準逆回復時間記憶部2で保持する基準逆回復時間とに基づいてボイドの

10

20

30

40

50

有無を判定することができ、該判定結果に基づいて予め取得された逆回復時間に対応付けて管理されているダイオードの選別を行なうことができる。

【0078】

前記した実施例では、検査対象の半導体装置がスーパージャンクション構造のダイオードであったが、これに限る必要は無く、例えばスーパージャンクション構造のMOSFETなどの半導体装置やスーパージャンクション構造のIGBTなどの半導体装置にも、本発明の検査方法および検査装置でボイドの有無を検査することができる。

【0079】

前記した実施例では、閾値の一例を示して説明を行なったが、これに限定される必要は無く、例えば検査対象の半導体装置の製造方法としてエピタキシャル成長の成長速度やP柱の寸法、更に検査対象の半導体装置の歩留まり率などの条件に応じて閾値を適宜変更してもよい。

10

【0080】

前記した実施例では、乖離値算出部4及び判定部6を独立的に備える構成で説明したが、これに限る必要は無く例えば判定部6に各種構成を有するように構成形態を適宜変更してもよく、このような構成変更は本発明の検査装置と実質的に同じであり、本発明の検査装置の一態様と解するものである。

【0081】

本願実施例では逆回復時間を用いた例で説明を行なったが、逆回復時間は逆回復電荷量(Q_{rr})を逆方向電流(I_R)によって放出し終わるまでの時間であることから、逆回復時間(T_{rr}) = 逆回復電荷量(Q_{rr}) / 逆方向電流(I_R)と考えることができる。従って逆回復電荷量を用いた半導体装置の検査方法も、当然に本願発明の逆回復時間に基づく半導体装置の検査方法の一態様と解するものである。

20

【図面の簡単な説明】

【0082】

【図1】本発明の半導体装置の検査方法を示すフローチャートである。

【図2】スーパージャンクションの半導体装置としてダイオードの構造を示す図である。

【図3】逆回復時間(T_{rr})の取得に用いる測定回路図である。

【図4】逆回復時間(T_{rr})の取得を示す図である。

【図5】ボイド無しのダイオードと、各種サイズのボイドを有するダイオードとから成るダイオード群を示す模式図。

30

【図6】ダイオード群の各ダイオードの逆回復時間と個数とが示されたヒストグラムを示す図である。

【図7】本発明の半導体装置の検査装置の機能ブロック図である。

【図8】本発明の半導体装置の検査装置の機能を具現化した構成図である。

【図9】実施例2の半導体装置の検査装置の機能ブロック図である。

【図10】実施例2の半導体装置の検査装置の基準逆回復時間取得部の動作を示すフローチャートである。

【符号の説明】

【0083】


40

- 1 基準逆回復時間取得部
- 2 基準逆回復時間記憶部
- 3 逆回復時間取得部
- 4 乖離値算出部
- 5 閾値記憶部
- 6 判定部
- 7 出力部
- 10 検査装置
- 101 バス
- 102 中央演算処理装置


50

- 1 0 3 R A M
- 1 0 4 R O M
- 1 0 5、1 0 6 インタフェース
- 1 0 7 C R T
- 1 0 8 入力デバイス
- 1 0 9 T r r 測定器
- 2 0 0 半導体装置 (ダイオード)
- 2 0 1 アノード電極
- 2 0 2 表面層
- 2 0 3 P 柱
- 2 0 4 ドリフト層
- 2 0 5 カソード層
- 2 0 6 カソード電極


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】



【 図 8 】



【 図 9 】



【 図 10 】

