JP2008177503A - パッケージ・オン・パッケージ型半導体装置 - Google Patents

パッケージ・オン・パッケージ型半導体装置 Download PDF

Info

Publication number
JP2008177503A
JP2008177503A JP2007011794A JP2007011794A JP2008177503A JP 2008177503 A JP2008177503 A JP 2008177503A JP 2007011794 A JP2007011794 A JP 2007011794A JP 2007011794 A JP2007011794 A JP 2007011794A JP 2008177503 A JP2008177503 A JP 2008177503A
Authority
JP
Japan
Prior art keywords
package
film
semiconductor device
bis
aminophenoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007011794A
Other languages
English (en)
Inventor
Tetsuo Okuyama
哲雄 奥山
Satoshi Maeda
郷司 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyobo Co Ltd
Original Assignee
Toyobo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyobo Co Ltd filed Critical Toyobo Co Ltd
Priority to JP2007011794A priority Critical patent/JP2008177503A/ja
Publication of JP2008177503A publication Critical patent/JP2008177503A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)

Abstract

【課題】 既存インフラを利用し、かつ低コストに、機能素子が三次元的に配置された高信頼性のパッケージ・オン・パッケージ型半導体装置を提供する。
【解決手段】 薄型プリント配線基板13上に半導体チップ5が搭載されたパッケージを複数積層することにより構成されるパッケージ・オン・パッケージ型半導体装置において、薄型配線基板の絶縁層として、ガラス転移温度が300℃以上、引張弾性率が5〜20GPa、線膨張係数が−3〜+8ppm/℃、厚さが2.5〜40μmの高分子フィルムを用いるパッケージ・オン・パッケージ型半導体装置。
【選択図】図5

Description

本発明は、機能素子が三次元的に配置された高密度半導体パッケージに関し、さらに詳しくは、薄型プリント配線基板上に半導体チップが搭載されたパッケージを複数積層することにより構成されるパッケージ・オン・パッケージ型半導体装置(以下POPともいう)に関する。
近年の電子機器の高密度化に伴い、半導体パッケージにおいても半導体チップが三次元的に積層された所謂チップ積層型パッケージが開発されている(特許文献1参照)。
かかるチップ積層型パッケージは、半導体装置の小型化には有力な技術であるが、複数のチップをベア状態で使用するため、使用するチップが予め良品であるか否かの検査を行うことが難しい。したがってチップの使用枚数が像増大すると製品収率が、チップの不良率に大きく左右されてしまうという問題があった。かかる問題を解決する手段として、予め封止され、電気的動作検査が行われた半導体パッケージ化を複数積層して一体化する所謂パッケージ・オン・パッケージ型半導体装置が提案されており(特許文献3参照)、また、配線層が形成された配線層と薄型シリコンチップの電極部とを異方性導電膜を用いて電気的及び機械的に接続し、前記配線層を前記薄型シリコンチップの外側へ導出した半導体パッケージが実装基板上に複数個積層された構造を有する半導体装置であって、前記各半導体パッケージは、前記薄型シリコンチップ表面を表裏反対にして積層し、所定の電極を導電体でそれぞれ電気的に接続する積層型パッケージが提案されている(特許文献2参照)。
これらのプリント配線基板上に半導体チップが搭載されたパッケージを複数積層したパッケージ・オン・パッケージ型半導体装置におけるプリント配線基板として、シリコンなどを薄くしたものやポリイミドフィルムを使用する方法においては、シリコン基板を薄くすることのコストの上昇とその取扱い上の割れるなどの課題があり、また耐熱性のポリイミドフィルムを使用することで前記シリコンを使用する際の課題を解決せんとする場合にも、そのポリイミドフィルムの引張弾性率の低さやシリコンとの膨張係数の乖離による高温低温の繰り返しなどによる電気接続部の断絶などが起こり易いなどの課題を有していた。
特開2000−349228号公報 特開2000−208698号公報 特開2001−273755号公報
本発明は、かかる従来技術の課題を背景になされたものである。すなわち本発明は上記のような状況に鑑みてなされたものであり、シリコン基板を薄くすることのコストの上昇とその取扱い上の困難さを回避しかつ、ポリイミドフィルムの引張弾性率の低さやシリコンとの膨張係数の乖離による高温低温の繰り返しなどによる電気接続部の断絶などが起こり易いなどの課題を解決せんとするものであり、優れた物性のポリイミドフィルムを用いることにより、既存のワイヤボンダーなどのインフラを利用して、三次元的に高密度に機能素子が集積され高い信頼性を有する、プリント配線基板上に半導体チップが搭載されたパッケージを複数積層したパッケージ・オン・パッケージ型半導体装置を提供することを目的とする。
本発明者らは鋭意検討した結果、以下に示す手段により、上記課題を解決できることを
見出し、本発明に到達した。
すなわち、本発明は、以下の構成からなる。
1.薄型プリント配線基板上に半導体チップが搭載されたパッケージを複数積層することにより構成されるパッケージ・オン・パッケージ型半導体装置において、該薄型配線基板の絶縁層として、ガラス転移温度が300℃以上、引張弾性率が5〜20GPa、線膨張係数が−3〜+8ppm/℃、厚さが2.5〜40μmの高分子フィルムを用いることを特徴とするパッケージ・オン・パッケージ型半導体装置。
2.高分子フィルムが、下記の(a)、(b)を反応させて得られるポリイミドフィルムである1.の半導体パッケージ。
(a)ピロメリット酸二無水物を70モル%以上含むテトラカルボン酸二無水物、
(b)パラフェニレンジアミン及び/又はベンゾオキサゾール骨格を有するジアミンを70モル%以上含むジアミン。
3.高分子フィルムが、分子内にエーテル結合を有するテトラカルボン酸無水物を1〜30モル%含むテトラカルボン酸二無水物類と、分子内にエーテル結合を有するジアミンを1〜30モル%含むジアミンとを反応させて得られるポリイミドフィルムである2.の半導体パッケージ。
4.ポリイミドフィルムに含まれる高温揮発分(残溶媒、残分解物)が1%以下である2.又は3.いずれかの半導体パッケージ。
5.ポリイミドフィルムのカール度が10%以下である2.〜4.いずれかの半導体パッケージ。
本発明において規定される物性を有する高分子フィルムを、薄型プリント配線基板の絶縁層として使用し、その上に半導体チップが搭載されたパッケージを複数積層することにより構成されるパッケージ・オン・パッケージ型半導体装置においては、薄型配線基板の絶縁層にシリコンウエハを用いていた場合と同等以上の信頼性でもって、かつ軽くて薄い生産性に優れたパッケージ・オン・パッケージ型半導体装置の製造が可能となる。また本発明ではかかる物性を有する高分子フィルム、好ましくは特定のポリイミドフィルムを使用することにより低コストでかつ取り扱い上も有利な、バーンインや温度サイクル試験時にも半導体チップ上の機能素子にストレスを加えることなく、シリコンとの膨張係数の乖離による高温低温の繰り返しなどによる電気接続部の断絶などが起こり難い、安定した動作を保証することが出来る。
以下、本発明を詳述する。
本発明における半導体チップとは、シリコン、ゲルマニウム、あるいはガリウムアセナイト等の単結晶ウエハ、ないし、これらの基板表面に薄膜的に形成したアモルファス、ないし多結晶の半導体薄膜に、機能素子を形成し、所定のサイズにダイシングしたものを云う。
本発明におけるパッケージ・オン・パッケージ型半導体装置とは、半導体チップを多数三次元的に配置するために、薄型プリント配線基板上に半導体チップが搭載されたパッケージを複数積層することにより構成される半導体パッケージを意味する。
半導体チップ間の接続方式としてはワイヤボンディング方式、フリップチップ方式、あるいは貫通電極を用いた相互接続などを利用出来るが、本発明においては、好ましくは主としてワイヤボンディングを用いる積層型半導体パッケージにおいて有用である。
本発明における高分子フィルムとは主として有機高分子フィルムを意味する。本発明で好ましく用いられる有機高分子フィルムとしてはポリイミド、芳香族ポリアミド、ポリベンザゾール、芳香族ポリエステル、ポリアミドイミド、ポリエステルイミド、ポリエーテルエーテルケトン、ポリフェニレンサルファイド、ポリファニレンエーテル、ポリベンゾシクロブテン、ポリアリルエーテル、等の耐熱性有機高分子フィルムであり、これらの高分子フィルムが、ガラス転移温度が300℃以上、引張弾性率が5〜20GPa、線膨張係数が−3〜+8ppm/℃であれば特に限定されるものではない。本発明では特にフィルム物性に優れた前記物性を保有するポリイミドフィルム、ポリベンザゾールフィルムを用いることが好ましく特にポリイミドフィルムが好ましい。以下ポリイミドフィルムについて詳述するがこれに限定されるものではない。
本発明におけるポリイミドフィルムとは、主鎖にイミド結合を有する耐熱性有機高分子フィルムである。ポリイミドフィルムは一般的には、テトラカルボン酸無水物とジアミンを溶液中にて重合してポリアミド酸を得、得られたポリアミド酸をフィルム状に成形した後、ポリアミド酸部位を脱水閉環することによりポリイミドフィルムを得る。
本発明では、芳香族テトラカルボン酸二無水物と、芳香族ジアミンとを反応させて得られるポリイミドからのフィルムが好ましく、より好ましくはピロメリット酸二無水物を70mol%以上含むテトラカルボン酸二無水物と、パラフェニレンジアミン及び/又はベンゾオキサゾール骨格を有する芳香族ジアミンを70mol%以上含むジアミンとを反応させて得られるポリイミドフィルムであり、また分子内にエーテル結合を有するテトラカルボン酸二無水物を1〜30mol%含むテトラカルボン酸二無水物類と、分子内にエーテル結合を有するジアミンを1〜30mol%含む芳香族ジアミンとを反応させて得られるポリイミドフィルムである。
本発明におけるベンゾオキサゾール構造を有する芳香族ジアミン類として、下記の化合物が例示できる。
これらの中でも、合成のし易さの観点から、アミノ(アミノフェニル)ベンゾオキサゾールの各異性体が好ましい。ここで、「各異性体」とは、アミノ(アミノフェニル)ベンゾオキサゾールが有する2つアミノ基が配位位置に応じて定められる各異性体である(例;上記「化1」〜「化4」に記載の各化合物)。これらのジアミンは、単独で用いてもよいし、二種以上を併用してもよい。
本発明においては、前記ベンゾオキサゾール構造を有する芳香族ジアミンを70モル%以上使用することが好ましい。
本発明は、前記事項に限定されず下記の芳香族ジアミンを使用してもよいが、好ましくは全芳香族ジアミンの30モル%未満であれば下記に例示されるベンゾオキサゾール構造を有しないジアミン類を一種又は二種以上、併用してのポリイミドフィルムである。
そのようなジアミン類としては、例えば、4,4’−ビス(3−アミノフェノキシ)ビフェニル、ビス[4−(3−アミノフェノキシ)フェニル]ケトン、ビス[4−(3−アミノフェノキシ)フェニル]スルフィド、ビス[4−(3−アミノフェノキシ)フェニル]スルホン、2,2−ビス[4−(3−アミノフェノキシ)フェニル]プロパン、2,2−ビス[4−(3−アミノフェノキシ)フェニル]−1,1,1,3,3,3−ヘキサフルオロプロパン、m−フェニレンジアミン、o−フェニレンジアミン、p−フェニレンジアミン、m−アミノベンジルアミン、p−アミノベンジルアミン、
3,3’−ジアミノジフェニルエーテル、3,4’−ジアミノジフェニルエーテル、4,4’−ジアミノジフェニルエーテル、3,3’−ジアミノジフェニルスルフィド、3,3’−ジアミノジフェニルスルホキシド、3,4’−ジアミノジフェニルスルホキシド、4,4’−ジアミノジフェニルスルホキシド、3,3’−ジアミノジフェニルスルホン、3,4’−ジアミノジフェニルスルホン、4,4’−ジアミノジフェニルスルホン、3,3’−ジアミノベンゾフェノン、3,4’−ジアミノベンゾフェノン、4,4’−ジアミノベンゾフェノン、3,3’−ジアミノジフェニルメタン、3,4’−ジアミノジフェニルメタン、4,4’−ジアミノジフェニルメタン、ビス[4−(4−アミノフェノキシ)フェニル]メタン、1,1−ビス[4−(4−アミノフェノキシ)フェニル]エタン、1,2−ビス[4−(4−アミノフェノキシ)フェニル]エタン、1,1−ビス[4−(4−アミノフェノキシ)フェニル]プロパン、1,2−ビス[4−(4−アミノフェノキシ)フェニル]プロパン、1,3−ビス[4−(4−アミノフェノキシ)フェニル]プロパン、2,2−ビス[4−(4−アミノフェノキシ)フェニル]プロパン、
1,1−ビス[4−(4−アミノフェノキシ)フェニル]ブタン、1,3−ビス[4−(4−アミノフェノキシ)フェニル]ブタン、1,4−ビス[4−(4−アミノフェノキシ)フェニル]ブタン、2,2−ビス[4−(4−アミノフェノシ)フェニル]ブタン、2,3−ビス[4−(4−アミノフェノキシ)フェニル]ブタン、2−[4−(4−アミノフェノキシ)フェニル]−2−[4−(4−アミノフェノキシ)−3−メチルフェニル]プロパン、2,2−ビス[4−(4−アミノフェノキシ)−3−メチルフェニル]プロパン、2−[4−(4−アミノフェノキシ)フェニル]−2−[4−(4−アミノフェノキシ)−3,5−ジメチルフェニル]プロパン、2,2−ビス[4−(4−アミノフェノキシ)−3,5−ジメチルフェニル]プロパン、2,2−ビス[4−(4−アミノフェノキシ)フェニル]−1,1,1,3,3,3−ヘキサフルオロプロパン、
1,4−ビス(3−アミノフェノキシ)ベンゼン、1,3−ビス(3−アミノフェノキシ)ベンゼン、1,4−ビス(4−アミノフェノキシ)ベンゼン、4,4’−ビス(4−アミノフェノキシ)ビフェニル、ビス[4−(4−アミノフェノキシ)フェニル]ケトン、ビス[4−(4−アミノフェノキシ)フェニル]スルフィド、ビス[4−(4−アミノフェノキシ)フェニル]スルホキシド、ビス[4−(4−アミノフェノキシ)フェニル]スルホン、ビス[4−(3−アミノフェノキシ)フェニル]エーテル、ビス[4−(4−アミノフェノキシ)フェニル]エーテル、1,3−ビス[4−(4−アミノフェノキシ)ベンゾイル]ベンゼン、1,3−ビス[4−(3−アミノフェノキシ)ベンゾイル]ベンゼン、1,4−ビス[4−(3−アミノフェノキシ)ベンゾイル]ベンゼン、4,4’−ビス[(3−アミノフェノキシ)ベンゾイル]ベンゼン、1,1−ビス[4−(3−アミノフェノキシ)フェニル]プロパン、1,3−ビス[4−(3−アミノフェノキシ)フェニル]プロパン、3,4’−ジアミノジフェニルスルフィド、
2,2−ビス[3−(3−アミノフェノキシ)フェニル]−1,1,1,3,3,3−ヘキサフルオロプロパン、ビス[4−(3−アミノフェノキシ)フェニル]メタン、1,1−ビス[4−(3−アミノフェノキシ)フェニル]エタン、1,2−ビス[4−(3−アミノフェノキシ)フェニル]エタン、ビス[4−(3−アミノフェノキシ)フェニル]スルホキシド、4,4’−ビス[3−(4−アミノフェノキシ)ベンゾイル]ジフェニルエーテル、4,4’−ビス[3−(3−アミノフェノキシ)ベンゾイル]ジフェニルエーテル、4,4’−ビス[4−(4−アミノ−α,α−ジメチルベンジル)フェノキシ]ベンゾフェノン、4,4’−ビス[4−(4−アミノ−α,α−ジメチルベンジル)フェノキシ]ジフェニルスルホン、ビス[4−{4−(4−アミノフェノキシ)フェノキシ}フェニル]スルホン、1,4−ビス[4−(4−アミノフェノキシ)フェノキシ−α,α−ジメチルベンジル]ベンゼン、1,3−ビス[4−(4−アミノフェノキシ)フェノキシ−α,α−ジメチルベンジル]ベンゼン、1,3−ビス[4−(4−アミノ−6−トリフルオロメチルフェノキシ)−α,α−ジメチルベンジル]ベンゼン、1,3−ビス[4−(4−アミノ−6−フルオロフェノキシ)−α,α−ジメチルベンジル]ベンゼン、1,3−ビス[4−(4−アミノ−6−メチルフェノキシ)−α,α−ジメチルベンジル]ベンゼン、1,3−ビス[4−(4−アミノ−6−シアノフェノキシ)−α,α−ジメチルベンジル]ベンゼン、
3,3’−ジアミノ−4,4’−ジフェノキシベンゾフェノン、4,4’−ジアミノ−5,5’−ジフェノキシベンゾフェノン、3,4’−ジアミノ−4,5’−ジフェノキシベンゾフェノン、3,3’−ジアミノ−4−フェノキシベンゾフェノン、4,4’−ジアミノ−5−フェノキシベンゾフェノン、3,4’−ジアミノ−4−フェノキシベンゾフェノン、3,4’−ジアミノ−5’−フェノキシベンゾフェノン、3,3’−ジアミノ−4,4’−ジビフェノキシベンゾフェノン、4,4’−ジアミノ−5,5’−ジビフェノキシベンゾフェノン、3,4’−ジアミノ−4,5’−ジビフェノキシベンゾフェノン、3,3’−ジアミノ−4−ビフェノキシベンゾフェノン、4,4’−ジアミノ−5−ビフェノキシベンゾフェノン、3,4’−ジアミノ−4−ビフェノキシベンゾフェノン、3,4’−ジアミノ−5’−ビフェノキシベンゾフェノン、1,3−ビス(3−アミノ−4−フェノキシベンゾイル)ベンゼン、1,4−ビス(3−アミノ−4−フェノキシベンゾイル)ベンゼン、1,3−ビス(4−アミノ−5−フェノキシベンゾイル)ベンゼン、1,4−ビス(4−アミノ−5−フェノキシベンゾイル)ベンゼン、1,3−ビス(3−アミノ−4−ビフェノキシベンゾイル)ベンゼン、1,4−ビス(3−アミノ−4−ビフェノキシベンゾイル)ベンゼン、1,3−ビス(4−アミノ−5−ビフェノキシベンゾイル)ベンゼン、1,4−ビス(4−アミノ−5−ビフェノキシベンゾイル)ベンゼン、2,6−ビス[4−(4−アミノ−α,α−ジメチルベンジル)フェノキシ]ベンゾニトリル及び上記芳香族ジアミンにおける芳香環上の水素原子の一部もしくは全てがハロゲン原子、炭素数1〜3のアルキル基又はアルコキシル基、シアノ基、又はアルキル基又はアルコキシル基の水素原子の一部もしくは全部がハロゲン原子で置換された炭素数1〜3のハロゲン化アルキル基又はアルコキシル基で置換された芳香族ジアミン等が挙げられる。
本発明で用いられる芳香族テトラカルボン酸類は例えば芳香族テトラカルボン酸無水物類である。芳香族テトラカルボン酸無水物類(酸、無水物、アミド結合性誘導体などを示す)としては、好ましくは化14に示すピロメリット酸無水物であり、全カルボン酸の70モル%以上使用することが好ましいが、これに限定されるものではない。その他の芳香族テトラカルボン酸として、具体的には、以下のものが挙げられる。
これらのテトラカルボン酸二無水物は単独で用いてもよいし、二種以上を併用してもよい。
本発明においては、全テトラカルボン酸二無水物の30モル%未満好ましくは10モル%未満であれば下記に例示される非芳香族のテトラカルボン酸二無水物類を一種又は二種以上、併用しても構わない。そのようなテトラカルボン酸無水物としては、例えば、ブタン−1,2,3,4−テトラカルボン酸二無水物、ペンタン−1,2,4,5−テトラカルボン酸二無水物、シクロブタンテトラカルボン酸二無水物、シクロペンタン−1,2,3,4−テトラカルボン酸二無水物、シクロヘキサン−1,2,4,5−テトラカルボン酸二無水物、シクロヘキサ−1−エン−2,3,5,6−テトラカルボン酸二無水物、3−エチルシクロヘキサ−1−エン−3−(1,2),5,6−テトラカルボン酸二無水物、1−メチル−3−エチルシクロヘキサン−3−(1,2),5,6−テトラカルボン酸二無水物、1−メチル−3−エチルシクロヘキサ−1−エン−3−(1,2),5,6−テトラカルボン酸二無水物、1−エチルシクロヘキサン−1−(1,2),3,4−テトラカルボン酸二無水物、1−プロピルシクロヘキサン−1−(2,3),3,4−テトラカルボン酸二無水物、1,3−ジプロピルシクロヘキサン−1−(2,3),3−(2,3)−テトラカルボン酸二無水物、ジシクロヘキシル−3,4,3’,4’−テトラカルボン酸二無水物、
ビシクロ[2.2.1]ヘプタン−2,3,5,6−テトラカルボン酸二無水物、1−プロピルシクロヘキサン−1−(2,3),3,4−テトラカルボン酸二無水物、1,3−ジプロピルシクロヘキサン−1−(2,3),3−(2,3)−テトラカルボン酸二無水物、ジシクロヘキシル−3,4,3’,4’−テトラカルボン酸二無水物、ビシクロ[2.2.1]ヘプタン−2,3,5,6−テトラカルボン酸二無水物、ビシクロ[2.2.2]オクタン−2,3,5,6−テトラカルボン酸二無水物、ビシクロ[2.2.2]オクト−7−エン−2,3,5,6−テトラカルボン酸二無水物等が挙げられる。これらのテトラカルボン酸二無水物は単独で用いてもよいし、二種以上を併用してもよい。
本発明では、ベンゾオキサゾール骨格を有するジアミン類を70モル%以上、芳香族テトラカルボン酸二無水物を70モル%以上用いることが好ましい。使用量がこの範囲に満たないと、フィルム強度と耐熱性が低下し所望の効果を得ることができなくなる場合が多い。
前記芳香族ジアミン類と、芳香族テトラカルボン酸(無水物)類とを重縮合(重合)してポリアミド酸を得るときに用いる溶媒は、原料となるモノマー及び生成するポリアミド酸のいずれをも溶解するものであれば特に限定されないが、極性有機溶媒が好ましく、例えば、N−メチル−2−ピロリドン、N−アセチル−2−ピロリドン、N,N−ジメチルホルムアミド、N,N−ジエチルホルムアミド、N,N−ジメチルアセトアミド、ジメチルスルホキシド、ヘキサメチルホスホリックアミド、エチルセロソルブアセテート、ジエチレングリコールジメチルエーテル、スルホラン、ハロゲン化フェノール類等があげられる。 これらの溶媒は、単独あるいは混合して使用することができる。溶媒の使用量は、原料となるモノマーを溶解するのに十分な量であればよく、具体的な使用量としては、モノマーを溶解した溶液に占めるモノマーの質量が、通常5〜40質量%、好ましくは10〜30質量%となるような量が挙げられる。
ポリアミド酸を得るための重合反応(以下、単に「重合反応」ともいう)の条件は従来公知の条件を適用すればよく、具体例として、有機溶媒中、0〜80℃の温度範囲で、10分〜30時間連続して撹拌及び/又は混合することが挙げられる。必要により重合反応を分割したり、温度を上下させてもかまわない。この場合に、両モノマーの添加順序には特に制限はないが、芳香族ジアミン類の溶液中に芳香族テトラカルボン酸無水物類を添加するのが好ましい。重合反応によって得られるポリアミド酸溶液に占めるポリアミド酸の質量は、好ましくは5〜40質量%、より好ましくは10〜30質量%であり、前記溶液の粘度はブルックフィールド粘度計による測定(25℃)で、送液の安定性の点から、好ましくは10〜2000Pa・sであり、より好ましくは100〜1000Pa・sである。
本発明におけるポリアミド酸の還元粘度(ηsp/C)は、特に限定するものではないが3.0dl/g以上が好ましく、4.0dl/g以上がさらに好ましい。
これらの還元粘度とすることで、得られるポリイミドベンゾオキサゾールの300℃でのカール度が10%以下となす制御が容易となる。
重合反応中に真空脱泡することは、良質なポリアミド酸の有機溶媒溶液を製造するのに有効である。また、重合反応の前に芳香族ジアミン類に少量の末端封止剤を添加して重合を制御することを行ってもよい。末端封止剤としては、無水マレイン酸等といった炭素−炭素二重結合を有する化合物が挙げられる。無水マレイン酸を使用する場合の使用量は、芳香族ジアミン類1モル当たり好ましくは0.001〜1.0モルである。
高温処理によるイミド化方法としては、従来公知のイミド化反応を適宜用いることが可能である。例えば、閉環触媒や脱水剤を含まないポリアミド酸溶液を用いて、加熱処理に供することでイミド化反応を進行させる方法(所謂、熱閉環法)やポリアミド酸溶液に閉環触媒及び脱水剤を含有させておいて、上記閉環触媒及び脱水剤の作用によってイミド化反応を行わせる、化学閉環法を挙げることができる。
熱閉環法の加熱最高温度は、100〜500℃が例示され、好ましくは200〜480℃である。加熱最高温度がこの範囲より低いと充分に閉環されづらくなり、またこの範囲より高いと劣化が進行し、複合体が脆くなりやすくなる。より好ましい態様としては、150〜250℃で3〜20分間処理した後に350〜500℃で3〜20分間処理する2段階熱処理が挙げられる。
化学閉環法では、ポリアミド酸溶液をイミド化反応を一部進行させて自己支持性を有する前駆体複合体を形成した後に、加熱によってイミド化を完全に行わせることができる。
この場合、イミド化反応を一部進行させる条件としては、好ましくは100〜200℃による3〜20分間の熱処理であり、イミド化反応を完全に行わせるための条件は、好ましくは200〜400℃による3〜20分間の熱処理である。
閉環触媒をポリアミド酸溶液に加えるタイミングは特に限定はなく、ポリアミド酸を得るための重合反応を行う前に予め加えておいてもよい。閉環触媒の具体例としては、トリメチルアミン、トリエチルアミンなどといった脂肪族第3級アミンや、イソキノリン、ピリジン、ベータピコリンなどといった複素環式第3級アミンなどが挙げられ、中でも、複素環式第3級アミンから選ばれる少なくとも一種のアミンが好ましい。ポリアミド酸1モルに対する閉環触媒の使用量は特に限定はないが、好ましくは0.5〜8モルである。
脱水剤をポリアミド酸溶液に加えるタイミングも特に限定はなく、ポリアミド酸を得るための重合反応を行う前に予め加えておいてもよい。脱水剤の具体例としては、無水酢酸、無水プロピオン酸、無水酪酸などといった脂肪族カルボン酸無水物や、無水安息香酸などといった芳香族カルボン酸無水物などが挙げられ、中でも、無水酢酸、無水安息香酸あるいはそれらの混合物が好ましい。また、ポリアミド酸1モルに対する脱水剤の使用量は特に限定はないが、好ましくは0.1〜4モルである。脱水剤を用いる場合には、アセチルアセトンなどといったゲル化遅延剤を併用してもよい。
本発明のポリイミドフィルムの厚さは特に限定されないが、通常2.5〜40μm、好ましくは5〜30μm、さらに好ましくは7.5〜25μmである。この厚さはポリアミド酸溶液などのフィルム原料液を支持体に塗布する際の塗布量や、ポリアミド酸溶液などののフィルム原料液における原料濃度によって容易に制御し得る。
本発明の(ポリイミド)フィルムには、滑剤を(ポリイミド)フィルム中に添加含有せしめるなどしてフィルム表面に微細な凹凸を付与しフィルムの滑り性を改善することが好ましい。
滑剤としては、無機や有機の0.03〜3μm程度の平均粒子径を有する微粒子が使用でき、具体例として、酸化チタン、アルミナ、シリカ、炭酸カルシウム、燐酸カルシウム、燐酸水素カルシウム、ピロ燐酸カルシウム、酸化マグネシウム、酸化カルシウム、粘土鉱物などが挙げられる。
本発明のポリイミドフィルムは、無延伸フィルムであっても延伸フィルムであってもよく、ここで無延伸フィルムとは、テンター延伸、ロール延伸、インフレーション延伸などによってフィルムの面拡張方向に機械的な外力を意図的に加えずに得られるフィルムをいう。
本発明における高分子フィルム(ポリイミドフィルム)の引張弾性率が5〜20GPa以下であり、引張弾性率がこの範囲に満たないと、バーンインや温度サイクル試験時にも半導体チップ上の機能素子にストレスを加えることなく安定した動作を保証することが出来なくなり、また薄葉化されたウエハから得られるチップの補強効果が発揮出来ない。
引張弾性率がこの範囲を超えると、逆に半導体チップにストレスがかかりやすくなる場合が多くなる。本発明における引張弾性率とは、引張試験における応力−歪み曲線より得られる初期弾性率と定義する。
本発明における線膨張係数とは単位温度あたりの材料の面方向での伸縮率を意味し、縦方向と横方向の線膨張係数の平均値を意味するものである。線膨張係数は後述の方法で測定される。本発明においては高分子フィルムの線膨張係数が−3〜8ppm/℃であることが好ましく、−1〜6ppm/℃がなお好ましく1〜5ppm/℃であることがなおさらに好ましい。線膨張係数がこの範囲を逸脱すると積層されたチップ、並びにチップとスペーサ界面に余分な応力が加わり、界面剥離ややチップストレスの原因となり易く、また半導体チップや半導体パッケージが高熱を受けた場合や過熱冷却を受けた場合に、半導体チップのウエハとスペーサとしての本発明の高分子フィルム(ポリイミドフィルム)との線膨張係数の乖離が大きくなり、半導体チップにストレスがかかりやすくなり半導体チップ、半導体パッケージとしての信頼性の低下につながる。
本発明における高分子フィルム(ポリイミドフィルム)のガラス転移温度は、スペーサとしての耐熱性の観点から、300℃以上であることが必須であり、より好ましくは330℃以上、なお好ましくは370℃以上なおさらに好ましくは400℃以上である。
なお、本発明におけるガラス転移温度とは、固体粘弾性測定(レオメトリックス社製、RSA−II、周波数:10Hz)にて観測されるtanδピーク温度である。
本発明におけるもう一つの好ましいポリイミド(フィルム)として、分子内にエーテル結合を有するテトラカルボン酸無水物を1〜30モル%含むテトラカルボン酸二無水物類と、分子内にエーテル結合を有するジアミンを1〜30モル%含むジアミンから得られるポリイミドフィルムが挙げられる、この場合の残部のテトラカルボン酸無水物とジアミンとは前記したところのピロメリット酸二無水物を70mol%以上含むテトラカルボン酸二無水物と、パラフェニレンジアミン及び/又はベンゾオキサゾール骨格を有する芳香族ジアミンを70mol%以上含むジアミンとを反応させて得られるポリイミド(フィルム)である。
分子内にエーテル結合を有するテトラカルボン酸無水物とは、ベンゼン核2個を酸素原子が橋架けした骨格、ベンゼン核3個を酸素原子がそれぞれのベンゼン核を橋架けした骨格、などを有するもののそれぞれの末端ベンゼン核に2個のカルボン酸基が結合したものが挙げられ、例えば下記式化20で示す構造を分子内に有するテトラカルボン酸の無水物を示し、好ましくは4,4’−オキシジフタル酸である。本発明においてはかかるテトラカルボン酸無水物をテトラカルボン酸成分全体の1〜30モル%使用することが好ましい。
かかる成分を1〜30モル%の範囲で加えることにより、ポリイミドフィルムの弾性率、引張強度を大きく損なうことなく、ポリイミドフィルムの接着性を改善することができる。
また本発明における分子内にエーテル結合を有するジアミンとは、ベンゼン核2個を酸素原子が橋架けした骨格、ベンゼン核3個を酸素原子がそれぞれのベンゼン核を橋架けした骨格、などを有するもののそれぞれの末端ベンゼン核にアミノ基が結合したものが挙げられ、
例えば化21なる構造を分子内に有するジアミンを示し、好ましくは分子内に二個のエーテル結合を有する、1,3−ビス(4−アミノフェノキシ)ベンゼン、TPEQ:1,4−ビス(4−アミノフェノキシ)ベンゼン、APB:1,3−ビス(3−アミノフェノキシ)ベンゼンである。本発明においてはかかるジアミンをジアミン成分全体の1〜30モル%使用することが好ましい。かかる成分を1〜30モル%の範囲で加えることにより、ポリイミドフィルムの弾性率、引張強度を大きく損なうことなく、ポリイミドフィルムの接着性を改善することができる。
本発明のにおいて好ましい態様であるポリイミドフィルムを主材として使用する場合の基材フィルムとして使用されるポリイミドフィルムの好ましい態様として、当該高分子フィルムであるポリイミドフィルムは、そのカール度が10%以下であるものである。
本発明におけるカール度とは、フィルムに所定の熱処理を行った後のフィルムの面方向に対する厚さ方向への変形度合を意味し、具体的には、図1に示すように、50mm×50mmの試験片を、400℃で10分間熱風処理した後に、平面上に試験片を凹状となるように静置し、四隅の平面からの距離(h1、h2、h3、h4:単位mm)の平均値をカール量(mm)とし、試験片の各頂点から中心までの距離(35.36mm)に対するカール量の百分率(%)で表される値である。
試料片は、フィルムの全長に対して5分の1の長さピッチで幅方向に2点(幅長の1/3と2/3の点)を試験片の中心点として計10点をサンプリングし、測定値は10点の平均値とする。
但し、10点のサンプリングをするに十分なフィルムがない場合は、可能な限り等間隔でサンプリングする。
具体的には、次式によって算出される。
カール量(mm)=(h1+h2+h3+h4)/4
カール度(%)=100×(カール量)/35.36
本発明におけるカール度は10%以下であることが好ましく、7%以下がなお好ましく4%以下がなおさらに好ましい。カール度が所定の範囲を超えると、ボンディングの際にスペーサの変形が生じ、ボンディングアライメントが来るって接続不良を生じる場合がある。
また本発明における薄型配線基板の絶縁層としての高分子フィルムにおける好ましい一態様としての、当該薄型配線基板の絶縁層の基材フィルムとして使用するポリイミドフィルムの高温揮発分は、1.0%以下であることが好ましく、より好ましくは0.5%以下、さらに好ましくは0.2%以下であり、少なければ少ないほど好ましいが、製造の容易性、コスト等を考慮すれば、実質的に不具合が生じない程度にすればよく、その下限としては、具体的には0.01%である。
本発明における、「高温揮発分」の測定は、下記のようにして実施した。
キューリーポイント型熱分解装置を用いて、GCMS法より、ポリマー分解物量を求めた。あらかじめ加熱乾燥処理した日本分析工業製500℃用パイロホイルに、試料(目安4mg)を精秤し(秤量値をA(mg)とする。)、熱分解装置内保温温度を170℃にセットして、試料ホイルを導入、3分間ヘリウムパージした。その後、直ちに発振操作により500℃で10秒間加熱した。その500℃での10秒間の加熱中にフィルムから揮発する残溶媒やポリマー分解物を、GCMSで検出した。この全イオン(TIC)ピーク面積を求め、アニリン換算による絶対検量線法によりポリマー分解物量B(μg)を求めた。ポリイミドフィルムに対する高温揮発分は次式により算出した。
ポリマー分解物量(ppm)=B(μg)/A(mg)×1000
(熱分解GCMS条件)
装置 : HP5973N(HP社製GCMS)
JHS−3(日本分析工業社製熱分解装置)
カラム : HP−1(アジレントテクノロジー社製)、φ0.25mm×25m、膜厚1μm
カラム温度 : 40℃/2分保持 ⇒ 10℃/分で260℃まで昇温 ⇒ 260℃/5分保持
流量 : He 0.7ml/min、スプリット導入
質量操作範囲 : m/z=30〜550
本発明における高温揮発分(ポリマー由来の分解物など)は、上記測定条件に即して、主としてかかる雰囲気下でポリイミドフィルムから分解・揮発するものと考えられ、分子量が50以上200以下、かつ分子骨格に1個以上の窒素原子を有する、ポリマー由来の分解物や残溶媒である。かかるポリマー由来の分解物は、下記化合物が代表的具体例であり、これらの少なくとも1つを含むものである。
アニリン、ベンゾニトリル、1−メチル−2,5−ピロリジンジオン、メチルイソシアノベンゼン、1,2−ベンゾジニトリル、ジメチルベンズアミド、2−メチルイソインドール−1,3−ジオン、4−シアノフェニルグリオキザール−1−オキシム。
本発明において前記ポリイミドフィルムに含まれるポリマー分解物の量を所定の範囲内に納めるには、さらにポリイミドフィルムの熱処理後に、熱処理炉から出てきたフィルムを直ちに巻き取らず、フィルム両面をフリーの状態にして5分以上、好ましくは7分以上、さらに好ましくは10分以上、なお好ましくは16分以上、大気中ないし不活性気体中に保持した後に巻き取ることが好ましい。両面フリーの状態とは大気ないし不活性気体にフィルムが直接触れている状態を意味する。もちろん、その間には、複数のロール等を用いてフィルムを搬送することができる。フィルムに含まれる低分子量物質が拡散によりフィルム外に排出されるに十分な時間を確保する意味合いである保持時間が短いとポリマー由来の分解物、溶媒、反応副生成物などの低分子量物質の残存量が多くなる場合がある。また時間が長すぎる場合には、フィルムハンドリンが困難となり生産性が低下する場合がある。
また、本発明においては、ポリイミドフィルムの表面に、大気中ないし不活性気体中において超音波、好ましくは30〜250kHzの広帯域超音波をかけ、さらにフィルムないし接着シート表面近傍の大気ないし不活性気体を流速0.5m/秒以上、好ましくは3m/秒以上、なお好ましくは15m/秒以上、なおさらに好ましくは30m/秒の流速において更新させることが好ましい。かかる処理はポリイミドフィルムに行う場合には熱処理炉からでた直後から、5分以内、好ましくは7分以内、なお好ましくは15分以内に行うことが好ましい。かかる処理は熱処理炉内においてフィルム近傍に存在した、ポリマー由来分解物を含む低分子物質が冷却凝縮によりフィルム表面に付着することを防止する物である。
本発明では、好ましい態様として、以上述べてきた高分子フィルム特にポリイミドフィルムを薄型配線基板の絶縁層に用いる。
本発明ではかかる薄型配線基板の絶縁層を半導体チップに接着するための接着剤が必要である場合には、接着剤には熱可塑性接着剤、熱硬化性接着剤のいずれを用いることも可能である。熱可塑接着剤としては、熱可塑性のポリイミド、ポリエーテルイミド、ポリアミドイミド、ポリエステルイミド、全芳香族ポリエステルなどを用いることが出来る。本発明では耐熱性の観点ならびに半導体チップにスペーサを接着する際に低圧力で接着しやすいとの観点より熱硬化性接着剤を使用することが好ましい。
本発明では有機高分子フィルム、好ましくはポリイミドフィルムの少なくとも片面に接着剤樹脂成分を配した、所謂接着フィルム的な形態とすることが好ましい。
本発明で用いられる熱硬化性接着剤としては、熱硬化性であって耐熱性、接着性に優れたものであれば特に限定されるものではない。本発明では硬化物の引張弾性率が0.8〜8GPaである接着剤層を用いることが好ましい。接着剤の引張弾性率がこの範囲より高いと線膨張係数の離れた基材フィルムと金属箔の応力歪みを接着剤層で緩和吸収することが出来なくなり、結果として半導体と金属箔層との接続信頼性が発現されなくなるので好ましくない。また、引張弾性率がこの範囲を下回ると、ボンディングの際に接着剤層が変形し、ボンディングアライメントが狂って接続不良となる場合がある。
本発明に用いられる熱硬化性接着剤としてはエポキシ系、ウレタン系、アクリル系、シリコーン系、ポリエステル系、イミド系、ポリアミドイミド系等を用いることができ、またさらに詳しくは、例えば、主としてポリアミド樹脂等のフレキシブルな樹脂とフェノール等の硬質の材料とを主成分として、エポキシ樹脂、イミダゾール類等を含むものが例示される。さらに具体的には、ダイマー酸ベースのポリアミドイミド樹脂、常温固体のフェノール、常温液状のエポキシ等を適度に混合したもの等を例示できる、適度な軟らかさ、硬さ、接着性等を有し、半硬化状態を容易にコントロールできる。また、ポリアミドイミド樹脂としては重量平均分子量が5000〜100000のものが好適である。さらに、ポリアミドイミド樹脂原料のカルボン酸とアミンとによりアミドイミド樹脂の凝集力も変化するため、適宜フェノールやエポキシ樹脂の分子量、軟化点等を選択することが好ましい。また、ポリアミドイミド樹脂の代わりにポリアミド樹脂、ポリエステル樹脂、アクリロニトリルブタジエン樹脂、ポリイミド樹脂、ブチラール樹脂等が使用できる。さらにこれらのシリコーン変性された材料なども耐久性の観点から好ましい。
また、フェノール樹脂やエポキシ樹脂だけでなく、マレイミド樹脂、レゾール樹脂、トリアジン樹脂等も使用できる。またニトリルブタジエンゴムなどを配合、共重合する事も可能である。
本発明の熱硬化性接着剤は硬化状態を半硬化状態にコントロールされるが、硬化状態をコントロールする方法としては、例えば、接着剤を基材上に塗布、乾燥させる際の温風による加熱、遠/近赤外線による加熱、電子線の照射などが挙げられる。加熱によるコントロールでは、100〜200℃で、1〜60分加熱することが好ましく、130〜160℃で、5〜10分加熱することがさらに好ましい。また、FPC、ないしTAB用テープをロール状に巻回した状態で、例えば40〜90℃程度の比較的低温で数時間〜数百時間熱処理することにより硬化状態をコントロールすることもできる。なお、硬化状態をコントロールする際の条件は、接着剤の組成や硬化機構、硬化速度を考慮して決定することが好ましい。このようにして、硬化状態をコントロールすることにより、半硬化状態の接着剤を得ることが可能となる。本発明の熱硬化性接着剤は、いったん半硬化状態とされた状態で用いることができる。
なお、接着剤を塗布する前にフィルム表面をプラズマ処理、コロナ処理、アルカリ処理することは、接着力を高めるために好ましい方法である。かかるプラズマ処理は真空プラズマ、常圧プラズマいずれを使用することも可能である。
上記の有機高分子フィルム好ましくはポリイミドフィルムと熱硬化性接着剤を用いて接着フィルムを製造する方法は特に制限はなく、例えば、該熱硬化性樹脂組成物を有機溶媒に溶解させた樹脂溶液を耐熱性樹脂層の両面に塗布した後、加熱して溶媒を揮発させフィルム化する方法や、あるいは、予めフィルム化しておいた熱硬化性樹脂層を耐熱性樹脂層の両面にラミネートするといった方法等が挙げられる。
接着剤層の厚さは、基材となるフィルムの厚さ未満であることが好ましく、両面の接着剤層厚さの合計がフィルム基材の厚さの60%以下であることが好ましく、40%以下であることがさらに好ましく、25%以下であることがなおさらに好ましい。
本発明の(薄型)プリント配線基板の絶縁層は、下記のようにして使用することができる。
図2.は本発明のパッケージ・オン・パッケージ型半導体装置(POP)の一例を示す模式図である。第一のパッケージは、1.第一のプリント配線基板の上に7.チップ−基板間ダイアタッチメントフィルムを介して半導体チップが搭載され、さらに、6.チップ間ダイアタッチメントフィルムを介して複数の半導体チップが積層されている。ここに第一のプリント配線基板は両面プリント配線基板、片面二層プリント配線基板、多層プリント基板、ビルトアップ多層プリント配線基板いずれの形態でも差し支えない。
各半導体チップの8.ワイヤボンディング用電極は9.ボンディングワイヤにより多層基板の4.ワイヤボンディング用電極に接続がなされている。この形態はいわゆるチップ積層型パッケージであるが、かかるパッケージが第2のパッケージの上に搭載されている。
第2のパッケージは、3.スルーホールが形成された複層基板である12.第二のプリント配線基板に、半導体チップが11.バンプによりフリップチップ実装されている。第1のパッケージと第2のパッケージは2.ハンダボールにより接続されている。第二のプリント配線基板は両面プリント配線基板、片面二層プリント配線基板、多層プリント基板、ビルトアップ多層プリント配線基板いずれの形態でも差し支えない。
(図2.〜6.において、1.第一のプリント配線基板、2.ハンダボール、3.スルーホール、4.ワイヤボンディング用電極、5.半導体チップ、6.チップ間ダイアタッチメントフィルム、7.チップ−基板間ダイアタッチメントフィルム、8.ワイヤボンディング用電極、9.ボンディングワイヤ、10.封止樹脂、11.バンプ、12.第二のプリント配線基板、13.インターポーザ基板を示す)
図3.は本発明のパッケージ・オン・パッケージ型半導体装置の一例を示す模式図である。かかる例に於いては二つのチップ積層型パッケージがパッケージ基板面のより接続されている。
図4.は本発明のパッケージ・オン・パッケージ型半導体装置の一例を示す模式図である。
かかる例に於いては二つのチップ積層型パッケージが同方向に積み上げる形態にて二段に積層されている。
図5.は本発明のパッケージ・オン・パッケージ型半導体装置の一例を示す模式図である。
かかる例に於いては各1個の半導体チップがインターポーザ基板に搭載された薄型パッケージ3枚以上が積層されている。
図6.は本発明のパッケージ・オン・パッケージ型半導体装置における組み立て工程の一例である。
(1)1.第一のプリント配線基板には再配線回路パターンならびに、4.ワイヤボンディング用電極、3.スルーホール、2.ハンダボールが設けられている。
(2)第一のプリント配線基板に7.チップ−基板間ダイアタッチメントフィルムを介して5.半導体チップが搭載され、さらに6.チップ間ダイアタッチメントフィルムにより半導体チップが複数積層される。半導体チップには8.ワイヤボンディング用電極があらかじめ形成されている。
(3)半導体チップ上のワイヤボンディング用電極とプリント配線基板上のワイヤボンディング用電極とが、9.ボンディングワイヤにより接続される。
(4)封止樹脂10により全体が封止され、第1のパッケージが構成される。かかるパッケージは検査工程に於いて動作確認が行われる。
(5)第1のパッケージが第2のパッケージに積層搭載される。第2のパッケージは、12.第二のプリント配線基板にバンプを介して半導体チップがフリップチップ実装されている。第二のプリント配線基板には配線層が形成され、3.スルーホールによる層間導通が行われ、マザーボードないしは必要に応じて準備される第三のプリント配線基板との接続に供される2.ハンダボールが設けられている。
以下、本発明を、実施例によりさら詳細に説明するが、本発明はこれらの実施例に限定されるものではない。なお、実施例中の各物性値は以下の方法により測定した。
1.ポリアミド酸の還元粘度(ηsp/C)
ポリマー濃度が0.2g/dlとなるようにN−メチル−2−ピロリドンに溶解した溶液をウベローデ型の粘度管により30℃で測定した。
2.ポリイミドフィルムのフィルム厚さ
フィルムの厚さは、マイクロメーター(ファインリューフ社製、ミリトロン1254D)を用いて測定した。
3.ポリイミドフィルムの引張弾性率、引張破断強度及び引張破断伸度
測定対象のポリイミドフィルムを、流れ方向(MD方向)及び幅方向(TD方向)にそれぞれ100mm×10mmの短冊状に切り出したものを試験片とした。引張試験機(島津製作所製、オートグラフ(商品名)、機種名AG−5000A)を用い、引張速度50mm/分、チャック間距離40mmの条件で、MD方向、TD方向それぞれについて、引張弾性率、引張破断強度及び引張破断伸度を測定した。
4.フィルムの線膨張係数(CTE)
下記条件で伸縮率を測定し、30〜300℃までを15℃間隔で分割し、各分割範囲の伸縮率/温度の平均値より求めた。MD方向、TD方向のことわりがない場合は、MD方向、TD方向の平均値である。
装置名 ; MACサイエンス社製TMA4000S
試料長さ ; 20mm
試料幅 ; 2mm
昇温開始温度 ; 25℃
昇温終了温度 ; 400℃
昇温速度 ; 5℃/min
雰囲気 ; アルゴン
実施例などで使用する化合物の略称を下記する。
PMDA :ピロメリット酸二無水物
BPDA :3,3’,4,4’−ビフェニルテトラカルボン酸二無水物
ODPA :4,4’−オキシジフタル酸
DAMBO:5−アミノ−2−(p−アミノフェニル)ベンゾオキサゾール
ODA :4,4’−ジアミノジフェニルエーテル
PDA :パラフェニレンジアミン
BAPB :1,3−ビス(4−アミノフェノキシ)ベンゼン
DMF :ジメチルホルムアミド
DMAC :ジメチルアセトアミド
また、略称GFはポリイミド前駆体フィルム(グリーンフィルムともいう)を、略称IFはポリイミドフィルムを示す。
<重合及びフィルムの製造>
窒素導入管,温度計,攪拌棒を備えた反応容器内を窒素置換した後,5−アミノ−2−(p−アミノフェニル)ベンゾオキサゾール(DAMBO)320質量部を仕込んだ。次いで,N,N−ジメチルアセトアミド4400質量部を加えて完全に溶解させた後,ピロメリット酸二無水物327質量部を加え,25℃の反応温度で17時間攪拌すると,褐色で粘調なポリアミド酸溶液が得られた。このもののηsp/Cは3.9であった。
続いてこのポリアミド酸溶液をステンレスベルトに、スキージ/ベルト間のギャップを920μmとしてコーティングし、110℃にて15分間乾燥した。乾燥後に自己支持性となったポリアミド酸フィルムをステンレスベルトから剥離し厚さ72μmのグリーンフィルムを得た。このときのグリーンフィルムの残溶媒量は34%であった。
得られた各グリーンフィルムを、ピンテンターのピンにフィルム両端が均一に突き刺さるようにして両端を把持した状態で連続式の熱処理炉に通し、第1段が150℃で3分、第2段が210℃で3分、第3段として495℃で6分の条件で3段階の加熱を施して、イミド化反応を進行させた。熱処理炉から出たフィルムは約3分間かけてほぼ室温まで冷却され、さらにクリーン度1000以下に調整された大気中を5分間搬送された。さらにその後に、フィルム幅方向はフィルム幅+40mm、フィルム進行方向には50mmの区間にて30〜150kHzの広帯域超音波を照射し、同エリアの境界において流速30m/秒となるように気流制御してフィルム表面近傍の大気を更新した。フィルムはさらに2分間の搬送後に、イオン式除電器にて表面電位が0.3kV以下となるように除電され、静電気除去能を有する6インチのプラスチック製コアにロール状に巻き取り、褐色を呈する各IF(ポリイミドフィルム)であるフィルムAを得た。得られたポリイミドフィルムの特性値を評価した。結果を表1に示す。
以下、同様にして表1に示す原料を使用して同様に操作し、表1に示すポリイミドフィルムを得た。
<実施例1〜4、比較例1〜2>
上記で得られた各フィルムを50cm幅のロールサイズにスリットし、ロールからの巻き出し/巻き取り部を有する連続式の真空装置にて以下の条件でプラズマ処理した
プラズマ処理条件は酸素ガス中で、周波数13.56MHz、出力150W、ガス圧0.7Paの条件であり、処理時の温度は25℃、処理時間は5分間であった。次いで、周波数13.56MHz、出力500W、ガス圧0.7Paの条件、ニッケル−クロム(15質量%)合金のターゲットを用い、アルゴン雰囲気下にてRFスパッタ法により、10Å/秒のレートで厚さ120Åのニッケル−クロム合金被膜(下地層)を形成し、次いで、150Å/秒のレートで銅を蒸着し、厚さ0.25μmの銅薄膜を形成させて真空中にて巻き取った。得られた片面金属化フィルムを再度同じ装置に仕込み、裏面に同様に金属薄膜を形成し、両面金属化フィルムとした。
得られた両面金属薄膜付きフィルムをロールトゥロール方式の縦型の連続式電気めっき装置を用い、硫酸銅めっき浴をもちいて、厚さ3μmの厚付け銅めっき層(厚付け層)を形成し、目的とする金属化ポリイミドフィルムを得た。得られた金属化ポリイミドフィルムを、幅70mmにスリットし、スプロケット孔を形成した後、連続式のCOF加工装置を用いて所定位置に両面スルーホール用の孔明けを行い、無電解メッキ後に最大厚さ6μmとなるように両面スルーホールめっきを行い、その後、フォトレジスト:FR−200、シプレー社製を塗布・乾燥後にガラスフォトマスクで密着露光し、さらに1.2質量%KOH水溶液にて現像した。次に、HClと過酸化水素を含む塩化第二銅のエッチングラインで、40℃、2kgf/cmのスプレー圧でエッチングし、最小配線ピッチが30μmのパターンを形成後、0.3μm厚に無電解金めっきを行い、各フィルムによる両面プリント配線基板を作製した。
各プリント配線板を使用して、第一のプリント配線基板、第二のプリント配線基板として使用し(個々のパッケージには同一フィルムによるプリント配線板を使用)、図5に示したように個々のパッケージ・オン・パッケージ型半導体装置を作製した。
得られたパッケージ・オン・パッケージ型半導体装置において、上段パッケージと下段パッケージとの接続について、初期不良率、PCT耐久性試験後、ヒートサイクル耐久性試験後、リフローハンダ耐熱試験後の不良率を評価した。
ここに接続不良率は、各60箇所の接続点を有する512個のパッケージ・オン・パッケージに対する不良率である。PCT耐久性は121℃、2気圧の飽和蒸気環境下に96時間暴露された後、ヒートサイクル耐久性試験は、−25〜+60℃(各30分)の温度サイクル試験を1000サイクル後、リフローハンダ耐熱試験は260℃、50秒間のIR炉通過後の不良率である。
これらの評価結果を表2に示す。
本発明の構成の半導体パッケージは高い信頼性を具備することができ、具体的には、システムインパッケージ、モジュール基板、インターポーザなどと呼ばれる、複数の半導体チップが搭載された半導体装置、さらに詳しくは、電気信号、又は光信号を用いて、通信、画像処理、情報処理、音声処理、演算、記録、表示、制御などを行う電子機器において用いられる、CPU、ASIC、メモリー、I/O制御等を行う半導体チップが搭載された半導体装置に適用できる。さらに、本発明の半導体装置は、半導体チップ形態が挿入実装型のDIP(Dual inline package),SIP(Single.inline package),PGA(Pin grid array)ZIP(Zigzag Inline Package),V−DIP(Vertical Dual Inline Package)表面実装型のSOP(Small outline package),TSOP(Thin Small Outline Package),QFP(Quad flat package),SOJ(Small outline J−lead package),QFJ(Quad flat J−lead package),QFN(Quad flat non−leaded package),TCP(Tape carrier package),BGA(Ball grid array)などの形態のものが使われた半導体装置である。半導体チップがアナログチップとデジタルチップとの混載である半導体装置、半導体チップが電子デバイスチップと光デバイス(発光/受光)チップとの混載である半導体装置、半導体チップがシリコンチップと化合物半導体チップとの混載である半導体装置、半導体チップと受動部品が混載された半導体装置、複数の半導体チップが併置された半導体装置、複数の半導体チップが縦積みされた半導体装置、複数の半導体チップ及びその他デバイスが表裏両面に搭載された半導体装置、半導体チップとプリント配線の間隙が80μm以下である半導体装置、電子回路の基本クロックが2.4GHz以上である半導体装置、電気信号のキャリア周波数が250MHz以上である地上波デジタル放送受信機などに使用できる半導体装置、電気信号のキャリア周波数が2.4GHz以上であるデジタル通信機器に使用できる半導体装置、半田ボールに鉛フリー半田が用いられた半導体装置、プリント配線板が内層に受動部品を内蔵したものである半導体装置に適用できる。
また、本発明の半導体装置を適用し得る具体的製品例として、薄型テレビジョン、壁掛けテレビジョン、ハンドヘルドテレビジョン、据置型パーソナルコンピュータの半導体装置、モバイル型パーソナルコンピュータ、携帯型表示機器、音響機器の半導体装置、携帯型音楽再生機の半導体装置、車載用アミューズメント機器の半導体装置、携帯型通信機器の半導体装置、たとえば携帯電話、自動車などの移動車両、船舶、航空機などのコクピットにおける半導体装置、カーナビゲーションシステムの半導体装置、公共交通機関での案内表示、広告、広報媒体、腕時計、ヘッドマウントディスプレイ、ビデオカメラ、デジタルスチルカメラなど、電子辞書、PDA、電子手帳、GPS、携帯型ゲーム機、携帯型カラオケ機、玩具の半導体装置、デジタル及び銀塩カメラ半導体装置及び状態表示・コントロール部の半導体装置、コンピューターディスプレーや、テレビモニターの状態表示・コントロール部の半導体装置、腕時計、腕時計以外の時計で電子表示機器を用いているもの。各種家電機器などのリモコンの半導体装置、冷蔵庫、洗濯機、電子レンジ、電気釜、ジャーポット、食器洗い乾燥機、電気冷蔵庫、クッキングヒーター、換気扇、電気温水器、自然冷媒ヒートポンプ式給湯機、家庭用電気井戸ポンプ、空気清浄機、電気洗濯機、洗濯機(全自動式・二槽式)、洗濯乾燥機、電気掃除機、温水洗浄便座、電気かみそり、家庭用生ゴミ処理機、クーラーなどの家電製品の半導体装置、電気照明器具の半導体装置、ビデオレコーダー、DVDレコーダー、HDレコーダー、ステレオ、ホームシアターシステム、ラジオなどのAV機器の半導体装置、複写機、プリンター、FAX、電話などの事務機器の半導体装置、プリンター、CDドライブ、FDドライブ、MOドライブ、DVDドライブ、ハードディスク、ICカード、磁気カード、クレジットカードなどの半導体装置、メモリーカードリーダー・ライター、モデム、ルーター、ハブ等のコンピューター周辺機器、及びコンピューター本体の半導体装置、ドアホン、火災報知システム、ガス検知、セキュリティーシステムなどの住宅、建物設備の半導体装置、ヘルスメーター、血圧測定器、電気マッサージ器具、などの健康増進機器の半導体装置、土木建設機械、鉱山機械、化学機械及び貯蔵槽、パルプ・製紙機械、プラスチック加工機械、ポンプ、圧縮機及び送風機、油圧機械及び空気圧機器、動力伝導機器、農業用機械器具及び木材加工機械、金属工作機械、金属加工機械及び鋳造機器、食料品加工機械、包装機械及び荷造機械、ミシン及び繊維機械、冷凍機及び冷凍機応用製品、自動販売機、自動改札機・自動入場機、回転電気機械、静止電気機械器具、開閉制御機器、半導体関連、家電関係、自動車、など諸産業での生産設備、工作機械の半導体装置、電子交換機、デジタル伝送機器、通信設備内の半導体装置、現金自動預払機(支払機を含む)などの端末機器、電気計測器及び電子応用機器、計測機器などに用いられる、機器・設備における半導体装置や表示機器が挙げられる。
フィルムのカール度を測定する方法の模式図 パッケージ・オン・パッケージ型半導体装置(POP)の一例を示す概略図 POPの他一例を示す概略図 POPの他一例を示す概略図 POPの他一例を示す概略図 POPの作製手順例を示す概略図
符号の説明
図1において
1 ポリイミドフィルムの試験片
2 アルミナ・セラミック板
図2〜図6において
1 第一のプリント配線基板
2 ハンダボール
3 スルーホール
4 ワイヤボンディング用電極
5 半導体チップ
6 チップ間ダイアタッチメントフィルム
7 チップ−基板間ダイアタッチメントフィルム
8 ワイヤボンディング用電極
9 ボンディングワイヤ
10 封止樹脂
11 バンプ
12 第二のプリント配線基板
13 インターポーザ基板

Claims (5)

  1. 薄型プリント配線基板上に半導体チップが搭載されたパッケージを複数積層することにより構成されるパッケージ・オン・パッケージ型半導体装置において、該薄型配線基板の絶縁層として、ガラス転移温度が300℃以上、引張弾性率が5〜20GPa、線膨張係数が−3〜+8ppm/℃、厚さが2.5〜40μmの高分子フィルムを用いることを特徴とするパッケージ・オン・パッケージ型半導体装置。
  2. 高分子フィルムが、下記の(a)、(b)を反応させて得られるポリイミドフィルムである請求項1記載のパッケージ・オン・パッケージ型半導体装置。
    (a)ピロメリット酸二無水物を70モル%以上含むテトラカルボン酸二無水物、
    (b)パラフェニレンジアミン及び/又はベンゾオキサゾール骨格を有するジアミンを70モル%以上含むジアミン。
  3. 高分子フィルムが、分子内にエーテル結合を有するテトラカルボン酸無水物を1〜30モル%含むテトラカルボン酸二無水物類と、分子内にエーテル結合を有するジアミンを1〜30モル%含むジアミンから得られるポリイミドフィルムである請求項2記載のパッケージ・オン・パッケージ型半導体装置。
  4. ポリイミドフィルムに含まれる高温揮発分(残sol、残分解物)が1%以下である請求項2又は3いずれかに記載のパッケージ・オン・パッケージ型半導体装置。
  5. ポリイミドフィルムのカール度が10%以下である請求項2〜4いずれかに記載のパッケージ・オン・パッケージ型半導体装置。
JP2007011794A 2007-01-22 2007-01-22 パッケージ・オン・パッケージ型半導体装置 Pending JP2008177503A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007011794A JP2008177503A (ja) 2007-01-22 2007-01-22 パッケージ・オン・パッケージ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007011794A JP2008177503A (ja) 2007-01-22 2007-01-22 パッケージ・オン・パッケージ型半導体装置

Publications (1)

Publication Number Publication Date
JP2008177503A true JP2008177503A (ja) 2008-07-31

Family

ID=39704280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011794A Pending JP2008177503A (ja) 2007-01-22 2007-01-22 パッケージ・オン・パッケージ型半導体装置

Country Status (1)

Country Link
JP (1) JP2008177503A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100243299A1 (en) * 2009-03-27 2010-09-30 Ibiden Co., Ltd. Multilayer printed wiring board
JP2011245674A (ja) * 2010-05-25 2011-12-08 Toyobo Co Ltd 積層体、電気回路付加積層板、半導体付加積層体およびその製造方法
JP2012512533A (ja) * 2008-12-19 2012-05-31 エーティーアイ・テクノロジーズ・ユーエルシー 集積回路のための対面(f2f)ハイブリッド構造
JPWO2010071145A1 (ja) * 2008-12-19 2012-05-31 東洋紡績株式会社 積層体およびその製造方法、積層体回路板
US9374903B2 (en) 2013-03-14 2016-06-21 Ibiden Co., Ltd. Multilayer printed wiring board for mounting semiconductor element
CN113066393A (zh) * 2021-03-03 2021-07-02 武汉华星光电半导体显示技术有限公司 显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012512533A (ja) * 2008-12-19 2012-05-31 エーティーアイ・テクノロジーズ・ユーエルシー 集積回路のための対面(f2f)ハイブリッド構造
JPWO2010071145A1 (ja) * 2008-12-19 2012-05-31 東洋紡績株式会社 積層体およびその製造方法、積層体回路板
JP2012232594A (ja) * 2008-12-19 2012-11-29 Toyobo Co Ltd 積層体
JP5126555B2 (ja) * 2008-12-19 2013-01-23 東洋紡株式会社 積層体およびその製造方法、積層体回路板
US20100243299A1 (en) * 2009-03-27 2010-09-30 Ibiden Co., Ltd. Multilayer printed wiring board
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
JP2011245674A (ja) * 2010-05-25 2011-12-08 Toyobo Co Ltd 積層体、電気回路付加積層板、半導体付加積層体およびその製造方法
US9374903B2 (en) 2013-03-14 2016-06-21 Ibiden Co., Ltd. Multilayer printed wiring board for mounting semiconductor element
CN113066393A (zh) * 2021-03-03 2021-07-02 武汉华星光电半导体显示技术有限公司 显示装置

Similar Documents

Publication Publication Date Title
JP2008263005A (ja) インターポーザ
TWI716524B (zh) 覆銅積層體及印刷線路板
JP2022118015A (ja) 両面金属張積層板及び回路基板
TW201619292A (zh) 聚醯亞胺樹脂組成物、黏著劑組成物、底漆組成物、積層體及附有樹脂之銅箔
JP2017165909A (ja) ポリイミド、樹脂フィルム及び金属張積層板
JP4967497B2 (ja) ポリイミドフィルム
JP2008177503A (ja) パッケージ・オン・パッケージ型半導体装置
JP2008182092A (ja) 熱電変換モジュール
JP2007281361A (ja) ポリイミド系プリント基板及びポリイミド系プリント配線板
JP2009182073A (ja) 多層基板
JP2008177505A (ja) 半導体パッケージ
JP2008177502A (ja) フォールデッド型半導体装置
JP2008135759A (ja) ポリイミドベンゾオキサゾールフィルムを絶縁層として用いたプリント配線基板用ベース基板、多層プリント配線板
JP2008303372A (ja) 非対称構造を有するポリイミド前駆体、ポリイミドおよびそれらの製造方法
JP3761030B2 (ja) Tab用キャリアテープ
JP2008177504A (ja) 半導体パッケージ
JP2007137933A (ja) 樹脂組成物、これを用いた耐熱性樹脂積層フィルム、及び金属層付き積層フィルム
JP4929596B2 (ja) ポリイミドフィルムとその製造方法
JP2008198907A (ja) パッケージ・イン・パッケージ型半導体装置
JP4721657B2 (ja) ポリイミドベンゾオキサゾールフィルム
JP2005144908A (ja) ポリイミド金属積層板
JP7101352B2 (ja) ポリイミド、ポリイミドフィルム、ポリイミド金属積層体及び、ポリアミド酸
JP4967496B2 (ja) ポリイミドフィルム
JP2007245393A (ja) 金属樹脂積層体
JP2008038083A (ja) ポリイミドフィルム