JP2008003435A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2008003435A
JP2008003435A JP2006174785A JP2006174785A JP2008003435A JP 2008003435 A JP2008003435 A JP 2008003435A JP 2006174785 A JP2006174785 A JP 2006174785A JP 2006174785 A JP2006174785 A JP 2006174785A JP 2008003435 A JP2008003435 A JP 2008003435A
Authority
JP
Japan
Prior art keywords
wiring
circuit
gate
wirings
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006174785A
Other languages
Japanese (ja)
Inventor
Yamato Kamiyama
大和 上山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006174785A priority Critical patent/JP2008003435A/en
Publication of JP2008003435A publication Critical patent/JP2008003435A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of reducing connection malfunction or cost with respect to a wiring assembly such as flexible printed circuit. <P>SOLUTION: A liquid crystal panel 10 is connected to a circuit board 20 by wiring assemblies 31, 32. The wiring assembly 31 includes wirings 106, 110, 306 in a circuit for a source wiring 11 and includes wirings 206, 326 in a circuit for a gate wiring 12. The wiring assembly 32 includes the wirings 106, 110, 306, however does not include the wirings 206, 326. The wirings 206, 326 disposed on the wiring assembly 31 only are located on the end most part of the arrangement among all wirings 206, 326, 106, 306, 110 constituting wiring assemblies 31, 32. The wiring assembly 32 has a width equal to that of the wiring assembly 31 and has a wiring array pitch larger than that of the wiring assembly 31. Otherwise, the wiring assembly 32 has a width smaller than that of the assembly 31. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、表示装置に係り、具体的には回路基板と表示パネルとを接続する配線集合体、例えばフレキシブルプリント回路（Flexible Printed Circuit：ＦＰＣ）を備えた表示装置に関する。   The present invention relates to a display device, and more particularly to a display device including a wiring assembly that connects a circuit board and a display panel, for example, a flexible printed circuit (FPC).

従来の液晶表示装置では、ソース配線へ電位を供給するソース用回路が設けられた回路基板がソース配線の一端の側に配置され、当該ソース用回路とソース配線とがフレキシブルプリント回路によって接続される。同様に、ゲート配線へ電位を供給するゲート用回路が設けられた回路基板がゲート配線の一端の側に配置され、当該ゲート回路とゲート配線とがフレキシブルプリント回路によって接続される。   In a conventional liquid crystal display device, a circuit board provided with a source circuit for supplying a potential to a source wiring is disposed on one end side of the source wiring, and the source circuit and the source wiring are connected by a flexible printed circuit. . Similarly, a circuit board provided with a gate circuit for supplying a potential to the gate wiring is disposed on one end side of the gate wiring, and the gate circuit and the gate wiring are connected by a flexible printed circuit.

また、従来の液晶表示装置の他の構成では、ゲート用回路をソース用回路が設けられた回路基板上に設けられる。この構成においても回路基板と液晶パネルとの接続にはフレキシブルプリント回路が利用される。また、この構成では、ゲート用回路からゲート配線までの配線が、回路基板、ゲート配線の上記一端の側に最も近いフレキシブルプリント回路および液晶パネルに渡って形成され、あるいはさらに液晶パネルに別途接続されたフレキシブルプリント回路を利用して形成される。この構成では、回路基板と液晶パネルとを接続するフレキシブルプリント回路は全て同じ配線構造、すなわちソース用回路の配線とゲート用回路の配線との両方を有した構造のものが利用されている。   In another configuration of the conventional liquid crystal display device, a gate circuit is provided on a circuit board provided with a source circuit. Even in this configuration, a flexible printed circuit is used to connect the circuit board and the liquid crystal panel. In this configuration, the wiring from the gate circuit to the gate wiring is formed over the circuit board, the flexible printed circuit closest to the one end side of the gate wiring and the liquid crystal panel, or is further connected to the liquid crystal panel separately. It is formed using a flexible printed circuit. In this configuration, all the flexible printed circuits that connect the circuit board and the liquid crystal panel have the same wiring structure, that is, a structure having both the wiring for the source circuit and the wiring for the gate circuit.

特開２００１−５６４８１号公報JP 2001-56481 A

フレキシブルプリント回路と液晶パネルとの接続では、互いの多数の配線間で位置ずれが生じ、その結果、接続不具合が生じる場合がある。この点はフレキシブルプリント回路と回路基板との接続についても同様である。また、部品のコスト削減として例えばフレキシブルプリント回路のコスト削減が求められている。   In the connection between the flexible printed circuit and the liquid crystal panel, misalignment occurs between a large number of wires, and as a result, a connection failure may occur. The same applies to the connection between the flexible printed circuit and the circuit board. Further, for example, cost reduction of a flexible printed circuit is required as cost reduction of components.

本発明の目的は、フレキシブルプリント回路等の配線集合体について接続不具合の低減またはコスト削減を実現可能な表示装置を提供することである。   An object of the present invention is to provide a display device capable of reducing connection problems or reducing costs for a wiring assembly such as a flexible printed circuit.

本発明に係る表示装置は、第１配線群と第２配線群とを含んで構成された表示パネルと、前記第１配線群に接続され前記第１配線群へ電位を供給する第１回路内の一部と前記第２配線群に接続され前記第２配線群へ電位を供給する第２回路内の一部とが設けられた回路基板と、前記回路基板と前記表示パネルとを接続する複数の配線集合体と、を備え、前記複数の配線集合体は、前記第１回路内の配線と前記第２回路内の配線とを有する第１配線集合体と、前記第１回路と前記第２回路とのいずれか一方の回路内の配線を有するが他方の回路内の配線は有さず前記第１配線集合体よりも配線本数が少ない第２配線集合体と、を含むことを特徴とする。   A display device according to the present invention includes a display panel configured to include a first wiring group and a second wiring group, and a first circuit connected to the first wiring group and supplying a potential to the first wiring group. A circuit board provided with a part of the second circuit group and a part in the second circuit that is connected to the second wiring group and supplies a potential to the second wiring group, and a plurality of boards that connect the circuit board and the display panel A plurality of wiring assemblies, wherein the plurality of wiring assemblies include a wiring in the first circuit and a wiring in the second circuit, the first circuit, and the second circuit. A second wiring assembly having a wiring in one of the circuits but not in the other circuit and having a smaller number of wirings than the first wiring assembly. .

また、前記第１配線集合体に設けられた前記他方の回路内の前記配線は前記複数の配線集合体における前記配線の配列の端部に位置していることが好ましい。   Further, it is preferable that the wiring in the other circuit provided in the first wiring assembly is located at an end of the wiring arrangement in the plurality of wiring assemblies.

また、前記第２配線集合体は前記第１配線集合体と幅が同じであることが好ましい。   The second wiring assembly preferably has the same width as the first wiring assembly.

また、前記第２配線集合体は前記第１配線集合体よりも幅が狭いことが好ましい。   The second wiring assembly is preferably narrower than the first wiring assembly.

上記構成によれば、表示装置について、配線集合体の接続不具合を低減することができ、または、配線集合体のコストを削減することができる。   According to the above configuration, it is possible to reduce the wiring assembly connection failure in the display device, or it is possible to reduce the cost of the wiring assembly.

以下に図面を用いて本発明に係る実施の形態について詳細に説明する。   Embodiments according to the present invention will be described below in detail with reference to the drawings.

図１に本発明の実施の形態に係る表示装置１の概略的なブロック図を示す。図１に示すように、表示装置１は、液晶パネル１０と、ソース用回路１００と、ゲート用回路２００とを含んで構成されている。   FIG. 1 shows a schematic block diagram of a display device 1 according to an embodiment of the present invention. As shown in FIG. 1, the display device 1 includes a liquid crystal panel 10, a source circuit 100, and a gate circuit 200.

液晶パネル１０は、複数のソース配線１１と、複数のゲート配線１２とを含んで構成されている。複数のソース配線１１は平面視上ストライプ状に配置されている。すなわち、各ソース配線１１は全体として縦方向に延在し、当該延在方向に交差する方向（図１では横方向）にそれらのソース配線１１が配列されている。また、複数のゲート配線１２は平面視上ストライプ状に配置されている。すなわち、各ゲート配線１２は全体として横方向に延在し、当該延在方向に交差する方向（図１では縦方向）にそれらのゲート配線１２が配列されている。なお、ソース配線１１とゲート配線１２とは、平面視上交差しているが、直接には接触しておらず、いわば立体交差をしている。   The liquid crystal panel 10 includes a plurality of source lines 11 and a plurality of gate lines 12. The plurality of source lines 11 are arranged in a stripe shape in plan view. That is, each source wiring 11 extends in the vertical direction as a whole, and the source wirings 11 are arranged in a direction intersecting the extending direction (lateral direction in FIG. 1). The plurality of gate lines 12 are arranged in a stripe shape in plan view. That is, each gate wiring 12 extends in the horizontal direction as a whole, and the gate wirings 12 are arranged in a direction intersecting the extending direction (vertical direction in FIG. 1). Note that the source wiring 11 and the gate wiring 12 intersect with each other in plan view, but do not directly contact each other, so to speak, they form a three-dimensional intersection.

液晶パネル１０は、さらに、ソース配線１１とゲート配線１２との各交差点付近に配置された画素ＴＦＴ（Thin Film Transistor）１３と、各画素ＴＦＴ１３に接続された画素電極１４とを含んで構成されている。具体的には、画素ＴＦＴ１３のソースがソース配線１１に接続され、画素ＴＦＴ１３のドレインが画素電極１４に接続され、画素ＴＦＴ１３のゲートがゲート配線１２に接続されている。なお、各画素電極１４が、明るさが変化する領域として視認される各画素に対応する。図１では図面の煩雑を避けるため画素ＴＦＴ１３と画素電極１４とを１組だけ図示しているが、各ソース配線１１には画素ＴＦＴ１３が複数接続され、各ゲート配線１２には画素ＴＦＴ１３が複数接続されている。これにより、複数の画素電極１４、換言すれば複数の画素が液晶パネル１０において２次元的に、例えばマトリクス状に配列される。   The liquid crystal panel 10 further includes a pixel TFT (Thin Film Transistor) 13 disposed near each intersection of the source line 11 and the gate line 12 and a pixel electrode 14 connected to each pixel TFT 13. Yes. Specifically, the source of the pixel TFT 13 is connected to the source wiring 11, the drain of the pixel TFT 13 is connected to the pixel electrode 14, and the gate of the pixel TFT 13 is connected to the gate wiring 12. Each pixel electrode 14 corresponds to each pixel that is visually recognized as a region where the brightness changes. In FIG. 1, only one set of the pixel TFT 13 and the pixel electrode 14 is shown in order to avoid the complexity of the drawing, but a plurality of pixel TFTs 13 are connected to each source wiring 11, and a plurality of pixel TFTs 13 are connected to each gate wiring 12. Has been. Accordingly, the plurality of pixel electrodes 14, in other words, the plurality of pixels are two-dimensionally arranged in the liquid crystal panel 10, for example, in a matrix.

上記構成により、各画素電極１４には、その画素電極１４に接続された画素ＴＦＴ１３およびソース配線１１を介して、対応する画素の表示に応じた電位が供給される。また、当該電位を印加する画素電極１４の選択、換言すれば画素の選択はゲート配線１２への選択的な電位印加によって行われる。   With the above configuration, each pixel electrode 14 is supplied with a potential corresponding to the display of the corresponding pixel via the pixel TFT 13 and the source wiring 11 connected to the pixel electrode 14. Further, the selection of the pixel electrode 14 to which the potential is applied, in other words, the selection of the pixel is performed by selectively applying a potential to the gate wiring 12.

ソース用回路１００は、ソースドライバ制御回路１０２と、ソースドライバ１０８Ａと、配線１１０と、電源回路３０２とを含んで構成されており、複数のソース配線１１すなわちソース配線群１１Ｇに接続されている。   The source circuit 100 includes a source driver control circuit 102, a source driver 108A, a wiring 110, and a power supply circuit 302, and is connected to a plurality of source wirings 11, that is, a source wiring group 11G.

ソースドライバ制御回路１０２は、入力映像信号に応じてソースドライバ１０８Ａ用の各種信号を生成してソースドライバ１０８Ａへ出力するように構成されており、これによりソースドライバ１０８Ａを制御する。上記各種信号として、タイミング信号、各画素の表示データ等が含まれる。   The source driver control circuit 102 is configured to generate various signals for the source driver 108A according to the input video signal and output the various signals to the source driver 108A, thereby controlling the source driver 108A. The various signals include a timing signal, display data for each pixel, and the like.

ソースドライバ１０８Ａの各出力端には配線１１０の一端が接続され、各配線１１０の他端にソース配線１１に接続されており、これによりソース用回路１００がソース配線群１１Ｇに接続されている。ソースドライバ１０８Ａは、ソースドライバ制御回路１０２からの上記各種信号に基づいて、各ソース配線１１に印加する電位を生成し所定のタイミングで出力するように構成されている。ソース配線１１への電位印加は、全てのソース配線１１に対して同時に行われる。   One end of the wiring 110 is connected to each output terminal of the source driver 108A, and the other end of each wiring 110 is connected to the source wiring 11, whereby the source circuit 100 is connected to the source wiring group 11G. The source driver 108 </ b> A is configured to generate a potential to be applied to each source wiring 11 based on the various signals from the source driver control circuit 102 and output the potential at a predetermined timing. The potential application to the source wiring 11 is performed simultaneously on all the source wirings 11.

電源回路３０２は、ソースドライバ制御回路１０２およびソースドライバ１０８Ａに各種電源を供給するように設けられている。   The power supply circuit 302 is provided to supply various power supplies to the source driver control circuit 102 and the source driver 108A.

ゲート用回路２００は、ゲートドライバ制御回路２０２と、ゲートドライバ２１２Ａと、配線２１４と、電源回路３０２とを含んで構成されており、複数のゲート配線１２すなわちゲート配線群１２Ｇに接続されている。なお、ここでは電源回路３０２をソース用回路１００と共有する場合を例示するが、各回路１００，２００に別々に設けてもよい。   The gate circuit 200 includes a gate driver control circuit 202, a gate driver 212A, a wiring 214, and a power supply circuit 302, and is connected to a plurality of gate wirings 12, that is, a gate wiring group 12G. Note that although the case where the power supply circuit 302 is shared with the source circuit 100 is illustrated here, the circuits 100 and 200 may be provided separately.

ゲートドライバ制御回路２０２は、入力映像信号に応じてゲートドライバ２１２Ａ用の各種信号を生成してゲートドライバ２１２Ａへ出力するように構成されており、これによりゲートドライバ２１２Ａを制御する。上記各種信号として、タイミング信号等が含まれる。   The gate driver control circuit 202 is configured to generate various signals for the gate driver 212A according to the input video signal and output the various signals to the gate driver 212A, thereby controlling the gate driver 212A. The various signals include timing signals and the like.

ゲートドライバ２１２Ａの各出力端には配線２１４の一端が接続され、各配線２１４の他端にゲート配線１２に接続されており、これによりゲート用回路２００がゲート配線群１２Ｇに接続されている。ゲートドライバ２１２Ａは、ゲートドライバ制御回路２０２からの上記各種信号に基づいて、各ゲート配線１２に印加する電位を生成し所定のタイミングで出力するように構成されている。ゲート配線１２への電位印加は、ゲート配線１２を順次に選択して、すなわち走査して行われる。この場合、選択されたゲート配線１２に接続された複数の画素ＴＦＴ１３に同時にゲート電位が供給される。   One end of the wiring 214 is connected to each output end of the gate driver 212A, and the other end of each wiring 214 is connected to the gate wiring 12, whereby the gate circuit 200 is connected to the gate wiring group 12G. Based on the various signals from the gate driver control circuit 202, the gate driver 212A is configured to generate a potential to be applied to each gate line 12 and output it at a predetermined timing. The potential application to the gate wiring 12 is performed by sequentially selecting the gate wirings 12, that is, by scanning. In this case, the gate potential is simultaneously supplied to the plurality of pixel TFTs 13 connected to the selected gate line 12.

電源回路３０２は、ゲートドライバ制御回路２０２およびゲートドライバ２１２Ａに各種電源を供給するように設けられている。   The power supply circuit 302 is provided to supply various power supplies to the gate driver control circuit 202 and the gate driver 212A.

なお、ソース用回路１００およびゲート用回路２００の上記構成は一例であり、例えば上記以外の各種回路を設けることも可能である。   Note that the above-described configurations of the source circuit 100 and the gate circuit 200 are examples, and for example, various circuits other than the above can be provided.

図２に表示装置１の概略的な構成図を示し、図３〜図５に表示装置１の一部拡大平面図を示す。図１に加えて図２〜図５を参照しつつ、表示装置１のより具体的な構成を説明する。なお、図２では、図面の煩雑を避けるために、ソース配線１１、ゲート配線１２等の各種配線の本数を減らして図示している。   FIG. 2 shows a schematic configuration diagram of the display device 1, and FIGS. 3 to 5 show partially enlarged plan views of the display device 1. A more specific configuration of the display device 1 will be described with reference to FIGS. 2 to 5 in addition to FIG. In FIG. 2, in order to avoid the complexity of the drawing, the number of various wirings such as the source wiring 11 and the gate wiring 12 is reduced.

図２に示すように、表示装置１は、外観視において、液晶パネル１０と、回路基板２０と、配線集合体３１，３２，４１，４２とに大別され、これらを利用して上記回路１００，２００が構成されている。なお、各配線集合体３１，４１，４２が１個、配線集合体３２が２個の場合を例示する。   As shown in FIG. 2, the display device 1 is roughly divided into a liquid crystal panel 10, a circuit board 20, and wiring aggregates 31, 32, 41, and 42 in appearance, and the circuit 100 is used by using these. , 200 are configured. In addition, the case where each wiring assembly 31, 41, 42 is one and the wiring assembly 32 is two is illustrated.

ここで、回路基板２０は、例えば各種のプリント配線板（Printed Wiring Boards：ＰＷＢ）によって構成可能である。   Here, the circuit board 20 can be composed of, for example, various printed wiring boards (PWB).

また、配線集合体３１，３２，４１，４２はそれぞれ複数の配線が一体的にまとめられた単一の部品である。配線集合体３１，３２，４１，４２は、例えば、可撓性の絶縁性フィルム３３（図３〜図５参照）上に複数の配線が印刷等によって設けられた構成、あるいは、複数の配線が可撓性の絶縁性フィルム３３で挟み込まれて埋設された構造を有し、例えば各種のフレキシブルプリント回路によって構成することが可能である。なお、上記構成では、複数の配線は実質的に同一平面内に配置されている。配線集合体３１，３２はそれぞれソース配線１１の一端の側において液晶パネル１０と回路基板２０とを互いに接続している。配線集合体４１，４２はそれぞれゲート配線１２の一端の側において液晶パネル１０に接続されている。なお、回路基板２０と配線集合体３１，３２との間での配線接続は例えば圧着接続法によって行うことが可能であり、配線集合体３１，３２，４１，４２と液晶パネル１０との間での配線接続についても同様である。   Each of the wiring aggregates 31, 32, 41, and 42 is a single component in which a plurality of wirings are integrated together. The wiring aggregates 31, 32, 41, and 42 have, for example, a configuration in which a plurality of wirings are provided on a flexible insulating film 33 (see FIGS. 3 to 5) by printing or the like. It has a structure of being embedded by being sandwiched between flexible insulating films 33, and can be constituted by various flexible printed circuits, for example. In the above configuration, the plurality of wirings are arranged substantially in the same plane. Each of the wiring assemblies 31 and 32 connects the liquid crystal panel 10 and the circuit board 20 to each other on one end side of the source wiring 11. Each of the wiring assemblies 41 and 42 is connected to the liquid crystal panel 10 on one end side of the gate wiring 12. The wiring connection between the circuit board 20 and the wiring assemblies 31 and 32 can be performed by, for example, a crimping connection method, and between the wiring assemblies 31, 32, 41 and 42 and the liquid crystal panel 10. The same applies to the wiring connection.

図２の構成において、図１のソース用回路１００は、ソースドライバ制御回路１０２と、図１のソースドライバ１０８Ａに対応するソースドライバＩＣ（Integrated Circuit）１０８と、電源回路３０２と、配線１０４，１０６，１１０，３０４，３０６とを含んで構成されている。なお、図２では、ソースドライバ制御回路１０２の構成の詳細な図示は省略している。   2, the source circuit 100 in FIG. 1 includes a source driver control circuit 102, a source driver IC (Integrated Circuit) 108 corresponding to the source driver 108A in FIG. 1, a power supply circuit 302, and wirings 104 and 106. , 110, 304, and 306. In FIG. 2, the detailed illustration of the configuration of the source driver control circuit 102 is omitted.

具体的には、ソースドライバ制御回路１０２の出力端には配線１０４の一端が接続され、配線１０４の他端が配線１０６の一端に接続され、配線１０６の他端がソースドライバＩＣ１０８の入力端に接続されている。また、ソースドライバＩＣ１０８の出力端に配線１１０の一端が接続され、配線１１０の他端がソース配線１１の一端に接続されている。また、電源回路３０２の出力端は配線３０４の一端に接続され、配線３０４の他端は配線３０６の一端に接続され、配線３０６の他端はソースドライバＩＣ１０８の入力端に接続されている。   Specifically, one end of the wiring 104 is connected to the output end of the source driver control circuit 102, the other end of the wiring 104 is connected to one end of the wiring 106, and the other end of the wiring 106 is connected to the input end of the source driver IC 108. It is connected. One end of the wiring 110 is connected to the output terminal of the source driver IC 108, and the other end of the wiring 110 is connected to one end of the source wiring 11. The output end of the power supply circuit 302 is connected to one end of the wiring 304, the other end of the wiring 304 is connected to one end of the wiring 306, and the other end of the wiring 306 is connected to the input end of the source driver IC 108.

ここでは、図１のソースドライバ１０８Ａを３個のソースドライバＩＣ１０８で構成する場合を例示する。この場合、各ソースドライバＩＣ１０８に対してそれぞれ、上記配線１０４，１０６，１１０，３０４，３０６が設けられ、ソースドライバ制御回路１０２の出力端および電源回路３０２の出力端が設けられている。図２では図面の煩雑を避けるために各ソースドライバＩＣ１０８に対して配線１０４，１０６，１１０を１本ずつ図示しているが、表示装置１において配線１０４，１０６はそれぞれ複数本、配線１１０は合計してソース配線１１と同数設けられている（図３〜図５参照）。なお、電源回路３０２からの配線３０４，３０６は各ソースドライバＩＣ１０８に対して１組ずつとするが、これらの配線３０４，３０６を２組以上設けてもよい。   Here, a case where the source driver 108A of FIG. 1 is configured by three source driver ICs 108 is illustrated. In this case, the wirings 104, 106, 110, 304, and 306 are provided for each source driver IC 108, and the output terminal of the source driver control circuit 102 and the output terminal of the power supply circuit 302 are provided. In FIG. 2, one wiring 104, 106, and 110 is shown for each source driver IC 108 in order to avoid the complexity of the drawing. Thus, the same number as the source wiring 11 is provided (see FIGS. 3 to 5). Note that although one set of wirings 304 and 306 from the power supply circuit 302 is provided for each source driver IC 108, two or more sets of these wirings 304 and 306 may be provided.

上記回路構成において、ソースドライバ制御回路１０２と、電源回路３０２と、配線１０４，３０４とは回路基板２０に設けられている。また、配線集合体３１，３２はそれぞれ配線１０６，３０６，１１０を含んで構成され、配線集合体３１，３２にそれぞれソースドライバＩＣ１０８が設けられている。なお、ここでは、配線１０６，１１０，３０６の各本数は各配線集合体３１，３２間で等しい場合を例示する。   In the above circuit configuration, the source driver control circuit 102, the power supply circuit 302, and the wirings 104 and 304 are provided on the circuit board 20. The wiring assemblies 31 and 32 include wirings 106, 306, and 110, respectively, and the source assemblies IC 108 are provided in the wiring assemblies 31 and 32, respectively. Here, the case where the numbers of the wirings 106, 110, and 306 are equal between the wiring assemblies 31 and 32 is illustrated.

なお、配線集合体３１，３２を構成する配線１０６，１１０，３０６とソースドライバＩＣ１０８とはＴＣＰ（Tape Carrier Package）構造またはＣＯＦ（Chip on Film）構造によって一体化している。また、ソースドライバＩＣ１０８の出力端が入力端よりも多い場合には、図３〜図５に示すように、ソースドライバＩＣ１０８において、入力端を回路基板２０の側の一部に集め、残余の周縁部に出力端を設けてもよい。この場合であっても、ソースドライバＩＣ１０８の出力端に接続された配線１１０の他端は全て液晶パネル１０の側に設けられている。   Note that the wirings 106, 110, and 306 constituting the wiring aggregates 31 and 32 and the source driver IC 108 are integrated by a TCP (Tape Carrier Package) structure or a COF (Chip on Film) structure. When the output terminals of the source driver IC 108 are larger than the input terminals, as shown in FIGS. 3 to 5, in the source driver IC 108, the input terminals are collected in a part on the circuit board 20 side, and the remaining peripheral edge is collected. An output end may be provided in the part. Even in this case, all the other ends of the wiring 110 connected to the output terminal of the source driver IC 108 are provided on the liquid crystal panel 10 side.

また、図１のゲート用回路２００は、ゲートドライバ制御回路２０２と、図１のゲートドライバ２１２Ａに対応するゲートドライバＩＣ２１２と、電源回路３０２と、配線２０４，２０６，２０８，２１０，２１４，２１６，２１８，２２０，３２４，３２６，３２８，３３０，３３２，３３４，３３６とを含んで構成されている。ここでは、図１のゲートドライバ２１２Ａを２個のゲートドライバＩＣ２１２で構成する場合を例示する。なお、図２では、ゲートドライバ制御回路２０２の構成の詳細な図示は省略している。   1 includes a gate driver control circuit 202, a gate driver IC 212 corresponding to the gate driver 212A in FIG. 1, a power supply circuit 302, wirings 204, 206, 208, 210, 214, 216, and the like. 218, 220, 324, 326, 328, 330, 332, 334, 336. Here, a case where the gate driver 212A of FIG. In FIG. 2, detailed illustration of the configuration of the gate driver control circuit 202 is omitted.

具体的には、ゲートドライバ制御回路２０２の出力端には配線２０４の一端が接続され、配線２０４の他端が配線２０６の一端に接続され、配線２０６の他端が配線２０８の一端に接続され、配線２０８の他端が配線２１０の一端に接続され、配線２１０の他端が一方のゲートドライバＩＣ２１２の入力端に接続されている。また、当該一方のゲートドライバＩＣ２１２の出力端に配線２１４の一端が接続され、配線２１４の他端がゲート配線１２の一端に接続されている。上記一方のゲートドライバＩＣ２１２は入力端に入力された信号をそのまま出力する出力端を有しており、当該出力端に配線２１６の一端が接続され、配線２１６の他端が配線２１８の一端に接続され、配線２１８の他端が配線２２０の一端に接続され、配線２２０の他端が他方のゲートドライバＩＣ２１２の入力端に接続されている。当該他方のゲートドライバＩＣ２１２の出力端にも配線２１４の一端が接続され、配線２１４の他端がゲート配線１２の一端に接続されている。   Specifically, one end of the wiring 204 is connected to the output end of the gate driver control circuit 202, the other end of the wiring 204 is connected to one end of the wiring 206, and the other end of the wiring 206 is connected to one end of the wiring 208. The other end of the wiring 208 is connected to one end of the wiring 210, and the other end of the wiring 210 is connected to the input end of one gate driver IC 212. One end of the wiring 214 is connected to the output end of the one gate driver IC 212, and the other end of the wiring 214 is connected to one end of the gate wiring 12. The one gate driver IC 212 has an output terminal that outputs the signal input to the input terminal as it is. One end of the wiring 216 is connected to the output terminal, and the other end of the wiring 216 is connected to one end of the wiring 218. The other end of the wiring 218 is connected to one end of the wiring 220, and the other end of the wiring 220 is connected to the input end of the other gate driver IC 212. One end of the wiring 214 is also connected to the output end of the other gate driver IC 212, and the other end of the wiring 214 is connected to one end of the gate wiring 12.

また、電源回路３０２の出力端に配線３２４の一端が接続され、配線３２４の他端が配線３２６の一端に接続され、配線３２６の他端が配線３２８の一端に接続され、配線３２８の他端が配線３３０の一端に接続され、配線３３０の他端が上記一方のゲートドライバＩＣ２１２の入力端に接続されている。当該一方のゲートドライバＩＣ２１２は入力端に入力された電源電位をそのまま出力する出力端を有しており、当該出力端に配線３３２の一端が接続され、配線３３２の他端が配線３３４の一端に接続され、配線３３４の他端が配線３３６の一端に接続され、配線３３６の他端が上記他方のゲートドライバＩＣ２１２の入力端に接続されている。   One end of the wiring 324 is connected to the output end of the power supply circuit 302, the other end of the wiring 324 is connected to one end of the wiring 326, the other end of the wiring 326 is connected to one end of the wiring 328, and the other end of the wiring 328 Is connected to one end of the wiring 330, and the other end of the wiring 330 is connected to the input end of the one gate driver IC 212. The one gate driver IC 212 has an output terminal that outputs the power supply potential input to the input terminal as it is. One end of the wiring 332 is connected to the output terminal, and the other end of the wiring 332 is connected to one end of the wiring 334. The other end of the wiring 334 is connected to one end of the wiring 336, and the other end of the wiring 336 is connected to the input end of the other gate driver IC 212.

図２では図面の煩雑を避けるために各配線２０４，２０６，２０８，２１０，２１６，２１８，２２０を１本ずつ図示しているが、表示装置１において配線２０４，２０６，２０８，２１０，２１６，２１８，２２０はそれぞれ複数本、配線２１４は合計してゲート配線１２と同数設けられている。なお、電源回路３０２からの配線３２４，３２６，３２８，３３０，３３２，３３４，３３６は１組とするが、これらの配線３２４，３２６，３２８，３３０，３３２，３３４，３３６を２組以上設けてもよい。   In FIG. 2, the wirings 204, 206, 208, 210, 216, 218, and 220 are shown one by one in order to avoid the complexity of the drawing. A plurality of 218 and 220 are provided, and a total of the wirings 214 is provided in the same number as the gate wirings 12. Note that the wirings 324, 326, 328, 330, 332, 334, and 336 from the power supply circuit 302 are set as one set, but two or more sets of these wirings 324, 326, 328, 330, 332, 334, and 336 are provided. Also good.

上記回路構成において、ゲートドライバ制御回路２０２と、配線２０４と、電源回路３０２と、配線３２４とは回路基板２０に設けられている。また、配線集合体３１は、上記配線１０６，３０６，１１０に加えさらに配線２０６，３２６を含んで構成されている。また、配線２０８，３２８は液晶パネル１０に設けられ、配線２１０，２１６，３３０，３３２と上記一方のゲートドライバＩＣ２１２に接続された配線２１４とを含んで配線集合体４１が構成され、配線集合体４１に上記一方のゲートドライバＩＣ２１２が設けられている。配線２１８，３３４は液晶パネル１０に設けられている。配線２２０，３３６と上記他方のゲートドライバＩＣ２１２に接続された配線２１４とを含んで配線集合体４２が構成され、配線集合体４２に上記他方のゲートドライバＩＣ２１２が設けられている。   In the above circuit configuration, the gate driver control circuit 202, the wiring 204, the power supply circuit 302, and the wiring 324 are provided on the circuit board 20. The wiring assembly 31 includes wirings 206 and 326 in addition to the wirings 106, 306, and 110. The wirings 208 and 328 are provided on the liquid crystal panel 10, and the wiring assembly 41 is configured including the wirings 210, 216, 330, and 332 and the wiring 214 connected to the one gate driver IC 212. 41 is provided with the one gate driver IC 212. The wirings 218 and 334 are provided on the liquid crystal panel 10. The wiring assembly 42 includes the wirings 220 and 336 and the wiring 214 connected to the other gate driver IC 212, and the other gate driver IC 212 is provided in the wiring assembly 42.

なお、配線集合体４１を構成する配線２１０，２１４，２１６，３３０，３３２と上記一方のゲートドライバＩＣ２１２とはＴＣＰ構造またはＣＯＦ構造によって一体化しており、配線集合体４２を構成する配線２２０，２１４，３３６と上記他方のゲートドライバＩＣ２１２とはＴＣＰ構造またはＣＯＦ構造によって一体化している。また、ゲートドライバＩＣ２１２の出力端および配線２１４は液晶パネル１０の側に設けられ、これらに交差しないように迂回してゲートドライバＩＣ２１２の入力端および他の配線２１０，２１６，２２０，３３０，３３２，３３６が設けられている。   Note that the wirings 210, 214, 216, 330, and 332 constituting the wiring assembly 41 and the one gate driver IC 212 are integrated by a TCP structure or a COF structure, and the wirings 220 and 214 constituting the wiring assembly 42 are integrated. , 336 and the other gate driver IC 212 are integrated by a TCP structure or a COF structure. Further, the output terminal of the gate driver IC 212 and the wiring 214 are provided on the liquid crystal panel 10 side, and are bypassed so as not to cross these, and the input terminal of the gate driver IC 212 and the other wirings 210, 216, 220, 330, 332 336 is provided.

上記構成によれば、回路基板２０と液晶パネル１０とが複数の配線集合体３１，３２によって接続されている。このとき、配線集合体３１は、ソース用回路１００内の配線１０６，１１０，３０６とゲート用回路２００内の配線２０６，３２６とを有している。これに対し、配線集合体３２は、ソース用回路１００内の配線１０６，１１０，３０６を有するが、ゲート用回路２００内のいずれの配線も有していない。また、上記のように配線１０６，１１０，３０６の各本数が各配線集合体３１，３２間で等しい場合、配線集合体３２の方が配線集合体３１よりも、ゲート用回路２００内の配線２０６，３２６の分だけ、配線の合計本数が少ない。   According to the above configuration, the circuit board 20 and the liquid crystal panel 10 are connected by the plurality of wiring assemblies 31 and 32. At this time, the wiring assembly 31 includes wirings 106, 110, and 306 in the source circuit 100 and wirings 206 and 326 in the gate circuit 200. In contrast, the wiring assembly 32 includes the wirings 106, 110, and 306 in the source circuit 100, but does not have any wiring in the gate circuit 200. Further, as described above, when the numbers of the wirings 106, 110, and 306 are equal between the wiring assemblies 31 and 32, the wiring assembly 32 has a higher wiring 206 in the gate circuit 200 than the wiring assembly 31. , 326, the total number of wires is small.

このように構造の異なる２種類の配線集合体３１，３２の両方を利用することにより、配線集合体３１，３２の幅ｗ３１，ｗ３２に関して次の構成が可能になる。   By using both of the two types of wiring aggregates 31 and 32 having different structures in this way, the following configuration is possible with respect to the widths w31 and w32 of the wiring aggregates 31 and 32.

まず、図３および図４に示すように、配線集合体３２の幅ｗ３２を配線集合体３１の幅ｗ３１と同じにした場合には、配線集合体３２の配線の配列ピッチを配線集合体３１のそれよりも大きくすることができる。これにより、配線１０６，３０６と回路基板２０の配線１０４，３０４との接続不具合を低減することができる。配線１１０と液晶パネル１０のソース配線１１との接続についても同様である。また、配線配列ピッチの拡大に伴って配線幅を拡大することが可能になり、その場合には上記接続不具合をよりいっそう低減することができる。   First, as shown in FIGS. 3 and 4, when the width w32 of the wiring assembly 32 is the same as the width w31 of the wiring assembly 31, the wiring arrangement pitch of the wiring assembly 32 is set to be equal to that of the wiring assembly 31. It can be larger. Thereby, the connection failure of the wirings 106 and 306 and the wirings 104 and 304 of the circuit board 20 can be reduced. The same applies to the connection between the wiring 110 and the source wiring 11 of the liquid crystal panel 10. In addition, the wiring width can be increased as the wiring arrangement pitch is increased, and in this case, the above-mentioned connection failure can be further reduced.

なお、配線集合体３１の幅ｗ３１とは、配線１０６，３０６，２０６，３２６の配列方向または配線１１０，２０６，３２６の配列方向における寸法を言い、回路基板２０側と液晶パネル１０側とで幅が異なる場合（図３参照）には大きい方の幅を言うものとする。配線集合体３２の幅ｗ３２についても同様とする。   The width w31 of the wiring assembly 31 refers to the dimension in the arrangement direction of the wirings 106, 306, 206, 326 or the arrangement direction of the wirings 110, 206, 326, and is the width between the circuit board 20 side and the liquid crystal panel 10 side. If they are different (see FIG. 3), the larger width is assumed. The same applies to the width w32 of the wiring assembly 32.

これに対して、図３および図５に示すように、配線集合体３２の幅ｗ３２を配線集合体３１の幅ｗ３１よりも小さくすることが可能であり、この場合には配線集合体３２のコストを配線集合体３１のそれよりも削減することができる。配線集合体３１，３２を構成する絶縁性フィルム３３は長尺の絶縁性テープを切り出して形成され、当該絶縁性テープの幅によって、絶縁性フィルム３３の幅、すなわち配線集合体３１，３２の幅ｗ３１，ｗ３２が決まる。この絶縁性テープの幅は一般的に規格化されており、１段階でも幅の狭い規格に変更できれば、コスト削減効果は大きい。   On the other hand, as shown in FIGS. 3 and 5, the width w32 of the wiring assembly 32 can be made smaller than the width w31 of the wiring assembly 31, and in this case, the cost of the wiring assembly 32 is reduced. Can be reduced more than that of the wiring assembly 31. The insulating film 33 constituting the wiring assemblies 31 and 32 is formed by cutting out a long insulating tape, and the width of the insulating film 33, that is, the width of the wiring assemblies 31 and 32, depending on the width of the insulating tape. w31 and w32 are determined. The width of this insulating tape is generally standardized, and if it can be changed to a narrow standard even at one stage, the cost reduction effect is great.

上記構成では、図２に示すように、配線集合体３１は配線集合体３１，３２の配列において最も端部（ここではゲート配線１２の上記一端の側）に配置され、しかも配線集合体３１内においてゲート用回路２００の配線２０６，３２６は配線集合体３２から最も遠くに配置されている。すなわち、配線集合体３１にのみ設けられたゲート用回路２００内の配線２０６，３２６は配線集合体３１，３２を構成する全ての配線２０６，３２６，１０６，３０６，１１０のうちでこれらの配線の配列の最も端部に位置している。このため、配線集合体３２よりも配線集合体３１に近い側（ここではゲート配線１２の上記一端の側）に配線集合体４１，４２およびゲートドライバＩＣ２１２を設けることによって、ソース配線１１等を横切ることなく、ゲート用回路２００を設けることができる。これにより、配線間での信号干渉を受けることがない。   In the above configuration, as shown in FIG. 2, the wiring assembly 31 is arranged at the end (here, the one end side of the gate wiring 12) in the arrangement of the wiring assemblies 31 and 32, and in the wiring assembly 31. The wirings 206 and 326 of the gate circuit 200 are arranged farthest from the wiring assembly 32. That is, the wirings 206 and 326 in the gate circuit 200 provided only in the wiring assembly 31 are the wirings among these wirings 206, 326, 106, 306, and 110 constituting the wiring assembly 31 and 32. Located at the extreme end of the array. Therefore, by providing the wiring assemblies 41 and 42 and the gate driver IC 212 on the side closer to the wiring assembly 31 than the wiring assembly 32 (here, the one end side of the gate wiring 12), the source wiring 11 and the like are crossed. The gate circuit 200 can be provided without any problem. Thereby, it does not receive the signal interference between wiring.

なお、図２では、配線２０６の方が配線３２６よりも端部に位置する場合を例示しているが、ゲートドライバ制御回路２０２および電源回路３０２の配置形態によっては、配線３２６の方をより端部側に設けることも可能である。同様に、ソースドライバ制御回路１０２および電源回路３０２の配置形態によっては、配線１０６と配線３０６との配置位置を図示の例とは逆にすることも可能である。   Note that FIG. 2 illustrates the case where the wiring 206 is positioned at an end portion of the wiring 326, but the wiring 326 is positioned at the end depending on the arrangement form of the gate driver control circuit 202 and the power supply circuit 302. It can also be provided on the part side. Similarly, depending on the arrangement form of the source driver control circuit 102 and the power supply circuit 302, the arrangement positions of the wiring 106 and the wiring 306 can be reversed from those in the illustrated example.

なお、上記ではソースドライバＩＣ１０８がＴＣＰ構造またはＣＯＰ構造によって配線集合体３１，３２と一体化した場合を説明したが、ソースドライバ１０８Ａを液晶パネル１０の周縁部に形成し、配線集合体３１，３２には設けない構成とすることも可能である。この場合にも、配線集合体３１をゲート用回路２００の配線およびソース用回路１００の配線を含めた構成とし、配線集合体３２をソース用回路１００の配線を含める一方でゲート用回路２００の配線を含めない構成とすることが可能である。   In the above description, the source driver IC 108 is integrated with the wiring assemblies 31 and 32 by the TCP structure or the COP structure. However, the source driver 108A is formed on the peripheral edge of the liquid crystal panel 10 and the wiring assemblies 31 and 32 are formed. It is also possible to adopt a configuration that is not provided. Also in this case, the wiring assembly 31 includes the wiring of the gate circuit 200 and the wiring of the source circuit 100, and the wiring assembly 32 includes the wiring of the source circuit 100 while the wiring of the gate circuit 200 is included. It is possible to make it the structure which does not include.

また、上記では可撓性の絶縁フィルム３３を利用することによって配線集合体３１，３２が可撓性を有する場合を例示したが、配線集合体３１，３２を剛性体として構成することも可能である。可撓性の配線集合体３１，３２の場合、例えば、配線集合体３１，３２を折り曲げることによって回路基板２０を液晶パネル１０の背面側に配置することができ、表示装置１の小型化を図ることができる。配線集合体４１，４２についても同様である。また、上記では回路基板２０をプリント配線板で構成する場合を例示したが、回路基板２０を例えば可撓性のフレキシブルプリント回路によって構成することも可能である。   In the above description, the case where the wiring assemblies 31 and 32 have flexibility by using the flexible insulating film 33 is illustrated. However, the wiring assemblies 31 and 32 can be configured as rigid bodies. is there. In the case of the flexible wiring aggregates 31 and 32, for example, the circuit board 20 can be disposed on the back side of the liquid crystal panel 10 by bending the wiring aggregates 31 and 32, thereby reducing the size of the display device 1. be able to. The same applies to the wiring assemblies 41 and 42. Moreover, although the case where the circuit board 20 was comprised with the printed wiring board was illustrated above, the circuit board 20 can also be comprised with a flexible flexible printed circuit, for example.

また、上記構成とは違えて、ソース用回路１００とゲート用回路２００とを入れ替えてもよい。具体的には、ソースドライバ制御回路１０２とゲートドライバ制御回路２０２とを入れ替え、ソースドライバＩＣ１０８とゲートドライバＩＣ２１２とを入れ替え、入れ替え後のソースドライバＩＣ１０８およびゲートドライバＩＣ２１２がソース配線１１およびゲート配線１２にそれぞれ接続されるように液晶パネル１０に接続する構成にしてもよい。この構成では、配線集合体３１はゲート用回路２００の配線およびソース用回路１００の配線を有するが、配線集合体３２はゲート用回路２００の配線を有するがソース用回路１００の配線を有さない。   Further, unlike the above configuration, the source circuit 100 and the gate circuit 200 may be interchanged. Specifically, the source driver control circuit 102 and the gate driver control circuit 202 are replaced, the source driver IC 108 and the gate driver IC 212 are replaced, and the replaced source driver IC 108 and gate driver IC 212 are replaced with the source wiring 11 and the gate wiring 12. You may make it the structure connected to the liquid crystal panel 10 so that each may be connected. In this configuration, the wiring assembly 31 has the wiring of the gate circuit 200 and the wiring of the source circuit 100, but the wiring assembly 32 has the wiring of the gate circuit 200 but does not have the wiring of the source circuit 100. .

また、液晶パネル１０に替えて、他の表示パネル、例えばエレクトロルミネッセンス（Electro Luminescence：ＥＬ）パネルや、プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）を適用して表示装置１を構成することも可能である。また、画素電極１４の電位制御用のスイッチング素子として、上記のＴＦＴ１３に替えて、例えばＭＩＭ（Metal Insulator Metal）素子を適用することも可能である。   Further, instead of the liquid crystal panel 10, the display device 1 can be configured by applying another display panel such as an electro luminescence (EL) panel or a plasma display panel (PDP). is there. In addition, as a switching element for controlling the potential of the pixel electrode 14, for example, an MIM (Metal Insulator Metal) element can be applied instead of the TFT 13 described above.

本発明の実施の形態に係る表示装置のブロック図である。1 is a block diagram of a display device according to an embodiment of the present invention. 本発明の実施の形態に係る表示装置の構成図である。1 is a configuration diagram of a display device according to an embodiment of the present invention. 本発明の実施の形態に係る表示装置の一部拡大平面図である。1 is a partially enlarged plan view of a display device according to an embodiment of the present invention. 本発明の実施の形態に係る表示装置の一部拡大平面図である。1 is a partially enlarged plan view of a display device according to an embodiment of the present invention. 本発明の実施の形態に係る表示装置の一部拡大平面図である。1 is a partially enlarged plan view of a display device according to an embodiment of the present invention.

符号の説明Explanation of symbols

１ 表示装置、１０ 液晶パネル（表示パネル）、１１Ｇ ソース配線群（第１または第２配線群）、１２Ｇ ゲート配線群（第２または第１配線群）、２０ 回路基板、３１ 配線集合体（第１または第２配線集合体）、３２ 配線集合体（第２または第１配線集合体）、１００ ソース用回路（第１または第２回路）、１０６，１１０，３０６ 配線、１０８ ソースドライバＩＣ（集積回路）、２００ ゲート用回路（第２または第１回路）、２０６，３２６ 配線、ｗ３１，ｗ３２ 幅。   DESCRIPTION OF SYMBOLS 1 Display apparatus, 10 Liquid crystal panel (display panel), 11G source wiring group (1st or 2nd wiring group), 12G gate wiring group (2nd or 1st wiring group), 20 circuit board, 31 wiring aggregate (1st 1 or second wiring assembly), 32 wiring assembly (second or first wiring assembly), 100 source circuit (first or second circuit), 106, 110, 306 wiring, 108 source driver IC (integrated) Circuit), 200 gate circuit (second or first circuit), 206, 326 wiring, w31, w32 width.

Claims (4)

第１配線群と第２配線群とを含んで構成された表示パネルと、
前記第１配線群に接続され前記第１配線群へ電位を供給する第１回路内の一部と前記第２配線群に接続され前記第２配線群へ電位を供給する第２回路内の一部とが設けられた回路基板と、前記回路基板と前記表示パネルとを接続する複数の配線集合体と、を備え、
前記複数の配線集合体は、前記第１回路内の配線と前記第２回路内の配線とを有する第１配線集合体と、前記第１回路と前記第２回路とのいずれか一方の回路内の配線を有するが他方の回路内の配線は有さず前記第１配線集合体よりも配線本数が少ない第２配線集合体と、を含むことを特徴とする表示装置。 A display panel configured to include a first wiring group and a second wiring group;
A part in the first circuit connected to the first wiring group for supplying a potential to the first wiring group and a part in a second circuit connected to the second wiring group for supplying a potential to the second wiring group. A circuit board provided with a portion, and a plurality of wiring assemblies that connect the circuit board and the display panel,
The plurality of wiring aggregates include a first wiring aggregate having a wiring in the first circuit and a wiring in the second circuit, and a circuit in any one of the first circuit and the second circuit. And a second wiring assembly having no wiring in the other circuit and having a smaller number of wirings than the first wiring assembly. 請求項１に記載の表示装置であって、
前記第１配線集合体に設けられた前記他方の回路内の前記配線は前記複数の配線集合体における前記配線の配列の端部に位置していることを特徴とする表示装置。 The display device according to claim 1,
The display device, wherein the wiring in the other circuit provided in the first wiring assembly is positioned at an end of the wiring arrangement in the plurality of wiring assemblies. 請求項１または請求項２に記載の表示装置であって、
前記第２配線集合体は前記第１配線集合体と幅が同じであることを特徴とする表示装置。 The display device according to claim 1 or 2,
The display device, wherein the second wiring assembly has the same width as the first wiring assembly. 請求項１または請求項２に記載の表示装置であって、
前記第２配線集合体は前記第１配線集合体よりも幅が狭いことを特徴とする表示装置。 The display device according to claim 1 or 2,
The display device, wherein the second wiring assembly is narrower than the first wiring assembly.
JP2006174785A 2006-06-26 2006-06-26 Display device Pending JP2008003435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006174785A JP2008003435A (en) 2006-06-26 2006-06-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006174785A JP2008003435A (en) 2006-06-26 2006-06-26 Display device

Publications (1)

Publication Number Publication Date
JP2008003435A true JP2008003435A (en) 2008-01-10

Family

ID=39007850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006174785A Pending JP2008003435A (en) 2006-06-26 2006-06-26 Display device

Country Status (1)

Country Link
JP (1) JP2008003435A (en)

Similar Documents

Publication Publication Date Title
JP2008052248A (en) Display device and flexible member
US7385665B2 (en) Display device
JP5078851B2 (en) Liquid crystal display device and driving method thereof
US20050205877A1 (en) Display device having driving circuit
JP5339274B2 (en) Display device
CN109860142B (en) Chip on film and display device including the same
WO2011027589A1 (en) Device substrate
JP2007157715A (en) Connector for flexible printed circuit board, printed circuit board which is inserted into it, as well as coupling method of flexible printed circuit board with connector
KR100831114B1 (en) Liquid crystal display device
JP4702114B2 (en) Demultiplexer, electro-optical device and electronic apparatus
KR20170036942A (en) Flexible film, display panel and display device comprising the same
JP4190998B2 (en) Display device
KR20170080282A (en) Display device
JP2004037956A (en) Liquid crystal display and its drive circuit
JP2006285058A (en) Light emitting device and electronic equipment
JP2008003435A (en) Display device
JP2005301239A (en) Display device and glass substrate therefor
US20200402967A1 (en) Display device
US11300839B2 (en) Display panel and display device applying the same
KR20050007115A (en) Tft display device
KR102262709B1 (en) Flat panel display device
KR102168786B1 (en) Display device of decentralized power supply
US10043777B2 (en) Display device
US11540391B2 (en) Display device
US20060158408A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20080704

Free format text: JAPANESE INTERMEDIATE CODE: A7424