JP2007204286A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2007204286A
JP2007204286A JP2006021902A JP2006021902A JP2007204286A JP 2007204286 A JP2007204286 A JP 2007204286A JP 2006021902 A JP2006021902 A JP 2006021902A JP 2006021902 A JP2006021902 A JP 2006021902A JP 2007204286 A JP2007204286 A JP 2007204286A
Authority
JP
Japan
Prior art keywords
wafer
etching
epitaxial
epitaxial layer
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006021902A
Other languages
English (en)
Inventor
Sakae Koyada
栄 古屋田
Kazunari Takaishi
和成 高石
Tomohiro Hashii
友裕 橋井
Katsuhiko Murayama
克彦 村山
Takeo Kato
健夫 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006021902A priority Critical patent/JP2007204286A/ja
Priority to CN200780012151.7A priority patent/CN101415866B/zh
Priority to PCT/JP2007/051031 priority patent/WO2007088754A1/ja
Priority to EP07707282A priority patent/EP1988193B1/en
Priority to KR1020087019163A priority patent/KR101002250B1/ko
Priority to US12/162,732 priority patent/US8759229B2/en
Priority to MYPI20082636A priority patent/MY147106A/en
Priority to TW096103383A priority patent/TWI353006B/zh
Publication of JP2007204286A publication Critical patent/JP2007204286A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】エピタキシャル層に形成される表面欠陥やスリップの発生を低減し得るエピタキシャルウェーハの製造方法を提供する。
【解決手段】シリコン単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程11と、スライス工程によって得られた単一の薄円板状のウェーハを回転させ、回転しているウェーハの表面へ供給ノズルによりエッチング液を供給することにより、供給したエッチング液をウェーハ表面全体に拡げてエッチングする枚葉式エッチング工程12と、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を形成するエピタキシャル層形成工程13とをこの順に含む。
【選択図】図1

Description

本発明は、エピタキシャル層に形成される表面欠陥やスリップの発生を低減し得るエピタキシャルウェーハの製造方法に関するものである。
従来のエピタキシャルウェーハの製造プロセスでは、図13に示すように、先ず、育成されたシリコン単結晶インゴットの先端部及び終端部を切断してブロック状とし、インゴットの直径を均一にするためにインゴットの外径を研削してブロック体とし、特定の結晶方位を示すために、このブロック体にオリエンテーションフラットやオリエンテーションノッチを施した後、ブロック体を棒軸方向に対して所定角度をもってスライスされる(工程1)。スライスされたウェーハは、ウェーハの周辺部の欠けやチップを防止するためにウェーハ周辺に面取り加工が施される(工程2)。次いで、平坦化工程として、シリコンウェーハの表裏面を同時に研削する両面同時研削(Double Disk Surface Grind;以下、DDSGという。)が施される(工程3)。続いて、ウェーハの表面のみを研削するか、或いはウェーハの表裏面を片面ずつ研削する片面研削(Single Disk Surface Grind;以下、SDSGという。)が行われる(工程4)。次に、ウェーハの表裏面を同時に研磨する両面同時研磨(以下、DSPという。)が施される(工程5)。続いて、ウェーハの表面のみを研磨するか、或いはウェーハの表裏面を片面ずつ研磨する片面研磨(以下、SMPという。)が施される(工程6)。更に、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を形成することで(工程7)、所望のエピタキシャルウェーハが得られる。
しかしながら、上記従来の製造プロセスでは、以下のような問題点があった。
研削等の機械加工処理が施されることにより、ウェーハに機械的ダメージや加工キズが必然的に発生する。エピタキシャル成長によるエピタキシャル層形成工程は、ウェーハ表面に存在するキズや、ダメージ(結晶格子の乱れ)を強調するプロセスであるため、研削等の機械加工処理により生じた欠陥部分を起点に、転位や積層欠陥等の結晶欠陥が発生し、エピタキシャル層表面上の表面欠陥として顕在化する場合があった。また、機械加工でのキズや加工ダメージが大きい場合には形成したエピタキシャル層にスリップが発生する場合もあった。更に、エピタキシャルウェーハの製造に至るまでの工程数が多いため、スループット低下、コスト高となっていた。
上記問題点を解決するため、シリコン単結晶基板上にシリコン単結晶薄膜を気相成長させる気相成長工程と、水研磨を行う工程と、研磨剤を用いた研磨工程とをこの順に行うことを特徴とするシリコンエピタキシャルウェーハの製造方法が開示されている(例えば、特許文献1参照。)。この特許文献1に示される方法では、気相成長工程の前のシリコン単結晶基板は、次のようにして得られる。先ず、シリコン単結晶インゴットをブロック切断し、外径研削が施された後にスライシングされる。次いで、スライシング後のシリコン単結晶ウェーハは、両面外周縁に面取りが施された後、遊離砥粒を用いて両面がラッピングされる。次に、ラッピングウェーハをエッチング液に浸漬することにより、両面をケミカルエッチングしてケミカルエッチウェーハとしている。このケミカルエッチウェーハをシリコン単結晶基板とし、この基板上にシリコン単結晶薄膜を気相成長させている。特許文献1に示される方法では、気相成長させたシリコン単結晶薄膜の表面に形成された突起状欠陥に起因するキズ不良の発生を抑制しながら、この突起状欠陥の高さを低減することができる。
特開2002−43255号公報(請求項1、段落[0006]、[0013]〜[0015])
しかしながら、上記特許文献1に示される製造方法では、シリコン単結晶薄膜を気相成長する前に、ラッピングのような機械加工による平坦化処理が施されているため、ウェーハに機械的ダメージや加工キズが必然的に発生してしまい、後に続く水研磨、研磨剤を用いた研磨を施したとしても、エピタキシャル層に形成される表面欠陥やスリップの発生を十分に低減することができていなかった。
本発明の目的は、エピタキシャル層に形成される表面欠陥やスリップの発生を低減し得るエピタキシャルウェーハの製造方法を提供することにある。
本発明者らは、従来エピタキシャルウェーハ製造工程で必須の工程であった研削等の機械加工による平坦化工程を省略し、スライスしたウェーハを特定の条件で枚葉式エッチング工程、エピタキシャル層形成工程をこの順に施すことにより、エピタキシャル層に形成される表面欠陥やスリップの発生を低減することができることを知見した。
請求項1に係る発明は、図1に示すように、シリコン単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程11と、スライス工程11によって得られた単一の薄円板状のウェーハを回転させ、回転しているウェーハの表面へ供給ノズルによりエッチング液を供給することにより、供給したエッチング液をウェーハ表面全体に拡げてエッチングする枚葉式エッチング工程12と、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を形成するエピタキシャル層形成工程13とをこの順に含むことを特徴とするエピタキシャルウェーハの製造方法である。
請求項1に係る発明では、研削等の機械加工による平坦化工程の代わりに施す枚葉式エッチングは、機械的要素をまったく含まない純化学処理であり、ウェーハへのキズや、ダメージを生じることが殆ど無いため、機械加工を起因とするエピタキシャル層に形成される表面欠陥やスリップの発生を低減することができる。
請求項2に係る発明は、請求項1に係る発明であって、図2に示すように、枚葉式エッチング工程12とエピタキシャル層形成工程13の間、或いは図3に示すように、エピタキシャル層形成工程13の後に、鏡面研磨工程14を更に含む製造方法である。
請求項2に係る発明では、枚葉式エッチング工程によって鏡面研磨工程による研磨代を低減できるため、従来の製造方法に比べて、表面品質が向上し、表面欠陥の発生を更に抑制することができる。
請求項3に係る発明は、請求項1に係る発明であって、枚葉式エッチング工程12で使用されるエッチング液が酸エッチング液であって、酸エッチング液がフッ酸、硝酸及びリン酸から構成され、フッ酸、硝酸及びリン酸が重量%でフッ酸:硝酸:リン酸=0.5〜40%:5〜50%:5〜70%の混合割合で含有した水溶液である製造方法である。
請求項3に係る発明では、上記条件で枚葉式エッチング工程12を施すことで、従来ウェーハ製造工程に必須の工程であった研削等による機械加工を用いた平坦化工程を行うことなく、高平坦化を達成できる。
請求項4に係る発明は、請求項1に係る発明であって、枚葉式エッチング工程12がシリコンウェーハ表面をエッチングした後、シリコンウェーハ裏面をエッチングする工程である製造方法である。
請求項5に係る発明は、請求項1に係る発明であって、製造されたエピタキシャルウェーハの全面を計測したとき、ウェーハの厚さの最大値と最小値との差が1μm以下である製造方法である。
本発明のエピタキシャルウェーハの製造方法は、シリコン単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程と、得られた単一の薄円板状のウェーハを回転させ、回転しているウェーハの表面へ供給ノズルによりエッチング液を供給することにより、供給したエッチング液をウェーハ表面全体に拡げてエッチングする枚葉式エッチング工程と、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を形成するエピタキシャル層形成工程とをこの順に含むことを特徴とする。研削等の機械加工による平坦化工程の代わりに施す枚葉式エッチングは、機械的要素をまったく含まない純化学処理であり、ウェーハへのキズや、ダメージを生じることが殆ど無いため、機械加工を起因とするエピタキシャル層に形成される表面欠陥やスリップの発生を低減することができる。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
先ず、育成されたシリコン単結晶インゴットは、先端部及び終端部を切断してブロック状とし、インゴットの直径を均一にするためにインゴットの外径を研削してブロック体とする。特定の結晶方位を示すために、このブロック体にオリエンテーションフラットやオリエンテーションノッチを施す。このプロセスの後、図1に示すように、ブロック体は棒軸方向に対して所定角度をもってスライスされる(工程11)。
従来のウェーハ製造工程では続いて、スライス等の工程で生じた薄円板状のシリコンウェーハ表裏面の凹凸層を研削やラッピング等の機械加工により削ってウェーハ表裏面の平坦度とウェーハの平行度を高めていたが、本発明の製造方法ではこの機械加工による平坦化工程を施さず、スライス工程11によって得られた単一の薄円板状のウェーハを回転させ、回転しているウェーハの表面へ供給ノズルによりエッチング液を供給することにより、供給したエッチング液をウェーハ表面全体に拡げてエッチングする(工程12)。
本発明の枚葉式エッチング工程12では、スライス等の工程で生じたシリコンウェーハ表裏面の凹凸層をエッチングによって平坦化してウェーハ表裏面の平坦度とウェーハの平行度を高める。また、ブロック切断、外径研削、スライス工程11のような機械加工プロセスによって導入された加工変質層を完全に除去する。また、枚葉式エッチングに使用されるエッチング液として酸エッチング液を用いることで、ウェーハの表面粗さの制御をする。
この枚葉式エッチング工程では、図4に示すような枚葉式エッチング装置20にシリコンウェーハ21を装填する。即ち、カップ22内に配置された真空吸引式のウェーハチャック23によりウェーハ21表面が上面となるようにウェーハ21を水平に保持する。続いてウェーハチャック23によりウェーハ21をスピンさせ、ウェーハ21上方に設けられたエッチング液供給ノズル24を図4の実線矢印で示すように、水平に移動させながら、エッチング液供給ノズル24からエッチング液26を回転しているウェーハ21の上面に供給することにより、ウェーハ表面をエッチング処理してウェーハ表面の加工変質層を取除く。供給ノズル24の水平移動は0.1〜20mm/秒の速度で、ウェーハ中心からウェーハの半径方向に供給ノズル24端部を支点とし、ノズル24の水平駆動により描かれる円弧に沿って揺動することにより行われるか、又はウェーハ中心からウェーハの半径方向に往復動することにより行われる。ウェーハ21の上面に供給されたエッチング液26は、ウェーハ回転の遠心力によりウェーハ中心側からウェーハ外周縁側へとウェーハ表面の加工変質層をエッチングしながら徐々に移動し、ウェーハの外周縁から液滴26となって飛散する。
本発明の枚葉式エッチング工程12で使用するエッチング液26はフッ酸、硝酸及びリン酸をそれぞれ含有した水溶液である。また水溶液中に含まれるフッ酸、硝酸及びリン酸の混合割合は重量%でフッ酸:硝酸:リン酸=0.5〜40%:5〜50%:5〜70%に規定される。上記混合割合とすることでエッチング液26の粘性度が2〜40mPa・secと、エッチング液26の表面張力が50〜70dyne/cmとなるため、ウェーハ表裏面の平坦度とウェーハの平行度を高めるのに好適である。粘性度が下限値未満であると、液の粘性が低すぎてウェーハ上面に滴下したエッチング液が遠心力によってウェーハ表面からすぐに吹き飛んでしまい、ウェーハ表面に均一にまた十分に接触することができないため十分なエッチング取り代を確保するのに時間がかかり、生産性が低下する。粘性度が上限値を越えるとウェーハ表面に滴下したエッチング液がウェーハ上面に必要以上に長い時間留まってしまうため、ウェーハの面内及び外周形状をコントロールすることができずウェーハ平坦度が悪化する不具合を生じる。表面張力が下限値未満であると、ウェーハ上面に滴下したエッチング液が遠心力によってウェーハ表面からすぐに吹き飛んでしまい、ウェーハ表面に均一にまた十分に接触することができないため十分なエッチング取り代を確保するのに時間がかかり、生産性が低下する。表面張力が上限値を越えるとウェーハ表面に滴下したエッチング液がウェーハ上面に必要以上に長い時間留まってしまうため、ウェーハの面内及び外周形状をコントロールすることができずウェーハ平坦度が悪化する不具合を生じる。エッチング液に含まれるフッ酸、硝酸、リン酸及び水の混合割合は5〜20%:20〜40%:20〜40%:20〜40%が好ましい。この混合割合とすることでエッチング液の粘性度は10〜25mPa・secに、エッチング液の表面張力は55〜60dyne/cmになる。エッチング液供給ノズル24からのエッチング液26の供給量は2〜30リットル/分が好ましい。シリコンウェーハがφ300mmのときは酸エッチング液26の供給量は5〜30リットル/分が、シリコンウェーハがφ200mmのときは酸エッチング液26の供給量は3〜20リットル/分がそれぞれ好適である。
本発明の枚葉式エッチング工程12でのウェーハ21の回転速度は100〜2000rpmの範囲内に規定される。なお、ウェーハ21の直径やエッチング液26の粘性度、供給ノズル24の水平移動によるエッチング液26の供給位置、供給するエッチング液26の供給流量によっても最適な回転速度は多少前後する。回転速度が下限値未満であるとウェーハの面内及び外周形状をコントロールすることができずウェーハ平坦度が悪化する不具合を生じ、回転速度が上限値を越えるとウェーハ表面に滴下したエッチング液が遠心力によってウェーハ表面からすぐに吹き飛んでしまい、ウェーハ表面に均一にまた十分に接触することができないため十分なエッチング取り代を確保するのに時間がかかり、生産性が低下する。シリコンウェーハがφ300mmのとき回転速度は200〜1500rpmが好ましく、600rpmが更に好ましい。またシリコンウェーハがφ200mmのとき回転速度は300〜2000rpmが好ましく、800rpmが更に好ましい。
またこの枚葉式エッチング工程12では、ウェーハ表面をエッチングした後に、引続きウェーハ裏面をエッチングすることで、ウェーハ表裏面を均等にエッチングするためウェーハの平行度が高められる。ウェーハ21表面をエッチング処理した後は、図示しないリンス液供給ノズルにより純水などのリンス液をウェーハ21の上面に供給しつつウェーハ21をスピンさせることによりウェーハ21表面に残留するエッチング液26を洗浄する。洗浄後はリンス液の供給を停止した状態で窒素ガス等の不活性ガスを供給しながらウェーハ21をスピンさせてウェーハ21を乾燥させる。続いて、ウェーハ21を裏返してウェーハ21裏面が上面となるようにウェーハチャック23にウェーハ21を保持し、同様にしてエッチング処理、リンス液洗浄処理及び乾燥処理を行う。
この枚葉式エッチング工程12におけるエッチング取り代は片面5〜75μm、ウェーハ表裏面の合計取り代で10〜150μmが好ましい。エッチング取り代を上記範囲とすることで、ウェーハ表裏面の平坦度とウェーハの平行度を高めることができる。また、この枚葉式エッチング工程12以降の工程で、鏡面研磨を施す場合には、鏡面研磨工程における研磨代を従来のウェーハ製造工程に比べて大きく低減することができる。エッチング取り代が下限値未満では製品として必要なウェーハ表裏面の平坦度とウェーハの平行度が得られず、かつウェーハ表面粗さが十分に低減されず、上限値を越えると、ウェーハ平坦度が損なわれウェーハ製造における生産性が悪化する。上記条件で枚葉式エッチング工程12を施すことで、従来ウェーハ製造工程に必須の工程であった研削等による機械加工を用いた平坦化工程を行うことなく、高平坦化を達成できる。
次に、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を形成する(工程13)。上記エピタキシャル層はその結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの観点から、CVD法により形成されることが好ましい。CVD法によるシリコンのエピタキシャル成長は、例えばSiCl4、SiHCl3、SiH2Cl2、SiH4などのシリコンを含む原料ガスをH2ガスとともに反応炉内に導入して、上記ウェーハの表面に、原料ガスの熱分解又は還元により生成されたシリコンを析出させることで行われる。
このように本発明のエピタキシャルウェーハの製造方法では、従来エピタキシャルウェーハの製造では必須の工程であった研削等の機械加工による平坦化処理の代わりに枚葉式エッチングによって平坦化処理を行っており、この枚葉式エッチングは、機械的要素をまったく含まない純化学処理であり、ウェーハへのキズや、ダメージを生じることが殆ど無いため、機械加工を起因とするエピタキシャル層に形成される表面欠陥やスリップの発生を低減することができる。本発明の製造方法により得られたエピタキシャルウェーハは、ウェーハの全面を計測したとき、ウェーハ厚さの最大値と最小値との差が1μm以下のウェーハが得られる。
また本発明のエピタキシャルウェーハの製造方法では、図2に示すように、枚葉式エッチング工程12とエピタキシャル層形成工程13の間、或いは図3に示すように、エピタキシャル層形成工程13の後に、鏡面研磨工程14を更に含むことが好適である。本発明の製造方法では、平坦化処理に枚葉式エッチング工程12を行っていることから、研削等の機械的な平坦化処理を施すことで生じていた研削痕やうねりが発生しないため、鏡面研磨工程14で多くの研磨代をとる必要がなくなり、研磨代を低減できるため、従来の製造方法に比べて、表面品質が向上し、表面欠陥の発生を更に抑制することができる。鏡面研磨工程14はウェーハの表裏面を片面ずつ研磨するSMPによるものでも良いし、ウェーハの表裏面を同時に研磨するDSPによるものでも良い。また、デバイスが作成されるウェーハ主表面のマイクロラフネスを向上させるために、DSPを施したウェーハの主表面にSMPを施してもよい。枚葉式エッチング工程12とエピタキシャル層形成工程13の間に鏡面研磨14を施す場合、SMPでは片面当たり0.01μm以上5μm以下の研磨代、好ましくは0.1μm以上1μm以下の研磨代がより好ましい。また、DSPでは表裏面の研磨代合計で0.5μm以上20μm以下の研磨代、好ましくは0.5μm以上15μm以下の研磨代がより好ましい。またエピタキシャル層形成工程13の後にDSPを施す場合では、表裏面の研磨代合計で0.02μm以上1μm以下の研磨代、好ましくは0.1μm以上0.5μm以下の研磨代がより好ましい。
なお、本発明のエピタキシャルウェーハの製造方法では、各工程の前後に洗浄工程を設けても良いことはいうまでもない。更に、枚葉式エッチング工程12の後、エピタキシャル層形成工程13の前の洗浄としては、残留イオンを効率よく除去するため、酸化還元作用を有する洗浄液による洗浄を行い、その後にフッ酸水溶液による洗浄を施すことが特に好ましい。
次に本発明の実施例を比較例とともに詳しく説明する。
<実施例1>
先ず、シリコン単結晶インゴットから切り出したφ300mmのシリコンウェーハを用意した。次いで、図4に示す枚葉式エッチング装置を用いてシリコンウェーハに枚葉式エッチングを施した。エッチング液には、フッ酸、硝酸、リン酸及び水の混合割合が重量%でフッ酸:硝酸:リン酸:水=7%:30%:35%:28%とした酸エッチング液を用いた。またエッチングにおけるウェーハ回転速度を600rpm、供給するエッチング液の流量を5.6リットル/分にそれぞれ制御し、90秒間エッチングを行った。枚葉式エッチングにおけるエッチング取り代は、片面30μmであった。エッチングした後は、ウェーハをスピンしながらウェーハ表面に純水を供給して洗浄し、窒素をウェーハ表面に吹付けてウェーハ表面を乾燥させた。続いてウェーハを裏返し、ウェーハ裏面についても同様の条件で枚葉式エッチングを施した。
次に、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を2μm形成して、エピタキシャルウェーハを得た。
<実施例2>
先ず、シリコン単結晶インゴットから切り出したφ300mmのシリコンウェーハを用意した。次いで、図4に示す枚葉式エッチング装置を用いてシリコンウェーハに枚葉式エッチングを施した。エッチング液には、フッ酸、硝酸、リン酸及び水の混合割合が重量%でフッ酸:硝酸:リン酸:水=7%:30%:35%:28%とした酸エッチング液を用いた。またエッチングにおけるウェーハ回転速度を600rpm、供給するエッチング液の流量を5.6リットル/分にそれぞれ制御し、90秒間エッチングを行った。枚葉式エッチングにおけるエッチング取り代は、片面30μmであった。エッチングした後は、ウェーハをスピンしながらウェーハ表面に純水を供給して洗浄し、窒素をウェーハ表面に吹付けてウェーハ表面を乾燥させた。続いてウェーハを裏返し、ウェーハ裏面についても同様の条件で枚葉式エッチングを施した。
次に、枚葉式エッチングを施したウェーハの表裏面を片面ずつ研磨するSMPを施した。このSMPによる研磨代は片面で0.5μm、表裏面合計で1.0μmとした。更に、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を2μm形成して、エピタキシャルウェーハを得た。
<実施例3>
先ず、シリコン単結晶インゴットから切り出したφ300mmのシリコンウェーハを用意した。次いで、図4に示す枚葉式エッチング装置を用いてシリコンウェーハに枚葉式エッチングを施した。エッチング液には、フッ酸、硝酸、リン酸及び水の混合割合が重量%でフッ酸:硝酸:リン酸:水=7%:30%:35%:28%とした酸エッチング液を用いた。またエッチングにおけるウェーハ回転速度を600rpm、供給するエッチング液の流量を5.6リットル/分にそれぞれ制御し、90秒間エッチングを行った。枚葉式エッチングにおけるエッチング取り代は、片面30μmであった。エッチングした後は、ウェーハをスピンしながらウェーハ表面に純水を供給して洗浄し、窒素をウェーハ表面に吹付けてウェーハ表面を乾燥させた。続いてウェーハを裏返し、ウェーハ裏面についても同様の条件で枚葉式エッチングを施した。
次に、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を2μm形成して、エピタキシャルウェーハを得た。更に、このエピタキシャルウェーハの表裏面を片面ずつ研磨するSMPを施した。このSMPによる研磨代は片面で0.5μm、表裏面合計で1.0μmとした。
<比較例1>
先ず、シリコン単結晶インゴットから切り出したφ300mmのシリコンウェーハを用意した。次いで、平坦化工程として、図示しない研削装置を用いてシリコンウェーハ表裏面を両面同時研削(Double Disk Surface Grind;以下、DDSGという。)を施した。このDDSG工程での取り代を片面30μmとした。続いて、図示しない研削装置を用いて片面研削工程(Single Disk Surface Grind;以下、SDSG工程という。)を行い、このSDSG工程での取り代を片面20μmとした。
次に、ウェーハの表裏面を同時に研磨するDSPを施した。このDSPによる研磨代は片面で10μm、表裏面合計で20μmとした。次に、ウェーハの表裏面を片面ずつ研磨するSMPを施した。このSMPによる研磨代は片面で0.5μm、表裏面合計で1.0μmとした。更に、ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を2μm形成して、エピタキシャルウェーハを得た。
<比較試験1>
実施例1〜3及び比較例1でそれぞれ得られたエピタキシャルウェーハに対し、ウェーハ表面に存在する0.09μm以上のパーティクルをパーティクル測定装置(KLA-Tencor社製:SP1)により測定した。その結果を図5〜図8にそれぞれ示す。
図5〜図8より明らかなように、実施例1ではウェーハ1枚あたり9個のパーティクルが、実施例2ではウェーハ1枚あたり11個のパーティクルが、実施例3ではウェーハ1枚あたり10個のパーティクルが、比較例1ではウェーハ1枚あたり29個のパーティクルがそれぞれ計測された。実施例1〜3のウェーハでは、鏡面研磨を施していないウェーハ、鏡面研磨を施したウェーハに関わらず、表面欠陥密度に大きな差はなく、良好な結果が得られた。一方、比較例1では、スリップのような大きな欠陥は観察されていないが、微視的には比較すると表面欠陥密度に差があることが判った。
<比較試験2>
実施例1〜3及び比較例1でそれぞれ得られたエピタキシャルウェーハに対し、非接触表面粗さ計(Chapman社製:MP3100)を用いてそのウェーハ表面ラフネスを測定した。その結果を次の表1に示す。
表1より明らかなように、機械加工による平坦化工程を省略して形成した実施例1のウェーハでは、従来の方法である比較例1のウェーハよりも表面ラフネスが小さい結果が得られた。また鏡面研磨を施した実施例2のウェーハ及び実施例3のウェーハでは、鏡面研磨を施していない実施例1のウェーハよりも表面ラフネスが小さく、鏡面研磨を施すほど優れた結果が得られることが判った。
<比較試験3>
実施例1〜3及び比較例1でそれぞれ得られたエピタキシャルウェーハをX線トポグラフィーにより撮影した。得られたトポグラフを図9〜図12にそれぞれ示す。
図9〜図12より明らかなように、実施例1〜3及び比較例1の全てのエピタキシャルウェーハで、スリップ、転位など、X線トポグラフィーで観察できる程度の大きな欠陥は観察されなかった。
本実施の形態におけるエピタキシャルウェーハの製造方法を示す図。 本実施の別の形態におけるエピタキシャルウェーハの製造方法を示す図。 本実施の更に別の形態におけるエピタキシャルウェーハの製造方法を示す図。 枚葉式エッチング装置を示す図。 実施例1のエピタキシャル層表層における表面欠陥評価結果を示す図。 実施例2のエピタキシャル層表層における表面欠陥評価結果を示す図。 実施例3のエピタキシャル層表層における表面欠陥評価結果を示す図。 比較例1のエピタキシャル層表層における表面欠陥評価結果を示す図。 X線トポグラフィーによって撮影した実施例1のエピタキシャルウェーハのトポグラフを示す図。 X線トポグラフィーによって撮影した実施例2のエピタキシャルウェーハのトポグラフを示す図。 X線トポグラフィーによって撮影した実施例3のエピタキシャルウェーハのトポグラフを示す図。 X線トポグラフィーによって撮影した比較例1のエピタキシャルウェーハのトポグラフを示す図。 従来のエピタキシャルウェーハの製造方法を示す図。
符号の説明
11 スライス
12 枚葉式エッチング
13 エピタキシャル層形成
14 鏡面研磨

Claims (5)

  1. シリコン単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程(11)と、
    前記スライス工程(11)によって得られた単一の薄円板状のウェーハを回転させ、前記回転しているウェーハの表面へ供給ノズルによりエッチング液を供給することにより、前記供給したエッチング液をウェーハ表面全体に拡げてエッチングする枚葉式エッチング工程(12)と、
    前記ウェーハの表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層を形成するエピタキシャル層形成工程(13)と
    をこの順に含むことを特徴とするエピタキシャルウェーハの製造方法。
  2. 枚葉式エッチング工程(12)とエピタキシャル層形成工程(13)の間、或いはエピタキシャル層形成工程(13)の後に、鏡面研磨工程(14)を更に含む請求項1記載の製造方法。
  3. 枚葉式エッチング工程(12)で使用されるエッチング液が酸エッチング液であって、
    前記酸エッチング液がフッ酸、硝酸及びリン酸から構成され、前記フッ酸、硝酸及びリン酸が重量%でフッ酸:硝酸:リン酸=0.5〜40%:5〜50%:5〜70%の混合割合で含有した水溶液である請求項1記載の製造方法。
  4. 枚葉式エッチング工程(12)がシリコンウェーハ表面をエッチングした後、シリコンウェーハ裏面をエッチングする工程である請求項1記載の製造方法。
  5. 製造されたエピタキシャルウェーハの全面を計測したとき、前記ウェーハの厚さの最大値と最小値との差が1μm以下である請求項1記載の製造方法。
JP2006021902A 2006-01-31 2006-01-31 エピタキシャルウェーハの製造方法 Pending JP2007204286A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006021902A JP2007204286A (ja) 2006-01-31 2006-01-31 エピタキシャルウェーハの製造方法
CN200780012151.7A CN101415866B (zh) 2006-01-31 2007-01-24 外延片的制造方法
PCT/JP2007/051031 WO2007088754A1 (ja) 2006-01-31 2007-01-24 エピタキシャルウェーハの製造方法
EP07707282A EP1988193B1 (en) 2006-01-31 2007-01-24 Method for manufacturing epitaxial wafer
KR1020087019163A KR101002250B1 (ko) 2006-01-31 2007-01-24 에피택셜 웨이퍼 제조 방법
US12/162,732 US8759229B2 (en) 2006-01-31 2007-01-24 Method for manufacturing epitaxial wafer
MYPI20082636A MY147106A (en) 2006-01-31 2007-01-24 Method for manufacturing epitaxial wafer
TW096103383A TWI353006B (en) 2006-01-31 2007-01-30 Method for manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006021902A JP2007204286A (ja) 2006-01-31 2006-01-31 エピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2007204286A true JP2007204286A (ja) 2007-08-16

Family

ID=38327333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006021902A Pending JP2007204286A (ja) 2006-01-31 2006-01-31 エピタキシャルウェーハの製造方法

Country Status (8)

Country Link
US (1) US8759229B2 (ja)
EP (1) EP1988193B1 (ja)
JP (1) JP2007204286A (ja)
KR (1) KR101002250B1 (ja)
CN (1) CN101415866B (ja)
MY (1) MY147106A (ja)
TW (1) TWI353006B (ja)
WO (1) WO2007088754A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060914A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハ
JP5493863B2 (ja) * 2007-11-08 2014-05-14 株式会社Sumco エピタキシャルウェーハの製造方法
US8759229B2 (en) 2006-01-31 2014-06-24 Sumco Corporation Method for manufacturing epitaxial wafer
WO2020136972A1 (ja) * 2018-12-27 2020-07-02 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
WO2020136973A1 (ja) * 2018-12-27 2020-07-02 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Simoxウェーハ製造方法およびsimoxウェーハ
JP2009267159A (ja) * 2008-04-25 2009-11-12 Sumco Techxiv株式会社 半導体ウェーハの製造装置及び方法
JP5515253B2 (ja) * 2008-08-07 2014-06-11 株式会社Sumco 半導体ウェーハの製造方法
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
CN103014876A (zh) * 2012-12-03 2013-04-03 天津中环领先材料技术有限公司 一种单晶硅晶圆单切腐蚀片的加工方法
US20180114691A1 (en) * 2013-08-07 2018-04-26 SolarWorld Americas, Inc. Methods for etching as-cut silicon wafers and producing solar cells
US20150040983A1 (en) * 2013-08-07 2015-02-12 Solarworld Industries America, Inc. Acidic etching process for si wafers
WO2015027235A1 (en) * 2013-08-23 2015-02-26 Natcore Technology, Inc. System and method for black silicon etching utilizing thin fluid layers
JP6157381B2 (ja) 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6363876B2 (ja) * 2014-05-21 2018-07-25 株式会社Screenホールディングス 基板処理方法および基板処理装置
JP6500792B2 (ja) * 2016-01-25 2019-04-17 株式会社Sumco エピタキシャルウェーハの品質評価方法および製造方法
CN107293475B (zh) * 2016-04-01 2021-01-01 上海新昇半导体科技有限公司 减少外延衬底缺陷的形成方法
CN107978523A (zh) * 2016-10-24 2018-05-01 中芯国际集成电路制造(上海)有限公司 多区域差速刻蚀的控制方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295235A (ja) * 1990-04-12 1991-12-26 Toshiba Corp エピタキシャルウェーハの製造方法
JPH0774140A (ja) * 1993-09-02 1995-03-17 Toshiba Corp 半導体装置の製造装置
JPH11135464A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP2003059933A (ja) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003142434A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd 鏡面ウエーハの製造方法
JP2003197549A (ja) * 2002-09-06 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法
JP2003197547A (ja) * 2001-12-28 2003-07-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2004063883A (ja) * 2002-07-30 2004-02-26 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2004319717A (ja) * 2003-04-15 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2005101446A (ja) * 2003-09-26 2005-04-14 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3295235B2 (ja) 1994-07-29 2002-06-24 東京瓦斯株式会社 フローセンサ付フルイディックガスメータを用いて行う内管からのガス漏れ判定方法
US5472562A (en) * 1994-08-05 1995-12-05 At&T Corp. Method of etching silicon nitride
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film
JP3620683B2 (ja) * 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法
JP2000323736A (ja) 1999-05-10 2000-11-24 Mitsubishi Electric Corp シリコン太陽電池の製造方法
US6294469B1 (en) * 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
EP1258916B1 (en) * 2000-01-21 2008-05-21 Hamamatsu Photonics K.K. Thickness measuring apparatus, thickness measuring method, and wet etching apparatus and wet etching method utilizing them
US7021319B2 (en) * 2000-06-26 2006-04-04 Applied Materials Inc. Assisted rinsing in a single wafer cleaning process
KR100792774B1 (ko) * 2000-06-29 2008-01-11 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
JP3737021B2 (ja) 2000-07-27 2006-01-18 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US20020127766A1 (en) * 2000-12-27 2002-09-12 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
TW554075B (en) * 2002-04-17 2003-09-21 Grand Plastic Technology Corp Puddle etching method of thin film using spin processor
TW200411759A (en) * 2002-09-18 2004-07-01 Memc Electronic Materials Process for etching silicon wafers
JP2004335923A (ja) * 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
JP2005336008A (ja) 2004-05-27 2005-12-08 Canon Inc シリコン膜の製造方法および太陽電池の製造方法
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
US7972969B2 (en) * 2008-03-06 2011-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for thinning a substrate

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295235A (ja) * 1990-04-12 1991-12-26 Toshiba Corp エピタキシャルウェーハの製造方法
JPH0774140A (ja) * 1993-09-02 1995-03-17 Toshiba Corp 半導体装置の製造装置
JPH11135464A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP2003059933A (ja) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003142434A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd 鏡面ウエーハの製造方法
JP2003197547A (ja) * 2001-12-28 2003-07-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2004063883A (ja) * 2002-07-30 2004-02-26 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2003197549A (ja) * 2002-09-06 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法
JP2004319717A (ja) * 2003-04-15 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2005101446A (ja) * 2003-09-26 2005-04-14 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759229B2 (en) 2006-01-31 2014-06-24 Sumco Corporation Method for manufacturing epitaxial wafer
WO2009060914A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハ
JP5493863B2 (ja) * 2007-11-08 2014-05-14 株式会社Sumco エピタキシャルウェーハの製造方法
WO2020136972A1 (ja) * 2018-12-27 2020-07-02 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
WO2020136973A1 (ja) * 2018-12-27 2020-07-02 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2020107730A (ja) * 2018-12-27 2020-07-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2020107729A (ja) * 2018-12-27 2020-07-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP7063259B2 (ja) 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
US11990336B2 (en) 2018-12-27 2024-05-21 Sumco Corporation Silicon epitaxial wafer production method and silicon epitaxial wafer
US12119375B2 (en) 2018-12-27 2024-10-15 Sumco Corporation Silicon epitaxial wafer production method and silicon epitaxial wafer

Also Published As

Publication number Publication date
KR101002250B1 (ko) 2010-12-20
TWI353006B (en) 2011-11-21
US8759229B2 (en) 2014-06-24
US20090053894A1 (en) 2009-02-26
EP1988193A4 (en) 2009-07-22
CN101415866A (zh) 2009-04-22
TW200805453A (en) 2008-01-16
KR20080091206A (ko) 2008-10-09
WO2007088754A1 (ja) 2007-08-09
MY147106A (en) 2012-10-31
CN101415866B (zh) 2015-06-17
EP1988193B1 (en) 2011-12-21
EP1988193A1 (en) 2008-11-05

Similar Documents

Publication Publication Date Title
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP4835069B2 (ja) シリコンウェーハの製造方法
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP6206360B2 (ja) シリコンウェーハの研磨方法
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
JP2011091387A (ja) エピタキシャルシリコンウェーハの製造方法
WO2009081720A1 (ja) エピタキシャルシリコンウェーハの製造方法
WO2006028017A1 (ja) シリコンウェーハの製造方法
JP5795461B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP2001358107A (ja) 再生ウェーハから半導体ウェーハへの変換法
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6589807B2 (ja) シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2004343126A (ja) 半導体ウェハの前面および裏面を同時にポリッシングする方法
JP2010040876A (ja) 半導体ウェーハの製造方法
JP2000077372A (ja) 気相成長用半導体ウェーハの製造方法
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
JP4075426B2 (ja) シリコンウェーハの製造方法
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
WO2023234005A1 (ja) 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ
JP2010040950A (ja) 半導体ウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
WO2006035865A1 (ja) 半導体ウェーハの製造方法及び半導体ウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925