JP2007149799A - Annealed wafer and manufacturing method thereof - Google Patents

Annealed wafer and manufacturing method thereof Download PDF

Info

Publication number
JP2007149799A
JP2007149799A JP2005339666A JP2005339666A JP2007149799A JP 2007149799 A JP2007149799 A JP 2007149799A JP 2005339666 A JP2005339666 A JP 2005339666A JP 2005339666 A JP2005339666 A JP 2005339666A JP 2007149799 A JP2007149799 A JP 2007149799A
Authority
JP
Japan
Prior art keywords
wafer
carbon
ion
atoms
annealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005339666A
Other languages
Japanese (ja)
Inventor
Takemine Magari
偉峰 曲
Shoichi Takamizawa
彰一 高見澤
Takashi Sayama
隆司 佐山
Hiroyuki Kobayashi
裕之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005339666A priority Critical patent/JP2007149799A/en
Publication of JP2007149799A publication Critical patent/JP2007149799A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for inexpensively manufacturing an annealed wafer having a thick non-defect layer in a wafer surface, and having strong gettering capability. <P>SOLUTION: In the manufacturing method of the annealed wafer, carbon ions 14 are injected to a silicon single crystal wafer 11 to which nitrogen is doped so that a peak of carbon ion concentration is given to depth of not less than 1.5 μm from a surface of the wafer. Heat treatment is performed on the wafer 11 to which the ions are injected for not less than one second at a temperature from 1,000°C to a melting point of silicon under non-oxidizing atmosphere. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、シリコン単結晶ウェーハ表層近傍に強力なゲッタリング能力(デバイス工程での重金属汚染物質を捕獲する能力)を有するアニールウェーハ、特に、固体撮像素子を形成するために有用なアニールウェーハの製造方法およびアニールウェーハに関する。   The present invention provides an annealed wafer having strong gettering capability (capability of capturing heavy metal contaminants in a device process) in the vicinity of the surface layer of a silicon single crystal wafer, in particular, an annealed wafer useful for forming a solid-state imaging device. The present invention relates to a method and an annealed wafer.

半導体素子を形成するためのシリコン単結晶ウェーハとして、CZ(Czochralski)法やMCZ(Magnetic field CZ)法で成長させたシリコン単結晶ウェーハや、これらのシリコン単結晶ウェーハの表面にエピタキシャル層を形成したエピタキシャルウェーハ、シリコン単結晶ウェーハに熱処理を施したアニールウェーハ等が従来から用いられている。   As a silicon single crystal wafer for forming a semiconductor element, a silicon single crystal wafer grown by a CZ (Czochralski) method or an MCZ (Magnetic field CZ) method, or an epitaxial layer was formed on the surface of these silicon single crystal wafers An epitaxial wafer, an annealed wafer obtained by subjecting a silicon single crystal wafer to heat treatment, and the like have been conventionally used.

一方、半導体素子の形成工程ではクラス100以下の超クリーンルーム内で行われているが、ガス、水や半導体製造装置等からの不純物によるシリコン単結晶ウェーハの汚染を完全に避けることはできない。これらの不純物がシリコン単結晶ウェーハの素子活性領域に存在していると、半導体素子の品質及び特性が著しく劣化する。そこで、これらの不純物をゲッタリングして素子活性領域から除去するために、イントリンシックゲッタリング(Intrinsic Gettering:IG)やエクストリンシックゲッタリング(Extrinsic Gettering:EG)が従来から行われている。さらに、これらの処理を施したウェーハ表面にエピタキシャル層を形成する場合もある。   On the other hand, the semiconductor element formation process is performed in an ultra clean room of class 100 or less, but contamination of the silicon single crystal wafer due to impurities from gas, water, semiconductor manufacturing equipment, etc. cannot be completely avoided. If these impurities are present in the element active region of the silicon single crystal wafer, the quality and characteristics of the semiconductor element are significantly deteriorated. Therefore, intrinsic gettering (IG) and extrinsic gettering (EG) are conventionally performed in order to getter these impurities and remove them from the element active region. Further, an epitaxial layer may be formed on the surface of the wafer subjected to these treatments.

特に、エピタキシャルウェーハは、半導体素子を製造する観点から見ると、基板ウェーハとは異なる抵抗率を有する電気的活性層を形成することができるので、半導体素子を設計する際の自由度が大きく、また結晶欠陥の原因となる酸素や炭素の濃度が低い高純度の単結晶薄膜を任意の厚さに形成できる等の利点が多いため、高耐圧半導体素子やバイポーラ集積回路素子、固体撮像素子(CCD(Charge−Coupled Device)撮像素子)等で製品に実用化されている。   In particular, from the viewpoint of manufacturing a semiconductor element, an epitaxial wafer can form an electrically active layer having a resistivity different from that of a substrate wafer, so that the degree of freedom in designing a semiconductor element is great. Since there are many advantages such as the ability to form a single crystal thin film of high purity with a low concentration of oxygen or carbon that causes crystal defects to an arbitrary thickness, a high voltage semiconductor element, a bipolar integrated circuit element, a solid-state imaging element (CCD ( (Charge-Coupled Device) imaging device) and the like.

実用的なエピタキシャル層の形成方法として、CVD法(Chemical Vapor Deposition method)が用いられており、以下の主な4種類のソースガスが使用されている。
水素還元法では、ソースガスとしてSiCl、SiHClが使用される。
SiCl + 2H → Si + 4HCl
SiHCl + H → Si + 3HCl
熱分解法では、ソースガスとしてSiHCl、SiHが使用される。
SiHCl → Si + 2HCl
SiH → Si + 2H
このうち、固体撮像装置としては、SiHClが、安価であること、成長速度が大きく、厚膜のエピタキシャル成長用に適している等から主に用いられている。
As a practical method for forming an epitaxial layer, a CVD method (Chemical Vapor Deposition method) is used, and the following four main source gases are used.
In the hydrogen reduction method, SiCl 4 and SiHCl 3 are used as source gases.
SiCl 4 + 2H 2 → Si + 4HCl
SiHCl 3 + H 2 → Si + 3HCl
In the thermal decomposition method, SiH 2 Cl 2 and SiH 4 are used as source gases.
SiH 2 Cl 2 → Si + 2HCl
SiH 4 → Si + 2H 2
Among these, as the solid-state imaging device, SiHCl 3 is mainly used because it is inexpensive, has a high growth rate, and is suitable for epitaxial growth of thick films.

しかし、いずれのソースガスを用いてエピタキシャル層を形成したエピタキシャルウェーハも、エピタキシャル層の形成中に多くの不純物、特に金属不純物が混入する。このような金属不純物は、固体撮像素子に適用した場合に、暗電流による白傷欠陥が充分に低減できず、特性や歩留りを悪くする原因となっていた。   However, in an epitaxial wafer in which an epitaxial layer is formed using any source gas, many impurities, particularly metal impurities, are mixed during the formation of the epitaxial layer. When such metal impurities are applied to a solid-state imaging device, white scratch defects due to dark current cannot be sufficiently reduced, causing deterioration in characteristics and yield.

重金属不純物の発生源としては、エピタキシャル成長装置のベルジャー内のSUS系部材からのもの、ソースガスの配管からのものが考えられる。ソースガスに塩素系が含まれていると、エピタキシャル成長時に分解してHClガスが作られる。このHClガスがベルジャー内のSUS系部材を腐食して、金属の塩化物としてソースガス中に取り込まれ、この金属塩化物がエピタキシャル層中に取り込まれるものと考えられる。
また、エピタキシャル層形成前に、シリコン単結晶ウェーハ表面を軽くエッチオフするために、HClガスを故意に導入する場合もあり、これも腐食の一因となっている。
Possible sources of heavy metal impurities are those from SUS-based members in bell jars of epitaxial growth apparatuses and those from source gas piping. If the source gas contains chlorine, it is decomposed during epitaxial growth to produce HCl gas. It is considered that the HCl gas corrodes the SUS-based member in the bell jar and is taken into the source gas as a metal chloride, and this metal chloride is taken into the epitaxial layer.
In addition, HCl gas may be intentionally introduced to lightly etch off the surface of the silicon single crystal wafer before forming the epitaxial layer, which also contributes to corrosion.

そこで、エピタキシャルウェーハを用いて固体撮像素子を形成する場合に、上記金属不純物をゲッタリングして除去するためのゲッタリング技術として、シリコンウェーハの一表面から炭素イオンを注入して、炭素イオン注入領域を形成し、この表面にシリコンエピタキシャル層を形成する炭素ゲッタリングエピタキシャルウェーハの製造方法がある(特許文献1参照)。さらにゲッタリング能力を上げるため、シリコンウェーハの一表面に炭素イオン及び窒素イオンを注入してその表面にエピタキシャル層を形成する方法(特許文献2参照)や、窒素を含有するシリコンウェーハの一表面に炭素イオンを注入し、この表面にシリコンエピタキシャル層を形成する方法(特許文献3参照)が提案されている。   Therefore, when a solid-state imaging device is formed using an epitaxial wafer, carbon ions are implanted from one surface of a silicon wafer as a gettering technique for gettering and removing the metal impurities, and a carbon ion implantation region is obtained. There is a method of manufacturing a carbon gettering epitaxial wafer in which a silicon epitaxial layer is formed on the surface (see Patent Document 1). In order to further improve the gettering ability, carbon ions and nitrogen ions are implanted into one surface of a silicon wafer to form an epitaxial layer on the surface (see Patent Document 2), or on one surface of a silicon wafer containing nitrogen. A method of implanting carbon ions and forming a silicon epitaxial layer on the surface has been proposed (see Patent Document 3).

しかしながら、デバイス工程が低温プロセスの場合では酸素析出しにくいため、炭素イオンを注入しても、ゲッタリング能力が弱いという問題があった。
また、注入する炭素イオンのドーズ量が高い程、エピタキシャル工程前の回復処理が困難となり、シリコンエピタキシャル層が成長できない場合があり、シリコンエピタキシャル層が成長できた場合であっても、エピ欠陥が発生しやすいという問題があった。
However, when the device process is a low-temperature process, it is difficult for oxygen to precipitate, so that there is a problem that the gettering ability is weak even if carbon ions are implanted.
In addition, the higher the dose of implanted carbon ions, the more difficult the recovery process before the epitaxial process becomes and the silicon epitaxial layer cannot be grown. Even when the silicon epitaxial layer can be grown, epi defects occur. There was a problem that it was easy to do.

特開平6−338507号公報JP-A-6-338507 特開平11−251322号公報JP-A-11-251322 特開2002−134511号公報JP 2002-134511 A

そこで、本発明は、上記問題点に鑑みてなされたものであって、本発明の目的は、ウェーハ表層部に厚い無欠陥層を有し強力なゲッタリング能力を備えたアニールウェーハを低コストに製造する方法および該アニールウェーハを提供することである。   Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to reduce the cost of an annealed wafer having a thick defect-free layer on the wafer surface layer portion and having a strong gettering capability. It is to provide a method of manufacturing and the annealed wafer.

上記目的を達成するために、本発明によれば、少なくとも、窒素をドープしたシリコン単結晶ウェーハに、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオンをイオン注入した後、該イオン注入したウェーハに、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことを特徴とするアニールウェーハの製造方法が提供される(請求項1)。   In order to achieve the above-described object, according to the present invention, at least a nitrogen ion-doped silicon single crystal wafer has a carbon ion concentration peak at a depth of 1.5 μm or more from the wafer surface. After the ion implantation, an annealed wafer manufacturing method is provided in which the ion-implanted wafer is heat-treated in a non-oxidizing atmosphere at a temperature of 1000 ° C. or higher and lower than the melting point of silicon for 1 second or longer ( Claim 1).

このように、窒素ドープシリコン単結晶ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオンをイオン注入した後、該ウェーハに非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことによって、ウェーハの表面から1.5μm以上という最先端半導体素子の素子活性領域に必要な十分な厚さを有する厚い無欠陥層が形成され、バルク部、特に無欠陥層の直下にある前記炭素イオン注入領域で十分に高密度の内部微小欠陥(Bulk Micro Defects、以下BMDと略す)を有する強力なゲッタリング能力を備えた、高集積デバイス用ウェーハとして極めて有用なアニールウェーハを、エピタキシャル成長を行うことなく低コストに製造することができる。   Thus, after carbon ions are ion-implanted to have a carbon ion concentration peak at a depth of 1.5 μm or more from the surface of the nitrogen-doped silicon single crystal wafer, the wafer is 1000 ° C. or higher in a non-oxidizing atmosphere. By performing heat treatment for 1 second or more at a temperature lower than the melting point of silicon, a thick defect-free layer having a sufficient thickness necessary for an element active region of a state-of-the-art semiconductor element of 1.5 μm or more from the surface of the wafer is formed, For high-integrated devices having a strong gettering capability having a sufficiently high density of internal microdefects (BMD) in the bulk portion, particularly the carbon ion implantation region immediately below the defect-free layer An annealed wafer that is extremely useful as a wafer can be manufactured at low cost without epitaxial growth. .

このとき、前記炭素イオンのイオン注入を、1×1013atoms/cm以上5×1013atoms/cm未満のドーズ量で行うことが好ましく(請求項2)、前記炭素イオンのイオン注入を、1MeV以上の加速エネルギーで行うことが好ましい(請求項3)。
このように、炭素イオンのイオン注入を1×1013atoms/cm以上5×1013atoms/cm未満という低いドーズ量で、および/または、1MeV以上の高い加速エネルギーで行うことによって、炭素イオンの投影飛程距離を深くすることができるため、より確実に、ウェーハ表面から1.5μm以上という深い位置に炭素イオン濃度のピークを有するように炭素イオンをイオン注入することができる。
At this time, the ion implantation of the carbon ions is preferably performed at a dose of 1 × 10 13 atoms / cm 2 or more and less than 5 × 10 13 atoms / cm 2 (Claim 2), and the ion implantation of the carbon ions is performed. It is preferable to carry out with acceleration energy of 1 MeV or more.
Thus, carbon ions are implanted at a low dose of 1 × 10 13 atoms / cm 2 or more and less than 5 × 10 13 atoms / cm 2 and / or with a high acceleration energy of 1 MeV or more. Since the projected range of ions can be increased, the carbon ions can be ion-implanted so that the peak of the carbon ion concentration is at a deep position of 1.5 μm or more from the wafer surface.

さらに、このように炭素イオンのイオン注入を低いドーズ量で高い加速エネルギーで行うことによって、前記炭素イオンのイオン注入を、より深い、前記ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うこともできる(請求項4)。
このように、炭素イオンのイオン注入を、ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うことによって、ウェーハ表層部にさらに厚い無欠陥層を形成することができ、最先端半導体素子の素子活性領域とされるウェーハの表面から1.5μmの全体を確実に無欠陥層とすることができる。
Furthermore, by performing ion implantation of carbon ions at a low dose and high acceleration energy in this way, the ion implantation of carbon ions is performed at a depth of 2.5 to 4.0 μm from the wafer surface. It can also carry out so that it may have a peak of carbon ion concentration.
In this way, a thicker defect-free layer is formed on the wafer surface layer by performing ion implantation of carbon ions so as to have a carbon ion concentration peak at a depth of 2.5 to 4.0 μm from the surface of the wafer. Thus, the entire 1.5 μm from the surface of the wafer, which is the element active region of the most advanced semiconductor element, can be reliably formed as a defect-free layer.

また、前記シリコン単結晶ウェーハとして、窒素濃度が1×1013〜5×1014atoms/cm、酸素濃度が1.0〜1.3×1018atoms/cmであるものを用いることが好ましい(請求項5)。
このように、シリコン単結晶ウェーハとして、窒素濃度が1×1013〜5×1014atoms/cm、酸素濃度が1.0〜1.3×1018atoms/cmであるものを用いることによって、バルク部、特に無欠陥層の直下にある炭素イオン注入領域で酸素析出を加速して十分に高密度のBMDを有するアニールウェーハを極めて容易に製造することができる。
The silicon single crystal wafer may be one having a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3 and an oxygen concentration of 1.0 to 1.3 × 10 18 atoms / cm 3. Preferred (claim 5).
As described above, a silicon single crystal wafer having a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3 and an oxygen concentration of 1.0 to 1.3 × 10 18 atoms / cm 3 is used. Thus, an annealed wafer having a sufficiently high density BMD can be manufactured very easily by accelerating oxygen precipitation in the bulk portion, particularly in the carbon ion implantation region immediately below the defect-free layer.

さらに、本発明によれば、上記のアニールウェーハの製造方法により製造されたアニールウェーハが提供される(請求項6)。
このように上記のアニールウェーハの製造方法により製造されたアニールウェーハは、ウェーハ表層部において厚い無欠陥層が形成され、バルク部、特に無欠陥層の直下にある前記炭素イオン注入領域で高密度のBMDを有する強力なゲッタリング能力を備えており、高集積デバイス用ウェーハとして極めて有用で低コストなアニールウェーハである。
Furthermore, according to the present invention, an annealed wafer manufactured by the above-described annealed wafer manufacturing method is provided.
Thus, the annealed wafer produced by the above-described annealed wafer production method has a thick defect-free layer formed in the wafer surface layer portion, and has a high density in the carbon ion implantation region immediately below the bulk portion, particularly the defect-free layer. It has a powerful gettering capability with BMD and is an extremely useful and low-cost annealed wafer as a wafer for highly integrated devices.

また、本発明によれば、炭素イオンがイオン注入された窒素ドープシリコン単結晶ウェーハに熱処理が施されたアニールウェーハであって、前記イオン注入された炭素イオンは該イオン注入されたウェーハの表面から1.5μm以上の深さに1×1015atoms/cm以上の炭素イオン濃度のピークを有し、該炭素イオンが注入された表面には無欠陥層が形成されたものであることを特徴とするアニールウェーハが提供される(請求項7)。 Further, according to the present invention, an annealed wafer obtained by performing a heat treatment on a nitrogen-doped silicon single crystal wafer into which carbon ions have been ion-implanted, wherein the ion-implanted carbon ions are introduced from the surface of the ion-implanted wafer. It has a peak of carbon ion concentration of 1 × 10 15 atoms / cm 3 or more at a depth of 1.5 μm or more, and a defect-free layer is formed on the surface into which the carbon ions are implanted. An annealed wafer is provided (claim 7).

このように、イオン注入された炭素イオンは該イオン注入されたウェーハの表面から1.5μm以上の深さに1×1015atoms/cm以上の炭素イオン濃度のピークを有し、該炭素イオンが注入された表面には無欠陥層が形成されたアニールウェーハとすれば、素子活性領域となるウェーハの表面に形成された無欠陥層が厚く、バルク部、特に無欠陥層の直下にある前記1×1015atoms/cm以上の高濃度のピークを有する炭素イオン注入領域で、十分に高密度のBMDを有する強力なゲッタリング能力を備えた、高集積デバイス用ウェーハとして極めて有用なアニールウェーハとなる。また、エピタキシャル層の成長を行う必要もないので、製造コストが低い。 Thus, the ion-implanted carbon ions have a peak of carbon ion concentration of 1 × 10 15 atoms / cm 3 or more at a depth of 1.5 μm or more from the surface of the ion-implanted wafer. If the annealed wafer is formed with a defect-free layer on the surface implanted with the defect-free layer, the defect-free layer formed on the surface of the wafer serving as an element active region is thick, and the bulk portion, particularly the defect-free layer is directly under the defect-free layer. Annealed wafer that is extremely useful as a wafer for highly integrated devices with a strong gettering capability with a sufficiently high density BMD in a carbon ion implantation region having a high concentration peak of 1 × 10 15 atoms / cm 3 or more It becomes. Further, since it is not necessary to grow an epitaxial layer, the manufacturing cost is low.

さらに、前記イオン注入された炭素イオンは、該イオン注入されたウェーハの表面から2.5〜4.0μmの深さに濃度のピークを有するものであることが好ましい(請求項8)。
このように、イオン注入された炭素イオンは、該イオン注入されたウェーハの表面から2.5〜4.0μmの深さに濃度のピークを有するものとすれば、ウェーハ表層部にさらに厚い無欠陥層を形成することができ、最先端半導体素子の素子活性領域とされるウェーハの表面から1.5μmの全体を確実に無欠陥層とすることができる。
Furthermore, it is preferable that the ion-implanted carbon ions have a concentration peak at a depth of 2.5 to 4.0 μm from the surface of the ion-implanted wafer.
As described above, if the ion-implanted carbon ions have a concentration peak at a depth of 2.5 to 4.0 μm from the surface of the ion-implanted wafer, a thicker defect-free layer is formed on the surface layer of the wafer. A layer can be formed, and the entire 1.5 μm from the surface of the wafer which is an element active region of the most advanced semiconductor element can be surely made a defect-free layer.

また、前記炭素イオン濃度のピークは、5×1016atoms/cm以上であるものであることが好ましい(請求項9)。
このように、炭素イオン濃度のピークは、5×1016atoms/cm以上のより高濃度のピークを有するものとすれば、炭素イオン注入領域で、十分に高密度のBMDを有するより強力なゲッタリング能力を備えたアニールウェーハとなる。
The peak of the carbon ion concentration is preferably 5 × 10 16 atoms / cm 3 or more (Claim 9).
Thus, if the peak of the carbon ion concentration has a higher concentration peak of 5 × 10 16 atoms / cm 3 or more, the carbon ion concentration is stronger than the sufficiently strong BMD in the carbon ion implantation region. An annealed wafer having gettering capability is obtained.

さらに、前記シリコン単結晶ウェーハは、窒素濃度が1×1013〜5×1014atoms/cm、酸素濃度が1.0〜1.3×1018atoms/cmであるものであることが好ましい(請求項10)。
このように、シリコン単結晶ウェーハは、窒素濃度が1×1013〜5×1014atoms/cm、酸素濃度が1.0〜1.3×1018atoms/cmであるものとすれば、バルク部、特に無欠陥層の直下にある炭素イオン注入領域で酸素析出を加速して十分に高密度のBMDを有する極めて高品質で低コストなアニールウェーハとすることができる。
Further, the silicon single crystal wafer has a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3 and an oxygen concentration of 1.0 to 1.3 × 10 18 atoms / cm 3. Preferred (claim 10).
Thus, the silicon single crystal wafer is assumed to have a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3 and an oxygen concentration of 1.0 to 1.3 × 10 18 atoms / cm 3. The oxygen deposition is accelerated in the bulk portion, particularly in the carbon ion implantation region immediately below the defect-free layer, so that an extremely high quality and low cost annealed wafer having a sufficiently high density BMD can be obtained.

また、前記無欠陥層は、2.5μm以上の厚さを有するものであることが好ましい(請求項11)。
このように、無欠陥層は2.5μm以上の厚さを有するものとすれば、素子活性領域となるウェーハ表層全体をより確実に無欠陥層とすることができる。
The defect-free layer preferably has a thickness of 2.5 μm or more.
As described above, if the defect-free layer has a thickness of 2.5 μm or more, the entire wafer surface layer serving as an element active region can be more reliably formed as a defect-free layer.

このように、本発明により、エピタキシャル成長を行う必要がなく、ウェーハ表層部に厚い無欠陥層を有し強力なゲッタリング能力を備えたアニールウェーハを低コストに製造することが可能となった。
特に、本発明のアニールウェーハにより、優れた品質特性や高い歩留まりを有する最先端半導体素子、特に固体撮像素子を低コストで製造することが可能となった。
As described above, according to the present invention, it is not necessary to perform epitaxial growth, and an annealed wafer having a thick defect-free layer on the wafer surface layer portion and having a strong gettering capability can be manufactured at low cost.
In particular, the annealed wafer of the present invention makes it possible to manufacture a cutting-edge semiconductor element having excellent quality characteristics and a high yield, particularly a solid-state imaging element, at a low cost.

従来、炭素イオン注入により、酸素析出層を形成して高いゲッタリング能力を有するウェーハを製造する方法があるが、炭素イオンの注入深さが通常0.5μm以下であり、最大でも1.3μmであるため、イオン注入後、ウェーハ表層に素子形成に必要な所定の厚さの無欠陥層を形成するために、エピタキシャル成長をさせる必要があった。
さらに、通常の基板を用いた場合、酸素析出を促進するためにはイオン注入のドーズ量は最低5×1014atoms/cm以上必要とされ、イオン注入で非晶質化されたミラー表面の近傍部における結晶性を回復させるために、長時間の回復熱処理が必要となり、製造コストが高くなってしまうという問題があった。
Conventionally, there is a method of manufacturing a wafer having high gettering ability by forming an oxygen precipitate layer by carbon ion implantation, but the carbon ion implantation depth is usually 0.5 μm or less, and at most 1.3 μm. For this reason, after ion implantation, epitaxial growth must be performed in order to form a defect-free layer having a predetermined thickness necessary for device formation on the wafer surface layer.
Further, when a normal substrate is used, the dose amount of ion implantation is required to be at least 5 × 10 14 atoms / cm 2 in order to promote oxygen precipitation. In order to recover the crystallinity in the vicinity, a long-time recovery heat treatment is required, resulting in a problem that the manufacturing cost increases.

そこで、本発明者等は、炭素イオン注入後、エピタキシャル成長をさせずに、ウェーハ表面に所定深さの無欠陥層を形成し、その下に高密度の酸素析出層を形成する方法を鋭意検討した結果、少なくとも、窒素をドープしたシリコン単結晶ウェーハに、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオンを低ドーズ量でイオン注入した後、該イオン注入したウェーハに、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことにより、エピタキシャル成長を行わず、ウェーハ表層部に厚い無欠陥層を有し、かつ強力なゲッタリング能力を備えたアニールウェーハを低コストに製造できることに想到し、本発明を完成させた。   Therefore, the present inventors diligently studied a method of forming a defect-free layer having a predetermined depth on the wafer surface without epitaxial growth after carbon ion implantation and forming a high-density oxygen precipitate layer therebelow. As a result, at least after nitrogen ions are implanted into a silicon single crystal wafer doped with nitrogen at a low dose so as to have a carbon ion concentration peak at a depth of 1.5 μm or more from the surface of the wafer, the ions The implanted wafer is heat-treated at a temperature of 1000 ° C. or higher and lower than the melting point of silicon in a non-oxidizing atmosphere for 1 second or longer, so that epitaxial growth is not performed, and a thick defect-free layer is formed on the wafer surface layer. The inventors have conceived that an annealed wafer having a gettering capability can be manufactured at low cost, and completed the present invention.

具体的には、高酸素濃度で、かつ窒素ドープしたシリコン単結晶ウェーハを用い、さらにこれらのウェーハの表層に高エネルギーで低ドーズ量の炭素イオンの注入を行えば、ウェーハ表面から1.5μm以上の深い位置に炭素イオンのピークを有するように注入でき、その後、エピタキシャル成長をさせなくても、アルゴン雰囲気で熱処理を行うだけで、表層に所定の厚さの無欠陥層を形成し、その直下に高密度の酸素析出物を形成できる。   Specifically, if a silicon single crystal wafer having a high oxygen concentration and nitrogen doping is used, and carbon ions of high energy and low dose are implanted into the surface layer of these wafers, 1.5 μm or more from the wafer surface. After that, a defect-free layer with a predetermined thickness can be formed on the surface layer just by performing heat treatment in an argon atmosphere without epitaxial growth. High density oxygen precipitates can be formed.

以下、本発明の実施の形態について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明に係るアニールウェーハの製造方法の一例を示すフロー図である。図2は、本発明のアニールウェーハの厚さ方向に対するBMD密度分布を示す図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.
FIG. 1 is a flowchart showing an example of a method for manufacturing an annealed wafer according to the present invention. FIG. 2 is a diagram showing a BMD density distribution in the thickness direction of the annealed wafer of the present invention.

本発明は、少なくとも、窒素をドープしたシリコン単結晶ウェーハ11に、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオン14をイオン注入した後、該イオン注入したウェーハ11に、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うアニールウェーハの製造方法である(図1)。   In the present invention, after carbon ions 14 are ion-implanted into a silicon single crystal wafer 11 doped with nitrogen at least at a depth of 1.5 μm or more from the surface of the wafer, This is a method for manufacturing an annealed wafer, in which an implanted wafer 11 is heat-treated for 1 second or longer at a temperature of 1000 ° C. or higher and lower than the melting point of silicon in a non-oxidizing atmosphere (FIG. 1).

これによって、ウェーハの表面から1.5μm以上という最先端半導体素子の素子活性領域を作成するのに必要な十分な厚さを有する厚い無欠陥層16が形成され、図2に示すように、バルク部、特に無欠陥層の直下にある前記炭素イオン注入領域15で十分に高密度の内部微小欠陥(Bulk Micro Defects、以下BMDと略す)を有する強力なゲッタリング能力を備えた、高集積デバイス用ウェーハ11として極めて有用なアニールウェーハを、エピタキシャル成長を行うことなく低コストに製造することができる。   As a result, a thick defect-free layer 16 having a sufficient thickness necessary for creating an active region of a state-of-the-art semiconductor device of 1.5 μm or more from the surface of the wafer is formed. As shown in FIG. For high-integrated devices having a strong gettering capability having a sufficiently high density of internal micro defects (hereinafter abbreviated as BMD) in the carbon ion implantation region 15 directly below the defect-free layer. An annealed wafer extremely useful as the wafer 11 can be manufactured at low cost without performing epitaxial growth.

なお、BMDは、CZ法等により育成されたシリコン単結晶中に不純物として含まれる格子間酸素が、結晶育成工程中の固化してから室温まで冷却されるまでの熱履歴や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して、シリコン酸化物の析出物(酸素析出物)により形成される内部微小欠陥であり、デバイスプロセスにおいて混入する重金属不純物を捕獲するゲッタリングサイトとして有効に働き、デバイス特性や歩留りを向上させることができる。そのため、BMDが高密度なウェーハほど、強力ゲッタリング能力を有するものとなる。   Note that BMD is a process of manufacturing a semiconductor device and a thermal history until interstitial oxygen contained as impurities in a silicon single crystal grown by the CZ method or the like is solidified during the crystal growth process and then cooled to room temperature. This is an internal micro defect formed by silicon oxide precipitates (oxygen precipitates) because it is supersaturated in the heat treatment process in and effective as a gettering site for capturing heavy metal impurities mixed in the device process Can improve device characteristics and yield. Therefore, a wafer having a higher BMD has a stronger gettering capability.

以下、本発明の方法につき工程順に説明する。
例えばまず、図1(a)に示すように、CZ法で成長させたシリコン単結晶インゴットからスライスし、鏡面研磨したシリコン単結晶ウェーハ11を準備する。
ここで、シリコン単結晶ウェーハ11は、窒素濃度が1×1013〜5×1014atoms/cmで、酸素濃度1.0〜1.3×1018atoms/cmであるものを上記CZ法で育成し、これをスライスしたものを用いることが好ましく、これによって、バルク部、特に炭素が低ドーズ量であっても炭素イオン注入領域15で酸素析出を加速することができるので、十分に高密度のBMDを有するアニールウェーハを極めて容易に製造することができる。
このシリコン単結晶ウェーハ11は、まずNHOH/H水溶液で洗浄し、さらにHCl/H水溶液で洗浄したものであることが好ましい。
Hereinafter, the method of the present invention will be described in the order of steps.
For example, as shown in FIG. 1A, first, a silicon single crystal wafer 11 sliced from a silicon single crystal ingot grown by the CZ method and mirror-polished is prepared.
Here, the silicon single crystal wafer 11 has a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3 and an oxygen concentration of 1.0 to 1.3 × 10 18 atoms / cm 3. It is preferable to use a material obtained by slicing and slicing this, so that oxygen precipitation can be accelerated in the carbon ion implantation region 15 even when the bulk portion, particularly carbon, has a low dose. An annealed wafer having a high density BMD can be manufactured very easily.
It is preferable that the silicon single crystal wafer 11 is first washed with an NH 4 OH / H 2 O 2 aqueous solution and further washed with an HCl / H 2 O 2 aqueous solution.

次に、950℃の温度で150分間ドライ酸化を行って、図1(b)に示すように膜厚が30nm程度のSiO膜13をシリコン単結晶ウェーハ11のミラー表面12に形成することが好ましい。これにより、イオン注入の際の不純物の混入を防止することができる。 Next, dry oxidation is performed at a temperature of 950 ° C. for 150 minutes to form a SiO 2 film 13 having a thickness of about 30 nm on the mirror surface 12 of the silicon single crystal wafer 11 as shown in FIG. preferable. Thereby, mixing of impurities at the time of ion implantation can be prevented.

そして、SiO膜13を介して、高エネルギーイオンインプラ装置により、炭素イオン14のイオン注入をたとえば1×1013atoms/cm以上5×1013atoms/cm未満という低いドーズ量で、および/または、1MeV以上の高い加速エネルギーで行うことによって、炭素イオン14の投影飛程距離(炭素イオン濃度のピークの深さ22)を深くすることができる。 Then, ion implantation of carbon ions 14 is performed with a low dose amount of, for example, 1 × 10 13 atoms / cm 2 or more and less than 5 × 10 13 atoms / cm 2 through the SiO 2 film 13 by a high energy ion implantation apparatus, and By performing with high acceleration energy of 1 MeV or higher, the projected range distance (the peak depth 22 of the carbon ion concentration) of the carbon ions 14 can be increased.

この炭素イオン注入領域15中における炭素イオン14のピーク濃度は、1×1015atoms/cmであればよいが、5×1016atoms/cm以上がより好ましい。5×1016atoms/cm以上であれば、十分に高密度のBMDを形成することができるからである。 The peak concentration of the carbon ions 14 in the carbon ion implantation region 15 may be 1 × 10 15 atoms / cm 3 , but more preferably 5 × 10 16 atoms / cm 3 or more. This is because if the density is 5 × 10 16 atoms / cm 3 or more, a sufficiently high-density BMD can be formed.

炭素イオン14のイオン注入は、ウェーハ表面から1.5μm以上であればよいが、ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うことによって、ウェーハ表層部にさらに厚い無欠陥層16を形成することができ、最先端半導体素子の素子活性領域とされるウェーハ11の表面から1.5μmの全体をより、確実に無欠陥層とすることができる。   The ion implantation of the carbon ions 14 may be 1.5 μm or more from the wafer surface, but by performing so that the carbon ion concentration has a peak at a depth of 2.5 to 4.0 μm from the wafer surface, A thicker defect-free layer 16 can be formed on the surface layer portion, and the entire 1.5 μm from the surface of the wafer 11 which is the element active region of the most advanced semiconductor element can be more reliably made a defect-free layer. .

ここで、一般に、イオン注入の深さは、加速エネルギーで制御され、イオン粒子(不純物)の注入量(ドーズ量)は、ビーム電流と注入時間の積で制御される。
そして、1MeVを超えるような高加速エネルギーのイオン注入装置は、ビーム電流が低いため、高いドーズ量を注入することができないが、1〜5×1013atoms/cmの低ドーズ量であれば、投影飛程距離を上記のように深くすることができることが判った。
Here, in general, the depth of ion implantation is controlled by acceleration energy, and the implantation amount (dose amount) of ion particles (impurities) is controlled by the product of the beam current and the implantation time.
An ion implantation apparatus with a high acceleration energy exceeding 1 MeV cannot inject a high dose because the beam current is low, but if it is a low dose of 1 to 5 × 10 13 atoms / cm 2. It has been found that the projection range distance can be increased as described above.

この結果、図1(c)に示すように、シリコン単結晶ウェーハ11のミラー表面12から1.5μm以上も深い位置にピーク濃度を有する炭素イオン注入領域15が形成される。
従来は炭素のドーズ量は、析出を促進するために最低でも5×1013atoms/cm必要と考えられていたため、せいぜい注入深さは1μm以下、特には0.5μmであったが、本発明は低ドーズ量、高加速エネルギーとすることで、1.5μm以上の深さに炭素を注入することを可能とした。
As a result, as shown in FIG. 1C, a carbon ion implantation region 15 having a peak concentration is formed at a position deeper than the mirror surface 12 of the silicon single crystal wafer 11 by 1.5 μm or more.
Conventionally, the dose amount of carbon was considered to be required to be at least 5 × 10 13 atoms / cm 2 in order to promote precipitation, so the implantation depth was 1 μm or less, particularly 0.5 μm at most. The invention makes it possible to inject carbon to a depth of 1.5 μm or more by using a low dose and high acceleration energy.

その後、図1(d)に示すように、HF/NHF水溶液または、HFでSiO膜13を除去する。
そして、図1(e)に示すように、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行う。これにより、イオン注入で非晶質化されたミラー表面12の結晶性を回復させるとともに素子活性領域となるウェーハ表面近傍の領域に厚い無欠陥層16を形成し、図2に示すように、その直下の炭素イオン領域15に高密度の酸素析出物を形成したアニールウェーハを完成させることができる。
特に、アルゴン雰囲気で1200℃、1時間、熱処理をすることが好ましい。これにより、より確実に厚い無欠陥層16を形成し、十分に高密度の酸素析出物を形成したアニールウェーハを低コストで製造することができる。
ここで用いられる熱処理炉としては特に限定されず、たとえば、急速加熱炉で1秒〜10分、抵抗加熱炉(バッチ炉)では、1分〜120分の熱処理とすることができる。
Thereafter, as shown in FIG. 1D, the SiO 2 film 13 is removed with an HF / NH 4 F aqueous solution or HF.
And as shown in FIG.1 (e), it heat-processes for 1 second or more by the temperature below 1000 degreeC or more and the melting | fusing point of silicon | silicone in non-oxidizing atmosphere. As a result, the crystallinity of the mirror surface 12 made amorphous by ion implantation is recovered, and a thick defect-free layer 16 is formed in a region near the wafer surface, which is an element active region. As shown in FIG. An annealed wafer in which high-density oxygen precipitates are formed in the carbon ion region 15 immediately below can be completed.
In particular, heat treatment is preferably performed at 1200 ° C. for 1 hour in an argon atmosphere. Thereby, the annealed wafer in which the thick defect-free layer 16 is more reliably formed and sufficiently dense oxygen precipitates are formed can be manufactured at low cost.
The heat treatment furnace used here is not particularly limited. For example, the heat treatment furnace may be a heat treatment for 1 second to 10 minutes in a rapid heating furnace and a heat treatment furnace (batch furnace) for 1 minute to 120 minutes.

このようにして製造した本発明のアニールウェーハは、ウェーハ表層部において厚い無欠陥層が形成され、バルク部、特に前記無欠陥層の直下にある炭素イオン注入領域15で高密度のBMDが有する強力なゲッタリング能力を備えており、高集積デバイス用ウェーハとして極めて有用でエピタキシャル成長を行わずに製造されるため低コストなアニールウェーハである。   In the annealed wafer of the present invention thus produced, a thick defect-free layer is formed in the wafer surface layer portion, and the high-density BMD has a high density in the carbon ion implantation region 15 immediately below the bulk portion, particularly the defect-free layer. It is a low-cost annealed wafer that has excellent gettering capability, is extremely useful as a wafer for highly integrated devices, and is manufactured without epitaxial growth.

具体的には、本発明のアニールウェーハは、炭素イオンがイオン注入された窒素ドープシリコン単結晶ウェーハに熱処理が施されたアニールウェーハであって、前記イオン注入された炭素イオンは該イオン注入されたウェーハの表面から1.5μm以上の深さに1×1015atoms/cm以上、より好ましくは5×1016atoms/cm以上の炭素イオン濃度のピークを有し、該炭素イオンが注入された表面に無欠陥層16が形成されたアニールウェーハである。このアニールウェーハは、バルク部、特に無欠陥層の直下にある前記1×1015atoms/cm以上の高濃度のピークを有する炭素イオン注入領域で、十分に高密度のBMDを有する強力なゲッタリング能力を備えた、有用性が高い低コストなアニールウェーハとなる。
特に、無欠陥層16は、2.5μm以上の厚さを有するものであることが好ましい。これにより、素子活性領域となるウェーハ表層全体をより確実に無欠陥層16とすることができる。
Specifically, the annealed wafer of the present invention is an annealed wafer obtained by performing a heat treatment on a nitrogen-doped silicon single crystal wafer into which carbon ions have been ion-implanted, and the ion-implanted carbon ions have been ion-implanted. It has a peak of carbon ion concentration of 1 × 10 15 atoms / cm 3 or more, more preferably 5 × 10 16 atoms / cm 3 or more at a depth of 1.5 μm or more from the surface of the wafer, and the carbon ions are implanted. This is an annealed wafer having a defect-free layer 16 formed on the surface. This annealed wafer is a strong getter having a sufficiently high density BMD in a carbon ion implantation region having a high concentration peak of 1 × 10 15 atoms / cm 3 or more directly below a bulk portion, particularly a defect-free layer. It becomes a low cost annealed wafer having a ring capability and high in usefulness.
In particular, the defect-free layer 16 preferably has a thickness of 2.5 μm or more. Thereby, the whole wafer surface layer used as an element active region can be made into the defect-free layer 16 more reliably.

以上のような本発明のアニールウェーハの無欠陥層に、高いゲッタリング能力が要求される最先端半導体素子、特に固体撮像素子を形成すれば、優れた品質特性を有して高歩留まりで低コストな素子を製造することができる。   If a state-of-the-art semiconductor device, particularly a solid-state imaging device, which requires high gettering capability is formed on the defect-free layer of the annealed wafer of the present invention as described above, it has excellent quality characteristics, high yield and low cost. A simple device can be manufactured.

以上のように、本発明により、エピタキシャル成長を行う必要がなく、ウェーハ表層部に厚い無欠陥層を有し強力なゲッタリング能力を備えたアニールウェーハを低コストに製造することが可能となった。
特に、本発明のアニールウェーハにより、優れた品質特性や高い歩留まりを有する最先端半導体素子、特に固体撮像素子を低コストで製造することが可能となった。
As described above, according to the present invention, it is not necessary to perform epitaxial growth, and an annealed wafer having a thick defect-free layer on the wafer surface layer portion and having a strong gettering capability can be manufactured at low cost.
In particular, the annealed wafer of the present invention makes it possible to manufacture a cutting-edge semiconductor element having excellent quality characteristics and a high yield, particularly a solid-state imaging element, at a low cost.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
図1の工程に従い、単結晶成長速度0.82mm/min、酸素濃度が1.12×1018atoms/cm、窒素濃度が3×1013atoms/cmの直径200mm、P型8〜12Ω・cmのシリコン単結晶ウェーハを10枚準備し、加速エネルギー1.2MeV、ドーズ量3×1013atoms/cmとして、炭素イオンを注入した。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
Example 1
According to the process of FIG. 1, the single crystal growth rate is 0.82 mm / min, the oxygen concentration is 1.12 × 10 18 atoms / cm 3 , the nitrogen concentration is 3 × 10 13 atoms / cm 3 , the diameter is 200 mm, and the P-type 8-12Ω. -Ten silicon single crystal wafers of cm were prepared, and carbon ions were implanted with an acceleration energy of 1.2 MeV and a dose of 3 × 10 13 atoms / cm 2 .

そして、ウェーハ表面の酸化膜をエッチング除去した後、バッチ炉を用いてAr雰囲気で1200℃、1hrの熱処理を行った。そして、5枚のウェーハについて、投影飛程距離(炭素イオン濃度のピークの深さ22)(計算値)、炭素イオンピーク濃度(測定器:SIMS)、無欠陥層厚さ(ポリッシュ後パーティクルカウンタ(SP1)で測定)、表層から5μmのBMD密度(測定器:MO601、三井金属鉱業社製)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が3.5μm、炭素イオンピーク濃度が5.0×1016atoms/cm、無欠陥層厚さが2.8μm、BMD密度が1.12×10/cmとなった。また、残りの5枚についてはレーザー顕微鏡(MAGICS、レーザーテック社製)で35μm以上のウェーハ表面の欠陥分布を観察した。その結果、ウェーハ表面の欠陥分布の観察では100〜150個/200mmφウェーハの欠陥が観察された。
Then, after the oxide film on the wafer surface was removed by etching, heat treatment was performed at 1200 ° C. for 1 hour in an Ar atmosphere using a batch furnace. For the five wafers, the projected range distance (carbon ion concentration peak depth 22) (calculated value), carbon ion peak concentration (measuring instrument: SIMS), defect-free layer thickness (post-polish particle counter ( Measured by SP1)), and a BMD density of 5 μm (measuring device: MO601, manufactured by Mitsui Mining & Smelting Co., Ltd.) was evaluated from the surface layer.
As a result, the average value of the evaluated wafers was a projected range distance of 3.5 μm, a carbon ion peak concentration of 5.0 × 10 16 atoms / cm 3 , a defect-free layer thickness of 2.8 μm, and a BMD density of 1. It was 12 × 10 9 / cm 3 . The remaining five sheets were observed for a defect distribution on the wafer surface of 35 μm or more with a laser microscope (MAGICS, manufactured by Lasertec Corporation). As a result, in the observation of the defect distribution on the wafer surface, defects of 100 to 150/200 mmφ wafer were observed.

(実施例2)
実施例1と同じシリコン単結晶ウェーハを5枚準備し、加速エネルギー1.0MeV、ドーズ量3×1013atoms/cmとして炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が3.0μm、炭素イオンピーク濃度が8.0×1016atoms/cm、無欠陥層の厚さが2.5μm、BMD密度が1.0×10/cmとなった。
(Example 2)
Five silicon single crystal wafers as in Example 1 were prepared, and carbon ions were implanted with an acceleration energy of 1.0 MeV and a dose of 3 × 10 13 atoms / cm 2 . Then, after the oxide film on the wafer surface was removed by etching, heat treatment was performed at 1200 ° C. for 1 hr in an Ar atmosphere. The projected range distance (calculated value), carbon ion peak concentration (SIMS), defect-free layer thickness (SP1 after polishing), and BMD density (MO601) of 5 μm from the surface layer were evaluated.
As a result, the average value of the evaluated wafers was a projected range distance of 3.0 μm, a carbon ion peak concentration of 8.0 × 10 16 atoms / cm 3 , a defect-free layer thickness of 2.5 μm, and a BMD density of 1 It was 0.0 × 10 9 / cm 3 .

(比較例1)
実施例1と同じシリコン単結晶ウェーハを5枚準備し、加速エネルギー800keV、ドーズ量3×1013atoms/cmとして炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が1.3μm、炭素イオンピーク濃度が3.0×1017atoms/cm、無欠陥層厚さが0.5μm、BMD密度が3.5×10/cmとなった。
(Comparative Example 1)
Five silicon single crystal wafers as in Example 1 were prepared, and carbon ions were implanted with an acceleration energy of 800 keV and a dose of 3 × 10 13 atoms / cm 2 . Then, after the oxide film on the wafer surface was removed by etching, heat treatment was performed at 1200 ° C. for 1 hr in an Ar atmosphere. The projected range distance (calculated value), carbon ion peak concentration (SIMS), defect-free layer thickness (SP1 after polishing), and BMD density (MO601) of 5 μm from the surface layer were evaluated.
As a result, the average value of the evaluated wafers was a projection range distance of 1.3 μm, a carbon ion peak concentration of 3.0 × 10 17 atoms / cm 3 , a defect-free layer thickness of 0.5 μm, and a BMD density of 3. It was 5 × 10 7 / cm 3 .

(比較例2)
実施例1と同じシリコン単結晶ウェーハを10枚準備し、加速エネルギー600keV、ドーズ量5×1014atoms/cmを狙って炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、そのうち5枚について、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が0.8μm、炭素イオンピーク濃度が5.0×1016atoms/cm、無欠陥層厚さが0.1μm、BMD密度が<2.0×10/cm(検出限界値)となった。
(Comparative Example 2)
Ten silicon single crystal wafers as in Example 1 were prepared, and carbon ions were implanted with an acceleration energy of 600 keV and a dose of 5 × 10 14 atoms / cm 2 . Then, after the oxide film on the wafer surface was removed by etching, heat treatment was performed at 1200 ° C. for 1 hr in an Ar atmosphere. Five of them were evaluated for projected range distance (calculated value), carbon ion peak concentration (SIMS), defect-free layer thickness (SP1 after polishing), and BMD density (MO601) of 5 μm from the surface layer.
As a result, the average value of the evaluated wafers was a projection range distance of 0.8 μm, a carbon ion peak concentration of 5.0 × 10 16 atoms / cm 3 , a defect-free layer thickness of 0.1 μm, and a BMD density of <2 It was 0.0 × 10 7 / cm 3 (detection limit value).

また、残りの5枚のウェーハについては、熱処理後、ウェーハ表面に3μmのエピタキシャル層を成長させ、レーザー顕微鏡(MAGICS、レーザーテック社製)で35nm以上のウェーハ表面の欠陥分布を観察した。
その結果、ウェーハ表面の欠陥分布の観察では600〜1200個/200mmφウェーハの欠陥が確認された。これは、1200℃、1hrの回復熱処理を施しても結晶性の回復が不十分のため、ウェーハ表面に存在していた欠陥がエピタキシャル層に転写され、エピ欠陥が発生すると考えられる。
For the remaining five wafers, after heat treatment, an epitaxial layer of 3 μm was grown on the wafer surface, and the defect distribution on the wafer surface of 35 nm or more was observed with a laser microscope (MAGICS, manufactured by Lasertec Corporation).
As a result, in the observation of the defect distribution on the wafer surface, defects of 600 to 1200/200 mmφ wafer were confirmed. This is presumably because the crystallinity is not sufficiently recovered even when a recovery heat treatment is performed at 1200 ° C. for 1 hour, so that defects existing on the wafer surface are transferred to the epitaxial layer and an epi defect is generated.

表1は、実施例1、2および比較例1,2の条件および結果をまとめたものである。   Table 1 summarizes the conditions and results of Examples 1 and 2 and Comparative Examples 1 and 2.

Figure 2007149799
Figure 2007149799

実施例1、2のように、1MeV以上の高い加速エネルギーで行うことによって、炭素イオンの投影飛程距離を2.5〜4.0μmと深くすることができ、ウェーハ表面から2.5〜4.0μmという深い位置に炭素イオン濃度のピークを有する炭素イオン注入領域15が形成される。   By carrying out with high acceleration energy of 1 MeV or more as in Examples 1 and 2, the projected range of carbon ions can be increased to 2.5 to 4.0 μm, and 2.5 to 4 from the wafer surface. A carbon ion implantation region 15 having a carbon ion concentration peak at a deep position of 0.0 μm is formed.

その結果、熱処理により、2.5μm以上の厚さを有する厚い無欠陥層を形成することができ、バルク部、特に前記炭素イオン注入領域で高密度のBMDが有する強力なゲッタリング能力を備えており、高集積デバイス用、特に固体撮影素子用のウェーハとして極めて有用でエピタキシャル成長を行う必要もないため低コストなアニールウェーハが製造できることが確かめられた。   As a result, a thick defect-free layer having a thickness of 2.5 μm or more can be formed by heat treatment, and it has a strong gettering capability possessed by a high-density BMD in the bulk portion, particularly in the carbon ion implantation region. Therefore, it was confirmed that a low-cost annealed wafer can be manufactured because it is extremely useful as a wafer for a highly integrated device, in particular, a solid imaging element and does not require epitaxial growth.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

本発明に係るアニールウェーハの製造方法の一例を示すフロー図である。It is a flowchart which shows an example of the manufacturing method of the annealed wafer which concerns on this invention. 本発明のアニールウェーハの厚さ方向に対するBMD密度分布を示す図である。It is a figure which shows BMD density distribution with respect to the thickness direction of the annealed wafer of this invention.

符号の説明Explanation of symbols

11…シリコン単結晶ウェーハ、 12…ミラー表面、 13…SiO膜、
14…炭素イオン、 15…炭素イオン注入領域、 16…無欠陥層、
21…無欠陥層の厚さ、 22…炭素イオン濃度のピークの深さ。
11 ... silicon single crystal wafer, 12 ... mirror surface, 13 ... SiO 2 film,
14 ... carbon ions, 15 ... carbon ion implantation region, 16 ... defect-free layer,
21: thickness of defect-free layer, 22: depth of peak of carbon ion concentration.

Claims (11)

少なくとも、窒素をドープしたシリコン単結晶ウェーハに、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオンをイオン注入した後、該イオン注入したウェーハに、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことを特徴とするアニールウェーハの製造方法。   At least, after carbon ions are ion-implanted into a silicon single crystal wafer doped with nitrogen so as to have a carbon ion concentration peak at a depth of 1.5 μm or more from the surface of the wafer, non-implantation is performed on the ion-implanted wafer. A method for producing an annealed wafer, comprising performing a heat treatment for 1 second or more at a temperature of 1000 ° C. or higher and lower than a melting point of silicon in an oxidizing atmosphere. 前記炭素イオンのイオン注入を、1×1013atoms/cm以上5×1013atoms/cm未満のドーズ量で行うことを特徴とする請求項1に記載のアニールウェーハの製造方法。 2. The method of manufacturing an annealed wafer according to claim 1, wherein the ion implantation of the carbon ions is performed at a dose of 1 × 10 13 atoms / cm 2 or more and less than 5 × 10 13 atoms / cm 2 . 前記炭素イオンのイオン注入を、1MeV以上の加速エネルギーで行うことを特徴とする請求項1または請求項2に記載のアニールウェーハの製造方法。   The method for producing an annealed wafer according to claim 1 or 2, wherein the ion implantation of the carbon ions is performed with an acceleration energy of 1 MeV or more. 前記炭素イオンのイオン注入を、前記ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うことを特徴とする請求項1ないし請求項3のいずれか一項に記載のアニールウェーハの製造方法。   4. The carbon ion ion implantation is performed so as to have a carbon ion concentration peak at a depth of 2.5 to 4.0 [mu] m from the surface of the wafer. The manufacturing method of the annealed wafer as described in claim | item. 前記シリコン単結晶ウェーハとして、窒素濃度が1×1013〜5×1014atoms/cm、酸素濃度が1.0〜1.3×1018atoms/cmであるものを用いることを特徴とする請求項1ないし請求項4のいずれか一項に記載のアニールウェーハの製造方法。 A silicon single crystal wafer having a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3 and an oxygen concentration of 1.0 to 1.3 × 10 18 atoms / cm 3 is used. The manufacturing method of the annealed wafer as described in any one of Claim 1 thru | or 4. 請求項1ないし請求項5のいずれか一項に記載のアニールウェーハの製造方法により製造されたアニールウェーハ。   An annealed wafer manufactured by the method for manufacturing an annealed wafer according to any one of claims 1 to 5. 炭素イオンがイオン注入された窒素ドープシリコン単結晶ウェーハに熱処理が施されたアニールウェーハであって、前記イオン注入された炭素イオンは該イオン注入されたウェーハの表面から1.5μm以上の深さに1×1015atoms/cm以上の炭素イオン濃度のピークを有し、該炭素イオンが注入された表面には無欠陥層が形成されたものであることを特徴とするアニールウェーハ。 An annealed wafer obtained by performing a heat treatment on a nitrogen-doped silicon single crystal wafer into which carbon ions have been ion-implanted, wherein the ion-implanted carbon ions have a depth of 1.5 μm or more from the surface of the ion-implanted wafer. An annealed wafer having a peak of a carbon ion concentration of 1 × 10 15 atoms / cm 3 or more and having a defect-free layer formed on the surface into which the carbon ions are implanted. 前記イオン注入された炭素イオンは、該イオン注入されたウェーハの表面から2.5〜4.0μmの深さに濃度のピークを有するものであることを特徴とする請求項7に記載のアニールウェーハ。   The annealed wafer according to claim 7, wherein the ion-implanted carbon ions have a concentration peak at a depth of 2.5 to 4.0 µm from the surface of the ion-implanted wafer. . 前記炭素イオン濃度のピークは、5×1016atoms/cm以上であるものであることを特徴とする請求項7または請求項8に記載のアニールウェーハ。 9. The annealed wafer according to claim 7, wherein the peak of the carbon ion concentration is 5 × 10 16 atoms / cm 3 or more. 前記シリコン単結晶ウェーハは、窒素濃度が1×1013〜5×1014atoms/cm、酸素濃度が1.0〜1.3×1018atoms/cmであるものであることを特徴とする請求項7ないし請求項9のいずれか一項に記載のアニールウェーハ。 The silicon single crystal wafer has a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3 and an oxygen concentration of 1.0 to 1.3 × 10 18 atoms / cm 3. The annealed wafer according to any one of claims 7 to 9. 前記無欠陥層は、2.5μm以上の厚さを有するものであることを特徴とする請求項7ないし請求項10のいずれか一項に記載のアニールウェーハ。   The annealed wafer according to any one of claims 7 to 10, wherein the defect-free layer has a thickness of 2.5 µm or more.
JP2005339666A 2005-11-25 2005-11-25 Annealed wafer and manufacturing method thereof Pending JP2007149799A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005339666A JP2007149799A (en) 2005-11-25 2005-11-25 Annealed wafer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005339666A JP2007149799A (en) 2005-11-25 2005-11-25 Annealed wafer and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007149799A true JP2007149799A (en) 2007-06-14

Family

ID=38210874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005339666A Pending JP2007149799A (en) 2005-11-25 2005-11-25 Annealed wafer and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007149799A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075257A1 (en) * 2007-12-11 2009-06-18 Sumco Corporation Silicon substrate and method for manufacturing the same
JP2010016169A (en) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd Epitaxial wafer and method for manufacturing epitaxial wafer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188925A (en) * 1983-04-12 1984-10-26 Toshiba Corp Manufacture of semiconductor device
JPS63246831A (en) * 1987-04-02 1988-10-13 Seiko Instr & Electronics Ltd Silicon crystal substrate
JPH0384931A (en) * 1989-08-29 1991-04-10 Sony Corp Gettering of semiconductor substrate
JPH06338507A (en) * 1993-03-30 1994-12-06 Sony Corp Semiconductor substrate and solid-state image-pickup device and manufacture thereof
JPH11251322A (en) * 1998-02-27 1999-09-17 Sony Corp Epitaxial silicon substrate, solid-state image pickup device and manufacture thereof
JP2002043318A (en) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd Method for manufacturing silicon single crystal wafer
JP2002134511A (en) * 2000-08-16 2002-05-10 Sony Corp Method for manufacturing semiconductor substrate and method for manufacturing solid-state image-pickup equipment

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188925A (en) * 1983-04-12 1984-10-26 Toshiba Corp Manufacture of semiconductor device
JPS63246831A (en) * 1987-04-02 1988-10-13 Seiko Instr & Electronics Ltd Silicon crystal substrate
JPH0384931A (en) * 1989-08-29 1991-04-10 Sony Corp Gettering of semiconductor substrate
JPH06338507A (en) * 1993-03-30 1994-12-06 Sony Corp Semiconductor substrate and solid-state image-pickup device and manufacture thereof
JPH11251322A (en) * 1998-02-27 1999-09-17 Sony Corp Epitaxial silicon substrate, solid-state image pickup device and manufacture thereof
JP2002043318A (en) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd Method for manufacturing silicon single crystal wafer
JP2002134511A (en) * 2000-08-16 2002-05-10 Sony Corp Method for manufacturing semiconductor substrate and method for manufacturing solid-state image-pickup equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075257A1 (en) * 2007-12-11 2009-06-18 Sumco Corporation Silicon substrate and method for manufacturing the same
JP2010016169A (en) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd Epitaxial wafer and method for manufacturing epitaxial wafer

Similar Documents

Publication Publication Date Title
JP6278591B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
KR102306730B1 (en) Method of Processing Silicon Wafers to Have Intrinsic Gettering and Gate Oxide Integrity Yield
JP2008294245A (en) Method of manufacturing epitaxial wafer, and epitaxial wafer
JPWO2004008521A1 (en) High resistance silicon wafer and manufacturing method thereof
JP2000272995A (en) Silicon single crystal, silicon wafer and epitaxial wafer
US20090017291A1 (en) Silicon epitaxial wafer and production method for same
JP4419147B2 (en) Manufacturing method of bonded wafer
JP6448805B2 (en) Epitaxially coated semiconductor wafer and method of manufacturing epitaxially coated semiconductor wafer
JP2009149481A (en) Method for manufacturing semiconductor substrate
KR20000057350A (en) Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
CN110603350B (en) Method for producing epitaxial silicon wafer and epitaxial silicon wafer
JP6604300B2 (en) Manufacturing method of silicon bonded wafer
JP5391651B2 (en) Manufacturing method of semiconductor substrate
WO2010131412A1 (en) Silicon wafer and method for producing the same
KR100625822B1 (en) Silicon wafer and process for producing it
JP6614066B2 (en) Manufacturing method of silicon bonded wafer
JP2007149799A (en) Annealed wafer and manufacturing method thereof
JP6791321B2 (en) Silicon bonded wafer
JP4978544B2 (en) Epitaxial wafer manufacturing method
JP5211550B2 (en) Manufacturing method of silicon single crystal wafer
JP2010016169A (en) Epitaxial wafer and method for manufacturing epitaxial wafer
JPH09199379A (en) High-quality epitaxial wafer and its manufacturing method
JP2010062219A (en) Production process of silicon carbide
JP2017123477A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging device
JP2005064256A (en) Method of manufacturing epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080305

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20100816

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110913

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120214

Free format text: JAPANESE INTERMEDIATE CODE: A02