JP2007143067A - 撮像装置及び撮像システム - Google Patents

Abstract

【課題】 ＭＯＳタイプの増幅型固体撮像装置において、フレームメモリに一時的に撮像して得られた電荷信号を格納するＭＯＳタイプの固体撮像装置において、フレームメモリの駆動能力を抑えること。
【解決手段】入射光を電荷信号に変換する光電変換部と当該光電変換部から出力される電荷信号を増幅して出力する増幅トランジスタとを少なくとも有する画素（２２）を、２次元に複数配置した画素領域（２１）と、各画素から出力された電荷信号をそれぞれ保持する為の、光電変換部に対応したメモリセル（４３）と当該各メモリセルに保持された電荷信号を出力するための複数のメモリ入出力線（５６）とを有するメモリ部（４２）と、メモリ部からの出力をインピーダンス変換するソースフォロア回路（１００）と、該ソースフォロア回路を介して、メモリセルに保持された電荷信号を順次走査し、外部に出力する走査手段（２５〜２９）とを有する。
【選択図】 図１

Description

本発明は撮像装置及び当該撮像装置を用いた撮像システムに関し、更に詳しくは、アナログフレームメモリを備えた増幅型固体撮像装置及び当該撮像装置を用いた撮像システムに関する。

従来の増幅型固体撮像装置の一例として、一般的な増幅型MOSセンサと称される固体撮像装置の概略について説明する。

増幅型ＭＯＳセンサは、複数の単位画素が一次元状あるいは二次元状に配列されたものであり、図５は、ＭＯＳ型の撮像装置の単位画素の等価回路図の一例を示す図である。

図５において、光電変換素子１から転送ＭＯＳトランジスタ（転送ＳＷ）３を介してソースフォロアを構成するMOSトランジスタ２のゲートに電荷が転送される。また、トランジスタ２のソースは画素選択MOSトランジスタ（選択ＳＷ）５を介して画素出力線６へと接続されている。また、MOSトランジスタ２のゲートを所定電位にリセットするリセットMOSトランジスタ（リセットＳＷ）４が設けられている。

図６は、図５に示す構成を有する単位画素を二次元に配列した増幅型固体撮像装置の構成を示す等価回路図である。図６に示すように、画素領域２１には図５の等価回路図で示した構成を有する単位画素２２が２次元状に配列される。

図６において、２３は定電流源、２４は、単位画素２２から読み出された出力を増幅する増幅回路であり、各列毎に構成されている（以下、「列アンプ」と呼ぶ。）。列アンプ２４は、例えば差動増幅回路等を用いた演算増幅器３１、入力容量３２、帰還容量３３、クランプ制御スイッチ３４で構成され、入力容量と帰還容量の比で反転ゲインが得られる。

また、２０は画素領域２１の電荷を各行毎に走査し、列アンプ２４に転送する為の垂直走査回路、２９は行毎に読み出された電荷を水平方向に転送する水平走査回路である。

２６ｓ及び２６ｎは、列アンプ２４を介して読み出した信号を一次保持するラインメモリ、２５ｓ及び２５ｎは、ラインメモリ２６ｓ及び２６ｎに列アンプ２４からの出力を転送する列アンプ出力転送スイッチである。また、２７ｓ及び２７ｎは、ラインメモリ２６ｓ及び２６ｎに保持された信号を読み出して、差分アンプ２８に転送する出力転送スイッチであり、差動アンプ２８は、転送された信号間の差分を出力する。

次に、図５及び図６に示す構成を有する増幅型固体撮像装置における画素の読み出し動作について、図７のタイミングチャートを参照して説明する。

垂直走査回路２０によってある行ｎが選択されると、まずリセット信号φRES(n)がローとなり、リセットＳＷ４がオフする。次に選択信号φSEL(n)がハイとなり、選択ＳＷ５がオンとなることでＭＯＳトランジスタ２のソースは画素出力線６と導通する。これにより、選択された画素と定電流源２４によって、ソースフォロア回路が形成され、画素リセット状態に対応する出力が画素出力線６に読み出される。

この状態でφCLMPがハイとなり、列アンプ２４の反転入力端子と出力端子が短絡され、画素リセット状態に対応する出力が所定電圧Vrefにクランプされる。そして列アンプ２４の出力は画素リセット状態に対応する出力、即ち、ノイズ出力として、φTNをハイとすることによって列アンプ出力転送スイッチ２５ｎを介してラインメモリ２６ｎに読み出される。

その後、転送パルスφTX(n)によって転送ＳＷ３が一定期間オンとなり、光電変換素子１で発生した光信号による電圧変化の状態に対応した電圧がＭＯＳトランジスタ２のゲートに転送され、画素出力線６に読み出される。φCLMPはローとなっており、列アンプ２４では光信号による画素出力線６の電圧変化成分に対して反転ゲインを与えた電圧成分がノイズ出力に重畳された光電荷出力を生じる。ひきつづきφTSがハイとなり、光電荷出力が出力転送スイッチ２５ｓを介してラインメモリ２６ｓに読み出される。

次に水平走査期間において水平転送動作が行われる。この水平転送動作では、水平走査回路２９によってφＨを列毎に順次ハイにし、出力転送スイッチ２７ｓ及び２７ｎを同時にオンすることで選択した列のノイズ信号、光電荷信号を読み出す。そして、差分アンプ２８にて読み出したノイズ信号と光電荷信号の差分をとることにより、ノイズ成分を除去した光電荷成分に対応する出力を得ることができる。このように、垂直走査回路２０によって選択する行を走査し、水平走査回路２９により順次画素の読み出し動作を繰り返すことで、全画素の光成分の出力を取得する。

このように、増幅型固体撮像装置の読み出し動作は１行ずつ行われるため、画素の信号蓄積動作のタイミングは１行毎にずれることになる。従って、第１行目と最終行とでは、画素の信号蓄積動作のタイミングのずれは、ほぼ１フィールド時間となる。増幅型固体撮像装置におけるこの動作タイミングのずれは、高速動作する被写体を写したときに、画像のゆがみとなって現れる。

この欠点を改善する目的で、アナログフレームメモリを備えた固体撮像装置が提案されている（例えば、特許文献１及び２を参照）。

特開昭５８−１２５９８２号公報 特開平０２−６５３８０号公報

しかしながら、上述した従来のアナログフレームメモリを備えた固体撮像装置は、フレームレートに関する以下の欠点を有している。すなわち、アナログフレームメモリを備えた増幅型固体撮像装置のフレームレートは、全行のメモリ書き込み期間、メモリ読み出し期間、水平走査期間によって決まるものであり、従来技術においてはメモリ読み出し時間で制限される。これは、メモリセル増幅トランジスタがラインメモリおよびメモリ入出力線の寄生容量を負荷としているために、十分な書き込み速度が得られないためである。メモリセル増幅トランジスタの駆動能力はそのサイズに依存しており、駆動能力向上はアナログフレームメモリのサイズ増大、すなわち、チップコスト増大につながるものとなる。

本発明は上記問題点を鑑みてなされたものであり、フレームメモリに一時的に撮像して得られた電荷信号を格納するＭＯＳタイプの固体撮像装置において、フレームメモリの駆動能力を抑えることを目的とする。

上記目的を達成するために、本発明の撮像装置は、入射光を電荷信号に変換する光電変換部と、前記光電変換部から出力される電荷信号を増幅して出力する増幅トランジスタとを少なくとも有する画素を、２次元に複数配置した画素部と、前記画素部の各画素から出力された電荷信号をそれぞれ保持する為の前記光電変換部に対応したメモリセルと、当該各メモリセルに保持された電荷信号を出力するための複数の出力線とを有する記憶部と、前記記憶部からの出力をインピーダンス変換する変換手段と、前記変換手段を介して、前記メモリセルに保持された電荷信号を順次走査し、外部に出力する走査手段とを有する。

また、別の構成によれば、本発明の撮像装置は、入射光を電荷信号に変換する光電変換部と、前記光電変換部から出力される電荷信号を増幅して出力する増幅トランジスタとを少なくとも有する画素を、２次元に複数配置した画素部と、前記画素部の各画素から出力された電荷信号をそれぞれ保持する為の前記光電変換部に対応したメモリセルと、当該各メモリセルに保持された電荷信号を出力するための複数の出力線とを有する記憶部と、前記記憶部からの出力をレベルシフトさせる変換手段と、前記変換手段を介して、前記メモリセルに保持された電荷信号を順次走査し、外部に出力する走査手段とを有する。

また、本発明の撮像システムは、上記いずれかに記載の撮像装置と、前記撮像装置により得られた電荷信号を処理して画像データを取得する画像処理手段と、前記画像処理手段により処理された画像データを記憶する記憶手段とを有する。

本発明によれば、フレームメモリに一時的に撮像して得られた電荷信号を格納するＭＯＳタイプの固体撮像装置において、フレームメモリの駆動能力を抑えることが可能となる。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

まず、アナログフレームメモリを備えた固体撮像装置の構成例について、図８を参照して説明する。なお、図６と同様の要素については同じ参照番号を付している。

図６と比較して、図８に示す構成では、以下の構成が追加されている。即ち、メモリ領域４２、メモリ領域４２に列アンプ２４の出力を入力する為のメモリ入力トランジスタ４１、メモリ領域４２から信号を読み出す列を制御するＭＯＳスイッチ４５を更に含む。また、メモリ領域４２の信号をメモリ入出力線５６に読み出すための定電流源４６、メモリ領域４２の読み出し行を制御するメモリ垂直走査回路４４を含む。

メモリ領域４２は、少なくとも単位画素と同数のメモリセル４３を有する。各メモリセル４３は図９に示すように、メモリ容量５１、メモリソースフォロア入力トランジスタ５２、メモリ書き込みトランジスタ５４、メモリ選択トランジスタ５５、およびメモリ入出力線５６から成っている。

次に、図８及び図９に示す構成を有する固体撮像装置の読み出し動作について、図１０のタイミングチャートを参照して説明する。

まず、φSHおよびφMWRをハイとし、画素出力線６の電圧変化成分に対して列アンプ２４により反転ゲインを与えた電圧成分が、メモリ入力トランジスタ４１およびメモリ書き込みトランジスタ５４を介してメモリ容量５１に書き込まれる。画素からメモリ領域４２への一連の書き込み動作（メモリ書き込み）が終了した後、メモリ領域４２からラインメモリ２６ｓまたは２６ｎへの読み出し（メモリ読み出し）が行われる。メモリ読み出しはφMGをハイとすることによってメモリ入出力線５６に電流を供給し、φMSELをハイとすることによって選択されたメモリセルと定電流負荷４５によってソースフォロア回路を形成することによって行う。選択されたメモリセル４３のメモリ容量５１の出力は、メモリ入出力線５６およびメモリ出力転送スイッチ２５ｓを介してラインメモリ２６ｓに光電荷信号として読み出される。

次に、φCLMPをハイの状態、つまりクランプ制御スイッチ３４を導通させた状態でφSHおよびφMWRをハイとし、列アンプ２４のオフセット成分をメモリ成分に書き込み、光電荷信号のメモリ読み出しと同様にしてノイズ信号のメモリ読み出しを行う。この後、水平走査回路２９によってφＨを列毎に順次ハイにし、出力転送スイッチ２７ｓ及び２７ｎを同時にオンすることで選択した列のノイズ信号、光電荷信号を読み出す。そして、差分アンプ２８にて読み出したノイズ信号と光電荷信号の差分をとることにより、ノイズ成分を除去した光電荷成分に対応する出力を得ることができる。

このように、二次元に配列された画素からの信号を、水平転送動作を行わずに、対応するメモリセルに一旦全て転送し、その後、ほぼ１フィールド期間をかけて、メモリセルから信号を行毎に読み出して、順次水平転送を行う。このような読み出しの制御を行うことにより、第１行目と最終行における画素の信号蓄積動作タイミングのずれを著しく短縮することができる。

しかしながら、上記構成によっても、メモリセル増幅トランジスタがラインメモリおよびメモリ入出力線の寄生容量を負荷としているために、十分な書き込み速度を得ることができない。また、メモリセル増幅トランジスタの駆動能力はそのサイズに依存しているため、必要な駆動能力が高いほどアナログフレームメモリのサイズ、すなわち、チップコストが増大していた。

＜第１の実施形態＞
図１は本発明の第１の実施形態における増幅型固体撮像装置の構成を示す図である。なお、図１に示す例では、画素領域２１の下方向に読み出し系を有する構成を示しているが、本発明はこれに限るものではなく、上方向や、上下それぞれに読み出し系を有する構成等としても良い。

図８で示される構成との違いは、アナログフレームメモリ４２の出力後にソースフォロア回路１００が形成される点である。ソースフォロア回路１００はメモリソースフォロア入力トランジスタ１０１と定電流源１０２により構成される。なお、他の構成要素については図８に示した構成と同様であるため、同じ参照番号を付し、説明を省略する。また、基本的な読み出し動作も、図１０を参照して説明した図８の読み出し動作と同様であるため、説明を省略する。

本第１の実施形態における図１に示す構成では、アナログフレームメモリ４２の出力がメモリソースフォロア入力トランジスタ１０１のゲート電極に入力する。このように構成することで、図８のようにアナログフレームメモリ４２の出力を直接、出力転送スイッチ２５ｓまたは２５ｎのドレイン電極に出力する場合と比較して、インピーダンスが減少する。これにより、より小さいメモリソースフォロア入力トランジスタ１０１の駆動能力で、アナログフレームメモリ４２から高速にデータを読み出すことが可能になる。

上記の様に本第１の実施形態によれば、フレームメモリに一時的に撮像して得られた電荷信号を格納するＭＯＳタイプの増幅型固体撮像装置において、フレームメモリの駆動能力を抑えることができる。これにより、フレームメモリの読み出し時間を短縮することができると共に、サイズを小さくすることが可能となる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。

図２は本発明の第２の実施形態における増幅型固体撮像装置の構成を示す図である。

図２に示す構成と上記第１の実施形態で説明した図１に示す構成との違いは、ソースフォロア回路２００のメモリソースフォロア入力トランジスタ２０１をＰＭＯＳトランジスタで構成した点である。ソースフォロア回路２００はメモリソースフォロア入力トランジスタ２０１及び定電流源２０２で構成される。

図８に示す構成、第１の実施形態を含めて、本発明の固体撮像装置においては、信号経路上で影響を及ぼすノイズの影響をあらかじめ補償しておくために、列アンプ２４を高ゲインに設計することが望ましい。また、本第２の実施形態において、列アンプ２４は反転増幅タイプであるために、高ゲインかつ十分なダイナミックレンジを得る為には、低レベルのＶＲＥＦを用いることが望ましい。この場合、アナログフレームメモリ４２の出力後のレベルも同様に低くなる。本第２の実施形態では、ラインメモリ２７ｓ、２７ｎでの動作点を上にシフトすることを目的として、ＰＭＯＳタイプのソースフォロア回路を用いる。このように構成することで、列アンプ２４を高ゲインに設計することが可能となり、上述した第１の実施形態と同様の効果に加え、ノイズの影響の抑制された、さらに良質な画像を得ることが可能となる。

＜変形例＞
上記第１及び第２の実施形態では、ソースフォロア回路１００及び２００を用いた構成について説明したが、アナログフレームメモリ４２の出力後に、列アンプ２４と同様の形式のゲインアンプを用いることも可能である。この様に構成しても、ソースフォロア回路と同様に、ゆがみがなく、かつ高フレームレートで画像を得ることが可能となる。

＜第３の実施形態＞
次に、図３を参照して、上記第１及び第２の実施形態で説明した増幅型固体撮像装置を用いたデジタルスチルカメラについて説明する。

図３において、４０１はレンズのプロテクトとメインスイッチを兼ねるバリア、４０２は被写体の光学像を増幅型固体撮像装置４０４に結像させるレンズ、４０３はレンズ４０２を通った光量を可変制御するための絞りである。４０４はレンズ４０２により結像された被写体光学像を画像信号として取り込むための増幅型固体撮像装置であって、上述した第１または第２の実施形態で説明した構成を有する。

４０５は、撮像装置４０４から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路である。４０６は撮像信号処理回路４０５により処理された画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、４０７はＡ／Ｄ変換器４０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部である。４０８は撮像装置４０４、撮像信号処理回路４０５、Ａ／Ｄ変換器４０６、信号処理部４０７に、各種タイミング信号を出力するタイミング発生部である。４０９は各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部、４１０は画像データを一時的に記憶する為のメモリ部である。

４１１は記録媒体に記録または読み出しを行うための記録媒体制御インターフェース部、４１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、４１３は外部コンピュータ等と通信する為のインターフェース部である。

次に、上記構成を有するデジタルスチルカメラにおける撮影時の動作について説明する。

バリア４０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器４０６などの撮像系回路の電源がオンされる。

その後、露光量を制御する為に、全体制御・演算部４０９は絞り４０３を開放にし、撮像装置４０４から出力された信号はＡ／Ｄ変換器４０６で変換された後、信号処理部４０７に入力される。全体制御・演算部４０９は、信号処理部４０７により所定の信号処理がされたデータを基に測光を行い、その結果により明るさを判断し、露出の演算を行う。そして得られた露出に応じて絞り４０３を制御する。

次に、撮像装置４０４から出力された信号を基にして、全体制御・演算部４０９は高周波成分を取り出して被写体までの距離の演算を行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光を始める。

露光が終了すると、撮像装置４０４から出力された画像信号はＡ／Ｄ変換器４０６でＡ／Ｄ変換され、信号処理部４０７を通り全体制御・演算部４０９によりメモリ部４１０に書き込まれる。

その後、メモリ部４１０に蓄積されたデータは、全体制御・演算部４０９の制御により記録媒体制御Ｉ／Ｆ部４１１を通り半導体メモリ等の着脱可能な記録媒体４１２に記録される。

また、外部Ｉ／Ｆ部４１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

＜第４の実施形態＞
次に、図４を参照して、上記第１及び第２の実施形態で説明した増幅型固体撮像装置を用いたデジタルビデオカメラについて説明する。

図４において、５０１は撮影レンズであり、焦点調節を行うためのフォーカスレンズ５０１Ａ、ズーム動作を行うズームレンズ５０１Ｂ、結像用のレンズ５０１Ｃを備えている。５０２は絞り、５０３は撮影レンズ５０１により撮像面に結像された被写体像を光電変換して電気的な画像信号に変換する増幅型固体撮像装置であって、上述した第１または第２の実施形態で説明した構成を有する。５０４は撮像装置５０３より出力された撮像信号をサンプルホールドし、さらに、信号レベルを増幅するサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。

５０５はＳ／Ｈ回路５０４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路Ｓ／Ｈ５から出力されたクロマ信号Ｃは、色信号補正回路２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。

また、プロセス回路５０５から出力された輝度信号Ｙと、色信号補正回路２１から出力された色差信号Ｒ−Ｙ、Ｂ−Ｙは、エンコーダ回路（ＥＮＣ回路）２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいは電子ビューファインダ等のモニタＥＶＦへと供給される。

また、５０６はアイリス制御回路であり、Ｓ／Ｈ回路５０４から供給される映像信号に基づいてアイリス駆動回路５０７を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り５０２の開口量を制御すべくｉｇメータを自動制御する。

５１３、５１４は、Ｓ／Ｈ回路５０４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する、異なった帯域制限のバンドパスフィルタ（ＢＰＦ）である。第一のバンドパスフィルタ５１３（ＢＰＦ１）、及び第二のバンドパスフィルタ５１４（ＢＰＦ２）から出力された信号は、ゲート回路５１５及びフォーカスゲート枠信号で各々でゲートされ、ピーク検出回路５１６でピーク値が検出されてホールドされる。更に、ピーク値は、論理制御回路５１７に入力される。この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。

また、５１８はフォーカスレンズ５０１Ａの移動位置を検出するフォーカスエンコーダ、５１９はズームレンズ５０１Ｂの焦点距離を検出するズームエンコーダ、５２０は絞り５０２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路５１７へと供給される。

論理制御回路５１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。即ち、各々のバンドパスフィルタ５１３、５１４より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ５０１Ａを駆動すべくフォーカス駆動回路５０９にフォーカスモータ５１０の回転方向、回転速度、回転／停止等の制御信号を供給し、これを制御する。

本発明の第１の実施形態における増幅型固体撮像装置の構成を示す等価回路図である。 本発明の第２の実施形態における増幅型固体撮像装置の構成を示す等価回路図である。 本発明の第３の実施形態におけるデジタルスチルカメラの構成を示すブロック図である。 本発明の第４の実施形態におけるデジタルビデオカメラの構成を示すブロック図である。 従来のＭＯＳ型の撮像装置の単位画素の一例を示す等価回路図である。 従来の増幅型固体撮像装置の一例を示す等価回路図である。 従来の増幅型固体撮像装置における読み出し動作のタイミングチャートである。 アナログフレームメモリを備えた固体撮像装置の一例を示す等価回路図である。 各メモリセルの構成を示す等価回路図である。 アナログフレームメモリを備えた増幅型固体撮像装置における読み出し動作のタイミングチャートである。 アナログフレームメモリを備えた増幅型固体撮像装置のフレームレートを説明するためのタイミングチャートである。

符号の説明

２０ 垂直走査回路
２１ 画素領域
２２ 単位画素
２３ 定電流源
２４ 増幅回路（列アンプ）
２５ｓ、２５ｎ 列アンプ出力転送スイッチ
２６ｓ、２６ｎ ラインメモリ
２７ｓ、２７ｎ 出力転送スイッチ
２８ 差分アンプ
２９ 水平走査回路
４５ ＭＯＳスイッチ
４６ 定電流源
１００、２００ ソースフォロア回路
１０１、２０１ メモリソースフォロア入力トランジスタ
１０２、２０２ 定電流源

Claims (6)

1. 入射光を電荷信号に変換する光電変換部と、前記光電変換部から出力される電荷信号を増幅して出力する増幅トランジスタとを少なくとも有する画素を、２次元に複数配置した画素部と、
   前記画素部の各画素から出力された電荷信号をそれぞれ保持する為の前記光電変換部に対応したメモリセルと、当該各メモリセルに保持された電荷信号を出力するための複数の出力線とを有する記憶部と、
   前記記憶部からの出力をインピーダンス変換する変換手段と、
   前記変換手段を介して、前記メモリセルに保持された電荷信号を順次走査し、外部に出力する走査手段と、
   を有することを特徴とする撮像装置。
2. 入射光を電荷信号に変換する光電変換部と、前記光電変換部から出力される電荷信号を増幅して出力する増幅トランジスタとを少なくとも有する画素を、２次元に複数配置した画素部と、
   前記画素部の各画素から出力された電荷信号をそれぞれ保持する為の前記光電変換部に対応したメモリセルと、当該各メモリセルに保持された電荷信号を出力するための複数の出力線とを有する記憶部と、
   前記記憶部からの出力をレベルシフトさせる変換手段と、
   前記変換手段を介して、前記メモリセルに保持された電荷信号を順次走査し、外部に出力する走査手段と、
   を有することを特徴とする撮像装置。
3. 前記変換手段はソースフォロア回路であって、前記出力線が前記ソースフォロア回路を構成するトランジスタのゲート電極に入力することを特徴とする請求項１または２に記載の撮像装置。
4. 前記変換手段は、増幅手段であることを特徴とする請求項１または２に記載の撮像装置。
5. 前記画素部の各画素から出力される電荷信号を、前記記憶部に順次転送させる転送制御手段を更に有することを特徴とする請求項１乃至４のいずれかに記載の撮像装置。
6. 請求項１乃至５のいずれかに記載の撮像装置と、
   前記撮像装置により得られた電荷信号を処理して画像データを取得する画像処理手段と、
   前記画像処理手段により処理された画像データを記憶する記憶手段と
   を有することを特徴とする撮像システム。

Images