JP2005049832A

JP2005049832A - 液晶表示装置

Info

Publication number: JP2005049832A
Application number: JP2004182073A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-07-14
Filing date: 2004-06-21
Publication date: 2005-02-24
Anticipated expiration: 2024-06-21
Also published as: JP4748954B2

Abstract

【課題】ＴＦＴの工程を複雑化させることなくシステムオンパネル化を実現し、なおかつコストを抑えることができる液晶表示装置の提案を課題とする。
【解決手段】画素部に液晶素子と、液晶素子に印加される電圧を制御するＴＦＴとを有する画素が設けられており、駆動回路が有するＴＦＴと、液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極とゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜を間に挟んでゲート電極と重なっている第１の半導体膜と、第１の半導体膜上に形成された一対の第２の半導体膜とを有し、一対の第２の半導体膜には一導電型を付与する不純物が添加されており、第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
【選択図】図１

Description

本発明は、薄膜トランジスタを駆動回路及び画素部に用いた液晶表示装置に関する。

安価なガラス基板を用いて形成される液晶表示装置は、解像度が高くなるにつれて、実装に用いる画素部周辺の領域（額縁領域）の基板に占める割合が増大し、小型化が妨げられる傾向がある。そのため、単結晶のシリコンウェハを用いて形成されたＩＣをガラス基板に実装する方式には限界があると考えられており、駆動回路を含む集積回路を画素部と同じガラス基板上に一体形成する技術、所謂システムオンパネル化が重要視されている。

多結晶半導体膜を用いた薄膜トランジスタ（多結晶ＴＦＴ）は、非晶質半導体膜を用いたＴＦＴに比べて移動度が２桁以上高く、液晶表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。しかし非晶質半導体膜を用いた場合に比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コストが高まるという難点がある。

例えば、多結晶半導体膜の形成に一般的に用いられているレーザアニール法の場合、結晶性を高めるのに必要なエネルギー密度を確保する必要がある。そのため、レーザビームの長軸の長さに限界があり、結晶化の工程におけるスループットを低下させたり、レーザビームのエッジ近傍において結晶性にばらつきが生じたりするため、基板の寸法に制限が生じている。また、レーザ光のエネルギー自体がばらつくことで、半導体膜の結晶性にばらつきが生じ、被処理物への処理を均一に行なうことが難しいという欠点を有している。

しかしながら、非晶質半導体膜でチャネル形成領域を形成したＴＦＴの電界効果移動度は大きくても０．４〜０．８ｃｍ²／Ｖ・ｓｅｃ程度しか得ることができない。それゆえ、画素部にスイッチング素子として用いることはできるが、画素を選択するための走査線駆動回路や、該選択された画素にビデオ信号を供給するための信号線駆動回路など、高速動作が要求される駆動回路には不向きであると考えられている。

本発明は上述した問題に鑑み、ＴＦＴの工程を複雑化させることなくシステムオンパネル化を実現し、なおかつコストを抑えることができる液晶表示装置の提案を課題とする。

本発明は、非晶質半導体膜の中に結晶粒が分散するように存在しているセミアモルファス半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該ＴＦＴを画素部または駆動回路に用いて液晶表示装置を作製する。セミアモルファス半導体膜を用いたＴＦＴは、その移動度が２〜１０ｃｍ²／Ｖ・ｓｅｃと、非晶質半導体膜を用いたＴＦＴの２〜２０倍の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形成することができる。

そしてセミアモルファス半導体膜は、多結晶半導体膜と異なり、セミアモルファス半導体膜として直接基板上に成膜することができる。具体的には、ＳｉＨ₄をＨ₂で流量比２〜１０００倍、好ましくは１０〜１００倍に希釈して、プラズマＣＶＤ法を用いて成膜することができる。上記方法を用いて作製されたセミアモルファス半導体膜は、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体中に含む微結晶半導体膜も含んでいる。よって、多結晶半導体膜を用いる場合と異なり、半導体膜の成膜後に結晶化の工程を設ける必要がない。そして、レーザ光を用いた結晶化のように、レーザビームの長軸の長さに限界があるために、基板の寸法に制限が生じるようなことがない。また、ＴＦＴの作製における工程数を削減することができ、その分、液晶表示装置の歩留まりを高め、コストを抑えることができる。

なお本発明では、セミアモルファス半導体膜を少なくともチャネル形成領域に用いていれば良い。またチャネル形成領域は、その膜厚方向において全てセミアモルファス半導体である必要はなく、少なくとも一部にセミアモルファス半導体を含んでいれば良い。

また液晶表示装置は、液晶素子が設けられたパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。なお液晶素子は、画素電極と、対向電極と、画素電極と対向電極の間に設けられた液晶とを有する。さらに本発明は、該液晶表示装置を作製する過程における、液晶素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、ビデオ信号の電位が液晶素子の画素電極に与えられるのを制御するための手段を、複数の各画素に備える。素子基板は、具体的には、液晶素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、パターニングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

本発明は、成膜後における半導体膜の結晶化の工程を削減することができ、ＴＦＴの工程を複雑化させることなく、液晶表示装置のシステムオンパネル化を実現することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

次に、本発明の液晶表示装置に用いられるＴＦＴの構成について説明する。図１に、駆動回路に用いられるＴＦＴの断面図と、画素部に用いられるＴＦＴの断面図を示す。１０１は駆動回路に用いられるＴＦＴの断面図に相当し、１０２は画素部に用いられるＴＦＴに断面図に相当し、１０３は該ＴＦＴ１０２によって電流が供給される液晶素子の断面図に相当する。ＴＦＴ１０１、１０２は逆スタガ型（ボトムゲート型）である。なおセミアモルファスＴＦＴはｐ型よりもｎ型の方が、移動度が高いので駆動回路に用いるのにより適しているが、本発明ではＴＦＴはｎ型であってもｐ型であってもどちらでも良い。いずれの極性のＴＦＴを用いる場合でも、同一の基板上に形成するＴＦＴを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。

駆動回路のＴＦＴ１０１は、第１の基板１００上に形成されたゲート電極１１０と、ゲート電極１１０を覆っているゲート絶縁膜１１１と、ゲート絶縁膜１１１を間に挟んでゲート電極１１０と重なっている、セミアモルファス半導体膜で形成された第１の半導体膜１１２とを有している。さらにＴＦＴ１０１は、ソース領域またはドレイン領域として機能する一対の第２の半導体膜１１３と、第１の半導体膜１１２と第２の半導体膜１１３の間に設けられた第３の半導体膜１１４とを有している。

図１では、ゲート絶縁膜１１１が２層の絶縁膜で形成されているが、本発明はこの構成に限定されない。ゲート絶縁膜１１１が単層または３層以上の絶縁膜で形成されていても良い。

また第２の半導体膜１１３は、非晶質半導体膜またはセミアモルファス半導体膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。そして一対の第２の半導体膜１１３は、第１の半導体膜１１２のチャネルが形成される領域を間に挟んで、向かい合っている。

また第３の半導体膜１１４は、非晶質半導体膜またはセミアモルファス半導体膜で形成されており、第２の半導体膜１１３と同じ導電型を有し、なおかつ第２の半導体膜１１３よりも導電性が低くなるような特性を有している。第３の半導体膜１１４はＬＤＤ領域として機能するので、ドレイン領域として機能する第２の半導体膜１１３の端部に集中する電界を緩和し、ホットキャリア効果を防ぐことができる。第３の半導体膜１１４は必ずしも設ける必要はないが、設けることでＴＦＴの耐圧性を高め、信頼性を向上させることができる。なお、ＴＦＴ１０１がｎ型である場合、第３の半導体膜１１４を形成する際に特にｎ型を付与する不純物を添加せずとも、ｎ型の導電型が得られる。よって、ＴＦＴ１０１がｎ型の場合、必ずしも第３の半導体膜１１４にｎ型の不純物を添加する必要はない。ただし、チャネルが形成される第１の半導体膜には、ｐ型の導電性を付与する不純物を添加し、極力Ｉ型に近づくようにその導電型を制御しておく。

また、一対の第３の半導体膜１１４に接するように、配線１１５が形成されている。

駆動回路のＴＦＴ１０２は、第１の基板１００上に形成されたゲート電極１２０と、ゲート電極１２０を覆っているゲート絶縁膜１１１と、ゲート絶縁膜１１１を間に挟んでゲート電極１２０と重なっている、セミアモルファス半導体膜で形成された第１の半導体膜１２２とを有している。さらにＴＦＴ１０２は、ソース領域またはドレイン領域として機能する一対の第２の半導体膜１２３と、第１の半導体膜１２２と第２の半導体膜１２３の間に設けられた第３の半導体膜１２４とを有している。

また第２の半導体膜１２３は、非晶質半導体膜またはセミアモルファス半導体膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。そして一対の第２の半導体膜１２３は、第１の半導体膜１２２のチャネルが形成される領域を間に挟んで、向かい合っている。

また第３の半導体膜１２４は、非晶質半導体膜またはセミアモルファス半導体膜で形成されており、第２の半導体膜１２３と同じ導電型を有し、なおかつ第２の半導体膜１２３よりも導電性が低くなるような特性を有している。第３の半導体膜１２４はＬＤＤ領域として機能するので、ドレイン領域として機能する第２の半導体膜１２３の端部に集中する電界を緩和し、ホットキャリア効果を防ぐことができる。第３の半導体膜１２４は必ずしも設ける必要はないが、設けることでＴＦＴの耐圧性を高め、信頼性を向上させることができる。なお、ＴＦＴ１０２がｎ型である場合、第３の半導体膜１２４を形成する際に特にｎ型を付与する不純物を添加せずとも、ｎ型の導電型が得られる。よって、ＴＦＴ１０２がｎ型の場合、必ずしも第３の半導体膜１２４にｎ型の不純物を添加する必要はない。ただし、チャネルが形成される第１の半導体膜には、ｐ型の導電性を付与する不純物を添加し、極力Ｉ型に近づくようにその導電型を制御しておく。

また、一対の第３の半導体膜１２４に接するように、配線１２５が形成されている。

また、ＴＦＴ１０１、１０２及び配線１１５、１２５を覆うように、絶縁膜からなる第１のパッシベーション膜１４０、第２のパッシベーション膜１４１が形成されている。ＴＦＴ１０１、１０２を覆うパッシベーション膜は２層に限らず、単層であっても良いし、３層以上であっても良い。例えば第１のパッシベーション膜１４０を窒化珪素、第２のパッシベーション膜１４１を酸化珪素で形成することができる。窒化珪素または窒化酸化珪素でパッシベーション膜を形成することで、ＴＦＴ１０１、１０２が水分や酸素などの影響により、劣化するのを防ぐことができる。

そして、配線１２５の一方は、配線１６０を介して液晶素子１０３の画素電極１３０に接続されている。また画素電極１３０上に接するように、配向膜１３１が形成されている。一方、画素電極１３０を間に挟んで第１の基板１００と向かい合っている第２の基板１７０上には、対向電極１７１と、配向膜１４２が順に積層されている。そして、画素電極１３０及び配向膜１３１と、対向電極１７１及び配向膜１４２との間に液晶１４３が設けられており、画素電極１３０と液晶１４３と対向電極１７１とが重なり合っている部分が液晶素子１０３に相当する。なお、画素電極１３０と対向電極１７１との距離（セルギャップ）は、スペーサ１６１によって制御されている。図１では、絶縁膜をパターニングすることでスペーサ１６１を形成しているが、別途用意した球状のスペーサを、配向膜１３１上に分散して、セルギャップの制御を行なうようにしても良い。１６２はシール材に相当し、シール材１６２によって、液晶１４３を第１の基板１００と第２の基板１７０の間に封止することができる。

また第１の基板１００の、ＴＦＴ１０１及びＴＦＴ１０２が形成されている面とは逆の面に、偏光板１５０が設けられている。また、第２の基板１７０の、対向電極１７１が形成されている面とは逆の面に、偏光板１５１が設けられている。なお本発明の液晶表示装置は、配向膜及び偏光板の数及び設ける位置については、図１に示す構成に限定されない。

本発明では、チャネル形成領域を含んでいる第３の半導体膜が、セミアモルファス半導体で形成されているので、非晶質半導体膜を用いたＴＦＴに比べて高い移動度のＴＦＴを得ることができ、よって駆動回路と画素部を同一の基板に形成することができる。

次に、本発明の液晶表示装置が有する画素の別の構成について説明する。図２（Ａ）に、画素の回路図の一形態を、図２（Ｂ）に図２（Ａ）に対応する画素の断面構造の一形態を示す。

図２（Ａ）、図２（Ｂ）において、２０１は画素へのビデオ信号の入力を制御するためのスイッチング用ＴＦＴに相当し、２０２は液晶素子に相当する。具体的には、スイッチング用ＴＦＴ２０１を介して画素に入力されたビデオ信号の電位が、液晶素子２０２の画素電極に供給される。なお２０３は、スイッチング用ＴＦＴ２０１がオフのときに液晶素子２０２の画素電極と対向電極の間の電圧を保持するための容量素子に相当する。

具体的には、スイッチング用ＴＦＴ２０１は、ゲート電極が走査線Ｇに接続されており、ソース領域とドレイン領域が、一方は信号線Ｓに、他方は液晶素子２０２の画素電極２０４に接続されている。容量素子２０３が有する２つの電極は、一方が液晶素子２０２の画素電極２０４に接続され、他方に一定の電位、望ましくは対向電極と同じ高さの電位が供給されている。

なお図２（Ａ）、図２（Ｂ）では、スイッチング用ＴＦＴ２０１が、直列に接続され、なおかつゲート電極が接続された複数のＴＦＴが、第１の半導体膜を共有しているような構成を有する、マルチゲート構造となっている。マルチゲート構造とすることで、スイッチング用ＴＦＴ２０１のオフ電流を低減させることができる。具体的に図２（Ａ）、図２（Ｂ）ではスイッチング用ＴＦＴ２０１が２つのＴＦＴが直列に接続されたような構成を有しているが、３つ以上のＴＦＴが直列に接続され、なおかつゲート電極が接続されたようなマルチゲート構造であっても良い。また、スイッチング用ＴＦＴは必ずしもマルチゲート構造である必要はなく、ゲート電極とチャネル形成領域が単数である通常のシングルゲート構造のＴＦＴであっても良い。

次に、本発明の液晶表示装置が有するＴＦＴの、図１、図２とは異なる形態について説明する。図３に、駆動回路に用いられるＴＦＴの断面図と、画素部に用いられるＴＦＴの断面図を示す。３０１は駆動回路に用いられるＴＦＴの断面図に相当し、３０２は画素部に用いられるスイッチング用ＴＦＴの断面図に相当し、３０３は液晶素子の断面図に相当する。

駆動回路のＴＦＴ３０１と画素部のＴＦＴ３０２は、基板３００上に形成されたゲート電極３１０、３２０と、ゲート電極３１０、３２０を覆っているゲート絶縁膜３１１と、ゲート絶縁膜３１１を間に挟んでゲート電極３１０、３２０と重なっている、セミアモルファス半導体膜で形成された第１の半導体膜３１２、３２２とをそれぞれ有している。そして、第１の半導体膜３１２、３２２のチャネル形成領域を覆うように、絶縁膜で形成されたチャネル保護膜３３０、３３１が形成されている。チャネル保護膜３３０、３３１は、ＴＦＴ３０１、３０２の作製工程において、第１の半導体膜３１２、３２２のチャネル形成領域がエッチングされてしまうのを防ぐために設ける。さらにＴＦＴ３０１、３０２は、ソース領域またはドレイン領域として機能する一対の第２の半導体膜３１３、３２３と、第１の半導体膜３１２と第２の半導体膜３１３の間に設けられた第３の半導体膜３１４、３２４とをそれぞれ有している。

図３では、ゲート絶縁膜３１１が２層の絶縁膜で形成されているが、本発明はこの構成に限定されない。ゲート絶縁膜３１１が単層または３層以上の絶縁膜で形成されていても良い。

また第２の半導体膜３１３、３２３は、非晶質半導体膜またはセミアモルファス半導体膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。そして一対の第２の半導体膜３１３、３２３は、第１の半導体膜３１２のチャネルが形成される領域を間に挟んで、向かい合っている。

また第３の半導体膜３１４、３２４は、非晶質半導体膜またはセミアモルファス半導体膜で形成されており、第２の半導体膜３１３、３２３と同じ導電型を有し、なおかつ第２の半導体膜３１３、３２３よりも導電性が低くなるような特性を有している。第３の半導体膜３１４、３２４はＬＤＤ領域として機能するので、ドレイン領域として機能する第２の半導体膜３１３、３２３の端部に集中する電界を緩和し、ホットキャリア効果を防ぐことができる。第３の半導体膜３１４、３２４は必ずしも設ける必要はないが、設けることでＴＦＴの耐圧性を高め、信頼性を向上させることができる。なお、ＴＦＴ３０１、３０２がｎ型である場合、第３の半導体膜３１４、３２４を形成する際に特にｎ型を付与する不純物を添加せずとも、ｎ型の導電型が得られる。よって、ＴＦＴ３０１、３０２がｎ型の場合、必ずしも第３の半導体膜３１４、３２４にｎ型の不純物を添加する必要はない。ただし、チャネルが形成される第１の半導体膜には、ｐ型の導電性を付与する不純物を添加し、極力Ｉ型に近づくようにその導電型を制御しておく。

また、一対の第３の半導体膜３１４、３２４に接するように、配線３１５、３２５が形成されている。

また、ＴＦＴ３０１、３０２及び配線３１５、３２５を覆うように、絶縁膜からなる第１のパッシベーション膜３４０、第２のパッシベーション膜３４１が形成されている。ＴＦＴ３０１、３０２を覆うパッシベーション膜は２層に限らず、単層であっても良いし、３層以上であっても良い。例えば第１のパッシベーション膜３４０を窒化珪素、第２のパッシベーション膜３４１を酸化珪素で形成することができる。窒化珪素または窒化酸化珪素でパッシベーション膜を形成することで、ＴＦＴ３０１、３０２が水分や酸素などの影響により、劣化するのを防ぐことができる。

そして、配線３２５の一方は、配線３６０を介して液晶素子３０３の画素電極３７０に接続されている。また画素電極３７０上に接するように、配向膜３７１が形成されている。一方、画素電極３７０を間に挟んで第１の基板３００と向かい合っている第２の基板３７２上には、対向電極３７３と、配向膜３４２が順に積層されている。そして、画素電極３７０及び配向膜３７１と、対向電極３７３及び配向膜３４２との間に液晶３４３が設けられており、画素電極３７０と液晶３４３と対向電極３７３とが重なり合っている部分が液晶素子３０３に相当する。なお、画素電極３７０と対向電極３７３との距離（セルギャップ）は、スペーサ３６１によって制御されている。図３では、絶縁膜をパターニングすることでスペーサ３６１を形成しているが、別途用意した球状のスペーサを、配向膜３７１上に分散して、セルギャップの制御を行なうようにしても良い。３６２はシール材に相当し、シール材３６２によって、液晶３４３を第１の基板３００と第２の基板３７２の間に封止することができる。

また第１の基板３００の、ＴＦＴ３０１及びＴＦＴ３０２が形成されている面とは逆の面に、偏光板が設けられていても良い。また、第２の基板３７２の、対向電極３７３が形成されている面とは逆の面に、偏光板が設けられていても良い。なお本発明の液晶表示装置は、配向膜及び偏光板の数及び設ける位置については、図３に示す構成に限定されない。

次に、本発明の液晶表示装置に用いられる素子基板の構成を示す。

図４に、信号線駆動回路６０１３のみを別途形成し、第１の基板６０１１上に形成された画素部６０１２と接続している素子基板の形態を示す。画素部６０１２及び走査線駆動回路６０１４は、セミアモルファスＴＦＴを用いて形成する。セミアモルファスＴＦＴよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたＴＦＴ、またはＳＯＩを用いたトランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。

なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。

また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に張り合わせる必要はなく、例えばＦＰＣ上に張り合わせるようにしても良い。図５（Ａ）に、信号線駆動回路６０２３のみを別途形成し、第１の基板６０２１上に形成された画素部６０２２及び走査線駆動回路６０２４と接続している素子基板の形態を示す。画素部６０２２及び走査線駆動回路６０２４は、セミアモルファスＴＦＴを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。

また、信号線駆動回路の一部または走査線駆動回路の一部のみを、セミアモルファスＴＦＴを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図５（Ｂ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ第１の基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる素子基板の形態を示す。画素部６０３２及び走査線駆動回路６０３４は、セミアモルファスＴＦＴを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。

図４、図５に示すように、本発明の液晶表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、セミアモルファスＴＦＴを用いて形成することができる。

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図６に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。

なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。

図６（Ａ）に本発明の液晶表示装置のブロック図を示す。図６（Ａ）に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部７０１と、各画素を選択する走査線駆動回路７０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路７０３とを有する。

図６（Ａ）において信号線駆動回路７０３は、シフトレジスタ７０４、アナログスイッチ７０５を有している。シフトレジスタ７０４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ７０４においてタイミング信号が生成され、アナログスイッチ７０５に入力される。

またアナログスイッチ７０５には、ビデオ信号（ｖｉｄｅｏｓｉｇｎａｌ）が与えられている。アナログスイッチ７０５は入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。

次に、走査線駆動回路７０２の構成について説明する。走査線駆動回路７０２は、シフトレジスタ７０６、バッファ７０７を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路７０２において、シフトレジスタ７０６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ７０７において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ７０７は大きな電流を流すことが可能なものが用いられる。

フルカラーの液晶表示装置で、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号を、順にサンプリングして対応する信号線に供給している場合、シフトレジスタ７０４とアナログスイッチ７０５とを接続するための端子数が、アナログスイッチ７０５と画素部７０１の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ７０５を画素部７０１と同じ基板上に形成することで、アナログスイッチ７０５を画素部７０１と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑え、歩留まりを高めることができる。

図６（Ｂ）に、図６（Ａ）とは異なる、本発明の液晶表示装置のブロック図を示す。図６（Ｂ）において信号線駆動回路７１３は、シフトレジスタ７１４、ラッチＡ７１５、ラッチＢ７１６、Ｄ／Ａ変換回路（ＤＡＣ）７１７を有している。走査線駆動回路７１２は、図６（Ａ）の場合と同じ構成を有しているものとする。

シフトレジスタ７１４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ７１４においてタイミング信号が生成され、一段目のラッチＡ７１５に順に入力される。ラッチＡ７１５にタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号が順にラッチＡ７１５に書き込まれ、保持される。なお、図６（Ｂ）ではラッチＡ７１５に順にビデオ信号を書き込んでいると仮定するが、本発明はこの構成に限定されない。複数のステージのラッチＡ７１５をいくつかのグループに分け、各グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。

ラッチＡ７１５の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

１ライン期間が終了すると、２段目のラッチＢ７１６にラッチ信号（ＬａｔｃｈＳｉｇｎａｌ）が供給され、該ラッチ信号に同期してラッチＡ７１５に保持されているビデオ信号が、ラッチＢ７１６に一斉に書き込まれ、保持される。ビデオ信号をラッチＢ７１６に送出し終えたラッチＡ７１５には、再びシフトレジスタ７１４からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、ラッチＢ７１６に書き込まれ、保持されているビデオ信号が、ＤＡＣ７１７に入力される。

ＤＡＣ７１７では、入力されたビデオ信号をデジタルからアナログに変換し、対応する信号線に供給する。

なお、図６（Ａ）、図６（Ｂ）に示す構成は、本発明の液晶表示装置の一形態を示したに過ぎず、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。

次に、本発明の液晶表示装置の、具体的な作製方法について説明する。

第１の基板１０はガラスや石英などの他に、プラスチック材料を用いることができる。また、ステンレスやアルミニウムなどの金属材料の上に絶縁膜を形成したものを用いても良い。この第１の基板１０上にゲート電極及びゲート配線（走査線）を形成するための導電膜１１を形成する。第１導電膜１１にはクロム、モリブデン、チタン、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いる。この導電膜１１はスパッタリング法や真空蒸着法で形成することができる。（図７（Ａ））

導電膜１１をエッチング加工してゲート電極１２、１３を形成する。ゲート電極上には第１の半導体膜や配線層を形成するので、その端部がテーパー状になるように加工することが望ましい。また導電膜１１を、アルミニウムを主成分とする材料で形成する場合には、エッチング加工後に陽極酸化処理などをして表面を絶縁化しておくと良い。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。（図７（Ｂ））

次に、図７（Ｃ）に示すように、第１絶縁膜１４と第２絶縁膜１５は、ゲート電極１２、１３の上層に形成することでゲート絶縁膜として機能させることができる。この場合、第１絶縁膜１４として酸化珪素膜、第２絶縁膜１５として窒化珪素膜を形成することが好ましい。これらの絶縁膜はグロー放電分解法やスパッタリング法で形成することができる。特に、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。

そして、このような第１絶縁膜１４、第２絶縁膜１５上に、第１の半導体膜１６を形成する。第１の半導体膜１６は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜で形成する。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。このようなＳＡＳ半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。

このＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行なうが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行なえば良い。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。

また、珪化物気体中に、ＣＨ₄、Ｃ₂Ｈ₆などの炭化物気体、ＧｅＨ₄、ＧｅＦ₄などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。

また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ＴＦＴのチャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ₂Ｈ₆、ＢＦ₃などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。そしてボロンの濃度を、例えば１×１０¹⁴〜６×１０¹⁶ａｔｏｍｓ／ｃｍ³とすると良い。

次に、図８（Ａ）に示すように第２の半導体膜１７を形成する。第２の半導体膜１７は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第１の半導体膜１６と同様にＳＡＳで形成することが好ましい。この第２の半導体膜１７は、ソース及びドレインを形成する一導電型を有する第３の半導体膜１８と第１の半導体膜１６との間に形成することで、バッファ層（緩衝層）的な働きを持っている。従って、弱ｎ型の電気伝導性を持って第１の半導体膜１６に対して、同じ導電型で一導電型を有する第３の半導体膜１８を形成する場合には必ずしも必要ない。しきい値制御をする目的において、ｐ型を付与する不純物元素を添加する場合には、第２の半導体膜１７は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわち、形成されるＴＦＴにおいては、チャネル形成領域とソースまたはドレイン領域の間に形成される低濃度不純物領域（ＬＤＤ領域）としての機能を持たせることが可能となる。

一導電型を有する第３の半導体膜１８はｎチャネル型のＴＦＴを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体にＰＨ₃などの不純物気体を加えれば良い。一導電型を有する第３の半導体膜１８は、価電子制御がされていることを除けば、ＳＡＳのような半導体、非晶質半導体、または微結晶半導体で形成されるものである。

以上、第１絶縁膜１４から一導電型を有する第３の半導体膜１８までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、ＴＦＴ特性のばらつきを低減することができる。

次に、フォトレジストを用いてマスク１９を形成し、第１の半導体膜１６、第２の半導体膜１７、一導電型を有する第３の半導体膜１８をエッチングして島状に分離形成する。（図８（Ｂ））

その後、ソース及びドレインに接続する配線を形成するための第２導電膜２０を形成する。第２導電膜２０はアルミニウム、またはアルミニウムを主成分とする導電性材料で形成するが、半導体膜と接する側の層をチタン、タンタル、モリブデンまたはこれらの元素の窒化物で形成した積層構造としても良い。アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジウム、銅などの元素を０．５〜５原子％添加させても良い（図８（Ｃ））。

次にマスク２１を形成する。マスク２１はソースおよびドレインと接続する配線を形成するためにパターン形成されたマスクであり、同時に第２の半導体膜１７及び一導電型を有する第３の半導体膜１８を取り除きチャネル形成領域を形成するためのエッチングマスクとして併用されるものである。アルミニウムまたはこれを主成分とする導電膜のエッチングはＢＣｌ₃、Ｃｌ₂などの塩化物気体を用いて行なえば良い。このエッチング加工で配線２３〜２６を形成する。また、チャネル形成領域を形成するためのエッチングにはＳＦ₆、ＮＦ₃、ＣＦ₄などのフッ化物気体を用いてエッチングを行なうが、この場合には下地となる第１の半導体膜１６とのエッチング選択比をとれないので、処理時間を適宜調整して行なうこととなる。以上のようにして、チャネルエッチ型のＴＦＴの構造を形成することができる。（図９（Ａ））

次に、チャネル形成領域の保護を目的とした第３絶縁膜２７を、窒化珪素膜で形成する。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。第３絶縁膜２７に窒化珪素膜を用いることで、第１の半導体膜１６中の酸素濃度を５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下、好ましくは１×１０¹⁹ａｔｏｍｓ／ｃｍ³以下とすることができる。この目的において、珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされた窒化珪素膜で、膜中に希ガス元素を含ませることにより緻密化が促進されることとなる。また、グロー放電分解法においても、珪化物気体をアルゴンなどの希ガスで１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００度以下の低温においても緻密な膜を形成可能であり好ましい。さらに必要があれば第４絶縁膜２８を酸化珪素膜で積層形成しても良い。第３絶縁膜２７と第４絶縁膜２８はパッシベーション膜に相当する。

次に、第３絶縁膜２７および／または第４絶縁膜２８上に、平坦化膜２９を形成する。平坦化膜２９は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨｘ結晶手を含む絶縁膜で形成することが好ましい。次に、第３絶縁膜２７、第４絶縁膜２８、平坦化膜２９にコンタクトホールを形成し、平坦化膜２９上に、各配線２３〜２６と接続される配線３０〜３３を形成する。（図９（Ｂ））

配線３０〜３３は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金もしくは化合物で形成することができる。またこれらの導電膜を積層して用いても良い。例えば１層目がＴａで２層目がＷ、１層目がＴａＮで２層目がＡｌ、１層目がＴａＮで２層目がＣｕ、１層目がＴｉで２層目がＡｌで３層目がＴｉといった組み合わせも考えられる。また１層目と２層目のいずれか一方にＡｇＰｄＣｕ合金を用いても良い。Ｗ、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）、ＴｉＮを順次積層した３層構造としてもよい。Ｗの代わりに窒化タングステンを用いてもよいし、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）に代えてＡｌとＴｉの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、ＴｉＮに代えてＴｉを用いてもよい。

次に図１０（Ａ）に示すように、配線３３に接するように、平坦化膜２９上画素電極３５を形成する。図１０では、画素電極３５を透明導電膜で形成し、透過型の液晶表示装置を作製する例を示すが、本発明の液晶表示装置はこの構成に限定されない。光を反射しやすい導電膜を用いて画素電極を形成することで、反射型の液晶表示装置を形成することができる。この場合、配線３３の一部を画素電極として用いることができる。

以上のようにして形成されたチャネルエッチ型のＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ²／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。

このような、画素のスイッチング素子と走査線側の駆動回路を同じＴＦＴで素子基板は、ゲート電極形成用マスク、半導体領域形成用マスク、配線形成用マスク、コンタクトホール形成用マスク、画素電極形成用マスクの合計５枚のマスクで形成することができる。

次に、配線３２または配線３３上に、スペーサ３６を絶縁膜で形成する。なお図１０（Ａ）では、配線３２上にスペーサ３６を、酸化珪素を用いて形成した例を示している。画素電極３５とスペーサ３６は、いずれを先に形成しても良い。

そして、配線３０〜３３、スペーサ３６、画素電極３５を覆うように、配向膜３７を成膜し、ラビング処理を施す。

次に図１０（Ｂ）に示すように、液晶を封止するためのシール材４０を形成する。一方、透明導電膜を用いた対向電極４３と、ラビング処理が施された配向膜４４とが形成された第２の基板４２を用意する。そして、シール材４０で囲まれた領域に液晶４１を滴下し、別途用意しておいた第２の基板４２を、対向電極４３と画素電極３５とが向かい合うように、シール材４０を用いて貼り合わせる。なおシール材４０にはフィラーが混入されていても良い。

なお、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、偏光板５１を、第１の基板１０のＴＦＴが形成されている面とは逆の面に貼り合わせ、また第２の基板４２の対向電極４３が形成されている面とは逆の面に、偏光板５２を貼り合わせておく。

画素電極３５または対向電極４３に用いられる透明導電膜は、ＩＴＯ、ＩＺＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した材料を用いることができる。画素電極３５と液晶４１と対向電極４３が重なり合うことで、液晶素子５５が形成されている。

上述した液晶の注入は、ディスペンサ式（滴下式）を用いているが、本発明はこれに限定されない。第２の基板を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いていても良い。

なお、図７〜図１０は、図１に示した構成を有するＴＦＴの作製方法について示したが、図３に示した構成を有するＴＦＴも同様に作製することができる。ただし、図３に示したＴＦＴの場合は、ゲート電極３１０、３２０に重畳させて、ＳＡＳで形成された第１の半導体膜３１２、３２２上にチャネル保護膜３３０、３３１を形成する点で、図７〜図１０と異なっている。

本実施例では、本発明の液晶表示装置が有するセミアモルファスＴＦＴの、一形態について説明する。

図１１（Ａ）に、本実施例のセミアモルファスＴＦＴの上面図を、図１１（Ｂ）に、図１１（Ａ）のＡ−Ａ’における断面図を示す。１３０１は、その一部がゲート電極として機能するゲート配線であり、ゲート絶縁膜を１３０２間に挟んで、セミアモルファス半導体で形成された第１の半導体膜１３０３と重なっている。また、第１の半導体膜１３０３と接するように、ＬＤＤ領域として機能する第２の半導体膜１３０４ａ、１３０４ｂが形成されており、第２の半導体膜１３０４ａ、１３０４ｂに接するように、一導電型を有する第３の半導体膜１３０５ａ、１３０５ｂが形成されている。また１３０６、１３０７は、第３の半導体膜１３０５ａ、１３０５ｂとそれぞれ接する配線に相当する。

図１１に示すセミアモルファスＴＦＴにおいて、第３の半導体膜１３０５ａと第３の半導体膜１３０５ｂの間隔を一定にすることで、チャネル長を一定に保つことができる。また、第３の半導体膜１３０５ｂの端部を第３の半導体膜１３０５ａで囲むようにレイアウトすることで、チャネル形成領域のドレイン領域側において、電界が集中するのを緩和することができる。さらに、チャネル長に対するチャネル幅の比を高くすることができるので、オン電流を高めることができる。

本実施例では、極性が全て同一のセミアモルファスＴＦＴを用いた、シフトレジスタの一形態について説明する。図１２（Ａ）に、本実施例のシフトレジスタの構成を示す。図１２（Ａ）に示すシフトレジスタは、第１のクロック信号ＣＬＫ、第２のクロック信号ＣＬＫｂ、スタートパルス信号ＳＰを用いて動作する。１４０１はパルス出力回路であり、その具体的な構成を、図１２（Ｂ）に示す。

パルス出力回路１４０１は、ＴＦＴ８０１〜８０６と、容量素子８０７を有する。ＴＦＴ８０１は、ゲートがノード２に、ソースがＴＦＴ８０５のゲートに接続されており、ドレインに電位Ｖｄｄが与えられている。ＴＦＴ８０２は、ゲートがＴＦＴ８０６のゲートに、ドレインがＴＦＴ８０５のゲートに接続されており、ソースに電位Ｖｓｓが与えられている。ＴＦＴ８０３は、ゲートがノード３に、ソースがＴＦＴ８０６のゲートに接続されており、ドレインに電位Ｖｄｄが与えられている。ＴＦＴ８０４は、ゲートがノード２に、ドレインがＴＦＴ８０５のゲートに接続されており、ソースに電位Ｖｓｓが与えられている。ＴＦＴ８０５は、ゲートが容量素子８０７の一方の電極に、ドレインがノード１に、ソースが容量素子８０７の他方の電極及びノード４に接続されている。またＴＦＴ８０６は、ゲートが容量素子８０７の一方の電極に、ドレインがノード４に接続されており、ソースに電位Ｖｓｓが与えられている。

次に、図１２（Ｂ）に示すパルス出力回路１４０１の動作について説明する。ただし、ＣＬＫ、ＣＬＫｂ、ＳＰは、ＨレベルのときＶｄｄ、ＬレベルのときＶｓｓとし、さらに説明を簡単にするためＶｓｓ＝０と仮定する。

ＳＰがＨレベルになると、ＴＦＴ８０１がオンになるため、ＴＦＴ８０５のゲートの電位が上昇していく。そして最終的には、ＴＦＴ８０５のゲートの電位がＶｄｄ−Ｖｔｈ（ＶｔｈはＴＦＴ８０１〜８０６のしきい値とする）となったところで、ＴＦＴ８０１がオフし、浮遊状態となる。一方、ＳＰがＨレベルになるとＴＦＴ８０４がオンになるため、ＴＦＴ８０２、８０６のゲートの電位は下降し、最終的にはＶｓｓとなり、ＴＦＴ８０２、８０６はオフになる。ＴＦＴ８０３のゲートは、このときＬレベルとなっており、オフしている。

次にＳＰはＬレベルとなり、ＴＦＴ８０１、８０４がオフし、ＴＦＴ８０５のゲートの電位がＶｄｄ−Ｖｔｈで保持される。ここで、ＴＦＴ８０５のゲート・ソース間電圧がそのしきい値Ｖｔｈを上回っていれば、ＴＦＴ８０５がオンする。

次に、ノード１に与えられているＣＬＫがＬレベルからＨレベルに変わると、ＴＦＴ８０５がオンしているので、ノード４、すなわちＴＦＴ８０５のソースの電位が上昇を始める。そしてＴＦＴ８０５のゲート・ソース間には容量素子８０７による容量結合が存在しているため、ノード４の電位上昇に伴い、浮遊状態となっているＴＦＴ８０５のゲートの電位が再び上昇する。最終的には、ＴＦＴ８０５のゲートの電位は、Ｖｄｄ＋Ｖｔｈよりも高くなり、ノード４の電位はＶｄｄに等しくなる。そして、上述の動作を２段目以降のパルス出力回路１４０１において同様行なわれ、順にパルスが出力される。

本実施例では、本発明の液晶表示装置の一形態に相当するパネルの外観について、図１３を用いて説明する。図１３は、第１の基板４００１上に形成されたセミアモルファスＴＦＴ４０１０及び液晶素子４０１１を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１３（Ｂ）は、図１３（Ａ）のＡ−Ａ’における断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００７と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施例では、多結晶半導体膜を用いたＴＦＴを有する信号線駆動回路を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図１３では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成されたＴＦＴ４００９を例示する。

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、ＴＦＴを複数有しており、図１３（Ｂ）では、画素部４００２に含まれるＴＦＴ４０１０とを例示している。ＴＦＴ４０１０はセミアモルファス半導体を用いたＴＦＴに相当する。

また４０１１は液晶素子に相当し、液晶素子４０１１が有する画素電極４０３０は、ＴＦＴ４０１０と配線４０４０、配線４０４１を介して電気的に接続されている。そして液晶素子４０１１の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なっている部分が、液晶素子４０１１に相当する。

また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜をパターニングすることで得られるスペーサを用いていても良い。

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、図１３（Ｂ）に示す断面図では図示されていないが、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。

本実施例では、接続端子４０１６が、液晶素子４０１１が有する画素電極４０３０と同じ導電膜から形成されている。また、引き回し配線４０１４は、配線４０４１と同じ導電膜で形成されている。また引き回し配線４０１５は、配線４０４０と同じ導電膜で形成されている。

接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

なお、第１の基板４００１、第２の基板４００６としては、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。

但し、液晶素子４０１１からの光の取り出し方向に位置する基板には、第２の基板は透明でなければならない。その場合には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

なお図示していないが、本実施例に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。

また図１３では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

本実施例は、他の実施例に記載した構成と組み合わせて実施することが可能である。

本発明の液晶表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。本発明では、半導体膜の成膜後に結晶化の工程を設ける必要がないので、比較的パネルの大型化が容易であるため、１０〜５０インチの大型のパネルを用いた電子機器に非常に有用である。それら電子機器の具体例を図１４に示す。

図１４（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の液晶表示装置を表示部２００３に用いることで、本発明の表示装置が完成する。液晶表示装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、液晶素子表示装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図１４（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の液晶表示装置を表示部２２０３に用いることで、本発明のノート型パーソナルコンピュータが完成する。

図１４（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の液晶表示装置を表示部Ａ２４０３、Ｂ２４０４に用いることで、本発明の画像再生装置が完成する。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は、実施例１〜３に示したいずれの構成の液晶表示装置を用いても良い。

本発明の液晶表示装置の断面図。本発明の液晶表示装置における画素の回路図及び断面図。本発明の液晶表示装置の断面図。本発明の液晶表示装置における、素子基板の一形態を示す図。本発明の液晶表示装置における、素子基板の一形態を示す図。本発明の液晶表示装置の構成を示すブロック図。本発明の液晶表示装置の作製工程を示す図。本発明の液晶表示装置の作製工程を示す図。本発明の液晶表示装置の作製工程を示す図。本発明の液晶表示装置の作製工程を示す図。本発明の液晶表示装置におけるセミアモルファスＴＦＴの一形態を示す図。本発明の液晶表示装置に用いられる、シフトレジスタの一形態を示す図。本発明の液晶表示装置の上面図及び断面図。本発明の液晶表示装置を用いた電子機器の図。

符号の説明

１００基板
１０１ＴＦＴ
１０２ＴＦＴ
１０３液晶素子
１１０ゲート電極
１１１ゲート絶縁膜
１１２半導体膜
１１３半導体膜
１１４半導体膜
１１５配線
１２０ゲート電極
１２２半導体膜
１２３半導体膜
１２４半導体膜
１２５配線
１３０画素電極
１３１配向膜
１４０パッシベーション膜
１４１パッシベーション膜
１４２配向膜
１４３液晶
１５０偏光板
１５１偏光板
１６０配線
１６１スペーサ
１６２シール材
１７０基板
１７１対向電極
２０１スイッチング用ＴＦＴ
２０２液晶素子
２０３容量素子
２０４画素電極
３００基板
３０１ＴＦＴ
３０２ＴＦＴ
３０３液晶素子
３１０ゲート電極
３１１ゲート絶縁膜
３１２半導体膜
３１３半導体膜
３１４半導体膜
３１５配線
３２５配線
３３０チャネル保護膜
３４０パッシベーション膜
３４１パッシベーション膜
３４２配向膜
３４３液晶
３６０配線
３６１スペーサ
３６２シール材
３７０画素電極
３７１配向膜
３７２基板
３７３対向電極

Claims

画素部と、前記画素部の動作を制御するための駆動回路とを有し、
前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴとを有する画素が設けられており、
前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、チャネル形成領域にセミアモルファス半導体が用いられていることを特徴とする液晶表示装置。
画素部と、前記画素部の動作を制御するための駆動回路とを有し、
前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴとを有する画素が設けられており、
前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極と前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで前記ゲート電極と重なっている第１の半導体膜と、前記第１の半導体膜上に形成された一対の第２の半導体膜とを有し、
前記一対の第２の半導体膜には一導電型を付与する不純物が添加されており、
前記第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
画素部と、前記画素部の動作を制御するための駆動回路とを有し、
前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴとを有する画素が設けられており、
前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極と前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで前記ゲート電極と重なっている第１の半導体膜と、前記第１の半導体膜上に形成された一対の第２の半導体膜と、前記第１の半導体膜と前記一対の第２の半導体膜の間に、前記一対の第２の半導体膜と重なるように設けられた一対の第３の半導体膜とを有し、
前記一対の第２の半導体膜には一導電型を付与する不純物が添加されており、
前記第１の半導体膜には、前記一導電型を付与する不純物とは逆の導電型を付与する不純物が添加されており、
前記第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
画素部と、前記画素部の動作を制御するための駆動回路とを有し、
前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴとを有する画素が設けられており、
前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極と前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで前記ゲート電極と重なっている第１の半導体膜と、前記ゲート絶縁膜及び前記第１の半導体膜を間に挟んで前記ゲート電極と重なっているチャネル保護膜と、前記第１の半導体膜上に形成された一対の第２の半導体膜とを有し、
前記一対の第２の半導体膜の間に前記チャネル保護膜が位置しており、
前記一対の第２の半導体膜には一導電型を付与する不純物が添加されており、
前記第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
画素部と、前記画素部の動作を制御するための駆動回路とを有し、
前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するＴＦＴとを有する画素が設けられており、
前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、ゲート電極と前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで前記ゲート電極と重なっている第１の半導体膜と、前記ゲート絶縁膜及び前記第１の半導体膜を間に挟んで前記ゲート電極と重なっているチャネル保護膜と、前記第１の半導体膜上に形成された一対の第２の半導体膜と、前記第１の半導体膜と前記一対の第２の半導体膜の間に、前記一対の第２の半導体膜と重なるように設けられた一対の第３の半導体膜とを有し、
前記一対の第２の半導体膜には一導電型を付与する不純物が添加されており、
前記第１の半導体膜には、前記一導電型を付与する不純物とは逆の導電型を付与する不純物が添加されており、
前記第１の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。
請求項２乃至請求項５のいずれか１項において、前記一導電型はｎ型であることを特徴とする液晶表示装置。
請求項１乃至請求項６のいずれか１項において、前記駆動回路が有するＴＦＴと、前記液晶素子に印加される電圧を制御するＴＦＴとは、窒化膜または窒化酸化ケイ素膜で覆われていることを特徴とする液晶表示装置。
請求項１乃至請求項７のいずれか１項において、前記液晶素子に印加される電圧を制御するＴＦＴはマルチゲート構造を有することを特徴とする液晶表示装置。
請求項１乃至請求項８のいずれか１項において、前記駆動回路はアナログスイッチを含むことを特徴とする液晶表示装置。