## (12) 公 開 特 許 公 報(A)

(19) 日本国特許庁(JP)

## (11)特許出願公開番号 特開2005-49832 (P2005-49832A) (43)公開日 平成17年2月24日(2005.2.24)

(51) Int.C1. <sup>7</sup>		F I		テーマコード (参考)
G02F	1/1368	GO2F 1/136	8	2H092
G02F	1/133	GO2F 1/133	550	2H093
H <b>O</b> 1L	29/786	HO1L 29/78	612B	5 F 1 1 O

審査請求 未請求 請求項の数 9 OL (全 24 頁)

<ul><li>(21) 出願番号</li><li>(22) 出願日</li><li>(31) 優先権主張番号</li><li>(32) 優先日</li></ul>	願番号 特願2004-182073 (P2004-182073) 願日 平成16年6月21日 (2004.6.21) (71) 出願人 000153878 株式会社半導体エネルギ・ 特願2003-273869 (P2003-273869) 神奈川県厚木市長谷393 先日 平成15年7月14日 (2003.7.14) (72) 発明者 山崎 舜平									
(33)優先権主張国	日本国 (JP)			神奈	川県	厚木市	長谷3	98番	地株	式会社
		Fタ-	-ム(参	<b>考</b> ) 2E	<del>1</del> 092	GA11	JA24	JA26	JA34	JA37
						JB11	JB22	JB31	JB57	MA05
						MA17	NA25	NA27	PA01	PA02
						PA03	PA05	PA06	PA11	RA10
				21	<del>1</del> 093	NA16	NC22	NC24	NC26	NC34
						NC36	ND54	ND60	NE01	NE02
						NE03	NE04	NG01		
								最	終頁に	続く

(54) 【発明の名称】液晶表示装置

(57)【要約】

【課題】 TFTの工程を複雑化させることなくシステムオンパネル化を実現し、なおかつコストを抑えることができる液晶表示装置の提案を課題とする。

【解決手段】 画素部に液晶素子と、液晶素子に印加される電圧を制御するTFTとを有する画素が設けられており、駆動回路が有するTFTと、液晶素子に印加される電圧を制御するTFTとは、ゲート電極とゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜を間に挟んでゲート電極と重なっている第1の半導体膜とに形成された一対の第2の半導体膜とを有し、一対の第2の半導体膜には一導電型を付与する不純物が添加されており、第1の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶表示装置。



【選択図】 図1

【特許請求の範囲】

【請求項1】

画素部と、前記画素部の動作を制御するための駆動回路とを有し、

前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するTFTとを有する画素が設けられており、

前記駆動回路が有するTFTと、前記液晶素子に印加される電圧を制御するTFTとは、チャネル形成領域にセミアモルファス半導体が用いられていることを特徴とする液晶表示装置。

【請求項2】

画素部と、前記画素部の動作を制御するための駆動回路とを有し、

前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するTFTとを有する画素が設けられており、

前記駆動回路が有するTFTと、前記液晶素子に印加される電圧を制御するTFTとは、ゲート電極と前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで前記ゲート電極と重なっている第1の半導体膜と、前記第1の半導体膜上に形成された一対の第2の半導体膜とを有し、

前記一対の第2の半導体膜には一導電型を付与する不純物が添加されており、

前 記 第 1 の 半 導 体 膜 は セ ミ ア モ ル フ ァ ス 半 導 体 で 形 成 さ れ て い る こ と を 特 徴 と す る 液 晶 表 示 装 置 。

【請求項3】

画素部と、前記画素部の動作を制御するための駆動回路とを有し、

前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するTFTとを有する画素が設けられており、

前記駆動回路が有するTFTと、前記液晶素子に印加される電圧を制御するTFTとは、ゲート電極と前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで前記ゲート電極と重なっている第1の半導体膜と、前記第1の半導体膜と前記一対の第2の半導体膜の間に、

前記 一 対 の 第 2 の 半 導 体 膜 と 重 な る よ う に 設 け ら れ た 一 対 の 第 3 の 半 導 体 膜 と を 有 し 、 前 記 一 対 の 第 2 の 半 導 体 膜 に は 一 導 電 型 を 付 与 す る 不 純 物 が 添 加 さ れ て お り 、

前記第1の半導体膜には、前記一導電型を付与する不純物とは逆の導電型を付与する不 30 純物が添加されており、

前 記 第 1 の 半 導 体 膜 は セ ミ ア モ ル フ ァ ス 半 導 体 で 形 成 さ れ て い る こ と を 特 徴 と す る 液 晶 表 示 装 置 。

【請求項4】

画素部と、前記画素部の動作を制御するための駆動回路とを有し、

前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するTFTとを有する画素が設けられており、

前記駆動回路が有するTFTと、前記液晶素子に印加される電圧を制御するTFTとは、ゲート電極と前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間に 挟んで前記ゲート電極と重なっている第1の半導体膜と、前記ゲート絶縁膜及び前記第1 の半導体膜を間に挟んで前記ゲート電極と重なっているチャネル保護膜と、前記第1の半 導体膜上に形成された一対の第2の半導体膜とを有し、

40

前記一対の第2の半導体膜の間に前記チャネル保護膜が位置しており、

前記一対の第2の半導体膜には一導電型を付与する不純物が添加されており、

前 記 第 1 の 半 導 体 膜 は セ ミ ア モ ル フ ァ ス 半 導 体 で 形 成 さ れ て い る こ と を 特 徴 と す る 液 晶 表 示 装 置 。

【請求項5】

画 素 部 と 、 前 記 画 素 部 の 動 作 を 制 御 す る た め の 駆 動 回 路 と を <u>有 し</u> 、

前記画素部には、液晶素子と、前記液晶素子に印加される電圧を制御するTFTとを有する画素が設けられており、

20

前記駆動回路が有するTFTと、前記液晶素子に印加される電圧を制御するTFTとは 、 ゲート電極と前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を間に 挟 ん で 前 記 ゲ ー ト 電 極 と 重 な っ て い る 第 1 の 半 導 体 膜 と 、 前 記 ゲ ー ト 絶 縁 膜 及 び 前 記 第 1 の半導体膜を間に挟んで前記ゲート電極と重なっているチャネル保護膜と、前記第1の半 導体 膜 上 に 形 成 さ れ た 一 対 の 第 2 の 半 導 体 膜 と 、 前 記 第 1 の 半 導 体 膜 と 前 記 一 対 の 第 2 の 半導体膜の間に、前記ー対の第2の半導体膜と重なるように設けられた一対の第3の半導 体膜とを有し、

前 記 一 対 の 第 2 の 半 導 体 膜 に は 一 導 電 型 を 付 与 す る 不 純 物 が 添 加 さ れ て お り 、

前記第1の半導体膜には、前記一導電型を付与する不純物とは逆の導電型を付与する不 純物が添加されており、

前記第1の半導体膜はセミアモルファス半導体で形成されていることを特徴とする液晶 表示装置。

【請求項6】

請 求 項 2 乃 至 請 求 項 5 の い ず れ か 1 項 に お い て 、 前 記 一 導 電 型 は n 型 で あ る こ と を 特 徴 とする液晶表示装置。

【請求項7】

請 求 項 1 乃 至 請 求 項 6 の い ず れ か 1 項 に お い て 、 前 記 駆 動 回 路 が 有 す る TFTと 、 前 記 液晶素子に印加される電圧を制御するTFTとは、窒化膜または窒化酸化ケイ素膜で覆わ れていることを特徴とする液晶表示装置。

【請求項8】

請求項1乃至請求項7のいずれか1項において、前記液晶素子に印加される電圧を制御 するTFTはマルチゲート構造を有することを特徴とする液晶表示装置。

【請求項9】

請求項1乃至請求項8のいずれか1項において、前記駆動回路はアナログスイッチを含 むことを特徴とする液晶表示装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、薄膜トランジスタを駆動回路及び画素部に用いた液晶表示装置に関する。 30 【背景技術】

[0002]

安価なガラス基板を用いて形成される液晶表示装置は、解像度が高くなるにつれて、実 装 に 用 い る 画 素 部 周 辺 の 領 域 ( 額 縁 領 域 ) の 基 板 に 占 め る 割 合 が 増 大 し 、 小 型 化 が 妨 げ ら れる傾向がある。そのため、単結晶のシリコンウェハを用いて形成されたICをガラス基 板に実装する方式には限界があると考えられており、駆動回路を含む集積回路を画素部と 同じガラス基板上に一体形成する技術、所謂システムオンパネル化が重要視されている。 [0003]

多結晶半導体膜を用いた薄膜トランジスタ(多結晶TFT)は、非晶質半導体膜を用い た T F T に 比 べ て 移 動 度 が 2 桁 以 上 高 く 、 液 晶 表 示 装 置 の 画 素 部 と そ の 周 辺 の 駆 動 回 路 を 同一基板上に一体形成できるという利点を有している。しかし非晶質半導体膜を用いた場 合 に 比 べ て 、 半 導 体 膜 の 結 晶 化 の た め に 工 程 が 複 雑 化 す る た め 、 そ の 分 歩 留 ま り が 低 減 し 、コストが高まるという難点がある。

[0004]

例えば、多結晶半導体膜の形成に一般的に用いられているレーザアニール法の場合、結 晶性を高めるのに必要なエネルギー密度を確保する必要がある。そのため、レーザビーム の長軸の長さに限界があり、結晶化の工程におけるスループットを低下させたり、レーザ ビームのエッジ近傍において結晶性にばらつきが生じたりするため、基板の寸法に制限が 生じている。また、レーザ光のエネルギー自体がばらつくことで、半導体膜の結晶性にば らつきが生じ、被処理物への処理を均一に行なうことが難しいという欠点を有している。

20

10

[0005]

しかしながら、非晶質半導体膜でチャネル形成領域を形成したTFTの電界効果移動度 は大きくても0.4~0.8cm<sup>2</sup>/V・sec程度しか得ることができない。それゆえ 、画素部にスイッチング素子として用いることはできるが、画素を選択するための走査線 駆動回路や、該選択された画素にビデオ信号を供給するための信号線駆動回路など、高速 動作が要求される駆動回路には不向きであると考えられている。

【発明の開示】

【発明が解決しようとする課題】

[0006]

本発明は上述した問題に鑑み、TFTの工程を複雑化させることなくシステムオンパネ 10 ル化を実現し、なおかつコストを抑えることができる液晶表示装置の提案を課題とする。 【課題を解決するための手段】

【 0 0 0 7 】

本発明は、非晶質半導体膜の中に結晶粒が分散するように存在しているセミアモルファ ス半導体膜を用い、薄膜トランジスタ(TFT)を作製し、該TFTを画素部または駆動 回路に用いて液晶表示装置を作製する。セミアモルファス半導体膜を用いたTFTは、そ の移動度が2~10cm<sup>2</sup>/V・secと、非晶質半導体膜を用いたTFTの2~20倍 の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形 成することができる。

[0008]

そしてセミアモルファス半導体膜は、多結晶半導体膜と異なり、セミアモルファス半導体膜として直接基板上に成膜することができる。具体的には、SiH₄をH₂で流量比2~ 1000倍、好ましくは10~100倍に希釈して、プラズマCVD法を用いて成膜する ことができる。上記方法を用いて作製されたセミアモルファス半導体膜は、0.5 nm~ 20 nmの結晶粒を非晶質半導体中に含む微結晶半導体膜も含んでいる。よって、多結晶 半導体膜を用いる場合と異なり、半導体膜の成膜後に結晶化の工程を設ける必要がない。 そして、レーザ光を用いた結晶化のように、レーザビームの長軸の長さに限界があるため に、基板の寸法に制限が生じるようなことがない。また、TFTの作製における工程数を 削減することができ、その分、液晶表示装置の歩留まりを高め、コストを抑えることがで きる。

【 0 0 0 9 】

なお本発明では、セミアモルファス半導体膜を少なくともチャネル形成領域に用いてい れば良い。またチャネル形成領域は、その膜厚方向において全てセミアモルファス半導体 である必要はなく、少なくとも一部にセミアモルファス半導体を含んでいれば良い。 【0010】

また液晶表示装置は、液晶素子が設けられたパネルと、該パネルにコントローラを含む IC等を実装した状態にあるモジュールとを含む。なお液晶素子は、画素電極と、対向電 極と、画素電極と対向電極の間に設けられた液晶とを有する。さらに本発明は、該液晶表 示装置を作製する過程における、液晶素子が完成する前の一形態に相当する素子基板に関 し、該素子基板は、ビデオ信号の電位が液晶素子の画素電極に与えられるのを制御するた めの手段を、複数の各画素に備える。素子基板は、具体的には、液晶素子の画素電極のみ が形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、パタ ーニングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる

0

【発明の効果】

**[**0011**]** 

本 発 明 は、 成 膜 後 に お け る 半 導 体 膜 の 結 晶 化 の 工 程 を 削 減 す る こ と が で き 、 TFT の 工 程 を 複 雑 化 さ せ る こ と な く 、 液 晶 表 示 装 置 の シ ス テ ム オ ン パ ネ ル 化 を 実 現 す る こ と が で き る 。

【発明を実施するための最良の形態】

20



[0012]

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。 【0013】

次に、本発明の液晶表示装置に用いられるTFTの構成について説明する。図1に、駆動回路に用いられるTFTの断面図と、画素部に用いられるTFTの断面図を示す。10 1は駆動回路に用いられるTFTの断面図に相当し、102は画素部に用いられるTFT に断面図に相当し、103は該TFT102によって電流が供給される液晶素子の断面図 に相当する。TFT101、102は逆スタガ型(ボトムゲート型)である。なおセミア モルファスTFTはp型よりもn型の方が、移動度が高いので駆動回路に用いるのにより 適しているが、本発明ではTFTはn型であってもp型であってもどちらでも良い。いず れの極性のTFTを用いる場合でも、同一の基板上に形成するTFTを全て同じ極性にそ ろえておくことが、工程数を抑えるためにも望ましい。

【0014】

駆動回路のTFT101は、第1の基板100上に形成されたゲート電極110と、ゲート電極110を覆っているゲート絶縁膜111と、ゲート絶縁膜111を間に挟んでゲート電極110と重なっている、セミアモルファス半導体膜で形成された第1の半導体膜 112とを有している。さらにTFT101は、ソース領域またはドレイン領域として機能する一対の第2の半導体膜113と、第1の半導体膜112と第2の半導体膜113の間に設けられた第3の半導体膜114とを有している。

[0015]

図 1 では、ゲート絶縁膜 1 1 1 が 2 層の絶縁膜で形成されているが、本発明はこの構成 に限定されない。ゲート絶縁膜 1 1 1 が単層または 3 層以上の絶縁膜で形成されていても 良い。

[0016]

また第2の半導体膜113は、非晶質半導体膜またはセミアモルファス半導体膜で形成 されており、該半導体膜に一導電型を付与する不純物が添加されている。そして一対の第 2の半導体膜113は、第1の半導体膜112のチャネルが形成される領域を間に挟んで 、向かい合っている。

[0017]

また第3の半導体膜114は、非晶質半導体膜またはセミアモルファス半導体膜で形成 されており、第2の半導体膜113と同じ導電型を有し、なおかつ第2の半導体膜113 よりも導電性が低くなるような特性を有している。第3の半導体膜114はLDD領域と して機能するので、ドレイン領域として機能する第2の半導体膜113の端部に集中する 電界を緩和し、ホットキャリア効果を防ぐことができる。第3の半導体膜114は必ずし も設ける必要はないが、設けることでTFTの耐圧性を高め、信頼性を向上させることが できる。なお、TFT101がn型である場合、第3の半導体膜114を形成する際に特 にn型を付与する不純物を添加せずとも、n型の導電型が得られる。よって、TFT10 1がn型の場合、必ずしも第3の半導体膜114にn型の不純物を添加する必要はない。 ただし、チャネルが形成される第1の半導体膜には、p型の導電性を付与する不純物を添 加し、極力I型に近づくようにその導電型を制御しておく。

40

10

20

30

また、一対の第3の半導体膜114に接するように、配線115が形成されている。

【0019】

駆動回路のTFT102は、第1の基板100上に形成されたゲート電極120と、ゲート電極120を覆っているゲート絶縁膜111と、ゲート絶縁膜111を間に挟んでゲート電極120と重なっている、セミアモルファス半導体膜で形成された第1の半導体膜 122とを有している。さらにTFT102は、ソース領域またはドレイン領域として機 能する一対の第2の半導体膜123と、第1の半導体膜122と第2の半導体膜123の 間に設けられた第3の半導体膜124とを有している。 【0020】

また第2の半導体膜123は、非晶質半導体膜またはセミアモルファス半導体膜で形成 されており、該半導体膜に一導電型を付与する不純物が添加されている。そして一対の第 2の半導体膜123は、第1の半導体膜122のチャネルが形成される領域を間に挟んで 、向かい合っている。

[0021]

また第3の半導体膜124は、非晶質半導体膜またはセミアモルファス半導体膜で形成 されており、第2の半導体膜123と同じ導電型を有し、なおかつ第2の半導体膜123 よりも導電性が低くなるような特性を有している。第3の半導体膜124はLDD領域と して機能するので、ドレイン領域として機能する第2の半導体膜123の端部に集中する 電界を緩和し、ホットキャリア効果を防ぐことができる。第3の半導体膜124は必ずし も設ける必要はないが、設けることでTFTの耐圧性を高め、信頼性を向上させることが できる。なお、TFT102がn型である場合、第3の半導体膜124を形成する際に特 にn型を付与する不純物を添加せずとも、n型の導電型が得られる。よって、TFT10 2がn型の場合、必ずしも第3の半導体膜124にn型の不純物を添加する必要はない。 ただし、チャネルが形成される第1の半導体膜には、p型の導電性を付与する不純物を添 加し、極力I型に近づくようにその導電型を制御しておく。

【0022】

また、一対の第3の半導体膜124に接するように、配線125が形成されている。 【0023】

また、TFT101、102及び配線115、125を覆うように、絶縁膜からなる第 1のパッシベーション膜140、第2のパッシベーション膜141が形成されている。T FT101、102を覆うパッシベーション膜は2層に限らず、単層であっても良いし、 3層以上であっても良い。例えば第1のパッシベーション膜140を窒化珪素、第2のパ ッシベーション膜141を酸化珪素で形成することができる。窒化珪素または窒化酸化珪 素でパッシベーション膜を形成することで、TFT101、102が水分や酸素などの影 響により、劣化するのを防ぐことができる。

[0024]

そして、配線125の一方は、配線160を介して液晶素子103の画素電極130に 接続されている。また画素電極130上に接するように、配向膜131が形成されている。一方、画素電極130を間に挟んで第1の基板100と向かい合っている第2の基板1 70上には、対向電極171と、配向膜142が順に積層されている。そして、画素電極 130及び配向膜131と、対向電極171及び配向膜142との間に液晶143が設け られており、画素電極130と液晶143と対向電極171とが重なり合っている部分が 液晶素子103に相当する。なお、画素電極130と対向電極171との距離(セルギャ ップ)は、スペーサ161によって制御されている。図1では、絶縁膜をパターニングす ることでスペーサ161を形成しているが、別途用意した球状のスペーサを、配向膜13 1上に分散して、セルギャップの制御を行なうようにしても良い。162はシール材に相 当し、シール材162によって、液晶143を第1の基板100と第2の基板170の間 に封止することができる。

【0025】

また第1の基板100の、TFT101及びTFT102が形成されている面とは逆の 面に、偏光板150が設けられている。また、第2の基板170の、対向電極171が形 成されている面とは逆の面に、偏光板151が設けられている。なお本発明の液晶表示装 置は、配向膜及び偏光板の数及び設ける位置については、図1に示す構成に限定されない

【0026】

本発明では、チャネル形成領域を含んでいる第3の半導体膜が、セミアモルファス半導 50

20

30

40

体で形成されているので、非晶質半導体膜を用いたTFTに比べて高い移動度のTFTを 得ることができ、よって駆動回路と画素部を同一の基板に形成することができる。 【0027】

次に、本発明の液晶表示装置が有する画素の別の構成について説明する。図2(A)に、画素の回路図の一形態を、図2(B)に図2(A)に対応する画素の断面構造の一形態を示す。

【0028】

図2(A)、図2(B)において、201は画素へのビデオ信号の入力を制御するため のスイッチング用TFTに相当し、202は液晶素子に相当する。具体的には、スイッチ ング用TFT201を介して画素に入力されたビデオ信号の電位が、液晶素子202の画 素電極に供給される。なお203は、スイッチング用TFT201がオフのときに液晶素 子202の画素電極と対向電極の間の電圧を保持するための容量素子に相当する。 【0029】

具体的には、スイッチング用TFT201は、ゲート電極が走査線Gに接続されており、 ソース領域とドレイン領域が、一方は信号線Sに、他方は液晶素子202の画素電極2 04に接続されている。容量素子203が有する2つの電極は、一方が液晶素子202の 画素電極204に接続され、他方に一定の電位、望ましくは対向電極と同じ高さの電位が 供給されている。

【 0 0 3 0 】

なお図2(A)、図2(B)では、スイッチング用TFT201が、直列に接続され、20 なおかつゲート電極が接続された複数のTFTが、第1の半導体膜を共有しているような 構成を有する、マルチゲート構造となっている。マルチゲート構造とすることで、スイッ チング用TFT201のオフ電流を低減させることができる。具体的に図2(A)、図2 (B)ではスイッチング用TFT201が2つのTFTが直列に接続されたような構成を 有しているが、3つ以上のTFTが直列に接続され、なおかつゲート電極が接続されたよ うなマルチゲート構造であっても良い。また、スイッチング用TFTは必ずしもマルチゲ ート構造である必要はなく、ゲート電極とチャネル形成領域が単数である通常のシングル ゲート構造のTFTであっても良い。

【0031】

次に、本発明の液晶表示装置が有するTFTの、図1、図2とは異なる形態について説 30 明する。図3に、駆動回路に用いられるTFTの断面図と、画素部に用いられるTFTの 断面図を示す。301は駆動回路に用いられるTFTの断面図に相当し、302は画素部 に用いられるスイッチング用TFTの断面図に相当し、303は液晶素子の断面図に相当 する。

【0032】

駆動回路のTFT301と画素部のTFT302は、基板300上に形成されたゲート 電極310、320と、ゲート電極310、320を覆っているゲート絶縁膜311と、 ゲート絶縁膜311を間に挟んでゲート電極310、320と重なっている、セミアモル ファス半導体膜で形成された第1の半導体膜312、322とをそれぞれ有している。そ して、第1の半導体膜312、322のチャネル形成領域を覆うように、絶縁膜で形成さ れたチャネル保護膜330、331が形成されている。チャネル保護膜330、331は 、TFT301、302の作製工程において、第1の半導体膜312、322のチャネル 形成領域がエッチングされてしまうのを防ぐために設ける。さらにTFT301、302 は、ソース領域またはドレイン領域として機能する一対の第2の半導体膜313、323 と、第1の半導体膜312と第2の半導体膜313の間に設けられた第3の半導体膜31 4、324とをそれぞれ有している。

【 0 0 3 3 】

図 3 では、ゲート絶縁膜 3 1 1 が 2 層の絶縁膜で形成されているが、本発明はこの構成 に限定されない。ゲート絶縁膜 3 1 1 が単層または 3 層以上の絶縁膜で形成されていても 良い。

50

40

【0034】

また第2の半導体膜313、323は、非晶質半導体膜またはセミアモルファス半導体 膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。そして 一対の第2の半導体膜313、323は、第1の半導体膜312のチャネルが形成される 領域を間に挟んで、向かい合っている。

[0035]

また第3の半導体膜314、324は、非晶質半導体膜またはセミアモルファス半導体 膜で形成されており、第2の半導体膜313、323と同じ導電型を有し、なおかつ第2 の半導体膜313、323よりも導電性が低くなるような特性を有している。第3の半導 体膜314、324はLDD領域として機能するので、ドレイン領域として機能する第2 の半導体膜313、323の端部に集中する電界を緩和し、ホットキャリア効果を防ぐこ とができる。第3の半導体膜314、324は必ずしも設ける必要はないが、設けること でTFTの耐圧性を高め、信頼性を向上させることができる。なお、TFT301、30 2がn型である場合、第3の半導体膜314、324を形成する際に特にn型を付与する 不純物を添加せずとも、n型の導電型が得られる。よって、TFT301、302がn型 の場合、必ずしも第3の半導体膜314、324にn型の不純物を添加する必要はない。 ただし、チャネルが形成される第1の半導体膜には、p型の導電性を付与する不純物を添 加し、極力I型に近づくようにその導電型を制御しておく。

【 0 0 3 6 】

また、一対の第3の半導体膜314、324に接するように、配線315、325が形 20 成されている。

【0037】

また、TFT301、302及び配線315、325を覆うように、絶縁膜からなる第 1のパッシベーション膜340、第2のパッシベーション膜341が形成されている。T FT301、302を覆うパッシベーション膜は2層に限らず、単層であっても良いし、 3層以上であっても良い。例えば第1のパッシベーション膜340を窒化珪素、第2のパ ッシベーション膜341を酸化珪素で形成することができる。窒化珪素または窒化酸化珪 素でパッシベーション膜を形成することで、TFT301、302が水分や酸素などの影 響により、劣化するのを防ぐことができる。

【0038】

そして、配線325の一方は、配線360を介して液晶素子303の画素電極370に 接続されている。また画素電極370上に接するように、配向膜371が形成されている。一方、画素電極370を間に挟んで第1の基板300と向かい合っている第2の基板3 72上には、対向電極373と、配向膜342が順に積層されている。そして、画素電極 370及び配向膜371と、対向電極373及び配向膜342との間に液晶343が設け られており、画素電極370と液晶343と対向電極373とが重なり合っている部分が 液晶素子303に相当する。なお、画素電極370と対向電極373との距離(セルギャ ップ)は、スペーサ361によって制御されている。図3では、絶縁膜をパターニングす ることでスペーサ361を形成しているが、別途用意した球状のスペーサを、配向膜37 1上に分散して、セルギャップの制御を行なうようにしても良い。362はシール材に相 当し、シール材362によって、液晶343を第1の基板300と第2の基板372の間 に封止することができる。

【 0 0 3 9 】

また第1の基板300の、TFT301及びTFT302が形成されている面とは逆の 面に、偏光板が設けられていても良い。また、第2の基板372の、対向電極373が形 成されている面とは逆の面に、偏光板が設けられていても良い。なお本発明の液晶表示装 置は、配向膜及び偏光板の数及び設ける位置については、図3に示す構成に限定されない

[0040]

次に、本発明の液晶表示装置に用いられる素子基板の構成を示す。

30

10

50

[0041]

図4に、信号線駆動回路6013のみを別途形成し、第1の基板6011上に形成された画素部6012と接続している素子基板の形態を示す。画素部6012及び走査線駆動回路6014は、セミアモルファスTFTを用いて形成する。セミアモルファスTFTよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路6013は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたTFT、またはSOIを用いたトランジスタであっても良い。画素部601 2と、信号線駆動回路6013と、走査線駆動回路6014とに、それぞれ電源の電位、各種信号等が、FPC6015を介して供給される。

【0042】

なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。

【0043】

また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が 形成された基板上に張り合わせる必要はなく、例えばFPC上に張り合わせるようにして も良い。図5(A)に、信号線駆動回路6023のみを別途形成し、第1の基板6021 上に形成された画素部6022及び走査線駆動回路6024は、セミアモルファスTFTを用 いて形成する。信号線駆動回路6023は、FPC6025を介して画素部6022と接 続されている。画素部6022と、信号線駆動回路6023と、走査線駆動回路6024 とに、それぞれ電源の電位、各種信号等が、FPC6025を介して供給される。

また、信号線駆動回路の一部または走査線駆動回路の一部のみを、セミアモルファスT FTを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続す るようにしても良い。図5(B)に、信号線駆動回路が有するアナログスイッチ6033 aを、画素部6032、走査線駆動回路6034と同じ第1の基板6031上に形成し、 信号線駆動回路が有するシフトレジスタ6033bを別途異なる基板に形成して貼り合わ せる素子基板の形態を示す。画素部6032及び走査線駆動回路6034は、セミアモル ファスTFTを用いて形成する。信号線駆動回路が有するシフトレジスタ6033bは、 FPC6035を介して画素部6032と接続されている。画素部6032と、信号線駆 動回路と、走査線駆動回路6034とに、それぞれ電源の電位、各種信号等が、FPC6 035を介して供給される。

【0045】

図 4 、 図 5 に示すように、本発明の液晶表示装置は、駆動回路の一部または全部を、画 素部と同じ基板上に、セミアモルファスTFTを用いて形成することができる。 【 0 0 4 6 】

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のCOG方 法やワイヤボンディング方法、或いはTAB方法などを用いることができる。また接続す る位置は、電気的な接続が可能であるならば、図6に示した位置に限定されない。また、 コントローラ、CPU、メモリ等を別途形成し、接続するようにしても良い。 【0047】

なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有す る形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシ フタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナロ グスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路 のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりに ラッチ等を用いても良い。

【0048】

図6(A)に本発明の液晶表示装置のブロック図を示す。図6(A)に示す液晶表示装 50

20

30

40

置は、液晶素子を備えた画素を複数有する画素部701と、各画素を選択する走査線駆動 回路702と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路703と を有する。

(10)

【0049】

図6(A)において信号線駆動回路703は、シフトレジスタ704、アナログスイッ チ705を有している。シフトレジスタ704には、クロック信号(CLK)、スタート パルス信号(SP)が入力されている。クロック信号(CLK)とスタートパルス信号( SP)が入力されると、シフトレジスタ704においてタイミング信号が生成され、アナ ログスイッチ705に入力される。

[0050]

またアナログスイッチ 7 0 5 には、ビデオ信号( v i d e o s i g n a l )が与えら れている。アナログスイッチ 7 0 5 は入力されるタイミング信号に従ってビデオ信号をサ ンプリングし、後段の信号線に供給する。

【 0 0 5 1 】

次に、走査線駆動回路702の構成について説明する。走査線駆動回路702は、シフトレジスタ706、バッファ707を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路702において、シフトレジスタ706にクロック信号(CLK)及びスタートパルス信号(SP)が入力されることによって、選択信号が生成される。生成された選択信号はバッファ707において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のトランジスタのゲートが接続されている。そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファ707は大きな電流を流すことが可能なものが用いられる。

【0052】

フルカラーの液晶表示装置で、R(赤)、G(緑)、B(青)に対応するビデオ信号を、順にサンプリングして対応する信号線に供給している場合、シフトレジスタ704とア ナログスイッチ705とを接続するための端子数が、アナログスイッチ705と画素部7 01の信号線を接続するための端子数の1/3程度に相当する。よって、アナログスイッ チ705を画素部701と同じ基板上に形成することで、アナログスイッチ705を画素 部701と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子 の数を抑えることができ、接続不良の発生確率を抑え、歩留まりを高めることができる。 【0053】

図6(B)に、図6(A)とは異なる、本発明の液晶表示装置のブロック図を示す。図 6(B)において信号線駆動回路713は、シフトレジスタ714、ラッチA715、ラ ッチB716、D/A変換回路(DAC)717を有している。走査線駆動回路712は 、図6(A)の場合と同じ構成を有しているものとする。 【0054】

シフトレジスタ714には、クロック信号(CLK)、スタートパルス信号(SP)が 入力されている。クロック信号(CLK)とスタートパルス信号(SP)が入力されると 、シフトレジスタ714においてタイミング信号が生成され、一段目のラッチA715に 順に入力される。ラッチA715にタイミング信号が入力されると、該タイミング信号に 同期して、ビデオ信号が順にラッチA715に書き込まれ、保持される。なお、図6(B )ではラッチA715に順にビデオ信号を書き込んでいると仮定するが、本発明はこの構 成に限定されない。複数のステージのラッチA715をいくつかのグループに分け、各グ ループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこ のときのグループの数を分割数と呼ぶ。例えば4つのステージごとにラッチをグループに 分けた場合、4分割で分割駆動すると言う。

ラッチA715の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了す るまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えら れた期間をライン期間に含むことがある。 10

20



(11)

[0056]

1ライン期間が終了すると、2段目のラッチB716にラッチ信号(Latch Si gnal)が供給され、該ラッチ信号に同期してラッチA715に保持されているビデオ 信号が、ラッチB716に一斉に書き込まれ、保持される。ビデオ信号をラッチB716 に送出し終えたラッチA715には、再びシフトレジスタ714からのタイミング信号に 同期して、次のビデオ信号の書き込みが順次行われる。この2順目の1ライン期間中には 、ラッチB716に書き込まれ、保持されているビデオ信号が、DAC717に入力され る。

[0057]

DAC717では、入力されたビデオ信号をデジタルからアナログに変換し、対応する 10 信号線に供給する。

[0058]

なお、図 6 ( A )、図 6 ( B )に示す構成は、本発明の液晶表示装置の一形態を示した に過ぎず、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。 [0059]

次に、本発明の液晶表示装置の、具体的な作製方法について説明する。

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 

第1の基板10はガラスや石英などの他に、プラスチック材料を用いることができる。 また、ステンレスやアルミニウムなどの金属材料の上に絶縁膜を形成したものを用いても 良い。 こ の 第 1 の 基 板 1 0 上 に ゲ ー ト 電 極 及 び ゲ ー ト 配 線 ( 走 査 線 ) を 形 成 す る た め の 導 電膜11を形成する。第1導電膜11にはクロム、モリブデン、チタン、タンタル、タン グステン、アルミニウムなどの金属材料またはその合金材料を用いる。この導電膜11は スパッタリング法や真空蒸着法で形成することができる。(図7(A))  $\begin{bmatrix} 0 & 0 & 6 & 1 \end{bmatrix}$ 

|導 電 膜 1 1 を エ ッ チ ン グ 加 工 し て ゲ ー ト 電 極 1 2 、 1 3 を 形 成 す る 。 ゲ ー ト 電 極 上 に は 第1の半導体膜や配線層を形成するので、その端部がテーパー状になるように加工するこ とが望ましい。また導電膜11を、アルミニウムを主成分とする材料で形成する場合には 、エッチング加工後に陽極酸化処理などをして表面を絶縁化しておくと良い。また、図示 しないがこの工程でゲート電極に接続する配線も同時に形成することができる。(図7( B))

 $\begin{bmatrix} 0 & 0 & 6 & 2 \end{bmatrix}$ 

次に、図7(C)に示すように、第1絶縁膜14と第2絶縁膜15は、ゲート電極12 、13の上層に形成することでゲート絶縁膜として機能させることができる。この場合、 第1絶縁膜14として酸化珪素膜、第2絶縁膜15として窒化珪素膜を形成することが好 ましい。これらの絶縁膜はグロー放電分解法やスパッタリング法で形成することができる 。特に、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴ ンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。 [0063]

そして、このような第1絶縁膜14、第2絶縁膜15上に、第1の半導体膜16を形成 する。第1の半導体膜16は、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構 40 造の半導体を含む膜で形成する。この半導体は、自由エネルギー的に安定な第3の状態を 有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒 径を0.5~20nmとして非単結晶半導体中に分散させて存在せしめることが可能であ る。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なく とも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミア モルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオン などの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSA Sが得られる。このような SAS半導体に関する記述は、例えば、米国特許 4,409, 134号で開示されている。 [0064]

このSASは珪化物気体をグロー放電分解することにより得ることができる。代表的な 珪化物気体としては、SiH₄であり、その他にもSi₂H<sub>6</sub>、SiH₂Cl₂、SiHCl<sub>3</sub> 、SiCl<sub>4</sub>、SiF<sub>4</sub>などを用いることができる。この珪化物気体を水素、水素とヘリウ ム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈し て用いることでSASの形成を容易なものとすることができる。希釈率は10倍~100 0倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の 反応生成は減圧下で行なうが、圧力は概略0.1Pa~133Paの範囲で行なえば良い 。グロー放電を形成するための電力は1MHz~120MHz、好ましくは13MHz~ 60MHzの高周波電力を供給すれば良い。基板加熱温度は300度以下が好ましく、1 00~200度の基板加熱温度が推奨される。

【0065】

また、珪化物気体中に、CH₄、C₂H₀などの炭化物気体、GeH₄、GeF₄などのゲ ルマニウム化気体を混入させて、エネルギーバンド幅を1.5~2.4eV、若しくは0 .9~1.1eVに調節しても良い。

[0066]

また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱い n型の電気伝導性を示すので、TFTのチャネル形成領域を設ける第1の半導体膜に対し ては、p型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで 、しきい値制御をすることが可能となる。p型を付与する不純物元素としては、代表的に は硼素であり、B<sub>2</sub>H<sub>6</sub>、BF<sub>3</sub>などの不純物気体を1ppm~1000ppmの割合で珪 化物気体に混入させると良い。そしてボロンの濃度を、例えば1×10<sup>14</sup>~6×10<sup>16</sup> а toms/cm<sup>3</sup>とすると良い。

【0067】

次に、図8(A)に示すように第2の半導体膜17を形成する。第2の半導体膜17は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第1 の半導体膜16と同様にSASで形成することが好ましい。この第2の半導体膜17は、 ソース及びドレインを形成する一導電型を有する第3の半導体膜18と第1の半導体膜1 6との間に形成することで、バッファ層(緩衝層)的な働きを持っている。従って、弱n 型の電気伝導性を持って第1の半導体膜16に対して、同じ導電型で一導電型を有する第 3の半導体膜18を形成する場合には必ずしも必要ない。しきい値制御をする目的におい て、p型を付与する不純物元素を添加する場合には、第2の半導体膜17は段階的に不純 物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわ ち、形成されるTFTにおいては、チャネル形成領域とソースまたはドレイン領域の間に 形成される低濃度不純物領域(LDD領域)としての機能を持たせることが可能となる。

ー導電型を有する第3の半導体膜18はnチャネル型のTFTを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体にPH<sub>3</sub>などの不純物気体を加えれば良い。一導電型を有する第3の半導体膜18は、価電子制御がされていることを除けば、SASのような半導体、非晶質半導体、または微結晶半導体で形成されるものである。

【0069】

以上、第1絶縁膜14から一導電型を有する第3の半導体膜18までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、TFT特性のばらつきを低減することができる。

[0070]

次に、フォトレジストを用いてマスク19を形成し、第1の半導体膜16、第2の半導体膜17、一導電型を有する第3の半導体膜18をエッチングして島状に分離形成する。 (図8(B))

【0071】

10

20

その後、ソース及びドレインに接続する配線を形成するための第2導電膜20を形成す る。第2導電膜20はアルミニウム、またはアルミニウムを主成分とする導電性材料で形 成するが、半導体膜と接する側の層をチタン、タンタル、モリブデンまたはこれらの元素 の窒化物で形成した積層構造としても良い。アルミニウムには耐熱性を向上させるために チタン、シリコン、スカンジウム、ネオジウム、銅などの元素を0.5~5原子%添加さ せても良い(図8(C))。

(13)

【0072】

次にマスク21を形成する。マスク21はソースおよびドレインと接続する配線を形成 するためにパターン形成されたマスクであり、同時に第2の半導体膜17及び一導電型を 有する第3の半導体膜18を取り除きチャネル形成領域を形成するためのエッチングマス クとして併用されるものである。アルミニウムまたはこれを主成分とする導電膜のエッチ ングはBC1<sub>3</sub>、C1<sub>2</sub>などの塩化物気体を用いて行なえば良い。このエッチング加工で配 線23~26を形成する。また、チャネル形成領域を形成するためのエッチングにはSF 6、NF<sub>3</sub>、CF<sub>4</sub>などのフッ化物気体を用いてエッチングを行なうが、この場合には下地 となる第1の半導体膜16とのエッチング選択比をとれないので、処理時間を適宜調整し て行なうこととなる。以上のようにして、チャネルエッチ型のTFTの構造を形成するこ とができる。(図9(A))

【0073】

次に、チャネル形成領域の保護を目的とした第3絶縁膜27を、窒化珪素膜で形成する 。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に 浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密 な膜であることが要求される。第3絶縁膜27に窒化珪素膜を用いることで、第1の半導 体膜16中の酸素濃度を5×10<sup>19</sup> a toms / cm<sup>3</sup>以下、好ましくは1×10<sup>19</sup> a t oms / cm<sup>3</sup>以下とすることができる。この目的において、珪素をターゲットとして、 窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされ た窒化珪素膜で、膜中に希ガス元素を含ませることにより緻密化が促進されることとなる 。また、グロー放電分解法においても、珪化物気体をアルゴンなどの希ガスで100倍~ 500倍に希釈して形成された窒化珪素膜は、100度以下の低温においても緻密な膜を 形成可能であり好ましい。さらに必要があれば第4絶縁膜28を酸化珪素膜で積層形成し ても良い。第3絶縁膜27と第4絶縁膜28はパッシベーション膜に相当する。 【0074】

次に、第3絶縁膜27および/または第4絶縁膜28上に、平坦化膜29を形成する。 平坦化膜29は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン 系材料を出発材料として形成されたSi-O結合とSi-CH×結晶手を含む絶縁膜で形 成することが好ましい。次に、第3絶縁膜27、第4絶縁膜28、平坦化膜29にコンタ クトホールを形成し、平坦化膜29上に、各配線23~26と接続される配線30~33 を形成する。(図9(B))

【0075】

配線30~33は、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記 元素を主成分とする合金もしくは化合物で形成することができる。またこれらの導電膜を 40 積層して用いても良い。例えば1層目がTaで2層目がW、1層目がTaNで2層目がA 1、1層目がTaNで2層目がCu、1層目がTiで2層目がAlで3層目がTiといっ た組み合わせも考えられる。また1層目と2層目のいずれか一方にAgPdCu合金を用 いても良い。W、AlとSiの合金(Al-Si)、TiNを順次積層した3層構造とし てもよい。Wの代わりに窒化タングステンを用いてもよいし、AlとSiの合金(Al-Si)に代えてAlとTiの合金膜(Al-Ti)を用いてもよいし、TiNに代えてT iを用いてもよい。

【0076】

次に図10(A)に示すように、配線33に接するように、平坦化膜29上画素電極3 5を形成する。図10では、画素電極35を透明導電膜で形成し、透過型の液晶表示装置 50

10

を作製する例を示すが、本発明の液晶表示装置はこの構成に限定されない。光を反射しや すい導電膜を用いて画素電極を形成することで、反射型の液晶表示装置を形成することが できる。この場合、配線33の一部を画素電極として用いることができる。 【0077】

以上のようにして形成されたチャネルエッチ型のTFTは、SASでチャネル形成領域 を構成することにより2~10cm<sup>2</sup>/V・secの電界効果移動度を得ることができる 。従って、このTFTを画素のスイッチング用素子として、さらに走査線(ゲート線)側 の駆動回路を形成する素子として利用することができる。

【0078】

このような、画素のスイッチング素子と走査線側の駆動回路を同じTFTで素子基板は 10 、ゲート電極形成用マスク、半導体領域形成用マスク、配線形成用マスク、コンタクトホ ール形成用マスク、画素電極形成用マスクの合計5枚のマスクで形成することができる。 【0079】

次に、配線32または配線33上に、スペーサ36を絶縁膜で形成する。なお図10( A)では、配線32上にスペーサ36を、酸化珪素を用いて形成した例を示している。画 素電極35とスペーサ36は、いずれを先に形成しても良い。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 

そして、配線30~33、スペーサ36、画素電極35を覆うように、配向膜37を成 膜し、ラビング処理を施す。

**[**0081**]** 

次に図10(B)に示すように、液晶を封止するためのシール材40を形成する。一方、透明導電膜を用いた対向電極43と、ラビング処理が施された配向膜44とが形成された第2の基板42を用意する。そして、シール材40で囲まれた領域に液晶41を滴下し、別途用意しておいた第2の基板42を、対向電極43と画素電極35とが向かい合うように、シール材40を用いて貼り合わせる。なおシール材40にはフィラーが混入されていても良い。

[0082]

なお、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜(ブラックマトリ クス)などが形成されていても良い。また、偏光板51を、第1の基板10のTFTが形 成されている面とは逆の面に貼り合わせ、また第2の基板42の対向電極43が形成され 30 ている面とは逆の面に、偏光板52を貼り合わせておく。

【0083】

画素電極35または対向電極43に用いられる透明導電膜は、ITO、IZO、ITS Oの他、酸化インジウムに2~20%の酸化亜鉛(乙nO)を混合した材料を用いること ができる。画素電極35と液晶41と対向電極43が重なり合うことで、液晶素子55が 形成されている。

【0084】

上述した液晶の注入は、ディスペンサ式(滴下式)を用いているが、本発明はこれに限 定されない。第2の基板を貼り合わせてから毛細管現象を用いて液晶を注入するディップ 式(汲み上げ式)を用いていても良い。

【 0 0 8 5 】

なお、図7~図10は、図1に示した構成を有するTFTの作製方法について示したが、図3に示した構成を有するTFTも同様に作製することができる。ただし、図3に示したTFTの場合は、ゲート電極310、320に重畳させて、SASで形成された第1の 半導体膜312、322上にチャネル保護膜330、331を形成する点で、図7~図1 0と異なっている。

【実施例1】

[0086]

本実施例では、本発明の液晶表示装置が有するセミアモルファスTFTの、一形態について説明する。

20

40

[0087]

図11(A)に、本実施例のセミアモルファスTFTの上面図を、図11(B)に、図 11(A)のA-A'における断面図を示す。1301は、その一部がゲート電極として 機能するゲート配線であり、ゲート絶縁膜を1302間に挟んで、セミアモルファス半導 体で形成された第1の半導体膜1303と重なっている。また、第1の半導体膜1303 と接するように、LDD領域として機能する第2の半導体膜1304a、1304bが形 成されており、第2の半導体膜1304a、1304bに接するように、一導電型を有す る第3の半導体膜1305a、1305bが形成されている。また1306、1307は 、第3の半導体膜1305a、1305bとそれぞれ接する配線に相当する。

(15)

【 0 0 8 8 】

図11に示すセミアモルファスTFTにおいて、第3の半導体膜1305aと第3の半 導体膜1305bの間隔を一定にすることで、チャネル長を一定に保つことができる。ま た、第3の半導体膜1305bの端部を第3の半導体膜1305aで囲むようにレイアウ トすることで、チャネル形成領域のドレイン領域側において、電界が集中するのを緩和す ることができる。さらに、チャネル長に対するチャネル幅の比を高くすることができるの で、オン電流を高めることができる。

【実施例2】

[0089]

本実施例では、極性が全て同一のセミアモルファスTFTを用いた、シフトレジスタの 一形態について説明する。図12(A)に、本実施例のシフトレジスタの構成を示す。図 12(A)に示すシフトレジスタは、第1のクロック信号CLK、第2のクロック信号C LKb、スタートパルス信号SPを用いて動作する。1401はパルス出力回路であり、 その具体的な構成を、図12(B)に示す。

【 0 0 9 0 】

パルス出力回路1401は、TFT801~806と、容量素子807を有する。TF T801は、ゲートがノード2に、ソースがTFT805のゲートに接続されており、ド レインに電位Vddが与えられている。TFT802は、ゲートがTFT806のゲート に、ドレインがTFT805のゲートに接続されており、ソースに電位Vssが与えられ ている。TFT803は、ゲートがノード3に、ソースがTFT806のゲートに接続さ れており、ドレインに電位Vddが与えられている。TFT804は、ゲートがノード2 に、ドレインがTFT805のゲートに接続されており、ソースに電位Vssが与えられ ている。TFT805は、ゲートが容量素子807の一方の電極に、ドレインがノード1 に、ソースが容量素子807の他方の電極及びノード4に接続されている。またTFT8 06は、ゲートが容量素子807の一方の電極に、ドレインがノード4に接続されており 、ソースに電位Vssが与えられている。

【0091】

次に、図12(B)に示すパルス出力回路1401の動作について説明する。ただし、 CLK、CLKb、SPは、HレベルのときVdd、LレベルのときVssとし、さらに 説明を簡単にするためVss=0と仮定する。

【 0 0 9 2 】

SPがHレベルになると、TFT801がオンになるため、TFT805のゲートの電 位が上昇していく。そして最終的には、TFT805のゲートの電位がVdd-Vth( VthはTFT801~806のしきい値とする)となったところで、TFT801がオ フし、浮遊状態となる。一方、SPがHレベルになるとTFT804がオンになるため、 TFT802、806のゲートの電位は下降し、最終的にはVssとなり、TFT802 、806はオフになる。TFT803のゲートは、このときLレベルとなっており、オフ している。

【0093】

次にSPはLレベルとなり、TFT801、804がオフし、TFT805のゲートの 電位がVdd-Vthで保持される。ここで、TFT805のゲート・ソース間電圧がそ

10

20

40

のしきい値 V t h を上回っていれば、 T F T 8 0 5 がオンする。 【 0 0 9 4 】

次に、ノード1に与えられているCLKがLレベルからHレベルに変わると、TFT8 05がオンしているので、ノード4、すなわちTFT805のソースの電位が上昇を始め る。そしてTFT805のゲート・ソース間には容量素子807による容量結合が存在し ているため、ノード4の電位上昇に伴い、浮遊状態となっているTFT805のゲートの 電位が再び上昇する。最終的には、TFT805のゲートの電位は、Vdd+Vthより も高くなり、ノード4の電位はVddに等しくなる。そして、上述の動作を2段目以降の パルス出力回路1401において同様行なわれ、順にパルスが出力される。

【実施例3】

【0095】

本実施例では、本発明の液晶表示装置の一形態に相当するパネルの外観について、図1 3を用いて説明する。図13は、第1の基板4001上に形成されたセミアモルファスT FT4010及び液晶素子4011を、第2の基板4006との間にシール材4005に よって封止した、パネルの上面図であり、図13(B)は、図13(A)のA-A'にお ける断面図に相当する。

[0096]

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004とは第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、液晶4007と共に封止されている。また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路4003が実装されている。なお本実施例では、多結晶半導体膜を用いたTFTを有する信号線駆動回路を、第1の基板4001に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図13では、信号線駆動回路4003に含まれる、多結晶半導体膜で形成されたTFT4009を例示する。

【0097】

また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は 30 、TFTを複数有しており、図13(B)では、画素部4002に含まれるTFT401 0とを例示している。TFT4010はセミアモルファス半導体を用いたTFTに相当す る。

[0098]

また4011は液晶素子に相当し、液晶素子4011が有する画素電極4030は、T FT4010と配線4040、配線4041を介して電気的に接続されている。そして液 晶素子4011の対向電極4031は第2の基板4006上に形成されている。画素電極 4030と対向電極4031と液晶4007とが重なっている部分が、液晶素子4011 に相当する。

[0099]

40

また4035は球状のスペーサであり、画素電極4030と対向電極4031との間の 距離(セルギャップ)を制御するために設けられている。なお絶縁膜をパターニングする ことで得られるスペーサを用いていても良い。

[0100]

また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部 4002に与えられる各種信号及び電位は、図13(B)に示す断面図では図示されてい ないが、引き回し配線4014及び4015を介して、接続端子4016から供給されて いる。

**[**0 1 0 1 **]** 

本実施例では、接続端子4016が、液晶素子4011が有する画素電極4030と同 50

10

じ導電膜から形成されている。また、引き回し配線4014は、配線4041と同じ導電 膜で形成されている。また引き回し配線4015は、配線4040と同じ導電膜で形成さ れている。

【0102】

接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して 電気的に接続されている。

【0103】

なお、第1の基板4001、第2の基板4006としては、ガラス、セラミックス、プ ラスチックを用いることができる。プラスチックとしては、FRP(Fiberglas s-Reinforced Plastics)板、PVF(ポリビニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用い ることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟ん だ構造のシートを用いることもできる。

【0104】

但し、液晶素子4011からの光の取り出し方向に位置する基板には、第2の基板は透 明でなければならない。その場合には、ガラス板、プラスチック、ポリエステルフィルム またはアクリルフィルムのような透光性を有する材料を用いる。

[0105]

なお図示していないが、本実施例に示した液晶表示装置は配向膜、偏光板を有し、更に カラーフィルタや遮蔽膜を有していても良い。

[0106]

また図13では、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途 形成して実装しても良い。

【 0 1 0 7 】

本実施例は、他の実施例に記載した構成と組み合わせて実施することが可能である。

【実施例4】

[0108]

本発明の液晶表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴー 30 グル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再 生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲ ーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子 書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD:Digital Ver satile Disc)等の記録媒体を再生し、その画像を表示しうるディスプレイを 備えた装置)などが挙げられる。本発明では、半導体膜の成膜後に結晶化の工程を設ける 必要がないので、比較的パネルの大型化が容易であるため、10~50インチの大型のパ ネルを用いた電子機器に非常に有用である。それら電子機器の具体例を図14に示す。 【0109】

図14(A)は表示装置であり、筐体2001、支持台2002、表示部2003、ス 40 ピーカー部2004、ビデオ入力端子2005等を含む。本発明の液晶表示装置を表示部 2003に用いることで、本発明の表示装置が完成する。液晶表示装置は自発光型である ためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。 なお、液晶素子表示装置は、パーソナルコンピュータ用、TV放送受信用、広告表示用な どの全ての情報表示用表示装置が含まれる。

[0110]

図14(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202 、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウ ス2206等を含む。本発明の液晶表示装置を表示部2203に用いることで、本発明の ノート型パーソナルコンピュータが完成する。 10

(18)

[0111]

図14(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置) であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体 (DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。 表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を 表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。 本発明の液晶表示装置を表示部A2403、B2404に用いることで、本発明の画像再 生装置が完成する。

**[**0 1 1 2 **]** 

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが 10 可能である。また、本実施例の電子機器は、実施例 1 ~ 3 に示したいずれの構成の液晶表 示装置を用いても良い。

【図面の簡単な説明】

**[**0113**]** 

【図1】本発明の液晶表示装置の断面図。

【図2】本発明の液晶表示装置における画素の回路図及び断面図。

【図3】本発明の液晶表示装置の断面図。

【図4】本発明の液晶表示装置における、素子基板の一形態を示す図。

【図5】本発明の液晶表示装置における、素子基板の一形態を示す図。

【図6】本発明の液晶表示装置の構成を示すブロック図。

【図7】本発明の液晶表示装置の作製工程を示す図。

【図8】本発明の液晶表示装置の作製工程を示す図。

【図9】本発明の液晶表示装置の作製工程を示す図。

【図10】本発明の液晶表示装置の作製工程を示す図。

【図11】本発明の液晶表示装置におけるセミアモルファスTFTの一形態を示す図。

【図12】本発明の液晶表示装置に用いられる、シフトレジスタの一形態を示す図。

【図13】本発明の液晶表示装置の上面図及び断面図。

【図14】本発明の液晶表示装置を用いた電子機器の図。

【符号の説明】

基板

ΤFΤ

TFT

液晶素子

半導体膜

半導体膜

半導体膜

ゲート電極

半導体膜

半導体膜

半導体膜

画素電極

パッシベーション膜

パッシベーション膜

配向膜

配向膜

配 線

配 線

ゲート電極

ゲート絶縁膜

**(**0 1 1 4 **)** 

1 0 0

1 0 1

1 0 2

103

1 1 0

1 1 1

1 1 2

1 1 3

1 1 4

1 1 5

1 2 0

1 2 2

1 2 3

1 2 4

1 2 5

1 3 0

1 3 1

1 4 0

1 4 1

1 4 2

30

20

10

30

【図1】







【図3】













【図7】



【図8】



【図9】



•

ĩc



3







4

Ô





【図14】



フロントページの続きFターム(参考) 5F110AA01AA16BB02CC07DD01DD02DD03DD11EE03EE04EE06EE15EE23EE28EE34EE43EE44FF02FF03FF07FF10FF28FF30GG01GG02GG06GG14GG16GG32GG33GG34GG45HK01HK03HK04HK06HK15HK16HK22HK25HL02HL03HL04HL06HL12HM04HM12HM15NN03NN05NN12NN22NN23NN24NN27NN34NN35NN78QQ09