JP2005012791A - 選択的に制御された実効誘電率及び損失正接を備えた誘電体基板 - Google Patents

Abstract

【課題】所望の誘電特性を実現する。
【解決手段】ＲＦ装置用基板（３００）は、スタック状にコファイアされた誘電体材料の複数の層（１０２）を含む。複数の層（１０２）は、誘電率を有する材料から作られる。層（１０２）の中の選択されたものは、少なくとも１つの有孔エリア（１０４）に形成された穴パターン（１０６）を有する。有孔エリア（１０４）は、基板（３００）の少なくとも１つの空間的に定義された領域（５０４）における誘電率及び損失正接の実効値の１以上を下げるために、スタックにおいて互いに略揃えられる。
【選択図】図１

Description

本発明は、ＲＦ装置用の基板を製造する方法に関する。

マイクロ波回路及びアンテナの設計及び製造は、プリント基板又はセラミック基板に対して使用可能な標準的な原料に基づく。標準的な原料の改善は、付加的であり、稀にしかない傾向にある。様々な手段によって基板の特性を改良しようとする試みが時折試みられてきたが、それらは、一般的に、現実的で、信頼性が高く、強力なプロセスを何らもたらしていない。

米国特許第５，５５９，０５５号明細書は、装置速度及び性能を上げるために、多層相互接続構造において中間層誘電率を低減するシステムについて開示している。より具体的には、キャパシタンスＣを減らすことによって半導体装置のＲＣ時定数が低減される。キャパシタンスは、中間層二酸化珪素（誘電率４．０）を空気（誘電率１．０）で置き換えることによって、減らすことができる。いずれにしても、装置の最終実効誘電率が低下し、装置速度が速くなる。

米国特許第６，１７５，３３７号明細書は、高利得で、誘電体を搭載した、スロット付き導波管アンテナについて開示している。このアンテナは、誘電率が導波管アレイから少し離れた外表面における自由空間値のそれに近づくように、実効誘電率が徐々に又は連続的に低減されるように設計された誘電体構造を利用する。実効誘電率をこのように設定するには、異なる誘電率の所定数のスラブ（ｓｌａｂ）を徐々に値が減るように層状に重ねるか、或いは、原料の化学的組成を変えるか、或いは、高誘電率の粒子が埋め込まれた原料の密度を変える。

誘電体基板の実効誘電率を制御する別のアプローチは、選択されたエリアにおいてボード材料に穴を開けることである。このアプローチは、特にセラミック基板に良好に適合する。なぜなら、セラミック基板は、比較的高い損失正接（ｌｏｓｓ ｔａｎｇｅｎｔ）を有する傾向にあり、よって損失が多いからである。しかしながら、この穴を開ける手法もいくらかの欠点を有する。例えば、基板の穴は、特に除去される基板材料の割合が高いとき、弱い機械的構造を生成する傾向にある。また、基板の穴は、外界に開放されており、構造内に不純物が入り込む可能性がある。また、この従来の穴開け手法は、表面上の各測定点において一定でない実効誘電率を持った誘電体基板を生成する傾向にもある。

従来の穴が開けられた基板システムの別の欠点は、単に基板に穴を開けると、ボードの両面に開口してしまうことである。これは、基板上に配置されたＲＦ回路と干渉する。少なくとも１面上に連続面を残すために、基板材料の中を部分的に通るように穴を開けることができる。例えば、レーザードリルをこの目的に使うことができる。しかしながら、レーザードリルによる加工の精度を制御する際に困難に遭遇する。特に、誘電率及び損失正接が穴が開けられたエリアの表面全体に亘って安定した値に維持されるように、ドリルで開けられた穴の深さを精密に制御することは困難である。さらに、ドリル穴開け加工は、基板の内表面をボードの少なくとも１側面上にさらしたままにする。

本発明は、ＲＦ装置用の基板を製造する方法に関する。本方法は、誘電体材料から成る複数の層に、各層の少なくとも１つの有孔エリアにおいて、穴パターンを形成する工程と、上記複数の層をスタック状に配置する工程とを有する。上記複数の層の各々における上記少なくとも１つの有孔エリアは、上記基板内の少なくとも１つの空間的に定義された領域における誘電率の実効値又は損失正接の実効値を上記誘電体材料についての誘電率又は損失正接のバルク値に比して下げるために、上記スタックにおいて互いに少なくとも部分的に揃えられる。上記層は、低温コファイア（ｃｏｆｉｒｅｄ）セラミック・テープから形成されてもよく、或いは、高温コファイア（ｃｏｆｉｒｅｄ）セラミック・テープから形成されてもよい。また、本方法は、上記スタックを焼く工程と、上記基板上の上記空間的に定義された領域にＲＦ回路構成要素を形成する工程とを有し得る。上記穴パターンは、内部穴をほこり及び不純物からシールするために、上記基板の１以上の外層には設けないようにすることができる。

本発明の一態様によれば、上記複数の層の各々に対して上記パターンは、上記誘電率の実効値が、上記基板の上記空間的に定義された領域の各測定点において略同じになるように、選択することができる。さらに、上記パターンを上記複数の層の間で変えることによって、構造上の剛性を確保し、最終的な基板が平面的な外表面を備えるようにすることができる。例えば、上記パターンを層ごとにオフセットさせることもできる。

本発明の別の態様によれば、本方法は、更に、上記基板上の複数の上記空間的に定義された領域において実効誘電率が異なる値となるように上記複数の有孔エリアにおける上記穴パターンを選択することを含み得る。別の方法として、上記層の各々における上記穴パターンは、上記実効誘電率に、上記基板の上記空間的に定義された領域によって定義された表面全体に亘って所定の方法で選択的に変わるようにさせるように、選択することができる。

また、本発明は、ＲＦ装置用の基板にも関する。この基板は、スタック上にコファイアされた（ｃｏｆｉｒｅｄ）複数の誘電体材料の層から構成される。上記複数の層は、誘電率と少なくとも１つの有孔エリアに形成された穴パターンとを有する材料から形成される。上記複数の層の各々の上記有孔エリアは、上記基板内の少なくとも１つの空間的に定義された領域における誘電率の実効値及び損失正接の実効値を下げるために、隣接層の関連する有孔エリアと少なくとも部分的に揃えられると有益的である。上記基板の層は、高温コファイア（ｃｏｆｉｒｅｄ）セラミック・テープから形成されてもよく、或いは、低温コファイア（ｃｏｆｉｒｅｄ）セラミック・テープから形成されてもよい。

図１〜３を参照する。図１〜３には、誘電率と損失正接の値が選択的に制御された規定のエリアを有する複数の層１０２から構成された層状基板を製造するプロセスが示されている。図１は、図３に示す基板３００を作るのに用いることができる誘電体材料から形成された層１０２の上面図である。図２は、ライン２−２で切った、単層１０２の横断面図である。

層１０２は、焼かれていない（ｕｎｆｉｒｅｄ）セラミック・テープから作られることが好ましい。好ましい実施形態によれば、層１０２は、低温タイプ又は高温タイプのコファイア（ｃｏｆｉｒｅｄ）ガラス／セラミック・テープから構成することができる。ここに記載したものなどのガラス／セラミック・テープは、本分野では良く知られている。例えば、「Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ９５１ ｃｏｆｉｒｅ Ｇｒｅｅｎ Ｔａｐｅ」（登録商標）をこの目的のために用いることができる。Ｇｒｅｅｎ Ｔａｐｅ（登録商標）は、Ａｕ（金）及びＡｇ（銀）のコンパチブルであり、熱膨張係数（ＴＣＥ）及び相対的強度に関して許容できる機械的特性を有する。単層１０２は、厚さが１１４〜２５４μｍの範囲で利用可能であり、ハイブリッド回路、多チップ・モジュール、単チップ・パッケージ、及び、ＲＦ回路基板などのセラミックプリント配線板において、絶縁層として用いられるように設計される。「Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ９５１ ｃｏｆｉｒｅ Ｇｒｅｅｎ Ｔａｐｅ」（登録商標）は、ＤｕＰｏｎｔ社のＭｉｃｒｏｃｉｒｃｕｉｔ Ｍａｔｅｒｉａｌｓ部門（１４ Ｔ．Ｗ． Ａｌｅｘａｎｄｅｒ Ｄｒｉｖｅ，Ｒｅｓｅａｒｃｈ Ｔｒｉａｎｇｌｅ Ｐａｒｋ，ＮＣ）から入手可能である。

ここで用いられるように、低温コファイア（ｃｏｆｉｒｅｄ）セラミックとは、比較的低い温度で焼くことができるセラミックを指す。例えば、このような原料範囲に対する焼き温度は、通常、約８５０℃未満である。これに比べて、高温セラミックは、通常、１，５００℃を越える温度で焼かれる。

典型的な電子回路モジュールは、「Ｇｒｅｅｎ Ｔａｐｅ」（登録商標）を用いて、テープ状の箔を適当なサイズに切り、ｖｉａｓに穴を開け、それを厚いフィルム状の導電ペーストで埋めることによって、作ることができる。次いで、テープ上に導電性の相互接続ラインがパラーニングされる。このオペレーションは、追加的層が必要であれば、複数回繰り返される。すべての個々の層が完成すると、それらは、照合され、積み重ねられ、そして層状に張り合わすことができる。この点において、積み重ねられた層は、一般的に、「ｇｒｅｅｎ」多層と呼ばれる。標準的な加工手法を用いると、この多層は、焼かれ、適当なサイズに切断される。最後に、抵抗と、金及び銀を支える導体とを形成することによって、最上層が完成する。

本発明においては、低温又は高温のコファイア（ｃｏｆｉｒｅｄ）ガラス／セラミック基板が用いられることが好ましいが、多の誘電体基板層も用いることができ、本発明はこの点について限定される意図ではない、ことに注意。層１０２の好ましい厚さは、現時点では約１００〜３００μｍであるが、より薄い又はより厚い層も用いることができることは明らかである。

図１及び２に示した本発明の好ましい実施形態によれば、各層１０２は、１以上の穴が開けられたエリア１０４を持つことができる。この有孔エリア１０４には、非常に小さい穴１０６のパターンが形成される。各層１０２の少なくとも１つの有孔エリアは、スタック内の別の層１０２の少なくとも１つの他の有孔エリアと、少なくとも部分的に揃えられることが好ましい。これにより、基板内で有孔エリアの揃えられた部分と一致する領域として空間的に定義された領域における誘電率の実効値と損失正接の実効値が、その誘電体材料に対する誘電率及び損失正接のバルク値に比して、低くなる。層１０２の有孔エリア１０４の少なくとも一部がスタック内の別の層の別の有孔エリアの少なくとも一部と重なるとき、有孔エリアが少なくとも部分的に揃ったと考える。

穴１０６は、各層１０２が依然として予め焼かれた状態である間に形成されることが好ましい。穴１０６のパターン、サイズ、形状、及び間隔を選択することによって、有孔エリアの実効誘電率及び実効損失正接が調整される。穴の形状は本発明にとって重要ではない。しかし、現時点では、層を構造上完全なものとして維持しながら有効に除去できる材料の量が多くなることから、円形の穴よりは四角い穴が好ましい。穴１０６が四角い輪郭を持つ場合、それらは、特定の用途において対象となるＲＦ信号の波長に応じて、各辺を約０．００４〜０．２００インチの範囲とすることができる。一般的に、穴のサイズは、約１／１０λ〜１／５０λ以下であることが好ましい。ここで、λは、対象となる周波数での１波長と等しい。選択された相対サイズは、対象となる周波数及び製造限界に幾分依存する。例えば、周波数を低くするか、及び／又は、製造手法を改善することにより、１／５０λ未満の穴が可能である。事実、この概念は、上述の１／１０λという限界値より小さいあらゆるサイズに対して有効であり、バルク特性は同じままでナノスケールのレベルまで下げることも可能である。

穴１０６は、市場で入手可能な器具を用いて、各層を別々に打ち抜く又はドリルで穴を開けることによって、形成することができる。好ましい実施形態によれば、市場で入手可能な精密なコンピュータによって制御された高速打ち抜き機をこの目的のために使うことができる。例えば、Ｕｎｉｃｈｅｍ Ｉｎｄｕｓｔｒｉｅｓ社（Ｓａｎ Ｃｌｅｍｅｎｔｅ，ＣＡ）製のＭＰ４１５０タイプの自動パンチを用いて、穴を形成することができる。この加工にはコンピュータ制御された高速打ち抜き機が好ましい。なぜなら、有孔エリア１０４における穴１０６のパターンは、層ごとに若干変えることができるからである。例えば、穴の配置、間隔、及び形状を変えてもよい。別の方法として、穴は垂直方向に揃えられてもよく、或いは、単に、基本的には同じパターンを維持しながら層ごとにわずかずつオフセットさせてもよい。

層１０２の穴パターンは層ごとに変えられてもよく、或いは、上面又は下面の平面性に影響を与えずに、上下の層で穴が直接的に揃えられてもよい。構造上の剛性は、穴が開けられた層を配置する際にいずれかのアプローチを適用することによって、保たれる。

有孔エリアの実効誘電率は、一般的に、多くの基板が除去されるほど直線的に減少する。しかし、重要なことは、層１０２を構成する材料のうち除去される割合が約６０〜９０％のとき、有孔エリア１０４の実効損失正接は非線形に急速に減少する。基板から除去される最適な量は、様々な要因によって決まる。例えば、除去する材料の量を大きくする際には、構造がますます壊れ易くなることを考慮しなければならない。また、有孔エリア１０４は、層１０２がスタックとして配置されたとき、最も外側の平面的でない面１１４を作らないことに注意しなければならない。

図３を再度参照すると、少なくとも１つの最外誘電層１０８は、層１０２と同じ原料から作り、図示するように層１０２のスタックに加えることができる。しかし、最外誘電層１０８には有孔エリア１０４がない方が好ましい。このようにして、最外誘電層１０８は、層１０２の穴１０６内へのほこりや湿気などの不純物の浸入を防ぐシーリング層として機能し得る。特定の用途に対する電気的及び機械的要件に応じて、複数の誘電層１０８を含むことが望ましい場合もあり得る。層を追加することにより、意図された使用方法や環境（例えば、衝撃や振動など）に応じて必要となり得る更なる剛性及び機械的強度を提供することができる。すべての誘電層がスタック状に配置されると、それらを特定の層原料タイプの要件に合致する方法で焼くことができる。

焼いた後、層１０２、１０８のスタックは、ベース１１２上に配置することができる。好ましい実施形態によれば、ベース１１２は、導電シート又は導電箔である。例えば、銅シートをこの目的のために用いることができる。しかし、本発明は、これに限定されず、硬い誘電体や半導体材料もベース１１２を作るのに用いることができることは明らかである。誘電層のスタックをベース１１２へ固定するために、層１０２とベース１１２との間に接着層１１０が設けられることが好ましい。接着層１１０は導電性接着剤であることが好ましい。例えば、電子グレイド（ｇｒａｄｅ）導電性フィルム状接着剤をこの目的のために使用することができる。このような接着剤は、通常、銀粒子を７０％含んだ銀詰めエポキシである。この種の接着剤は、市場で入手可能であり、比較的低い温度で硬化する。例えば、典型的な硬化時間は、低温硬化オーブンにおいて、約１２５℃で、約２時間である。硬化時間は、選択された特定の接着剤原料に応じて変わる。

硬化した層１０２、１０８のスタックが接着剤１１０の上に置かれると、それらは接着剤が硬化するまで、静止した位置に維持されることが好ましい。穴が開けられた層１０２をスライドさせるか又は移動させると、導電性接着剤が意図せずに穴１０６内を押し上げられ、基板３００の電気的性能に悪影響を与える可能性がある。代替的実施形態によれば、任意的に、層１０２と同じ原料から作られた穴が開けられていない１以上の固体誘電層１０９を、最下層１０２と接着層１１０の間に設けることもできる。固体誘電層１０９が用いられると、接着層１１０の穴１０６内への望まれない浸入が防げる。また、このような層は、意図された使用方法や環境条件に応じて必要となり得る更なる機械的特性にとって望ましい可能性もあり得る。

図４は、選択的に制御された誘電率を有する完成した基板３００の横断面図である。図５は、ライン５−５で切った基板３００全体の横断面図である。基板３００は、１以上の空間的に定義された領域５０４を有する。この領域５０４は、層１０２、１０８から成る誘電体材料についての誘電率及び損失正接のバルク値に比して、比較的低い誘電率の実効値と比較的低い損失正接の実効値を有する。これらの比較的低い値は、図示するように、誘電体材料を選択的に除去したことによる。

図６Ａは、図５の中のライン６−６で定義された部分の拡大図であり、既述の層１０２ごとにオフセットされた穴パターンを示す。特に、これは、図示するように垂直方向において穴をずらすことができる。しかし、本発明はこれに限定されず、図６Ｂに示すように、垂直方向において揃えられた穴を生成するために層ごとに一貫性のあるパターンを用いる有孔エリアを形成することも可能である。更に別の実施形態において、このパターンは、各層１０２の有孔エリア内に留まりながら、層ごとに変わってもよい。

最外層１０８上の、空間的に定義された領域５０４を最外層１０８上へ伸ばしたエリアに、導電素子１１６をスクリーン印刷することができる。アレイ上へのスクリーン印刷は、通常、１００〜１２５℃で硬化する電子グレイド（ｇｒａｄｅ）導電性エポキシ又はインクである。導電素子１１６は、空間的に定義された領域５０４の改良された誘電率及び／又は損失正接の結果として改良された電気的特性を有する様々なＲＦ素子の中の任意のものを有し得る。例えば、制限無しに、導電素子１１６は、アレイに接続されたアンテナ素子、フィルタ素子、送信ライン素子、伝送素子、スタブ（ｓｔｕｂ）などでもよい。

以上のプロセスは、従来の加工方法に対してコストが掛かる変更を要求することなく、ＲＦ設計者に大幅な柔軟性を提供する。誘電体厚さの基礎的な選択を行うことにより、特に基板の選択された部分を所望の誘電特性とすることができる。このアプローチの柔軟性は、ＲＦ設計者に、加工工程を変更することなく、実効誘電率及び実効損失正接に対する略制限のない制御を与える。

本発明の一態様によれば、複数の層の各々についての穴パターンは、誘電率の実効値が基板の空間的に定義された領域の各測定点において略同じとなるように、選択することができる。さらに、空間的に定義された領域５０４を複数個、基板内に定義することができる。この場合、各領域５０４の誘電率及び損失正接の実効値は、同じでも異なってもよい。別の方法として、層１０２の各々における穴パターンは、実効誘電率及び損失正接が、空間的に定義された領域によって定義された基板の表面１１４全体に亘って所定の方法で選択的に変わるように、選択することができる。これは、１以上の層１０２の有孔エリア内で穴のサイズ、穴の形状、及び／又は、穴の間隔を変えることを含み得る。例えば、誘電率及び損失正接を所定の方法で下げる又は上げるために、表面１１４に沿って定義された特定の方向に沿って、徐々により多くの又はより少ない誘電体材料を１以上の層１０２から除去することができる。いずれにしても、穴パターンを複数の層の間で変えることによって、構造上の剛性を確保し、最終的な基板３００が平面的な外表面１１４を備えるようにすることができる。

選択的に制御された実効誘電率を備えた基板を作るのに用いることができる誘電体材料から成る単層の上面図である。 図１のライン２−２で切った誘電体材料から成る単層の横断面図である。 基板の組み立てを理解するのに有用な図である。 完成した基板の斜視図である。 図４のライン５−５で切った完成した基板の横断面図である。 垂直方向においてずれた穴を示す、完成した基板のうち図５のエリア６−６の部分の拡大横断面図である。 垂直方向において一直線上に揃えられた穴を示す、完成した基板のうち図５のエリア６−６の部分の拡大横断面図である。

符号の説明

１０２ 層
１０４ 有孔エリア
１０６ 穴
１０８ 最外誘電層
１０９ 固体誘電層
１１０ 接着層
１１２ ベース
１１４ 外表面
１１６ 導電素子
３００ 基板
５０４ 領域

Claims (10)

1. ＲＦ装置用の基板を製造する方法であって、
   誘電体材料から成る複数の層に、各層の少なくとも１つの有孔エリアにおいて、穴パターンを形成する工程と、
   前記複数の層をスタック状に配置する工程とを有し、
   前記配置工程において、前記複数の層の各々における前記少なくとも１つの有孔エリアは、前記基板内の少なくとも１つの空間的に定義された領域における誘電率の実効値又は損失正接の実効値を前記誘電体材料についての誘電率又は損失正接のバルク値に比して下げるために、前記スタックにおいて互いに少なくとも部分的に揃えられる、ことを特徴とする方法。
2. 請求項１記載の方法であって、
   前記有孔エリアの各々の前記穴を揃える工程を更に有する、ことを特徴とする方法。
3. 請求項１記載の方法であって、
   前記穴パターンを前記基板の最外層の少なくとも１つには設けない、ことを特徴とする方法。
4. 請求項１記載の方法であって、
   前記誘電率の実効値が、前記基板の前記空間的に定義された領域の各測定点において略同じになるように、前記複数の層の各々に対して前記パターンを選択する工程を更に有する、ことを特徴とする方法。
5. 請求項１記載の方法であって、
   前記パターンを層ごとにオフセットさせる工程を更に有する、ことを特徴とする方法。
6. ＲＦ装置用の基板であって、
   スタック上にコファイアされた（ｃｏｆｉｒｅｄ）複数の誘電体材料の層を有し、
   前記複数の層は、誘電率と少なくとも１つの有孔エリアに形成された穴パターンとを有する材料から形成され、
   前記複数の層の各々の前記有孔エリアは、前記基板内の少なくとも１つの空間的に定義された領域における誘電率の実効値又は損失正接の実効値を下げるために、前記スタックにおいて互いに少なくとも部分的に揃えられる、ことを特徴とする方法。
7. 請求項６記載の基板であって、
   前記有孔エリアの各々の前記穴は互いに揃えられる、ことを特徴とする基板。
8. 請求項６記載の基板であって、
   前記複数の層の各々の前記穴パターンは、前記誘電率の実効値が、前記基板の前記空間的に定義された領域の各測定点において略同じになるように、構成される、ことを特徴とする基板。
9. 請求項６記載の基板であって、
   前記穴パターンは、層ごとにオフセットされている、ことを特徴とする基板。
10. 請求項６記載の基板であって、
    前記層の各々における前記穴パターンにより、前記実効誘電率が、前記基板の前記空間的に定義された領域によって定義された表面全体に亘って所定の方法で選択的に変わる、ことを特徴とする基板。

Images