JP3780386B2 - セラミック回路基板及びその製造方法 - Google Patents
セラミック回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP3780386B2 JP3780386B2 JP10360696A JP10360696A JP3780386B2 JP 3780386 B2 JP3780386 B2 JP 3780386B2 JP 10360696 A JP10360696 A JP 10360696A JP 10360696 A JP10360696 A JP 10360696A JP 3780386 B2 JP3780386 B2 JP 3780386B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- alumina layer
- circuit pattern
- porous alumina
- sintered substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
- C04B35/111—Fine ceramics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【技術分野】
本発明は，セラミック回路基板及びその製造方法に関し，特にセラミック焼結基板の表面に対する回路パターンの接着構造に関する。
【０００２】
【従来技術】
従来，セラミック回路基板の小型化，高密度化の要求に対応して多層セラミック基板が提案されている。特に，最近は低導通抵抗のＡｇやＣｕ等を内層に含む多層構造が可能な，８００〜１０００℃で焼成できるガラスセラミック多層基板が注目されている。
【０００３】
上記セラミック回路基板を製造するに当たっては，例えば，図１１に示すごとく，まず，複数のセラミックグリーンシート９２０にビアホール９２１を穿設する。次いで，印刷法により，ビアホール９２１内に導体９５１を充填するとともに，セラミックグリーンシート９２０の表面に回路パターン９５２を形成する。次いで，これらを積層し，焼成することにより，セラミック焼結基板となす。
【０００４】
その後，図１２に示すごとく，セラミック焼結基板９２の表面に，回路パターン印刷用のペーストを印刷し，再度焼成する。これにより，セラミック焼結基板９２の表面に回路パターン９３が形成されて，セラミック回路基板９が得られる。
【０００５】
【解決しようとする課題】
しかしながら，上記従来のセラミック回路基板の製造方法において，図１３に示すごとく，セラミックグリーンシート９２０に，回路パターン印刷用のペースト９３０を印刷する場合には，セラミックグリーンシート９２０はポーラスであるため，ペースト９３０の中に含まれる溶剤９３９を吸収する。それ故，印刷後のダレ，ニジミが起きにくい。従って，図１１に示すごとく，シャープでかつファインなラインの回路パターン９５２の形成が可能である。
【０００６】
一方，図１４に示すごとく，セラミック焼結基板９２の表面に，回路パターン形成用のペースト９３０を印刷する場合には，セラミック焼結基板９２が溶剤を吸収しにくいものである。そのため，印刷されたペースト９３０が規定寸法９５０の外方に流れだしてダレ９３１が発生したり，表面に滲み出して広がることによりニジミ９３２が発生する場合がある。そのため，ファインラインの形成が困難である。このことは，セラミック回路基板の小型化，高密度化への障害となる。
【０００７】
そこで，最表面の回路パターンも，内層の回路パターンと同様に未焼成のセラミックグリーンシートに形成することが考えられる。しかし，この場合には，焼成時のセラミックグリーンシートの収縮ばらつきが回路パターンの位置精度を劣化させ，回路パターンに部品を実装する際の障壁となる。
【０００８】
本発明はかかる従来の問題点に鑑み，回路パターンのファインライン化に対応でき，かつ回路パターンの位置精度が高いセラミック回路基板及びその製造方法を提供しようとするものである。
【０００９】
【課題の解決手段】
請求項１に記載の発明は，ガラスを含む８００〜１０００℃で焼結可能なセラミックグリーンシートの表面に，８００〜１０００℃で焼結しない未焼成のアルミナを含むアルミナ層を被覆して，積層体となし，
次いで，該積層体を８００〜１０００℃の温度で焼成することにより，上記セラミックグリーンシートを焼結させてセラミック焼結基板となし，かつ，上記アルミナ層を多孔質アルミナ層となすと共に，該多孔質アルミナ層の内部に上記ガラスを浸入させることにより多孔質アルミナ層をセラミック焼結基板に対して固着させ，
次いで，上記多孔質アルミナ層のうち，セラミック焼結基板の表面に対して固着しなかった未固着アルミナを除去し，
次いで，上記多孔質アルミナ層の表面に回路パターン形成用のペーストを印刷し，
その後，上記セラミック焼結基板を加熱することにより，回路パターンを上記多孔質アルミナ層を介してセラミック焼結基板に密着させることを特徴とするセラミック回路基板の製造方法である。
【００１０】
上記セラミック回路基板の製造方法において最も注目すべきことは，焼結後のセラミック焼結基板の表面に，多孔質アルミナ層を介して回路パターンを形成していることである。
【００１１】
次に，上記の製造方法の作用効果について説明する。
まず，ガラスを含むセラミックグリーンシートと，未焼成のアルミナを含むアルミナ層とからなる積層体を，８００〜１０００℃の温度で焼成する。これにより，セラミックグリーンシートは焼結してセラミック焼結基板を形成する。一方，アルミナ層は，焼結しないで，粒子状の多数のアルミナの間隙に，多数の孔を有する，多孔質アルミナ層となる。
【００１２】
そして，多孔質アルミナ層の多数の孔の内部に，セラミック焼結基板に含まれるガラスが溶融して毛細管現象により浸入する。これにより，多孔質アルミナ層がセラミック焼結基板に対して固着する。
【００１３】
次に，上記多孔質アルミナ層のうち，セラミック焼結基板の表面に対して固着しなかった未固着部分のアルミナを除去して，セラミック焼結基板に対して固着した固着部分だけを残す。未固着部分のアルミナを除去する理由は，未固着部分のアルミナはセラミック焼結基板に固着していないため，未固着部分の表面にペーストを印刷して回路パターンを形成したとしても，未固着部分がセラミック回路基板の製造中，又は使用中に破壊して，回路パターンがセラミック焼結基板に対して密着しないおそれがあるからである。
上記未固着部分のアルミナ同志は焼結していないため，アルミナ層内の樹脂等が焼成した後は，粉末状となって，容易に除去することができる。
【００１４】
次に，上記固着部分の多孔質アルミナ層の表面に，回路パターン形成用のペーストを印刷する。固着部分の多孔質アルミナ層は，粒子状のアルミナの間の孔に上記のごとくガラスが浸入しているが，全ての孔がガラスで充填されている訳ではない。そのため，ガラス未充填部分の孔は，ペーストに含まれる溶剤を十分に吸収する。
【００１５】
そのため，ペーストを多孔質アルミナ層の表面に印刷すると，ペースト中の溶剤を多孔質アルミナ層が吸収して，シャープでかつファインな回路パターンを形成することができる。
【００１６】
その後，上記セラミック焼結基板を加熱する。これにより，回路パターン形成用のペーストに含まれるガラスが溶融して，多孔質アルミナ層の内部に浸入する。そのため，ガラスの多孔質アルミナ層内への浸入によるアンカー効果によって，回路パターンが多孔質アルミナ層に対して密着する。
【００１７】
このように，多孔質アルミナ層には，セラミック焼結基板に含まれるガラスが浸入すると共に，その反対側からは，回路パターンに含まれるガラスが浸入する。そのため，多孔質アルミナ層とセラミック焼結基板との間，及び多孔質アルミナ層と回路パターンとの間の密着力が高い。
【００１８】
従って，上記のごとく，シャープでファインな回路パターンを有し，かつ，セラミック焼結基板に対する回路パターンの密着力が高い，セラミック回路基板を製造することができる。
また，焼結したセラミック焼結基板に対して回路パターンを印刷しているため，回路パターン形成後におけるセラミック焼結基板の収縮はない。そのため，正確な位置に回路パターンを形成することができる。
【００１９】
次に，アルミナ層としては，請求項２に記載のように，アルミナシートを用いることができる。また，アルミナ層としては，請求項３に記載のように，アルミナペーストを印刷，乾燥させたものを用いることもできる。
【００２０】
次に，請求項４に記載のように，多孔質アルミナ層における未固着アルミナを除去した後の，回路パターン形成用のペースト印刷時における多孔質アルミナ層の厚みは，１０μｍ以下であることが好ましい。１０μｍを越える場合には，セラミック焼結基板と回路パターンとの密着強度が低下するおそれがある。
【００２１】
更に，上記多孔質アルミナ層の厚みは３μｍ未満であることが好ましい。これにより，上記両者の密着強度が一層高くなる。
また，上記多孔質アルミナ層の厚みの下限は０．５μｍであることが好ましい。一方，０．５μｍ未満の場合には，多孔質アルミナ層が溶剤を十分に吸収できず，ファインでシャープな回路パターンの形成が困難となるおそれがある。
【００２２】
また，請求項５に記載のように，上記回路パターン形成用のペーストは，ガラスフリットを有することが好ましい。これにより，ペースト印刷後の加熱によって，ペースト内のガラスが溶融して多孔質アルミナ層の孔に浸入する。これにより，回路パターンとセラミック焼結基板との密着力が更に向上する。
【００２３】
また，多孔質アルミナ層の未固着部分を除去した後には，多孔質アルミナ層の表面平滑性を得るため，バフ研磨等を行うことが好ましい。
また，上記回路パターン形成用のペーストは，例えば，導体，抵抗体，又はガラスからなる固形成分をバインダー及び溶剤と混合したものである。導体としては，例えば，Ａｕ，ＡｇＰｄ，ＡｇＰｔ，Ａｇ等の導体に少量のガラスと混合したものを用いる。また，上記抵抗体としては，例えば，酸化ルテニウムとガラスとを混合したものを用いる。
また，上記セラミック焼結基板の加熱は，例えば，通常の厚膜焼成温度で行い，導体，抵抗体は８００〜９００℃，ガラスは５００〜９００℃である。
【００２４】
次に，上記の製造方法により製造したセラミック回路基板としては，例えば，請求項６に記載のように，ガラスを含むセラミック焼結基板と，該セラミック焼結基板の表面に設けた回路パターンとを有するセラミック回路基板において，上記セラミック焼結基板と回路パターンとの間には，多孔質アルミナ層が形成されており，上記多孔質アルミナ層の厚みは０．５μｍ以上１０μｍ以下であり，上記多孔質アルミナ層の内部には，上記回路パターンに含まれるガラスと，セラミック焼結基板に含まれるガラスとが浸入していることを特徴とするセラミック回路基板がある。
【００２５】
上記セラミック回路基板によれば，多孔質アルミナ層の内部には，セラミック焼結基板に含まれるガラスが浸入すると共に，その反対側からは，回路パターンに含まれるガラスが浸入する。そのため，多孔質アルミナ層とセラミック焼結基板との間，及び多孔質アルミナ層と回路パターンとの間の密着力が高い。
また，多孔質アルミナ層が回路パターン形成用のペーストの中の溶剤を吸収するため，シャープで，かつニジミ及びダレのない回路パターンを形成できる。そのため，回路パターンがファイン（細く，精密）で，精度も高い。
【００２６】
また，上記セラミック回路基板において，多孔質アルミナ層の厚みは１０μｍ以下である。１０μｍを越える場合には，セラミック焼結基板と回路パターンとの密着力が低下するおそれがある。更に，密着強度を更に高めるため，多孔質アルミナ層の厚みは３μｍ以下であることが好ましい。一方，多孔質アルミナ層の厚みは，０．５μｍ以上である。これにより，更にファインでシャープな回路パターンを形成できる。
【００２７】
【発明の実施の形態】
実施形態例１
本発明の実施形態例にかかるセラミック回路基板について，図１〜図１０を用いて説明する。
本例のセラミック回路基板７は，図１に示すごとく，ガラスを含むセラミック焼結基板２と，その表面に設けた回路パターン３とを有する。セラミック焼結基板２と回路パターン３との間には，厚み１０μｍ以下の多孔性の多孔質アルミナ層１が形成されている。
【００２８】
図２に示すごとく，多孔質アルミナ層１の内部には，セラミック焼結基板２に含まれるガラス２５が浸入している。また，その反対側からは，多孔質アルミナ層１の内部に，回路パターン３に含まれるガラス３５が浸入している。
セラミック焼結基板２の内部には，内層の回路パターン５２と，導体５１を充填してなるバイアホール２１とを設けている。
【００２９】
次に，上記セラミック回路基板の製造方法の概要について，図３を用いて説明する。
まず，図３（ａ）に示すごとく，ガラスを含むセラミックグリーンシート２０の表面に，未焼成のアルミナを含むアルミナ層１０を被覆して，積層体２００となす。アルミナ層１０としては，アルミナシートを用いる。
【００３０】
次いで，積層体２００を９００℃の温度で焼成する。これにより，図３（ｂ）に示すごとく，セラミックグリーンシートを焼結させてセラミック焼結基板２となす。また，上記アルミナ層を多孔質アルミナ層１となすと共に，多孔質アルミナ層１の内部に，セラミック焼結基板２の内部に含まれるガラス２５を浸入させることにより，多孔質アルミナ層１をセラミック焼結基板２に対して固着させる。
【００３１】
次いで，図３（ｃ）に示すごとく，多孔質アルミナ層１のうち，セラミック焼結基板２の表面に対して固着しなかった未固着のアルミナ１００からなる未固着部分１０９を除去する。これにより，セラミック焼結基板２の表面に固着した多孔質アルミナ層１の固着部分１０８を残す。
【００３２】
次いで，図３（ｄ）に示すごとく，セラミック焼結基板２に対して固着した多孔質アルミナ層１の表面に，回路パターン形成用のペースト３０を印刷する。
その後，セラミック焼結基板を加熱することにより，図３（ｅ）に示すごとく，回路パターン３を多孔質アルミナ層１を介してセラミック焼結基板２に密着させる。
以下，これを詳細に説明する。
【００３３】
まず，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラス６０重量％とアルミナ４０重量％とを混合してなる固形成分に，バインダー，可塑剤，溶剤を加えて混練し，これをドクターブレード法により成形し，厚み０．３ｍｍのセラミックグリーンシートを得た。
【００３４】
次に，図４に示すごとく，セラミックグリーンシート２０に，ビアホール２１を穿設した。次いで，印刷法により，ビアホール２１内に導体５１を充填した。次いで，印刷法により，セラミックグリーンシート２０の表面に，内層回路となる回路パターン５２を形成した。導体５１，回路パターン５２は，Ａｇ導体を用いた。
次いで，図５に示すごとく，上記セラミックグリーンシート２０を積層した。
【００３５】
また，アルミナ粉末９０重量％以上を含む固形成分に，バインダー，可塑剤，溶剤を加えて混練し，これをドクターブレード法により，厚み０．３ｍｍのアルミナ層に成形した。
【００３６】
次いで，図６に示すごとく，積層したセラミックグリーンシート２０の表裏両面に，アルミナ層１０としてのアルミナシートを各１枚ずつ被覆して積層体２００とした。
次いで，この積層体２００を，１００℃，１００ｋｇ／ｃｍ2 で熱圧着した。次いで，積層体２００を，空気中，９００℃，２０分間の条件で焼成した。
【００３７】
これにより，図７に示すごとく，セラミックグリーンシートが焼結して，セラミック焼結基板２となった。また，アルミナ層１０の内部には，アルミナ１００の間隙に多数の孔１９が形成された。そして，多孔質アルミナ層１の内部の孔１９には，セラミック焼結基板２に含まれるガラス２５が浸入して，セラミック焼結基板２に対して多孔質アルミナ層１の下部が固着して，固着部分１０８を形成した。一方，多孔質アルミナ層１の上部は，ガラスの浸入がなく，セラミック焼結基板には固着しない未固着部分１０９を形成した。
【００３８】
次いで，図７，図８に示すごとく，多孔質アルミナ層１の未固着部分１０９を手で剥離した。更に，バフ研磨にて，多孔質アルミナ層１の固着部分１０８の表面を平滑とした。残された固着部分１０８の多孔質アルミナ層１の厚みは，約２μｍであった。
【００３９】
次いで，図９，図１０に示すごとく，多孔質アルミナ層１の表面に，回路パターン形成用のペースト３０を印刷した。このペースト３０には，図１０に示すごとく，Ａｕ導体３１及びガラスフリット３５０が含まれている。ペースト３０の印刷幅は２００μｍであり，隣接するペーストラインの間隔は１２０μｍとした。
次いで，上記Ａｕを含むペースト３０とは別に，更に，ペースト３０の表面に，Ａｇ，Ｐｄを含むペーストを印刷した。
【００４０】
次いで，これらを，空気中，９００℃，１０分間の条件で加熱した。これにより，図１に示すごとく，上記ペーストラインより回路パターン３が形成された。また，図２に示すごとく，回路パターン３に含まれるガラスフリットが溶融し，その溶融したガラス３５が，多孔質アルミナ層１における孔１９に浸入し，アンカー効果により密着した。これにより，回路パターン３が多孔質アルミナ層１を介してセラミック焼結基板２に固着したセラミック回路基板７を得た。
【００４１】
実施形態例２
本例のセラミック回路基板の製造方法においては，アルミナシートの代わりに，アルミナペーストをアルミナ層として用いた点が，実施形態例１と相違する。
アルミナペーストは，アルミナ粉末９０重量％以上を含む固形成分に，バインダー，可塑剤，溶剤を加えて混練し，ペースト状にしたものである。このアルミナペーストは，セラミックグリーンシートの表面に印刷し，乾燥させて，厚み７〜１０μｍのアルミナ層を形成した。
【００４２】
次いで，これを，焼成し，アルミナシートを焼結させるとともに，アルミナペーストを多孔質アルミナ層となした。次いで，多孔質アルミナ層のうち，セラミック焼結基板に未固着のアルミナを除去した。残った固着部分の多孔質アルミナ層の厚みは，約３μｍ以下であった。
次いで，固着部分の多孔質アルミナ層の表面に，回路パターン形成用のペーストを塗布し，加熱して，本例のセラミック回路基板を得た。その他，実施形態例１と同様である。
【００４３】
（比較例）
本例においては，アルミナ層を用いることなくセラミック回路基板を製造した。
即ち，セラミック焼結基板の表面に直接回路パターン形成用のペーストを印刷し，加熱して，セラミック回路基板を製造した。その他は，実施形態例１と同様である。
【００４４】
（実験例）
本例においては，上記実施形態例１，２，比較例にかかるセラミック回路基板について，その回路パターンの線幅，線間隔，ワイヤーボンディング性，半田濡れ性，及び密着性について測定した。
上述のように，回路パターンのＡｕ線幅の設計値は，２００μｍであり，線間隔の設計値は１２０μｍとした。
【００４５】
また，Ａｕ回路パターンに対するワイヤーボンディング性（以下，Ｗ／Ｂ性という。）は，回路パターンの表面にＡｕ線（直径２５μｍ）をＵＳＴＣの方法により接合した。その接合状態をテンションゲージにより評価した。そして，４ｇ以上の場合を「良好」とし，４ｇ未満又は接合部からのワイヤーの剥がれが発生した場合を「不良」と判断した。
【００４６】
回路パターンの半田濡れ性の測定に当たっては，ＡｇＰｄからなる回路パターンの表面をロジン系フラックスにより被覆し，その後，錫６０重量％─鉛４０重量％の半田を印刷して，２３０℃，５秒間加熱し，半田付けを行った。半田付け状態は，光学顕微鏡（×１０）により観察した。そして，９０％以上の漏れが生じた場合を「良好」とし，９０％未満の漏れの場合を「不良」と判断した。
【００４７】
回路パターンのセラミック焼結基板に対する密着強度は，半田付けピール法により測定した。この方法を行なうに当たり，大きさ２ｍｍ×２ｍｍのＡｇＰｄからなる回路パターンを有するセラミック回路基板を，本例の方法により製造する。そして，ワイヤー（直径０．６ｍｍの軟銅線）を半田付けし，測定機に取付けて９０°の方向に引っ張り，剥離する。この剥離時の荷重を回路パターンの面積により割った商（ｋｇ／ｍｍ2 ）を密着強度とした。
これらの測定のｎ数は，２０回である。
上記の測定結果を表１に示した。
【００４８】
同表より知られるように，実施形態例１，２における，印刷時の回路パターン形成用ペーストの線幅，線間隔は，比較例に比べて，誤差が少なかった。また，実施形態例１，２の場合には，ラインにダレ及びニジミが少なく，シャープな印刷が可能であった。
また，回路パターンのＷ／Ｂ性，半田濡れ性，密着強度については，いずれもほぼ同様の結果であった。
【００４９】
このように，実施形態例１，２においてシャープな印刷ラインの形成が可能な理由は，図１０に示すごとく，多孔質アルミナ層１が，多数の粒子状のアルミナ１００とその間隙に形成された多数の孔１９とよりなるため，その表面に回路パターン形成用のペースト３０を印刷すると，孔１９内に，ペースト３０内の溶剤３９が十分に吸収されるためであると考えられる。
【００５０】
また，図３（ｂ），図７に示すごとく，セラミックグリーンシート２０を焼成すると，その中のガラス２５が溶融して，多孔質アルミナ層１の孔１９の中に浸入する。
その後，図３（ｅ），図２に示すごとく，回路パターン形成用ペーストの塗布後にセラミック焼結基板２を加熱すると，回路パターン３のガラス３５が溶融して，多孔質アルミナ層１の内部に浸入する。そのため，ガラス３５の多孔質アルミナ層１内への浸入によるアンカー効果によって，回路パターン３が多孔質アルミナ層２に対して密着する。
従って，多孔質アルミナ層１とセラミック焼結基板２との間，及び多孔質アルミナ層１と回路パターン３との間の密着力が高い。
【００５１】
上記のごとく，シャープでファインな回路パターンを有し，かつ，セラミック焼結基板に対する回路パターンの密着力が高い，セラミック回路基板を製造することができる。
【００５２】
【表１】
【００５３】
【発明の効果】
本発明によれば，回路パターンのファインライン化に対応でき，かつ回路パターンの位置精度が高いセラミック回路基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１における，セラミック回路基板の断面図。
【図２】実施形態例１における，セラミック回路基板の表面付近の断面図。
【図３】実施形態例１のセラミック回路基板の製造方法の概要を示す説明図。
【図４】実施形態例１における，セラミックグリーンシートの断面図。
【図５】実施形態例１における，積層したセラミックグリーンシートの断面図。
【図６】実施形態例１における，アルミナ層によりセラミックグリーンシートの表面を被覆してなる積層体の断面図。
【図７】実施形態例１における，焼成後のセラミック焼結基板及び多孔質アルミナ層の断面図。
【図８】実施形態例１における，固着した多孔質アルミナ層を有するセラミック焼結基板の断面図。
【図９】実施形態例１における，回路パターン形成用のペーストを印刷した後の，セラミック焼結基板の表面付近の断面図。
【図１０】実施形態例１における，多孔質アルミナ層の表面に回路パターン形成用のペーストを印刷したセラミック焼結基板の断面図。
【図１１】従来例における，セラミック回路基板の製造方法を示す説明図。
【図１２】従来例における，セラミック回路基板の断面図。
【図１３】従来例における，回路パターン形成用のペーストを表面に印刷したセラミックグリーンシートの断面図。
【図１４】従来例における問題点を示す説明図。
【符号の説明】
１．．．多孔質アルミナ層，
１０．．．アルミナ層，
１００．．．アルミナ，
１０８．．．固着部分，
１０９．．．未固着部分，
２．．．セラミック焼結基板，
２０．．．セラミックグリーンシート，
２００．．．積層体，
２５，３５．．．ガラス，
３，５２．．．回路パターン，
３０．．．回路パターン形成用のペースト，
３９．．．溶剤，
７．．．セラミック回路基板，
【技術分野】
本発明は，セラミック回路基板及びその製造方法に関し，特にセラミック焼結基板の表面に対する回路パターンの接着構造に関する。
【０００２】
【従来技術】
従来，セラミック回路基板の小型化，高密度化の要求に対応して多層セラミック基板が提案されている。特に，最近は低導通抵抗のＡｇやＣｕ等を内層に含む多層構造が可能な，８００〜１０００℃で焼成できるガラスセラミック多層基板が注目されている。
【０００３】
上記セラミック回路基板を製造するに当たっては，例えば，図１１に示すごとく，まず，複数のセラミックグリーンシート９２０にビアホール９２１を穿設する。次いで，印刷法により，ビアホール９２１内に導体９５１を充填するとともに，セラミックグリーンシート９２０の表面に回路パターン９５２を形成する。次いで，これらを積層し，焼成することにより，セラミック焼結基板となす。
【０００４】
その後，図１２に示すごとく，セラミック焼結基板９２の表面に，回路パターン印刷用のペーストを印刷し，再度焼成する。これにより，セラミック焼結基板９２の表面に回路パターン９３が形成されて，セラミック回路基板９が得られる。
【０００５】
【解決しようとする課題】
しかしながら，上記従来のセラミック回路基板の製造方法において，図１３に示すごとく，セラミックグリーンシート９２０に，回路パターン印刷用のペースト９３０を印刷する場合には，セラミックグリーンシート９２０はポーラスであるため，ペースト９３０の中に含まれる溶剤９３９を吸収する。それ故，印刷後のダレ，ニジミが起きにくい。従って，図１１に示すごとく，シャープでかつファインなラインの回路パターン９５２の形成が可能である。
【０００６】
一方，図１４に示すごとく，セラミック焼結基板９２の表面に，回路パターン形成用のペースト９３０を印刷する場合には，セラミック焼結基板９２が溶剤を吸収しにくいものである。そのため，印刷されたペースト９３０が規定寸法９５０の外方に流れだしてダレ９３１が発生したり，表面に滲み出して広がることによりニジミ９３２が発生する場合がある。そのため，ファインラインの形成が困難である。このことは，セラミック回路基板の小型化，高密度化への障害となる。
【０００７】
そこで，最表面の回路パターンも，内層の回路パターンと同様に未焼成のセラミックグリーンシートに形成することが考えられる。しかし，この場合には，焼成時のセラミックグリーンシートの収縮ばらつきが回路パターンの位置精度を劣化させ，回路パターンに部品を実装する際の障壁となる。
【０００８】
本発明はかかる従来の問題点に鑑み，回路パターンのファインライン化に対応でき，かつ回路パターンの位置精度が高いセラミック回路基板及びその製造方法を提供しようとするものである。
【０００９】
【課題の解決手段】
請求項１に記載の発明は，ガラスを含む８００〜１０００℃で焼結可能なセラミックグリーンシートの表面に，８００〜１０００℃で焼結しない未焼成のアルミナを含むアルミナ層を被覆して，積層体となし，
次いで，該積層体を８００〜１０００℃の温度で焼成することにより，上記セラミックグリーンシートを焼結させてセラミック焼結基板となし，かつ，上記アルミナ層を多孔質アルミナ層となすと共に，該多孔質アルミナ層の内部に上記ガラスを浸入させることにより多孔質アルミナ層をセラミック焼結基板に対して固着させ，
次いで，上記多孔質アルミナ層のうち，セラミック焼結基板の表面に対して固着しなかった未固着アルミナを除去し，
次いで，上記多孔質アルミナ層の表面に回路パターン形成用のペーストを印刷し，
その後，上記セラミック焼結基板を加熱することにより，回路パターンを上記多孔質アルミナ層を介してセラミック焼結基板に密着させることを特徴とするセラミック回路基板の製造方法である。
【００１０】
上記セラミック回路基板の製造方法において最も注目すべきことは，焼結後のセラミック焼結基板の表面に，多孔質アルミナ層を介して回路パターンを形成していることである。
【００１１】
次に，上記の製造方法の作用効果について説明する。
まず，ガラスを含むセラミックグリーンシートと，未焼成のアルミナを含むアルミナ層とからなる積層体を，８００〜１０００℃の温度で焼成する。これにより，セラミックグリーンシートは焼結してセラミック焼結基板を形成する。一方，アルミナ層は，焼結しないで，粒子状の多数のアルミナの間隙に，多数の孔を有する，多孔質アルミナ層となる。
【００１２】
そして，多孔質アルミナ層の多数の孔の内部に，セラミック焼結基板に含まれるガラスが溶融して毛細管現象により浸入する。これにより，多孔質アルミナ層がセラミック焼結基板に対して固着する。
【００１３】
次に，上記多孔質アルミナ層のうち，セラミック焼結基板の表面に対して固着しなかった未固着部分のアルミナを除去して，セラミック焼結基板に対して固着した固着部分だけを残す。未固着部分のアルミナを除去する理由は，未固着部分のアルミナはセラミック焼結基板に固着していないため，未固着部分の表面にペーストを印刷して回路パターンを形成したとしても，未固着部分がセラミック回路基板の製造中，又は使用中に破壊して，回路パターンがセラミック焼結基板に対して密着しないおそれがあるからである。
上記未固着部分のアルミナ同志は焼結していないため，アルミナ層内の樹脂等が焼成した後は，粉末状となって，容易に除去することができる。
【００１４】
次に，上記固着部分の多孔質アルミナ層の表面に，回路パターン形成用のペーストを印刷する。固着部分の多孔質アルミナ層は，粒子状のアルミナの間の孔に上記のごとくガラスが浸入しているが，全ての孔がガラスで充填されている訳ではない。そのため，ガラス未充填部分の孔は，ペーストに含まれる溶剤を十分に吸収する。
【００１５】
そのため，ペーストを多孔質アルミナ層の表面に印刷すると，ペースト中の溶剤を多孔質アルミナ層が吸収して，シャープでかつファインな回路パターンを形成することができる。
【００１６】
その後，上記セラミック焼結基板を加熱する。これにより，回路パターン形成用のペーストに含まれるガラスが溶融して，多孔質アルミナ層の内部に浸入する。そのため，ガラスの多孔質アルミナ層内への浸入によるアンカー効果によって，回路パターンが多孔質アルミナ層に対して密着する。
【００１７】
このように，多孔質アルミナ層には，セラミック焼結基板に含まれるガラスが浸入すると共に，その反対側からは，回路パターンに含まれるガラスが浸入する。そのため，多孔質アルミナ層とセラミック焼結基板との間，及び多孔質アルミナ層と回路パターンとの間の密着力が高い。
【００１８】
従って，上記のごとく，シャープでファインな回路パターンを有し，かつ，セラミック焼結基板に対する回路パターンの密着力が高い，セラミック回路基板を製造することができる。
また，焼結したセラミック焼結基板に対して回路パターンを印刷しているため，回路パターン形成後におけるセラミック焼結基板の収縮はない。そのため，正確な位置に回路パターンを形成することができる。
【００１９】
次に，アルミナ層としては，請求項２に記載のように，アルミナシートを用いることができる。また，アルミナ層としては，請求項３に記載のように，アルミナペーストを印刷，乾燥させたものを用いることもできる。
【００２０】
次に，請求項４に記載のように，多孔質アルミナ層における未固着アルミナを除去した後の，回路パターン形成用のペースト印刷時における多孔質アルミナ層の厚みは，１０μｍ以下であることが好ましい。１０μｍを越える場合には，セラミック焼結基板と回路パターンとの密着強度が低下するおそれがある。
【００２１】
更に，上記多孔質アルミナ層の厚みは３μｍ未満であることが好ましい。これにより，上記両者の密着強度が一層高くなる。
また，上記多孔質アルミナ層の厚みの下限は０．５μｍであることが好ましい。一方，０．５μｍ未満の場合には，多孔質アルミナ層が溶剤を十分に吸収できず，ファインでシャープな回路パターンの形成が困難となるおそれがある。
【００２２】
また，請求項５に記載のように，上記回路パターン形成用のペーストは，ガラスフリットを有することが好ましい。これにより，ペースト印刷後の加熱によって，ペースト内のガラスが溶融して多孔質アルミナ層の孔に浸入する。これにより，回路パターンとセラミック焼結基板との密着力が更に向上する。
【００２３】
また，多孔質アルミナ層の未固着部分を除去した後には，多孔質アルミナ層の表面平滑性を得るため，バフ研磨等を行うことが好ましい。
また，上記回路パターン形成用のペーストは，例えば，導体，抵抗体，又はガラスからなる固形成分をバインダー及び溶剤と混合したものである。導体としては，例えば，Ａｕ，ＡｇＰｄ，ＡｇＰｔ，Ａｇ等の導体に少量のガラスと混合したものを用いる。また，上記抵抗体としては，例えば，酸化ルテニウムとガラスとを混合したものを用いる。
また，上記セラミック焼結基板の加熱は，例えば，通常の厚膜焼成温度で行い，導体，抵抗体は８００〜９００℃，ガラスは５００〜９００℃である。
【００２４】
次に，上記の製造方法により製造したセラミック回路基板としては，例えば，請求項６に記載のように，ガラスを含むセラミック焼結基板と，該セラミック焼結基板の表面に設けた回路パターンとを有するセラミック回路基板において，上記セラミック焼結基板と回路パターンとの間には，多孔質アルミナ層が形成されており，上記多孔質アルミナ層の厚みは０．５μｍ以上１０μｍ以下であり，上記多孔質アルミナ層の内部には，上記回路パターンに含まれるガラスと，セラミック焼結基板に含まれるガラスとが浸入していることを特徴とするセラミック回路基板がある。
【００２５】
上記セラミック回路基板によれば，多孔質アルミナ層の内部には，セラミック焼結基板に含まれるガラスが浸入すると共に，その反対側からは，回路パターンに含まれるガラスが浸入する。そのため，多孔質アルミナ層とセラミック焼結基板との間，及び多孔質アルミナ層と回路パターンとの間の密着力が高い。
また，多孔質アルミナ層が回路パターン形成用のペーストの中の溶剤を吸収するため，シャープで，かつニジミ及びダレのない回路パターンを形成できる。そのため，回路パターンがファイン（細く，精密）で，精度も高い。
【００２６】
また，上記セラミック回路基板において，多孔質アルミナ層の厚みは１０μｍ以下である。１０μｍを越える場合には，セラミック焼結基板と回路パターンとの密着力が低下するおそれがある。更に，密着強度を更に高めるため，多孔質アルミナ層の厚みは３μｍ以下であることが好ましい。一方，多孔質アルミナ層の厚みは，０．５μｍ以上である。これにより，更にファインでシャープな回路パターンを形成できる。
【００２７】
【発明の実施の形態】
実施形態例１
本発明の実施形態例にかかるセラミック回路基板について，図１〜図１０を用いて説明する。
本例のセラミック回路基板７は，図１に示すごとく，ガラスを含むセラミック焼結基板２と，その表面に設けた回路パターン３とを有する。セラミック焼結基板２と回路パターン３との間には，厚み１０μｍ以下の多孔性の多孔質アルミナ層１が形成されている。
【００２８】
図２に示すごとく，多孔質アルミナ層１の内部には，セラミック焼結基板２に含まれるガラス２５が浸入している。また，その反対側からは，多孔質アルミナ層１の内部に，回路パターン３に含まれるガラス３５が浸入している。
セラミック焼結基板２の内部には，内層の回路パターン５２と，導体５１を充填してなるバイアホール２１とを設けている。
【００２９】
次に，上記セラミック回路基板の製造方法の概要について，図３を用いて説明する。
まず，図３（ａ）に示すごとく，ガラスを含むセラミックグリーンシート２０の表面に，未焼成のアルミナを含むアルミナ層１０を被覆して，積層体２００となす。アルミナ層１０としては，アルミナシートを用いる。
【００３０】
次いで，積層体２００を９００℃の温度で焼成する。これにより，図３（ｂ）に示すごとく，セラミックグリーンシートを焼結させてセラミック焼結基板２となす。また，上記アルミナ層を多孔質アルミナ層１となすと共に，多孔質アルミナ層１の内部に，セラミック焼結基板２の内部に含まれるガラス２５を浸入させることにより，多孔質アルミナ層１をセラミック焼結基板２に対して固着させる。
【００３１】
次いで，図３（ｃ）に示すごとく，多孔質アルミナ層１のうち，セラミック焼結基板２の表面に対して固着しなかった未固着のアルミナ１００からなる未固着部分１０９を除去する。これにより，セラミック焼結基板２の表面に固着した多孔質アルミナ層１の固着部分１０８を残す。
【００３２】
次いで，図３（ｄ）に示すごとく，セラミック焼結基板２に対して固着した多孔質アルミナ層１の表面に，回路パターン形成用のペースト３０を印刷する。
その後，セラミック焼結基板を加熱することにより，図３（ｅ）に示すごとく，回路パターン３を多孔質アルミナ層１を介してセラミック焼結基板２に密着させる。
以下，これを詳細に説明する。
【００３３】
まず，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラス６０重量％とアルミナ４０重量％とを混合してなる固形成分に，バインダー，可塑剤，溶剤を加えて混練し，これをドクターブレード法により成形し，厚み０．３ｍｍのセラミックグリーンシートを得た。
【００３４】
次に，図４に示すごとく，セラミックグリーンシート２０に，ビアホール２１を穿設した。次いで，印刷法により，ビアホール２１内に導体５１を充填した。次いで，印刷法により，セラミックグリーンシート２０の表面に，内層回路となる回路パターン５２を形成した。導体５１，回路パターン５２は，Ａｇ導体を用いた。
次いで，図５に示すごとく，上記セラミックグリーンシート２０を積層した。
【００３５】
また，アルミナ粉末９０重量％以上を含む固形成分に，バインダー，可塑剤，溶剤を加えて混練し，これをドクターブレード法により，厚み０．３ｍｍのアルミナ層に成形した。
【００３６】
次いで，図６に示すごとく，積層したセラミックグリーンシート２０の表裏両面に，アルミナ層１０としてのアルミナシートを各１枚ずつ被覆して積層体２００とした。
次いで，この積層体２００を，１００℃，１００ｋｇ／ｃｍ2 で熱圧着した。次いで，積層体２００を，空気中，９００℃，２０分間の条件で焼成した。
【００３７】
これにより，図７に示すごとく，セラミックグリーンシートが焼結して，セラミック焼結基板２となった。また，アルミナ層１０の内部には，アルミナ１００の間隙に多数の孔１９が形成された。そして，多孔質アルミナ層１の内部の孔１９には，セラミック焼結基板２に含まれるガラス２５が浸入して，セラミック焼結基板２に対して多孔質アルミナ層１の下部が固着して，固着部分１０８を形成した。一方，多孔質アルミナ層１の上部は，ガラスの浸入がなく，セラミック焼結基板には固着しない未固着部分１０９を形成した。
【００３８】
次いで，図７，図８に示すごとく，多孔質アルミナ層１の未固着部分１０９を手で剥離した。更に，バフ研磨にて，多孔質アルミナ層１の固着部分１０８の表面を平滑とした。残された固着部分１０８の多孔質アルミナ層１の厚みは，約２μｍであった。
【００３９】
次いで，図９，図１０に示すごとく，多孔質アルミナ層１の表面に，回路パターン形成用のペースト３０を印刷した。このペースト３０には，図１０に示すごとく，Ａｕ導体３１及びガラスフリット３５０が含まれている。ペースト３０の印刷幅は２００μｍであり，隣接するペーストラインの間隔は１２０μｍとした。
次いで，上記Ａｕを含むペースト３０とは別に，更に，ペースト３０の表面に，Ａｇ，Ｐｄを含むペーストを印刷した。
【００４０】
次いで，これらを，空気中，９００℃，１０分間の条件で加熱した。これにより，図１に示すごとく，上記ペーストラインより回路パターン３が形成された。また，図２に示すごとく，回路パターン３に含まれるガラスフリットが溶融し，その溶融したガラス３５が，多孔質アルミナ層１における孔１９に浸入し，アンカー効果により密着した。これにより，回路パターン３が多孔質アルミナ層１を介してセラミック焼結基板２に固着したセラミック回路基板７を得た。
【００４１】
実施形態例２
本例のセラミック回路基板の製造方法においては，アルミナシートの代わりに，アルミナペーストをアルミナ層として用いた点が，実施形態例１と相違する。
アルミナペーストは，アルミナ粉末９０重量％以上を含む固形成分に，バインダー，可塑剤，溶剤を加えて混練し，ペースト状にしたものである。このアルミナペーストは，セラミックグリーンシートの表面に印刷し，乾燥させて，厚み７〜１０μｍのアルミナ層を形成した。
【００４２】
次いで，これを，焼成し，アルミナシートを焼結させるとともに，アルミナペーストを多孔質アルミナ層となした。次いで，多孔質アルミナ層のうち，セラミック焼結基板に未固着のアルミナを除去した。残った固着部分の多孔質アルミナ層の厚みは，約３μｍ以下であった。
次いで，固着部分の多孔質アルミナ層の表面に，回路パターン形成用のペーストを塗布し，加熱して，本例のセラミック回路基板を得た。その他，実施形態例１と同様である。
【００４３】
（比較例）
本例においては，アルミナ層を用いることなくセラミック回路基板を製造した。
即ち，セラミック焼結基板の表面に直接回路パターン形成用のペーストを印刷し，加熱して，セラミック回路基板を製造した。その他は，実施形態例１と同様である。
【００４４】
（実験例）
本例においては，上記実施形態例１，２，比較例にかかるセラミック回路基板について，その回路パターンの線幅，線間隔，ワイヤーボンディング性，半田濡れ性，及び密着性について測定した。
上述のように，回路パターンのＡｕ線幅の設計値は，２００μｍであり，線間隔の設計値は１２０μｍとした。
【００４５】
また，Ａｕ回路パターンに対するワイヤーボンディング性（以下，Ｗ／Ｂ性という。）は，回路パターンの表面にＡｕ線（直径２５μｍ）をＵＳＴＣの方法により接合した。その接合状態をテンションゲージにより評価した。そして，４ｇ以上の場合を「良好」とし，４ｇ未満又は接合部からのワイヤーの剥がれが発生した場合を「不良」と判断した。
【００４６】
回路パターンの半田濡れ性の測定に当たっては，ＡｇＰｄからなる回路パターンの表面をロジン系フラックスにより被覆し，その後，錫６０重量％─鉛４０重量％の半田を印刷して，２３０℃，５秒間加熱し，半田付けを行った。半田付け状態は，光学顕微鏡（×１０）により観察した。そして，９０％以上の漏れが生じた場合を「良好」とし，９０％未満の漏れの場合を「不良」と判断した。
【００４７】
回路パターンのセラミック焼結基板に対する密着強度は，半田付けピール法により測定した。この方法を行なうに当たり，大きさ２ｍｍ×２ｍｍのＡｇＰｄからなる回路パターンを有するセラミック回路基板を，本例の方法により製造する。そして，ワイヤー（直径０．６ｍｍの軟銅線）を半田付けし，測定機に取付けて９０°の方向に引っ張り，剥離する。この剥離時の荷重を回路パターンの面積により割った商（ｋｇ／ｍｍ2 ）を密着強度とした。
これらの測定のｎ数は，２０回である。
上記の測定結果を表１に示した。
【００４８】
同表より知られるように，実施形態例１，２における，印刷時の回路パターン形成用ペーストの線幅，線間隔は，比較例に比べて，誤差が少なかった。また，実施形態例１，２の場合には，ラインにダレ及びニジミが少なく，シャープな印刷が可能であった。
また，回路パターンのＷ／Ｂ性，半田濡れ性，密着強度については，いずれもほぼ同様の結果であった。
【００４９】
このように，実施形態例１，２においてシャープな印刷ラインの形成が可能な理由は，図１０に示すごとく，多孔質アルミナ層１が，多数の粒子状のアルミナ１００とその間隙に形成された多数の孔１９とよりなるため，その表面に回路パターン形成用のペースト３０を印刷すると，孔１９内に，ペースト３０内の溶剤３９が十分に吸収されるためであると考えられる。
【００５０】
また，図３（ｂ），図７に示すごとく，セラミックグリーンシート２０を焼成すると，その中のガラス２５が溶融して，多孔質アルミナ層１の孔１９の中に浸入する。
その後，図３（ｅ），図２に示すごとく，回路パターン形成用ペーストの塗布後にセラミック焼結基板２を加熱すると，回路パターン３のガラス３５が溶融して，多孔質アルミナ層１の内部に浸入する。そのため，ガラス３５の多孔質アルミナ層１内への浸入によるアンカー効果によって，回路パターン３が多孔質アルミナ層２に対して密着する。
従って，多孔質アルミナ層１とセラミック焼結基板２との間，及び多孔質アルミナ層１と回路パターン３との間の密着力が高い。
【００５１】
上記のごとく，シャープでファインな回路パターンを有し，かつ，セラミック焼結基板に対する回路パターンの密着力が高い，セラミック回路基板を製造することができる。
【００５２】
【表１】
【発明の効果】
本発明によれば，回路パターンのファインライン化に対応でき，かつ回路パターンの位置精度が高いセラミック回路基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１における，セラミック回路基板の断面図。
【図２】実施形態例１における，セラミック回路基板の表面付近の断面図。
【図３】実施形態例１のセラミック回路基板の製造方法の概要を示す説明図。
【図４】実施形態例１における，セラミックグリーンシートの断面図。
【図５】実施形態例１における，積層したセラミックグリーンシートの断面図。
【図６】実施形態例１における，アルミナ層によりセラミックグリーンシートの表面を被覆してなる積層体の断面図。
【図７】実施形態例１における，焼成後のセラミック焼結基板及び多孔質アルミナ層の断面図。
【図８】実施形態例１における，固着した多孔質アルミナ層を有するセラミック焼結基板の断面図。
【図９】実施形態例１における，回路パターン形成用のペーストを印刷した後の，セラミック焼結基板の表面付近の断面図。
【図１０】実施形態例１における，多孔質アルミナ層の表面に回路パターン形成用のペーストを印刷したセラミック焼結基板の断面図。
【図１１】従来例における，セラミック回路基板の製造方法を示す説明図。
【図１２】従来例における，セラミック回路基板の断面図。
【図１３】従来例における，回路パターン形成用のペーストを表面に印刷したセラミックグリーンシートの断面図。
【図１４】従来例における問題点を示す説明図。
【符号の説明】
１．．．多孔質アルミナ層，
１０．．．アルミナ層，
１００．．．アルミナ，
１０８．．．固着部分，
１０９．．．未固着部分，
２．．．セラミック焼結基板，
２０．．．セラミックグリーンシート，
２００．．．積層体，
２５，３５．．．ガラス，
３，５２．．．回路パターン，
３０．．．回路パターン形成用のペースト，
３９．．．溶剤，
７．．．セラミック回路基板，
Claims (6)
- ガラスを含む８００〜１０００℃で焼結可能なセラミックグリーンシートの表面に，８００〜１０００℃で焼結しない未焼成のアルミナを含むアルミナ層を被覆して，積層体となし，次いで，該積層体を８００〜１０００℃の温度で焼成することにより，上記セラミックグリーンシートを焼結させてセラミック焼結基板となし，かつ，上記アルミナ層を多孔質アルミナ層となすと共に，該多孔質アルミナ層の内部に上記ガラスを浸入させることにより多孔質アルミナ層をセラミック焼結基板に対して固着させ，次いで，上記多孔質アルミナ層のうち，セラミック焼結基板の表面に対して固着しなかった未固着アルミナを除去し，次いで，上記多孔質アルミナ層の表面に回路パターン形成用のペーストを印刷し，その後，上記セラミック焼結基板を加熱することにより，回路パターンを上記多孔質アルミナ層を介してセラミック焼結基板に密着させることを特徴とするセラミック回路基板の製造方法。
- 請求項１において，上記アルミナ層は，アルミナシートであることを特徴とするセラミック回路基板の製造方法。
- 請求項１において，上記アルミナ層は，アルミナペーストを印刷，乾燥させたものであることを特徴とするセラミック回路基板の製造方法。
- 請求項１〜３のいずれか一項において，多孔質アルミナ層における未固着アルミナを除去した後の，回路パターン形成用のペースト印刷時における多孔質アルミナ層の厚みは，１０μｍ以下であることを特徴とするセラミック回路基板の製造方法。
- 請求項１〜４のいずれか一項において，上記回路パターン形成用のペーストは，ガラスフリットを含有していることを特徴とするセラミック回路基板の製造方法。
- ガラスを含むセラミック焼結基板と，該セラミック焼結基板の表面に設けた回路パターンとを有するセラミック回路基板において，上記セラミック焼結基板と回路パターンとの間には，多孔質アルミナ層が形成されており，上記多孔質アルミナ層の厚みは０．５μｍ以上１０μｍ以下であり，上記多孔質アルミナ層の内部には，上記回路パターンに含まれるガラスと，セラミック焼結基板に含まれるガラスとが浸入していることを特徴とするセラミック回路基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10360696A JP3780386B2 (ja) | 1996-03-28 | 1996-03-28 | セラミック回路基板及びその製造方法 |
| US08/824,095 US5855711A (en) | 1996-03-28 | 1997-03-25 | Method of producing a ceramic circuit substrate |
| DE19712825A DE19712825B4 (de) | 1996-03-28 | 1997-03-26 | Verfahren zur Herstellung eines Keramik-Leitersubstrates sowie Keramik-Leitersubstrat |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10360696A JP3780386B2 (ja) | 1996-03-28 | 1996-03-28 | セラミック回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266363A JPH09266363A (ja) | 1997-10-07 |
| JP3780386B2 true JP3780386B2 (ja) | 2006-05-31 |
Family
ID=14358440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10360696A Expired - Lifetime JP3780386B2 (ja) | 1996-03-28 | 1996-03-28 | セラミック回路基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5855711A (ja) |
| JP (1) | JP3780386B2 (ja) |
| DE (1) | DE19712825B4 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709749B1 (en) * | 1995-06-06 | 2004-03-23 | Lamina Ceramics, Inc. | Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate |
| US6399230B1 (en) * | 1997-03-06 | 2002-06-04 | Sarnoff Corporation | Multilayer ceramic circuit boards with embedded resistors |
| JP3601671B2 (ja) * | 1998-04-28 | 2004-12-15 | 株式会社村田製作所 | 複合積層体の製造方法 |
| US6228196B1 (en) * | 1998-06-05 | 2001-05-08 | Murata Manufacturing Co., Ltd. | Method of producing a multi-layer ceramic substrate |
| JP3656484B2 (ja) * | 1999-03-03 | 2005-06-08 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
| JP3687484B2 (ja) * | 1999-06-16 | 2005-08-24 | 株式会社村田製作所 | セラミック基板の製造方法および未焼成セラミック基板 |
| JP3646587B2 (ja) * | 1999-10-27 | 2005-05-11 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| JP3554962B2 (ja) | 1999-10-28 | 2004-08-18 | 株式会社村田製作所 | 複合積層体およびその製造方法 |
| JP3633435B2 (ja) * | 2000-04-10 | 2005-03-30 | 株式会社村田製作所 | 多層セラミック基板、その製造方法および設計方法、ならびに電子装置 |
| JP3818030B2 (ja) * | 2000-07-21 | 2006-09-06 | 株式会社村田製作所 | 多層基板の製造方法 |
| JP2002084065A (ja) * | 2000-09-07 | 2002-03-22 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法ならびに電子装置 |
| JP3669255B2 (ja) * | 2000-09-19 | 2005-07-06 | 株式会社村田製作所 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
| DE10145363A1 (de) * | 2001-09-14 | 2003-04-10 | Epcos Ag | Verfahren zur Herstellung eines keramischen Substrats und keramisches Substrat |
| JP2003110238A (ja) * | 2001-09-28 | 2003-04-11 | Murata Mfg Co Ltd | ガラスセラミック多層基板の製造方法 |
| DE10150715A1 (de) * | 2001-10-13 | 2003-04-30 | Bosch Gmbh Robert | Grüner keramischer Einsatzkörper, keramischer Einsatzkörper, keramischer Grünkörper oder Grünkörperverbund und damit hergestellter keramischer Schichtverbund |
| US7222419B2 (en) * | 2001-12-19 | 2007-05-29 | Chung-Shan Institute Of Science And Technology | Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package |
| JP2003332749A (ja) * | 2002-01-11 | 2003-11-21 | Denso Corp | 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板 |
| JP2003246680A (ja) * | 2002-02-26 | 2003-09-02 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| US6911941B2 (en) * | 2003-06-19 | 2005-06-28 | Harris Corporation | Dielectric substrate with selectively controlled effective permittivity and loss tangent |
| EP1675446A4 (en) | 2003-10-17 | 2009-12-02 | Hitachi Metals Ltd | MULTILAYER CERAMIC SUBSTRATE, METHOD OF MANUFACTURING SAME, AND ELECTRONIC DEVICE USING SUCH A SUBSTRATE |
| JP2005268692A (ja) * | 2004-03-22 | 2005-09-29 | Mitsubishi Electric Corp | 多層基板の製造方法 |
| TWI311451B (en) * | 2005-11-30 | 2009-06-21 | Murata Manufacturing Co | Ceramic substrate, electronic device, and manufacturing method of ceramic substrate |
| US7901761B1 (en) * | 2006-04-17 | 2011-03-08 | Alfred E. Mann Foundation For Scientific Research | Hermetic vias utilizing metal-metal oxides |
| US7875810B2 (en) * | 2006-12-08 | 2011-01-25 | Ngk Spark Plug Co., Ltd. | Electronic component-inspection wiring board and method of manufacturing the same |
| US7749592B2 (en) * | 2007-02-06 | 2010-07-06 | Tdk Corpoation | Multilayer ceramic substrate |
| JP5074792B2 (ja) * | 2007-03-14 | 2012-11-14 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| WO2008132913A1 (ja) * | 2007-04-20 | 2008-11-06 | Murata Manufacturing Co., Ltd. | 多層セラミック基板およびその製造方法ならびに電子部品 |
| WO2009002355A1 (en) * | 2007-06-25 | 2008-12-31 | Second Sight Medical Products, Inc. | Method for providing hermetic electrical feedthrough |
| JP2009088460A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro-Mechanics Co Ltd | 回路パターン形成方法 |
| DE112009000006T5 (de) | 2008-03-03 | 2010-01-21 | Murata Manufacturing Co. Ltd., Nagaokakyo-shi | Verfahren zum Herstellen eines Keramiksubstrats und Keramiksubstrat |
| EP2131637B1 (en) * | 2008-03-28 | 2012-10-31 | Murata Manufacturing Co. Ltd. | Method for producing multilayer ceramic substrate and composite sheet |
| WO2009131346A2 (ko) * | 2008-04-21 | 2009-10-29 | (주)탑엔지니어링 | Ｍｅｍｓ 프로브 카드 및 그의 제조 방법 |
| KR100997989B1 (ko) * | 2008-08-28 | 2010-12-03 | 삼성전기주식회사 | 다층 세라믹 기판 |
| DE102009035971B4 (de) * | 2009-08-04 | 2013-01-17 | Heraeus Precious Metals Gmbh & Co. Kg | Elektrische Durchführung für eine medizinisch implantierbare Vorrichtung |
| DE102009035972B4 (de) | 2009-08-04 | 2011-11-17 | W.C. Heraeus Gmbh | Cermethaltige Durchführung für eine medizinisch implantierbare Vorrichtung |
| DE102010006690B4 (de) | 2010-02-02 | 2013-03-28 | Heraeus Precious Metals Gmbh & Co. Kg | Verfahren zum Herstellen einer elektrischen Durchführung, elektrische Durchführung sowie implantierbare Vorrichtung |
| DE102010006689B4 (de) * | 2010-02-02 | 2013-04-18 | Heraeus Precious Metals Gmbh & Co. Kg | Verfahren zum Herstellen einer elektrischen Durchführung, elektrische Durchführung sowie implantierbare Vorrichtung |
| JP5905962B2 (ja) * | 2012-06-21 | 2016-04-20 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
| US9478959B2 (en) | 2013-03-14 | 2016-10-25 | Heraeus Deutschland GmbH & Co. KG | Laser welding a feedthrough |
| US9431801B2 (en) | 2013-05-24 | 2016-08-30 | Heraeus Deutschland GmbH & Co. KG | Method of coupling a feedthrough assembly for an implantable medical device |
| US9403023B2 (en) | 2013-08-07 | 2016-08-02 | Heraeus Deutschland GmbH & Co. KG | Method of forming feedthrough with integrated brazeless ferrule |
| US9504841B2 (en) | 2013-12-12 | 2016-11-29 | Heraeus Deutschland GmbH & Co. KG | Direct integration of feedthrough to implantable medical device housing with ultrasonic welding |
| US9610451B2 (en) | 2013-12-12 | 2017-04-04 | Heraeus Deutschland GmbH & Co. KG | Direct integration of feedthrough to implantable medical device housing using a gold alloy |
| US9610452B2 (en) | 2013-12-12 | 2017-04-04 | Heraeus Deutschland GmbH & Co. KG | Direct integration of feedthrough to implantable medical device housing by sintering |
| US9642261B2 (en) * | 2014-01-24 | 2017-05-02 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Composite electronic structure with partially exposed and protruding copper termination posts |
| WO2017187753A1 (ja) | 2016-04-28 | 2017-11-02 | 株式会社村田製作所 | 多層セラミック基板 |
| JP6922918B2 (ja) * | 2016-08-22 | 2021-08-18 | 株式会社村田製作所 | セラミック基板及び電子部品内蔵モジュール |
| KR101909346B1 (ko) * | 2016-12-22 | 2018-10-18 | 한국세라믹기술원 | 단열 기판의 제조방법 및 그 단열 기판 |
| EP4226968A1 (en) | 2020-02-21 | 2023-08-16 | Heraeus Medical Components, LLC | Ferrule for non-planar medical device housing |
| EP3900782B1 (en) | 2020-02-21 | 2023-08-09 | Heraeus Medical Components, LLC | Ferrule with strain relief spacer for implantable medical device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130067A (en) * | 1986-05-02 | 1992-07-14 | International Business Machines Corporation | Method and means for co-sintering ceramic/metal mlc substrates |
| US5085720A (en) * | 1990-01-18 | 1992-02-04 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of green ceramic bodies |
| US5254191A (en) * | 1990-10-04 | 1993-10-19 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of ceramic bodies |
| US5370855A (en) * | 1991-11-25 | 1994-12-06 | Gruen; Dieter M. | Conversion of fullerenes to diamond |
| DE69328390T2 (de) * | 1992-05-20 | 2000-12-07 | Matsushita Electric Industrial Co., Ltd. | Verfahren zur Herstellung eines mehrlagigen Substrats |
| US5470412A (en) * | 1992-07-30 | 1995-11-28 | Sumitomo Metal Ceramics Inc. | Process for producing a circuit substrate |
| US5456778A (en) * | 1992-08-21 | 1995-10-10 | Sumitomo Metal Ceramics Inc. | Method of fabricating ceramic circuit substrate |
-
1996
- 1996-03-28 JP JP10360696A patent/JP3780386B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-25 US US08/824,095 patent/US5855711A/en not_active Expired - Lifetime
- 1997-03-26 DE DE19712825A patent/DE19712825B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5855711A (en) | 1999-01-05 |
| DE19712825B4 (de) | 2010-04-01 |
| JPH09266363A (ja) | 1997-10-07 |
| DE19712825A1 (de) | 1997-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780386B2 (ja) | セラミック回路基板及びその製造方法 | |
| JPS63107087A (ja) | 混成集積回路基板 | |
| JP2001243836A (ja) | 導電性ペースト及びそれを用いた印刷配線板 | |
| JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
| JP2001307547A (ja) | 導電性組成物およびそれを用いた印刷回路板 | |
| EP0997941A2 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP2004047856A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
| JP3347578B2 (ja) | 配線基板 | |
| JP2009147157A (ja) | 多層セラミック基板及びその製造方法、電子部品 | |
| JP2002362987A (ja) | 電子部品およびその製造方法 | |
| JP3666308B2 (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JP3064047B2 (ja) | 多層セラミック回路基板 | |
| JPH06334351A (ja) | 導体ペーストおよびそれを用いたセラミック多層配線基板 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JPH09307205A (ja) | 低温焼成セラミック基板 | |
| JP3111865B2 (ja) | セラミック基板の製造方法 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JPH09260853A (ja) | セラミック回路基板およびその製造方法 | |
| JP2010232257A (ja) | 多層配線基板 | |
| JP4310458B2 (ja) | 電子部品の製造方法および電子部品 | |
| JP2001077511A (ja) | セラミック基板の製造方法 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP3722419B2 (ja) | Ａｕ導体ペースト及びガラスセラミック回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |