JP2001308277A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2001308277A JP2001308277A JP2000124139A JP2000124139A JP2001308277A JP 2001308277 A JP2001308277 A JP 2001308277A JP 2000124139 A JP2000124139 A JP 2000124139A JP 2000124139 A JP2000124139 A JP 2000124139A JP 2001308277 A JP2001308277 A JP 2001308277A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminal pads
- terminal pad
- inspection
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶ドライバ集積
回路等、多数の外部端子を有する半導体装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a large number of external terminals, such as a liquid crystal driver integrated circuit.
【０００２】[0002]
【従来の技術】図３は、従来の半導体装置の構成を示す
概略図である。図３において、１１は半導体装置の端子
パッド、１０は端子パッド１１に外部接続用端子１３が
接続された内部回路、２１は端子パッド１１に隣接した
別ノードの端子パッド、２０は端子パッド２１に外部接
続用端子２３が接続された内部回路、３１は端子パッド
２１に隣接した別ノードの半導体装置の端子パッド、３
０は端子パッド３１に外部接続用端子３３が接続された
内部回路、４１は端子パッド３１に隣接した別ノードの
端子パッド、４０は端子パッド４１に外部接続用端子４
３が接続された内部回路である。2. Description of the Related Art FIG. 3 is a schematic diagram showing a configuration of a conventional semiconductor device. 3, reference numeral 11 denotes a terminal pad of the semiconductor device, 10 denotes an internal circuit in which the external connection terminal 13 is connected to the terminal pad 11, 21 denotes a terminal pad of another node adjacent to the terminal pad 11, and 20 denotes a terminal pad 21. An internal circuit to which the external connection terminal 23 is connected; 31 is a terminal pad of a semiconductor device of another node adjacent to the terminal pad 21;
0 is an internal circuit in which the external connection terminal 33 is connected to the terminal pad 31, 41 is a terminal pad of another node adjacent to the terminal pad 31, 40 is an external connection terminal 4
Reference numeral 3 denotes a connected internal circuit.
【０００３】３は１個おきの内部回路１０，３０に接続
されている制御信号線、４は上記とは異なる１個おきの
内部回路２０，４０に接続されている制御信号線であ
る。[0005] Reference numeral 3 denotes a control signal line connected to every other internal circuit 10, 30, and reference numeral 4 denotes a control signal line connected to every other internal circuit 20, 40 which is different from the above.
【０００４】以下、上記と同じ構成が繰り返し配置され
る。なお、図３では、同じ構成が２回繰り返されたもの
が示されている。以下に説明する図１および図２につい
ても同様である。Hereinafter, the same configuration as described above is repeatedly arranged. FIG. 3 shows the same configuration repeated twice. The same applies to FIGS. 1 and 2 described below.
【０００５】以上のように構成された半導体装置の動作
と検査の手順について以下に説明する。The operation and inspection procedure of the semiconductor device configured as described above will be described below.
【０００６】上記の半導体装置において、第１の状態
は、制御信号線３，４上の制御信号をそれぞれ特定の論
理状態、例えば“Ｈ”にしたときに得られる。このと
き、内部回路１０，３０は外部接続用端子１３，３３か
ら端子パッド１１，３１へ内部の電位または信号をそれ
ぞれ伝達する状態となり、同じく内部回路２０，４０は
外部接続用端子２３，４３から端子パッド２１，４１へ
内部の電位または信号を伝達する状態となる。In the above-described semiconductor device, the first state is obtained when the control signals on the control signal lines 3 and 4 are set to specific logic states, for example, "H". At this time, the internal circuits 10 and 30 are in a state of transmitting an internal potential or a signal from the external connection terminals 13 and 33 to the terminal pads 11 and 31, respectively, and the internal circuits 20 and 40 are similarly transmitted from the external connection terminals 23 and 43. The internal potential or signal is transmitted to the terminal pads 21 and 41.
【０００７】つぎに、第２の状態は、制御信号線３，４
上の制御信号をそれぞれ第１の状態とは逆の論理状態、
例えば“Ｌ”にしたときに得られる。このとき、内部回
路１０，３０は外部接続用端子１３，３３から端子パッ
ド１１，３１へはそれぞれ内部の電位または信号を伝達
しない高出力インピーダンス状態となり、内部回路２
０，４０は外部接続用端子２３，４３から端子パッド２
１，４１へはそれぞれ内部の電位または信号を伝達しな
い高出力インピーダンス状態となる。Next, the second state is the control signal lines 3 and 4
Each of the above control signals has a logic state opposite to the first state,
For example, it is obtained when "L" is set. At this time, the internal circuits 10 and 30 enter a high output impedance state in which internal potentials or signals are not transmitted from the external connection terminals 13 and 33 to the terminal pads 11 and 31, respectively.
0 and 40 are the terminal pads 2 from the external connection terminals 23 and 43.
1 and 41 are in a high output impedance state in which no internal potential or signal is transmitted.
【０００８】したがって、第２の状態では、端子パッド
１１，２１，３１，４１は、ともに高インピーダンス状
態となり、外部から直接端子パッド１１，２１，３１，
４１に電位または信号を与えることができる。すなわ
ち、直接端子パッド１１，２１，３１，４１に電位また
は信号を与えても、内部回路１０，２０，３０，４０へ
はその電位または信号が影響を与えない。Accordingly, in the second state, the terminal pads 11, 21, 31, and 41 are all in a high impedance state, and directly from the outside, the terminal pads 11, 21, 31,.
A potential or signal can be given to 41. That is, even if a potential or a signal is directly applied to the terminal pads 11, 21, 31, and 41, the potential or the signal does not affect the internal circuits 10, 20, 30, and 40.
【０００９】つぎに、端子パッド１１，２１，３１，４
１の互いに隣接したもの同士の絶縁を確認する検査の手
順を説明する。まず、制御信号３，４をともに例えば
“Ｌ”にすることにより、端子パッド１１，２１をとも
に高インピーダンスの状態に設定する。つぎに、検査装
置（図示せず）側より接地電位を端子パッド２１に与
え、端子パッド１１には接地電位と異なる電位を与える
電源と電流計とを直列に接続し、この状態で電流計を基
に電流値を計測する。端子パッド１１，２１の間が絶縁
されていない場合に電流が検知される。Next, terminal pads 11, 21, 31, 4
An inspection procedure for confirming insulation between adjacent ones will be described. First, by setting both the control signals 3 and 4 to "L", for example, the terminal pads 11 and 21 are both set to a high impedance state. Next, a ground potential is applied to the terminal pad 21 from the inspection device (not shown) side, and a power supply and an ammeter that provide a potential different from the ground potential are connected in series to the terminal pad 11. Measure the current value based on this. A current is detected when the terminal pads 11 and 21 are not insulated.
【００１０】つぎに、端子１１，２１に代えて、検査装
置（図示せず）側より接地電位を端子パッド３１に与
え、端子パッド２１には接地電位と異なる電位を与える
電源と電流計とを直列に接続し、この状態で電流計を基
に電流値を計測する。端子パッド２１，３１の間が絶縁
されていない場合に電流が検知される。Next, instead of the terminals 11 and 21, a ground potential is applied to the terminal pad 31 from an inspection device (not shown), and a power supply and an ammeter for applying a potential different from the ground potential to the terminal pad 21 are provided. They are connected in series, and the current value is measured based on the ammeter in this state. A current is detected when the terminal pads 21 and 31 are not insulated.
【００１１】つぎに、端子２１，３１に代えて、検査装
置（図示せず）側より接地電位を端子パッド４１に与
え、端子パッド３１には接地電位と異なる電位を与える
電源と電流計とを直列に接続し、この状態で電流計を基
に電流値を計測する。端子パッド３１，４１の間が絶縁
されていない場合に電流が検知される。Next, instead of the terminals 21 and 31, a ground potential is applied to the terminal pad 41 from an inspection device (not shown) side, and a power supply and an ammeter for applying a potential different from the ground potential to the terminal pad 31 are provided. They are connected in series, and the current value is measured based on the ammeter in this state. A current is detected when the terminal pads 31 and 41 are not insulated.
【００１２】端子パッドがＮ個ある場合は、上記手順を
Ｎ−１回繰り返すことで、すべての端子パッドにおける
隣接２端子間の絶縁の検査が完了する。When there are N terminal pads, the above procedure is repeated N-1 times, thereby completing the inspection of insulation between adjacent two terminals in all terminal pads.
【００１３】[0013]
【発明が解決しようとする課題】上記した従来の構成で
は、隣接した２個の端子パッド間の絶縁の検査を実施す
るために接地電位を印加する端子パッドと、接地電位と
は異なる電位を与える電源と電流計とを直列に接続して
電流値を計測する端子パッドとを１回の計測ごとに切り
替えて計測する必要があるため、端子パッドがＮ個ある
場合は、同じ手順をＮ−１回繰り返す必要があり、端子
パッド数に比例して検査に要する時間が増大するという
課題があった。In the above-described conventional configuration, a terminal pad for applying a ground potential for performing an insulation test between two adjacent terminal pads and a potential different from the ground potential are applied. Since it is necessary to switch the terminal pad for measuring the current value by connecting the power supply and the ammeter in series for each measurement, the same procedure is performed when there are N terminal pads. There is a problem that the time required for the inspection increases in proportion to the number of terminal pads.
【００１４】本発明の目的は、上記従来の課題を解決す
るもので、端子パッド間の絶縁を検査する手順が１回限
りで完了し、端子パッドの絶縁検査に要する時間を短縮
することができる半導体装置を提供することである。An object of the present invention is to solve the above-mentioned conventional problems, and the procedure for inspecting the insulation between the terminal pads is completed only once, and the time required for the insulation inspection of the terminal pads can be reduced. It is to provide a semiconductor device.
【００１５】[0015]
【課題を解決するための手段】この目的を達成するため
に、本発明の請求項１記載の半導体装置は、外部接続用
端子を各々高インピーダンス状態にすることが可能な内
部回路群と、内部回路群の外部接続用端子に接続されて
整列配置された端子パッド群と、端子パッド群とは別に
設けられた一対の検査用端子パッドと、一対の検査用端
子パッドの一方に一端が接続され、端子パッド群のうち
１個おきの端子パッドに他端が接続された第１のスイッ
チ回路群と、一対の検査用端子パッドの他方に一端が接
続され、端子パッド群のうち第１のスイッチ回路群に接
続された端子パッド以外の１個おきの端子パッドに他端
が接続された第２のスイッチ回路群とを備えている。In order to achieve this object, a semiconductor device according to a first aspect of the present invention comprises: an internal circuit group capable of setting external connection terminals to a high impedance state; A terminal pad group connected to the external connection terminals of the circuit group and aligned, a pair of inspection terminal pads provided separately from the terminal pad group, and one end connected to one of the pair of inspection terminal pads. A first switch circuit group having the other end connected to every other terminal pad in the terminal pad group, and a first switch circuit having one end connected to the other of the pair of inspection terminal pads. A second switch circuit group having the other end connected to every other terminal pad other than the terminal pad connected to the circuit group.
【００１６】この構成によれば、内部回路群の各外部接
続用端子を各々高インピーダンス状態にし、かつ第１お
よび第２のスイッチ回路群を導通状態にし、一対の検査
用端子パッドの一方を接地し、他方に接地電位とは異な
る電源と電流計とを直列に接続することにより、端子パ
ッド群のうちの隣接した２個の端子パッド間が一つでも
導通しておれば、電流計で電流が検知されることにな
る。すなわち、端子パッド群のうちのすべての隣接した
２個の端子パッド間の絶縁を検査する手順が１回限りで
完了することになり、その結果、端子パッドの絶縁検査
に要する時間を短縮することができる。According to this configuration, each of the external connection terminals of the internal circuit group is set to a high impedance state, the first and second switch circuit groups are set to a conductive state, and one of the pair of inspection terminal pads is grounded. On the other hand, by connecting a power supply different from the ground potential and an ammeter in series, if at least one of two adjacent terminal pads of the terminal pad group is electrically connected, the ammeter measures the current. Will be detected. That is, the procedure of inspecting the insulation between all two adjacent terminal pads in the terminal pad group is completed only once, and as a result, the time required for the insulation inspection of the terminal pads is reduced. Can be.
【００１７】また、本発明の請求項２記載の半導体装置
は、請求項１記載の半導体装置において、一対の検査用
端子パッドを一対の電源用端子パッドで兼用したことを
特徴とする。According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the pair of inspection terminal pads is also used as the pair of power supply terminal pads.
【００１８】この構成によれば、一対の検査用端子パッ
ドを一対の電源用端子パッドで兼用したので、絶縁検査
用の一対の検査用端子パッドを別途設ける必要がなくな
り、半導体装置における端子パッド数を少なくとも２個
は削減できる。また、一対の電源用端子パッド間のリー
ク電流と端子パッド間の絶縁も合わせて検査することが
できる。According to this configuration, since the pair of inspection terminal pads is also used as the pair of power supply terminal pads, there is no need to separately provide a pair of inspection terminal pads for insulation inspection, and the number of terminal pads in the semiconductor device is reduced. Can be reduced by at least two. In addition, the leakage current between the pair of power supply terminal pads and the insulation between the terminal pads can be inspected together.
【００１９】[0019]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２０】図１は、本発明の実施の形態の半導体装置
の構成を示す概略図である。図１において、１１は半導
体装置の端子パッド、１０は端子パッド１１に外部接続
用端子１３が接続された内部回路、２１は端子パッド１
１に隣接した別ノードの端子パッド、２０は端子パッド
２１に外部接続用端子２３が接続された内部回路、３１
は端子パッド２１に隣接した別ノードの半導体装置の端
子パッド、３０は端子パッド３１に外部接続用端子３３
が接続された内部回路、４１は端子パッド３１に隣接し
た別ノードの端子パッド、４０は端子パッド４１に外部
接続用端子４３が接続された内部回路である。FIG. 1 is a schematic diagram showing a configuration of a semiconductor device according to an embodiment of the present invention. 1, reference numeral 11 denotes a terminal pad of a semiconductor device, 10 denotes an internal circuit in which an external connection terminal 13 is connected to the terminal pad 11, and 21 denotes a terminal pad.
1, a terminal pad of another node adjacent to 1; 20, an internal circuit in which a terminal pad 21 is connected to an external connection terminal 23;
Is a terminal pad of a semiconductor device of another node adjacent to the terminal pad 21;
Is an internal circuit connected to the terminal pad 31, a terminal pad of another node adjacent to the terminal pad 31, and 40 is an internal circuit in which the terminal pad 41 is connected to an external connection terminal 43.
【００２１】３は１個おきの内部回路１０，３０に接続
されている制御信号線、４は上記とは異なる１個おきの
内部回路２０，４０に接続されている制御信号線であ
る。これらは、従来例と同じ構成である。Reference numeral 3 denotes a control signal line connected to every other internal circuit 10, 30, and reference numeral 4 denotes a control signal line connected to every other internal circuit 20, 40 different from the above. These have the same configuration as the conventional example.
【００２２】１は端子パッド１１，２１，３１，４１と
は別に設けられた半導体装置の検査用端子パッド、２は
検査用端子パッド１および端子パッド１１，２１，３
１，４１とは別に設けられた半導体装置の検査用端子パ
ッドである。１２は一端が検査用端子パッド１に接続さ
れ他端が端子パッド１１に接続されたスイッチ回路、２
２は一端が検査用端子パッド２に接続され他端が端子パ
ッド２１に接続されたスイッチ回路、３２は一端が検査
用端子パッド１に接続され他端が端子パッド３１に接続
されたスイッチ回路、４２は一端が検査用端子パッド２
に接続され他端が端子パッド４１に接続されたスイッチ
回路である。Reference numeral 1 denotes a terminal pad for inspection of a semiconductor device provided separately from the terminal pads 11, 21, 31, and 41. Reference numeral 2 denotes a terminal pad 1 for inspection and terminal pads 11, 21, and 3.
Inspection terminal pads of the semiconductor device provided separately from 1 and 41. A switch circuit 12 has one end connected to the inspection terminal pad 1 and the other end connected to the terminal pad 11.
2 is a switch circuit having one end connected to the test terminal pad 2 and the other end connected to the terminal pad 21; 32 is a switch circuit having one end connected to the test terminal pad 1 and the other end connected to the terminal pad 31; 42 is an inspection terminal pad 2 at one end.
And the other end is connected to the terminal pad 41.
【００２３】ここで、内部回路１０，２０，３０，４０
は外部接続用端子を各々高インピーダンス状態にするこ
とが可能な内部回路群を構成する。端子パッド１１，２
１，３１，４１は内部回路群の外部接続用端子に接続さ
れて整列配置された端子パッド群を構成する。スイッチ
回路１０，３０は一対の検査用端子パッドの一方に一端
が接続され、端子パッド群のうち１個おきの端子パッド
に他端が接続された第１のスイッチ回路群を構成する。
スイッチ２０，４０は一対の検査用端子パッドの他方に
一端が接続され、端子パッド群のうち第１のスイッチ回
路群に接続された端子パッド以外の１個おきの端子パッ
ドに他端が接続された第２のスイッチ回路群を構成す
る。Here, the internal circuits 10, 20, 30, 40
Constitute an internal circuit group capable of setting each of the external connection terminals to a high impedance state. Terminal pads 11, 2
1, 31, and 41 are connected to the external connection terminals of the internal circuit group to constitute a group of terminal pads arranged and arranged. The switch circuits 10 and 30 constitute a first switch circuit group in which one end is connected to one of a pair of inspection terminal pads and the other end is connected to every other terminal pad in the terminal pad group.
The switches 20 and 40 have one end connected to the other of the pair of inspection terminal pads, and the other end connected to every other terminal pad of the terminal pad group other than the terminal pad connected to the first switch circuit group. To form a second switch circuit group.
【００２４】以下、上記と同じ構成が繰り返し配置され
る。Hereinafter, the same configuration as described above is repeatedly arranged.
【００２５】以上のように構成された半導体装置の動作
と検査の手順について以下説明する。The operation and inspection procedure of the semiconductor device having the above-described configuration will be described below.
【００２６】上記の半導体装置において、第１の状態
は、制御信号線３，４上の制御信号をそれぞれ特定の論
理状態、例えば“Ｈ”にし、かつスイッチ回路１２，２
２，３２，４２をすべて遮断状態にしたときに得られ
る。このとき、内部回路１０，３０は外部接続用端子１
３，３３から端子パッド１１，３１へ内部の電位または
信号をそれぞれ伝達する状態となり、同じく内部回路２
０，４０は外部接続用端子２３，４２から端子パッド２
１，４１へ内部の電位または信号を伝達する状態とな
る。In the above-mentioned semiconductor device, the first state is that the control signals on the control signal lines 3 and 4 are set to specific logical states, for example, "H", respectively, and the switch circuits 12 and 2
It is obtained when all 2, 32, and 42 are in the cutoff state. At this time, the internal circuits 10 and 30 are connected to the external connection terminal 1.
3 and 33 to the terminal pads 11 and 31 to transmit internal potentials or signals, respectively.
0 and 40 are the terminal pads 2 from the external connection terminals 23 and 42.
1 and 41 are transmitted to the internal potential or signal.
【００２７】このとき、スイッチ回路１２，３２が遮断
状態となっていることにより、端子パッド１からは、端
子パッド１１，３１へ電位または信号が伝達されない。
同じくスイッチ回路２２，４２が遮断状態となっている
ことにより、端子パッド２からは、端子パッド２１，４
１へ電位または信号が伝達されない。At this time, since the switch circuits 12 and 32 are in the cutoff state, no potential or signal is transmitted from the terminal pad 1 to the terminal pads 11 and 31.
Similarly, since the switch circuits 22 and 42 are in the cut-off state, the terminal pads 2 and 4
No potential or signal is transmitted to 1.
【００２８】つぎに、第２の状態は、制御信号線３，４
上の制御信号をそれぞれ第１の状態とは逆の論理状態、
例えば“Ｌ”にし、かつスイッチ回路１２，２２，３
２，４２をすべて遮断状態にしたときに得られる。この
とき、内部回路１０，３０は外部接続用端子１３，３３
から端子パッド１１，３１へはそれぞれ内部の電位また
は信号を伝達しない高出力インピーダンス状態となり、
内部回路２０，４０は外部接続用端子２３，４３から端
子パッド２１，４１へはそれぞれ内部の電位または信号
を伝達しない高出力インピーダンス状態となる。Next, the second state is the control signal lines 3 and 4
Each of the above control signals has a logic state opposite to the first state,
For example, it is set to "L" and the switch circuits 12, 22, 3
It is obtained when all the switches 2, 42 are in the cutoff state. At this time, the internal circuits 10, 30 are connected to the external connection terminals 13, 33.
From the terminal pads 11 and 31 to a high output impedance state in which no internal potential or signal is transmitted, respectively.
The internal circuits 20 and 40 enter a high output impedance state in which no internal potential or signal is transmitted from the external connection terminals 23 and 43 to the terminal pads 21 and 41, respectively.
【００２９】このとき、スイッチ回路１２，３２が遮断
状態となっていることにより、端子パッド１からは、端
子パッド１１，３１へ電位または信号が伝達されない。
同じくスイッチ回路２２，４２が遮断状態となっている
ことにより、端子パッド２からは、端子パッド２１，４
１へ電位または信号が伝達されない。At this time, since the switch circuits 12 and 32 are in the cut-off state, no potential or signal is transmitted from the terminal pad 1 to the terminal pads 11 and 31.
Similarly, since the switch circuits 22 and 42 are in the cut-off state, the terminal pads 2 and 4
No potential or signal is transmitted to 1.
【００３０】したがって、第２の状態では、端子パッド
１１，２１，３１，４１は、ともに高インピーダンス状
態となり、外部から直接端子パッド１１，２１，３１，
４１に電位または信号を与えることができる。すなわ
ち、直接端子パッド１１，２１，３１，４１に電位また
は信号を与えても、内部回路１０，２０，３０，４０へ
はその電位または信号が影響を与えない。Therefore, in the second state, the terminal pads 11, 21, 31, and 41 are all in a high impedance state, so that the terminal pads 11, 21, 31, and
A potential or signal can be given to 41. That is, even if a potential or a signal is directly applied to the terminal pads 11, 21, 31, and 41, the potential or the signal does not affect the internal circuits 10, 20, 30, and 40.
【００３１】つぎに、第３の状態は、制御信号線３，４
上の制御信号をそれぞれ第１の状態とは逆の論理状態、
例えば“Ｌ”にし、かつスイッチ回路１２，２２，３
２，４２をすべて導通状態にしたときに得られる。この
とき、端子パッド１が端子パッド１１，３１と導通する
状態になり、端子パッド２が端子パッド２１，４１と導
通する状態になり、端子パッド間の絶縁の検査のために
外部から端子パッド１，２に電位を与えることができる
状態となる。Next, the third state is the control signal lines 3 and 4
Each of the above control signals has a logic state opposite to the first state,
For example, it is set to "L" and the switch circuits 12, 22, 3
It is obtained when all of the elements 2, 42 are made conductive. At this time, the terminal pad 1 is in a state of conduction with the terminal pads 11 and 31, the terminal pad 2 is in a state of conduction with the terminal pads 21 and 41, and the terminal pad 1 is externally inspected for insulation between the terminal pads. , 2 can be given a potential.
【００３２】つぎに、端子パッド１１，２１，３１，４
１の互いに隣接したもの同士の絶縁を確認する検査の手
順を説明する。まず、制御信号３，４をともに例えば
“Ｌ”にするとともに、スイッチ回路１２，２２，３
２，４２をすべて導通状態にすることにより、上記した
第３の状態にする。Next, the terminal pads 11, 21, 31, 4
An inspection procedure for confirming insulation between adjacent ones will be described. First, both the control signals 3 and 4 are set to “L”, for example, and the switch circuits 12, 22, 3
The third state is established by bringing all of the elements 2 and 42 into conduction.
【００３３】つぎに、検査装置（図示せず）側より接地
電位を例えば端子パッド１に与え、端子パッド２には接
地電位と異なる電位を与える電源と電流計を直列に接続
して、電流値を計測する。これによって、１回の計測で
すべての端子パッド１１，２１，３１，４１のうちの隣
接した２個の端子パッド間の絶縁を確認することができ
る。もし、絶縁されていない端子パッドがあれば、電流
が検知される。Next, a ground potential is applied to, for example, the terminal pad 1 from an inspection apparatus (not shown) side, and a power supply and an ammeter for providing a potential different from the ground potential are connected in series to the terminal pad 2 so that the current value is Is measured. Thus, insulation between two adjacent terminal pads among all the terminal pads 11, 21, 31, and 41 can be confirmed by one measurement. If there is a terminal pad that is not insulated, current is detected.
【００３４】以上のように、本実施の形態によれば、上
記図１の構成が繰り返された構成においても、上記の検
査手順で、すべての端子パッド１１，２１，３１，４１
間の絶縁を検査する手順が１回限りで完了し、端子パッ
ド数の増大による検査時間の増大はない。As described above, according to the present embodiment, even in a configuration in which the configuration of FIG. 1 is repeated, all the terminal pads 11, 21, 31, 41 in the inspection procedure described above.
The procedure for inspecting the insulation between them is completed only once, and there is no increase in inspection time due to an increase in the number of terminal pads.
【００３５】すなわち、内部回路１０，２０，３０，４
０の各外部接続用端子１３，２３，３３，４３を各々高
インピーダンス状態にし、かつスイッチ回路１２，２
２，３２，４２を導通状態にし、検査用端子パッド１を
接地し、検査用端子パッド２に接地電位とは異なる電源
と電流計とを直列に接続することにより、端子パッド１
１，２１，３１，４１のうちの隣接した２個の端子パッ
ド間が一つでも導通しておれば、電流計で電流が検知さ
れることになる。すなわち、端子パッド１１，２１，３
１，４１のうちのすべての隣接した２個の端子パッド間
の絶縁を検査する手順が１回限りで完了することにな
り、その結果、端子パッド１１，２１，３１，４１の絶
縁検査に要する時間を短縮することができる。That is, the internal circuits 10, 20, 30, 4
0 each of the external connection terminals 13, 23, 33, 43 is set to a high impedance state, and the switch circuits 12, 2
2, 32, and 42 are made conductive, the inspection terminal pad 1 is grounded, and a power supply having a different ground potential and an ammeter are connected in series to the inspection terminal pad 2 so that the terminal pad 1 is electrically connected.
If at least one of the two terminal pads adjacent to one of the terminals 1, 21, 31, and 41 is conductive, a current is detected by the ammeter. That is, the terminal pads 11, 21, 3
The procedure for inspecting the insulation between all two adjacent terminal pads out of all the terminal pads 1, 41 is completed only once, and as a result, the insulation inspection of the terminal pads 11, 21, 31, 41 is required. Time can be reduced.
【００３６】なお、図２に示すように、端子パッド３と
端子パッド４をそれぞれ電源端子と接地端子に共用して
も良い（他の実施の形態）。この場合は、検査するため
に設ける端子パッドは少なくとも２個削減でき、さらに
電源端子間のリーク電流と端子間の絶縁を１度に検査で
きる。As shown in FIG. 2, the terminal pad 3 and the terminal pad 4 may be commonly used as a power terminal and a ground terminal, respectively (other embodiments). In this case, the number of terminal pads provided for inspection can be reduced by at least two, and the leakage current between the power supply terminals and the insulation between the terminals can be inspected at once.
【００３７】[0037]
【発明の効果】以上のように、本発明の請求項１記載の
半導体装置によれば、内部回路群の各外部接続用端子を
各々高インピーダンス状態にし、かつ第１および第２の
スイッチ回路群を導通状態にし、一対の検査用端子パッ
ドの一方を接地し、他方に接地電位とは異なる電源と電
流計とを直列に接続することにより、端子パッド群のう
ちのすべての隣接した２個の端子パッド間の絶縁を検査
する手順が１回限りで完了することになり、その結果、
端子パッドの絶縁検査に要する時間を短縮することがで
きる。As described above, according to the semiconductor device of the first aspect of the present invention, each external connection terminal of the internal circuit group is set to a high impedance state, and the first and second switch circuit groups are set. To a conductive state, one of the pair of inspection terminal pads is grounded, and the other is connected in series to a power supply and an ammeter different from the ground potential, so that all adjacent two of the terminal pad group are connected. The procedure to inspect the insulation between terminal pads is completed only once, and as a result,
The time required for the insulation inspection of the terminal pads can be reduced.
【００３８】また、請求項２記載の半導体装置によれ
ば、一対の検査用端子パッドを一対の電源用端子パッド
で兼用したので、絶縁検査用の一対の検査用端子パッド
を別に設ける必要がなくなり、半導体装置における端子
パッド数を少なくとも２個は削減できる。また、一対の
電源用端子パッド間のリーク電流と端子パッド間の絶縁
も合わせて検査することができる。Further, according to the semiconductor device of the present invention, since the pair of inspection terminal pads are also used as the pair of power supply terminal pads, it is not necessary to separately provide a pair of inspection terminal pads for insulation inspection. The number of terminal pads in the semiconductor device can be reduced by at least two. In addition, the leakage current between the pair of power supply terminal pads and the insulation between the terminal pads can be inspected together.
【図１】本発明の半導体装置の実施の形態の構成を示す
概略図である。FIG. 1 is a schematic diagram showing a configuration of an embodiment of a semiconductor device of the present invention.
【図２】本発明の半導体装置の他の実施の形態の構成を
示す概略図である。FIG. 2 is a schematic view showing a configuration of another embodiment of the semiconductor device of the present invention.
【図３】従来の半導体装置の構成を概略図である。FIG. 3 is a schematic diagram illustrating a configuration of a conventional semiconductor device.
１ 検査用端子パッド ２ 検査用端子パッド ３ 制御信号線 ４ 制御信号線 １０ 内部回路 １１ 端子パッド １２ スイッチ回路 ２０ 内部回路 ２１ 端子パッド ２２ スイッチ回路 ３０ 内部回路 ３１ 端子パッド ３２ スイッチ回路 ４０ 内部回路 ４１ 端子パッド ４２ スイッチ回路 REFERENCE SIGNS LIST 1 terminal pad for inspection 2 terminal pad for inspection 3 control signal line 4 control signal line 10 internal circuit 11 terminal pad 12 switch circuit 20 internal circuit 21 terminal pad 22 switch circuit 30 internal circuit 31 terminal pad 32 switch circuit 40 internal circuit 41 terminal Pad 42 switch circuit
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AA07 AG09 AH04 2G014 AA01 AB21 AB59 2G032 AA01 AK11 AK15 5F038 BE05 BE09 DF11 DT04 DT12 EZ20 9A001 BB05 KK54 LL05 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2G003 AA07 AG09 AH04 2G014 AA01 AB21 AB59 2G032 AA01 AK11 AK15 5F038 BE05 BE09 DF11 DT04 DT12 EZ20 9A001 BB05 KK05 LL05
Claims (2)
状態にすることが可能な内部回路群と、 前記内部回路群の各外部接続用端子に接続されて整列配
置された端子パッド群と、 前記端子パッド群とは別に設けられた一対の検査用端子
パッドと、 前記一対の検査用端子パッドの一方に一端が接続され、
前記端子パッド群のうち１個おきの端子パッドに他端が
接続された第１のスイッチ回路群と、 前記一対の検査用端子パッドの他方に一端が接続され、
前記端子パッド群のうち前記第１のスイッチ回路群に接
続された端子パッド以外の１個おきの端子パッドに他端
が接続された第２のスイッチ回路群とを備えた半導体装
置。1. An internal circuit group capable of setting an external connection terminal to a high impedance state, a terminal pad group connected to each external connection terminal of the internal circuit group and aligned, and the terminal A pair of inspection terminal pads provided separately from the pad group, one end is connected to one of the pair of inspection terminal pads,
A first switch circuit group having the other end connected to every other terminal pad of the terminal pad group, and one end connected to the other of the pair of inspection terminal pads;
And a second switch circuit group having the other end connected to every other terminal pad of the terminal pad group other than the terminal pad connected to the first switch circuit group.
端子パッドで兼用したことを特徴とする請求項１記載の
半導体装置。2. The semiconductor device according to claim 1, wherein the pair of inspection terminal pads is also used as a pair of power supply terminal pads.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000124139A JP2001308277A (en) | 2000-04-25 | 2000-04-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000124139A JP2001308277A (en) | 2000-04-25 | 2000-04-25 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308277A true JP2001308277A (en) | 2001-11-02 |
Family
ID=18634315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000124139A Pending JP2001308277A (en) | 2000-04-25 | 2000-04-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308277A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100886857B1 (en) * | 2002-06-25 | 2009-03-05 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Semiconductor device and test method for the same |
| JP7518408B2 (en) | 2022-08-23 | 2024-07-18 | 東芝情報システム株式会社 | Semiconductor test device and semiconductor test method |
-
2000
- 2000-04-25 JP JP2000124139A patent/JP2001308277A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100886857B1 (en) * | 2002-06-25 | 2009-03-05 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Semiconductor device and test method for the same |
| JP7518408B2 (en) | 2022-08-23 | 2024-07-18 | 東芝情報システム株式会社 | Semiconductor test device and semiconductor test method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110910800B (en) | Source driver | |
| JP2000258494A (en) | Semiconductor integrated device | |
| JP2776549B2 (en) | Semiconductor integrated circuit | |
| US6833722B2 (en) | Electronic circuit device with a short circuit switch using transistors and method of testing such a device | |
| JP2001308277A (en) | Semiconductor device | |
| JPH11190760A (en) | Semiconductor test apparatus | |
| JPH11326441A (en) | Semiconductor testing device | |
| JPH0992787A (en) | Semiconductor device | |
| US7622930B2 (en) | Method for inspecting transmission line characteristic of a semiconductor device using signal reflection measurement | |
| JPH0712940Y2 (en) | IC test equipment | |
| JP2818546B2 (en) | Semiconductor integrated circuit | |
| JP2004117247A (en) | Prober interface device for semiconductor testing device and device interface system for semiconductor testing device | |
| JPH0568103B2 (en) | ||
| JP3149925B2 (en) | Circuit board probing method | |
| JPH07245330A (en) | Integrated circuit evaluating device | |
| JPH11231022A (en) | Inspection method of semiconductor device and device thereof | |
| JP2002299460A (en) | Semiconductor integrated circuit | |
| KR100352113B1 (en) | calibration kit for testing a transistor | |
| JP2563156Y2 (en) | Probe board | |
| JPH0637347Y2 (en) | IC test scanner | |
| JPS6337268A (en) | Tester of semiconductor device | |
| JPH0322456A (en) | Semiconductor device and inspecting method thereof | |
| KR100327333B1 (en) | Test Equipment for Testing Integrated Circuit Device Having a Plurality of Power Pins | |
| JPH04208881A (en) | Semiconductor integrated circuit | |
| JPH04111334A (en) | Semiconductor device |