JP2001068995A - Single magnetic flux quantum circuit - Google Patents
Single magnetic flux quantum circuitInfo
- Publication number
- JP2001068995A JP2001068995A JP24415499A JP24415499A JP2001068995A JP 2001068995 A JP2001068995 A JP 2001068995A JP 24415499 A JP24415499 A JP 24415499A JP 24415499 A JP24415499 A JP 24415499A JP 2001068995 A JP2001068995 A JP 2001068995A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- passive transmission
- flux quantum
- circuit
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、受動伝送線路（Pa
ssive Transmission Lines）を備える単一磁束量子（Si
ngle Flux Quantum）回路に関する。The present invention relates to a passive transmission line (Pa).
Single flux quantum (Si) with ssive Transmission Lines
ngle Flux Quantum) circuit.
【０００２】コンピュータや情報通信の分野において
は、高速かつ低消費電力のデバイスが要求されている。
これに対応して、超電導技術を用いた単一磁束量子回路
の研究が国内外で進められている。In the field of computers and information communication, high-speed and low-power-consumption devices are required.
In response, research on single flux quantum circuits using superconducting technology is being promoted in Japan and overseas.
【０００３】[0003]
【従来の技術】従来、単一磁束量子回路としてＲＳＦＱ
（Rapid Single Flux Quantum）回路と呼ばれる論理回
路が提案されている（" RSFQ Logic／Memory Family :
A NewJosephson-Junction Technology for Sub-Teraher
tz-Clock-Frequency DigitalSystems ", IEEE TRANSACT
IONS ON APPLIED SUPERCONDUCTIVITY, VOL.1, NO.1,MAR
CH 1991, PP.3-28 ）。2. Description of the Related Art Conventionally, RSFQ has been used as a single flux quantum circuit.
A logic circuit called a (Rapid Single Flux Quantum) circuit has been proposed ("RSFQ Logic / Memory Family:
A New Josephson-Junction Technology for Sub-Teraher
tz-Clock-Frequency DigitalSystems ", IEEE TRANSACT
IONS ON APPLIED SUPERCONDUCTIVITY, VOL.1, NO.1, MAR
CH 1991, PP.3-28).
【０００４】図９はＲＳＦＱ回路（高速単一磁束量子回
路）の原理回路の一つであるジョセフソン伝送線路（Jo
sephson Transmission Lines）の構成を示す回路図であ
り、図９中、Ｊ１１〜Ｊ１６はジョセフソン接合、Ｌ１
１〜Ｌ１６はインダクタンス、ＣＳ１１〜ＣＳ１６は直
流電流源である。FIG. 9 shows a Josephson transmission line (Jo) which is one of the principle circuits of the RSFQ circuit (high-speed single flux quantum circuit).
FIG. 10 is a circuit diagram showing a configuration of a Sephson Transmission Lines). In FIG. 9, J11 to J16 are Josephson junctions, L1
1 to L16 are inductances, and CS11 to CS16 are DC current sources.
【０００５】ジョセフソン伝送線路は、ジョセフソン接
合とインダクタンスとで梯子形回路を構成すると共に、
直流電流源により各セクションに直流電流を供給する構
成とし、入力信号を磁束量子を単位として伝送するとい
うものである。[0005] A Josephson transmission line constitutes a ladder-type circuit with a Josephson junction and an inductance,
In this configuration, a DC current is supplied to each section by a DC current source, and an input signal is transmitted in units of magnetic flux quanta.
【０００６】ここに、ジョセフソン伝送線路は、ジョセ
フソン接合の臨界電流値Ｉc とジョセフソン接合間を接
続しているインダクタンス値Ｌとの積の値が磁束量子の
大きさである２.０７×１０-15 Ｖｓよりも小さくなる
ようにする必要がある。Here, in the Josephson transmission line, the value of the product of the critical current value Ic of the Josephson junction and the inductance value L connecting between the Josephson junctions is 2.07 ×, which is the magnitude of the magnetic flux quantum. It must be lower than 10 -15 Vs.
【０００７】このため、長い伝送線路を必要とする場合
に、これをジョセフソン伝送線路で構成する場合には、
多数のジョセフソン接合を設けることが必要となるが、
この場合には、ジョセフソン接合のスイッチングによる
伝搬遅延が大きくなり、信号の高速伝送を図ることがで
きないという問題点があった。For this reason, when a long transmission line is required, and this is constituted by a Josephson transmission line,
It is necessary to provide a large number of Josephson junctions,
In this case, there is a problem that a propagation delay due to switching of the Josephson junction becomes large, and high-speed signal transmission cannot be achieved.
【０００８】そこで、また、従来、図１０に示すような
単一磁束量子回路が提案されている（" TRANSMISSION O
F SINGLE-FLUX-QUANTUM PULSES ALONG SUPERCONDUCTING
MICROSTRIP LINES ", IEEE TRANSACTIONS ON APPLIED
SUPERCONDUCTIVITY, VOL.3,NO.1, MARCH 1993, PP.2598
-2600）。Therefore, a single flux quantum circuit as shown in FIG. 10 has been conventionally proposed ("TRANSSION O").
F SINGLE-FLUX-QUANTUM PULSES ALONG SUPERCONDUCTING
MICROSTRIP LINES ", IEEE TRANSACTIONS ON APPLIED
SUPERCONDUCTIVITY, VOL.3, NO.1, MARCH 1993, PP.2598
-2600).
【０００９】この単一磁束量子回路は、伝送線路として
受動伝送線路である超電導マイクロストリップ線路（Su
perconducting Microstrip Lines）を用いて信号の高速
伝送を図るとするものである。This single flux quantum circuit has a superconducting microstrip line (Su
perconducting Microstrip Lines) to achieve high-speed signal transmission.
【００１０】図１０中、３はジョセフソン伝送線路から
なるドライバ回路であり、Ｊ２１、Ｊ２２、Ｊ２３はジ
ョセフソン接合、Ｌ２１、Ｌ２２、Ｌ２３はインダクタ
ンス、Ｒ２１、Ｒ２２、Ｒ２３は直流電流源を構成する
ための抵抗である。In FIG. 10, reference numeral 3 denotes a driver circuit composed of a Josephson transmission line, J21, J22, and J23 are Josephson junctions, L21, L22, and L23 are inductances, and R21, R22, and R23 are DC current sources. For the resistance.
【００１１】また、４は超電導マイクロストリップ線
路、５はジョセフソン伝送線路からなる受信回路であ
り、Ｊ２４、Ｊ２５、Ｊ２６はジョセフソン接合、Ｌ２
４、Ｌ２５、Ｌ２６はインダクタンス、Ｒ２４、Ｒ２
５、Ｒ２６は直流電流源を構成するための抵抗である。4 is a superconducting microstrip line, 5 is a receiving circuit composed of a Josephson transmission line, J24, J25 and J26 are Josephson junctions, L2
4, L25 and L26 are inductances, R24 and R2
5, R26 are resistors for constituting a DC current source.
【００１２】また、６はドライバ回路３と超電導マイク
ロストリップ線路４とのインピーダンス整合を補正する
ためのインピーダンス整合補正回路であり、Ｌ２７はイ
ンダクタンス、Ｃ２７はキャパシタンスである。Reference numeral 6 denotes an impedance matching correction circuit for correcting impedance matching between the driver circuit 3 and the superconducting microstrip line 4, L27 denotes an inductance, and C27 denotes a capacitance.
【００１３】また、７は超電導マイクロストリップ線路
４と受信回路５との間のインピーダンス整合を補正する
ためのインピーダンス整合補正回路であり、Ｌ２８はイ
ンダクタンス、Ｃ２８はキャパシタンスである。Reference numeral 7 denotes an impedance matching correction circuit for correcting impedance matching between the superconducting microstrip line 4 and the receiving circuit 5, L28 denotes an inductance, and C28 denotes a capacitance.
【００１４】[0014]
【発明が解決しようとする課題】図１０に示す従来の単
一磁束量子回路は、ドライバ回路３及び受信回路５にお
いては、全てのジョセフソン接合Ｊ２１〜Ｊ２６を同一
臨界電流値のジョセフソン接合とすると共に、全てのイ
ンダクタンスＬ２１〜Ｌ２６を同一インダクタンス値の
インダクタンスとするとしている。In the conventional single flux quantum circuit shown in FIG. 10, in the driver circuit 3 and the receiving circuit 5, all the Josephson junctions J21 to J26 are connected to the Josephson junctions having the same critical current value. In addition, all the inductances L21 to L26 have the same inductance value.
【００１５】このため、ドライバ回路３と超電導マイク
ロストリップ線路４とのインピーダンス整合及び超電導
マイクロストリップ線路４と受信回路５とのインピーダ
ンス整合を考えると、ジョセフソン接合Ｊ２１〜Ｊ２６
の臨界電流値を比較的小さく設計しても、超電導マイク
ロストリップ線路４のインピーダンスは低くなり過ぎて
しまう。Therefore, considering the impedance matching between the driver circuit 3 and the superconducting microstrip line 4 and the impedance matching between the superconducting microstrip line 4 and the receiving circuit 5, Josephson junctions J21 to J26 are considered.
, The impedance of the superconducting microstrip line 4 is too low.
【００１６】ここに、例えば、超電導回路の作製技術と
して比較的進んでいるＮｂ接合作製技術を用いた場合を
想定して、ジョセフソン接合Ｊ２１〜Ｊ２６の臨界電流
値を０.１ｍＡとした場合には、超電導マイクロストリ
ップ線路４のインピーダンスは１.５〜２Ωと小さな値
になる。Here, for example, assuming that a relatively advanced Nb junction manufacturing technique is used as a superconducting circuit manufacturing technique, the critical current value of Josephson junctions J21 to J26 is set to 0.1 mA. , The impedance of the superconducting microstrip line 4 becomes a small value of 1.5 to 2Ω.
【００１７】これを実現するために、超電導マイクロス
トリップ線路４のベースとなる絶縁層としてＳiＯ2 層
を使用し、その厚みを３００ｎｍとすると、超電導マイ
クロストリップ線路４の線路幅は４０〜６０μｍと幅広
となってしまい、ＳiＯ2 層の厚みを７００ｎｍとする
と、超電導マイクロストリップ線路４の線路幅は８０〜
１２０μｍにもなってしまう。In order to realize this, when a SiO 2 layer is used as an insulating layer serving as a base of the superconducting microstrip line 4 and its thickness is 300 nm, the line width of the superconducting microstrip line 4 is as wide as 40 to 60 μm. When the thickness of the SiO 2 layer is 700 nm, the line width of the superconducting microstrip line 4 is 80 to
It becomes 120 μm.
【００１８】また、例えば、ジョセフソン接合Ｊ２１〜
Ｊ２６の臨界電流値を０.２５ｍＡとすると、超電導マ
イクロストッリップ線路４の線路幅は、ジョセフソン接
合Ｊ２１〜Ｊ２６の臨界電流値を０.１ｍＡとした場合
の２.５倍程度にもなってしまう。Further, for example, Josephson junctions J21 to J21
Assuming that the critical current value of J26 is 0.25 mA, the line width of the superconducting microstrip line 4 is about 2.5 times that of the case where the critical current values of the Josephson junctions J21 to J26 are 0.1 mA. I will.
【００１９】なお、図１０に示す従来の単一磁束量子回
路を示す前掲文献には、ジョセフソン接合Ｊ２１〜Ｊ２
６として、臨界電流値が０.１２５ｍＡのジョセフソン
接合を使用すると、超電導マイクロストリップ線路４の
インピーダンスは、１.８Ωとなることが報告されてい
る。The above-mentioned document showing the conventional single flux quantum circuit shown in FIG. 10 includes Josephson junctions J21 to J2.
It is reported that the impedance of the superconducting microstrip line 4 becomes 1.8Ω when a Josephson junction having a critical current value of 0.125 mA is used as No. 6.
【００２０】ここに、超電導マイクロストリップ線路４
の線路幅を狭めるためには、超電導マイクロストリップ
線路４のベースとなる絶縁層を薄くすることが有効であ
るが、絶縁層を薄くすると、絶縁層にピンホールが発生
し、歩留りが低下してしまうという問題点がある。Here, the superconducting microstrip line 4
In order to reduce the line width, it is effective to make the insulating layer which is the base of the superconducting microstrip line 4 thin. However, when the insulating layer is made thin, pinholes are generated in the insulating layer and the yield decreases. There is a problem that it is.
【００２１】本発明は、かかる点に鑑み、特性インピー
ダンスの大きい受動伝送線路を使用することができるよ
うにし、受動伝送線路のベースとなる絶縁層を薄くする
ことなく、受動伝送線路の線路幅を狭くすることができ
るようにし、受動伝送線路の占有面積を縮小することに
よるチップ面積の縮小化によりチップコストの低減化を
図ることができると共に、受動伝送線路のベースとなる
絶縁層にピンホールが発生しないようにして歩留りの向
上を図ることができるようにした単一磁束量子回路を提
供することを目的とする。In view of the above, the present invention makes it possible to use a passive transmission line having a large characteristic impedance and to reduce the line width of the passive transmission line without reducing the thickness of the insulating layer serving as the base of the passive transmission line. It is possible to reduce the chip cost by reducing the chip area by reducing the occupied area of the passive transmission line by reducing the area occupied by the passive transmission line. It is an object of the present invention to provide a single flux quantum circuit capable of improving the yield by preventing the occurrence thereof.
【００２２】[0022]
【課題を解決するための手段】本発明の単一磁束量子回
路は、受動伝送線路と、ジョセフソン伝送線路からな
り、受動伝送線路に単一磁束量子を出力するドライバ回
路と、ジョセフソン伝送線路からなり、受動伝送線路を
伝送されてくる単一磁束量子を受信する受信回路とを備
え、受信回路のジョセフソン接合は、単一磁束量子の伝
送が可能な範囲で、後段のジョセフソン接合ほど臨界電
流値が大きなジョセフソン接合とされているというもの
である。A single flux quantum circuit according to the present invention comprises a passive transmission line, a Josephson transmission line, a driver circuit for outputting a single flux quantum to the passive transmission line, and a Josephson transmission line. And a receiving circuit for receiving single flux quanta transmitted through the passive transmission line.The Josephson junction of the receiving circuit is in a range where single flux quanta can be transmitted, as far as the subsequent Josephson junction is. It is a Josephson junction having a large critical current value.
【００２３】本発明においては、受信回路のジョセフソ
ン接合は、後段のジョセフソン接合ほど臨界電流値が大
きなジョセフソン接合とされているので、受信回路は、
初段ほど入力インピーダンスが大きく、後段ほど等価的
なインピーダンスが小さくなるというインピーダンス変
成器としても機能することになる。In the present invention, since the Josephson junction of the receiving circuit is a Josephson junction having a larger critical current value as the latter Josephson junction, the receiving circuit has
The first stage has a larger input impedance, and the second stage also functions as an impedance transformer in which the equivalent impedance becomes smaller.
【００２４】この結果、受動伝送線路の特性インピーダ
ンスが大きくても、受動伝送線路と受信回路とのインピ
ーダンス整合を図ることができ、ドライバ回路に入力さ
れる単一磁束量子を受動伝送線路及び受信回路を介して
受信回路の後段回路に伝送することができる。As a result, even if the characteristic impedance of the passive transmission line is large, impedance matching between the passive transmission line and the receiving circuit can be achieved, and the single flux quantum input to the driver circuit can be transmitted to the passive transmission line and the receiving circuit. And can be transmitted to a subsequent circuit of the receiving circuit.
【００２５】このように、本発明によれば、受動伝送線
路として、特性インピーダンスが大きな受動伝送線路を
使用することができるので、受動伝送線路のベースとな
る絶縁層を薄くすることなく、受動伝送線路の線路幅を
狭くすることができる。As described above, according to the present invention, a passive transmission line having a large characteristic impedance can be used as the passive transmission line. Therefore, the passive transmission line can be formed without reducing the thickness of the insulating layer serving as the base of the passive transmission line. The line width of the line can be reduced.
【００２６】[0026]
【発明の実施の形態】以下、図１〜図８を参照して、本
発明の第１実施形態〜第６実施形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The first to sixth embodiments of the present invention will be described below with reference to FIGS.
【００２７】第１実施形態・・図１、図２ 図１は本発明の第１実施形態の要部を示す回路図であ
り、図１中、８は３段構成のジョセフソン伝送線路から
なるドライバ回路であり、Ｊ３１、Ｊ３２、Ｊ３３はジ
ョセフソン接合、Ｌ３１、Ｌ３２、Ｌ３２はインダクタ
ンス、ＣＳ３１、ＣＳ３２、ＣＳ３３は直流電流源であ
る。FIG. 1, FIG. 2 is a circuit diagram showing a main part of a first embodiment of the present invention. In FIG. 1, reference numeral 8 denotes a three-stage Josephson transmission line. A driver circuit, J31, J32, and J33 are Josephson junctions, L31, L32, and L32 are inductances, and CS31, CS32, and CS33 are DC current sources.
【００２８】また、９は超電導伝送線路からなる受動伝
送線路、１０は（ｎ＋１）段構成のジョセフソン伝送線
路からなる受信回路であり、Ｊ４１、Ｊ４２、Ｊ４３、
Ｊ４ｎ、Ｊ４（ｎ＋１）はジョセフソン接合、Ｌ４１、
Ｌ４２、Ｌ４３、Ｌ４ｎ、Ｌ４（ｎ＋１）はインダクタ
ンス、ＣＳ４１、ＣＳ４２、ＣＳ４３、ＣＳ４ｎ、ＣＳ
４（ｎ＋１）は直流電流源である。Numeral 9 denotes a passive transmission line composed of a superconducting transmission line, and numeral 10 denotes a receiving circuit composed of a Josephson transmission line having an (n + 1) -stage configuration. J41, J42, J43,
J4n and J4 (n + 1) are Josephson junctions, L41,
L42, L43, L4n, L4 (n + 1) are inductances, CS41, CS42, CS43, CS4n, CS
4 (n + 1) is a DC current source.
【００２９】なお、ジョセフソン接合Ｊ４３、Ｊ４ｎ間
に順に存在するジョセフソン接合Ｊ４４〜Ｊ４（ｎ−
１）と、インダクタンスＬ４３、Ｌ４ｎ間に順に存在す
るインダクタンスＬ４４〜Ｌ４（ｎ−１）と、直列電流
源ＣＳ４３、ＣＳ４ｎ間に順に存在する直列電流源ＣＳ
４４〜ＣＳ４（ｎ−１）は、図示を省略している。The Josephson junctions J44 to J4 (n-
1), inductances L44 to L4 (n-1) sequentially present between the inductances L43 and L4n, and a series current source CS sequentially present between the series current sources CS43 and CS4n.
44 to CS4 (n-1) are not shown.
【００３０】ここに、初段のジョセフソン接合Ｊ４１の
臨界電流値をＩc とすると、２段目のジョセフソン接合
Ｊ４２の臨界電流値はβＩc 、３段目のジョセフソン接
合Ｊ４３の臨界電流値はβ2 Ｉc 、ｎ段目のジョセフソ
ン接合Ｊ４ｎの臨界電流値はβn-1 Ｉc 、最終段のジョ
セフソン接合Ｊ４（ｎ＋１）の臨界電流値はβn Ｉcと
なるようにされている。但し、βは、１＜β≦２の値で
ある。Here, assuming that the critical current value of the first-stage Josephson junction J41 is Ic, the critical current value of the second-stage Josephson junction J42 is βIc, and the critical current value of the third-stage Josephson junction J43 is βc. 2 Ic, the critical current value of the n- th stage Josephson junction J4n is β n−1 Ic, and the critical current value of the final stage Josephson junction J4 (n + 1) is β n Ic. Here, β is a value of 1 <β ≦ 2.
【００３１】すなわち、受信回路１０においては、ジョ
セフソン接合Ｊ４ｋ（但し、ｋは１〜ｎの整数であ
る。）の臨界電流値はβk-1 Ｉc とされ、後段のジョセ
フソン接合の臨界電流値はβ倍ずつ大きくなるように設
定されている。That is, in the receiving circuit 10, the critical current value of the Josephson junction J4k (where k is an integer of 1 to n) is β k -1 Ic, and the critical current of the subsequent Josephson junction is The value is set to increase by β times.
【００３２】また、初段のインダクタンスＬ４１のイン
ダクタンス値をＬo とすると、２段目のインダクタンス
Ｌ４２のインダクタンス値はＬo ／β、３段目のインダ
クタンスＬ４３のインダクタンス値はＬo ／β2 、ｎ段
目のインダクタンスＬ４ｎのインダクタンス値はＬo ／
βn-1 、最終段のインダクタンスＬ４（ｎ＋１）のイ
ンダクタンス値はＬo ／βn となるようにされている。If the inductance value of the first stage inductance L41 is Lo, the inductance value of the second stage inductance L42 is Lo / β, the inductance value of the third stage inductance L43 is Lo / β 2 , and the nth stage inductance L43 is Lo / β 2 . The inductance value of the inductance L4n is Lo /
β n−1 , and the inductance value of the final stage inductance L4 (n + 1) is Lo / β n .
【００３３】すなわち、インダクタンスＬ４ｋのインダ
クタンス値はＬo ／βk-1 とされ、後段のインダクタン
スのインダクタンス値は１／β倍ずつ小さくなるように
設定され、ジョセフソン接合Ｊ４ｋの臨界電流値βk-1
Ｉc とインダクタンスＬ４ｋのインダクタンス値はＬo
／βk-1 との積が一定となるようにしている。この積
は、伝搬してきた単一磁束量子が超電導ループ内に留ま
らないように、単一磁束量子の大きさの０.２〜０.９９
倍の範囲に選ぶことが適切である。That is, the inductance value of the inductance L4k is set to Lo / β k−1 , the inductance value of the latter stage inductance is set to decrease by 1 / β times, and the critical current value β k− of the Josephson junction J4k is set. 1
The inductance value of Ic and the inductance L4k is Lo.
/ Β k-1 is made constant. This product is 0.2 to 0.99 of the magnitude of the single flux quantum so that the propagated single flux quantum does not stay in the superconducting loop.
It is appropriate to choose a double range.
【００３４】また、ドライバ回路８においては、ジョセ
フソン接合Ｊ３１、Ｊ３２、Ｊ３３の臨界電流値は、ジ
ョセフソン接合Ｊ３１、Ｊ３２、Ｊ３３の臨界電流値を
Ｉc_inとすると、例えば、Ｉc_in≒βn Ｉc とされ、イ
ンダクタンスＪ３１、Ｌ３２、Ｊ３３のインダクタンス
値は、インダクタンスＬ３１、Ｌ３２、Ｌ３３のインダ
クタンス値をＬo_inとすると、例えば、Ｌo_in≒Ｌo ／
βn とされる。In the driver circuit 8, when the critical current values of the Josephson junctions J31, J32, J33 are Ic_in, the critical current values of the Josephson junctions J31, J32, J33 are, for example, Ic_in ≒ β n Ic. When the inductance values of the inductances L31, L32, and L33 are Lo_in, the inductance values of the inductances J31, L32, and J33 are, for example, Lo_inＬLo /
β n .
【００３５】このように、本発明の第１実施形態におい
ては、受信回路１０は、ｋ段目のジョセフソン接合の臨
界電流値をαk ×Ｉc 、（ｋ＋１）段目のジョセフソン
接合の臨界電流値をαk+1 ×Ｉc とすると（但し、α1
＝１である。）、１＜αk+1／αk ≦２となるように構
成されると共に、ｋ段目のインダクタンスのインダクタ
ンス値は、Ｌ0 ／αk とされ、かつ、αk+1 ／αk ＝β
（一定値）とされているが、αk+1 ／αk は、各段ごと
に、１＜αk+1 ／αk ≦２の範囲にあれば足りる。As described above, in the first embodiment of the present invention, the receiving circuit 10 sets the critical current value of the k-th Josephson junction to α k × Ic and the critical current of the (k + 1) -th Josephson junction. When the current value is α k + 1 × Ic (where α 1
= 1. ), 1 <α k + 1 / α k ≦ 2, and the inductance value of the k-th stage inductance is L 0 / α k , and α k + 1 / α k = β
Although there is a (constant value), the α k + 1 / α k, for each stage, sufficient if the range of 1 <α k + 1 / α k ≦ 2.
【００３６】また、受信回路１０は、単一磁束量子がト
ラップされることを避けるために、各段におけるジョセ
フソン接合の臨界電流値とインダクタンスのインダクタ
ンス値との積が単一磁束量子の大きさの０.２〜０.９９
倍の範囲で略一定値となるように構成することが適切で
ある。In order to avoid trapping of a single flux quantum, the product of the critical current value of the Josephson junction and the inductance value of the inductance in each stage is equal to the magnitude of the single flux quantum. 0.2 to 0.99
It is appropriate to configure so as to be a substantially constant value in the double range.
【００３７】また、受信回路１０のジョセフソン接合Ｊ
４１〜Ｊ４（ｎ＋１）としては、ＲＳＦＱ回路の場合と
同様に、Ｉ−Ｖ特性上、ヒステリシスの無いジョセフソ
ン接合を用いるか、又は、ＳＩＳ（Superconductor-Ins
ulator-Superconductor）のようなヒステリシスを持つ
ジョセフソン接合を用いる場合には、ジョセフソン接合
と並列にシャント抵抗を設け、マッカンバー・パラメー
タが１程度になるように調整し、実質的にヒステリシス
が無いようにして用いることになる。The Josephson junction J of the receiving circuit 10
41 to J4 (n + 1), as in the case of the RSFQ circuit, use a Josephson junction having no hysteresis on the IV characteristic, or use SIS (Superconductor-Ins).
If a Josephson junction with hysteresis such as (ulator-Superconductor) is used, a shunt resistor is provided in parallel with the Josephson junction, and the MacCumber parameter is adjusted to about 1 so that there is virtually no hysteresis. Will be used.
【００３８】なお、実質的にヒステリシスが無いように
したジョセフソン接合を使用する場合には、受動伝送線
路９の特性インピーダンスは、受信回路１０の初段のジ
ョセフソン接合Ｊ４１のノーマル抵抗と、これに並列接
続されたシャント抵抗との合成並列抵抗値の０.４〜０.
９９倍とすることが適切であり、特に、動作マージンを
考えると、ほぼ０.５倍が最も適切である。When a Josephson junction with substantially no hysteresis is used, the characteristic impedance of the passive transmission line 9 is determined by the normal resistance of the first-stage Josephson junction J41 of the receiving circuit 10 and the The combined parallel resistance value of the shunt resistor connected in parallel is 0.4 to 0.4.
It is appropriate to set the value to 99 times.
【００３９】以上のように、本発明の第１実施形態にお
いては、受信回路１０のジョセフソン接合Ｊ４１〜Ｊ
（ｎ＋１）は、後段のジョセフソン接合ほど臨界電流値
が大きなジョセフソン接合とされているので、受信回路
１０は、初段ほど入力インピーダンスが大きく、後段ほ
ど等価的なインピーダンスが小さくなるというインピー
ダンス変成器としても機能することになる。As described above, in the first embodiment of the present invention, the Josephson junctions J41 to J41
Since (n + 1) is a Josephson junction having a larger critical current value as the latter Josephson junction, the receiving circuit 10 has an impedance transformer in which the input impedance is larger in the first stage and the equivalent impedance is smaller in the latter stage. Will also work.
【００４０】この結果、受動伝送線路９の特性インピー
ダンスが大きくても、受動伝送線路９と受信回路１０と
のインピーダンス整合を図ることができ、ドライバ回路
８に入力される単一磁束量子を受動伝送線路９及び受信
回路１０を介して受信回路１０の後段回路に伝送するこ
とができる。As a result, even if the characteristic impedance of the passive transmission line 9 is large, the impedance matching between the passive transmission line 9 and the receiving circuit 10 can be achieved, and the single flux quantum input to the driver circuit 8 can be passively transmitted. The signal can be transmitted to a subsequent circuit of the receiving circuit 10 via the line 9 and the receiving circuit 10.
【００４１】このように、本発明の第１実施形態によれ
ば、受動伝送線路９として、特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、受動
伝送線路９の線路幅を狭くすることができる。As described above, according to the first embodiment of the present invention, a passive transmission line having a large characteristic impedance can be used as the passive transmission line 9, so that the insulating layer serving as the base of the passive transmission line 9 can be used. The line width of the passive transmission line 9 can be reduced without reducing the thickness.
【００４２】したがって、受動伝送線路９の占有面積を
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路のベースとなる絶縁層にピンホールが発生しないよう
にして歩留りの向上を図ることができる。Accordingly, the chip area can be reduced by reducing the chip area by reducing the area occupied by the passive transmission line 9, and the pinhole can be generated in the insulating layer serving as the base of the passive transmission line. In this way, the yield can be improved.
【００４３】図２は本発明の第１実施形態をシミュレー
ションするための回路の一例を示す図であり、図２中、
１１は単一磁束量子発生源であるＤＣ／ＳＦＱ回路、１
２はドライバ回路８に対応するドライバ回路、１３は受
動伝送線路９に対応する受動伝送線路であり、ＰＴＬは
長さを６６００μｍ、特性インピーダンスを４Ωとする
受動伝送線路である。FIG. 2 is a diagram showing an example of a circuit for simulating the first embodiment of the present invention.
11 is a DC / SFQ circuit which is a single flux quantum generation source, and 1
Reference numeral 2 denotes a driver circuit corresponding to the driver circuit 8, 13 denotes a passive transmission line corresponding to the passive transmission line 9, and PTL denotes a passive transmission line having a length of 6600 μm and a characteristic impedance of 4Ω.
【００４４】また、ＲL は０.２Ωの終端抵抗、１４は
受信回路１０に対応する受信回路、１５は受信回路１４
が受信した単一磁束量子をモニタするデシタル・モニ
タ、Ｃは電流計、Ｖは電圧計である。R L is a terminating resistor of 0.2Ω, 14 is a receiving circuit corresponding to the receiving circuit 10, and 15 is a receiving circuit 14
Is a digital monitor for monitoring the single flux quantum received by C., C is an ammeter, and V is a voltmeter.
【００４５】図２の例では、β＝√２とし、受動伝送線
路１３の特性インピーダンスを４Ω（線幅２０μｍに相
当）としているが、この場合、動作マージンとして±２
０％以上が得られた。これは、Ｉc ＝０.１ｍＡ、特性
インピーダンス＝２Ωの場合と同等の値であり、本発明
の第１実施形態の有効性を確認することができた。In the example of FIG. 2, β = √2 and the characteristic impedance of the passive transmission line 13 is 4Ω (corresponding to a line width of 20 μm). In this case, the operation margin is ± 2.
0% or more was obtained. This is a value equivalent to the case where Ic = 0.1 mA and the characteristic impedance = 2Ω, and the effectiveness of the first embodiment of the present invention could be confirmed.
【００４６】第２実施形態・・図３ 図３は本発明の第２実施形態の要部を示す回路図であ
り、本発明の第２実施形態は、ドライバ回路８の出力端
に受動伝送線路９及び受信回路１０からなる伝送線路を
複数個接続するというものである。Second Embodiment FIG. 3 is a circuit diagram showing a main part of a second embodiment of the present invention. In the second embodiment of the present invention, a passive transmission line is connected to an output terminal of a driver circuit 8. 9 and a plurality of transmission lines including the receiving circuit 10.
【００４７】本発明の第２実施形態によれば、ドライバ
回路８に複数の伝送線路を接続している単一磁束量子回
路について、本発明の第１実施形態と同様の作用効果を
得ることができる。According to the second embodiment of the present invention, the same effect as that of the first embodiment of the present invention can be obtained for a single flux quantum circuit in which a plurality of transmission lines are connected to the driver circuit 8. it can.
【００４８】第３実施形態・・図４ 図４は本発明の第３実施形態の要部を示す回路図であ
り、本発明の第３実施形態は、ドライバ回路８と受動伝
送線路９との間に１／４波長変成器（λ／４トランスフ
ォーマ）１８を接続すると共に、受動伝送線路９と受信
回路１０との間に１／４波長変成器１９を接続し、その
他については、図１に示す本発明の第１実施形態と同様
に構成したものである。FIG. 4 is a circuit diagram showing a main part of a third embodiment of the present invention. In the third embodiment of the present invention, a driver circuit 8 and a passive transmission line 9 are connected to each other. A quarter-wave transformer (λ / 4 transformer) 18 is connected between them, and a quarter-wave transformer 19 is connected between the passive transmission line 9 and the receiving circuit 10. It is configured similarly to the first embodiment of the present invention shown.
【００４９】ここに、１／４波長変成器１８は、ドライ
バ回路８側が相対的に低インピーダンスで整合し、受動
伝送線路９側が相対的に高インピーダンスで整合するよ
うに、ドライバ回路８と受動伝送線路９との間に接続さ
れている。Here, the 1/4 wavelength transformer 18 is connected to the driver circuit 8 and the passive transmission line 9 such that the driver circuit 8 side is matched with a relatively low impedance and the passive transmission line 9 side is matched with a relatively high impedance. It is connected between the line 9.
【００５０】また、１／４波長変成器１９は、受動伝送
線路９側が相対的に高インピーダンスで整合し、受信回
路１０側が相対的に低インピーダンスで整合するよう
に、受動伝送線路９と受信回路１０との間に接続されて
いる。The quarter-wave transformer 19 is connected to the passive transmission line 9 and the receiving circuit so that the passive transmission line 9 is matched with a relatively high impedance and the receiving circuit 10 is matched with a relatively low impedance. 10 is connected.
【００５１】なお、１／４波長変成器１８、１９の長さ
は、受動伝送線路９上を伝送する単一磁束量子のスペク
トルの主たる周波数成分の波長を基準として決定され
る。また、本発明の第３実施形態においては、１／４波
長変成器１８、１９は、一段構成とされているが、これ
ら１／４波長変成器１８、１９は、複数段構成としても
良い。The lengths of the quarter-wave transformers 18 and 19 are determined based on the wavelength of the main frequency component of the spectrum of the single flux quantum transmitted on the passive transmission line 9. Further, in the third embodiment of the present invention, the quarter-wave transformers 18 and 19 have a single-stage configuration, but the quarter-wave transformers 18 and 19 may have a multi-stage configuration.
【００５２】このように、本発明の第３実施形態によれ
ば、受動伝送線路９の両端に１／４波長変成器１８、１
９を設けるとしているので、受動伝送線路９の特性イン
ピーダンスが本発明の第１実施形態の場合よりも大きく
ても、受動伝送線路９と受信回路１０とのインピーダン
ス整合を図ることができ、ドライバ回路８に入力される
単一磁束量子を受動伝送線路９及び受信回路１０を介し
て受信回路１０の後段回路に伝送することができる。As described above, according to the third embodiment of the present invention, the 伝 送 wavelength transformers 18, 1,
9, the impedance matching between the passive transmission line 9 and the receiving circuit 10 can be achieved even if the characteristic impedance of the passive transmission line 9 is larger than that of the first embodiment of the present invention. The single flux quantum input to 8 can be transmitted to a subsequent circuit of the receiving circuit 10 via the passive transmission line 9 and the receiving circuit 10.
【００５３】この結果、受動伝送線路９として、本発明
の第１実施形態の場合よりも特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、本発
明の第１実施形態の場合よりも受動伝送線路９の線路幅
を狭くすることができる。As a result, a passive transmission line having a larger characteristic impedance than that of the first embodiment of the present invention can be used as the passive transmission line 9, so that the base insulating layer of the passive transmission line 9 can be made thin. Without doing so, the line width of the passive transmission line 9 can be made narrower than in the first embodiment of the present invention.
【００５４】したがって、受動伝送線路９の占有面積を
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路９のベースとなる絶縁層にピンホールが発生しないよ
うにして歩留りの向上を図ることができる。Accordingly, the chip area can be reduced by reducing the chip area by reducing the area occupied by the passive transmission line 9, and the pinhole can be formed in the insulating layer serving as the base of the passive transmission line 9. It is possible to improve the yield by preventing the generation.
【００５５】第４実施形態・・図５ 図５は本発明の第４実施形態の要部を示す回路図であ
り、本発明の第４実施形態は、ドライバ回路８と受動伝
送線路９との間にテーパ型変成器２０を接続すると共
に、受動伝送線路９と受信回路１０との間にテーパ型変
成器２１を接続し、その他については、図１に示す本発
明の第１実施形態と同様に構成したものである。Fourth Embodiment FIG. 5 is a circuit diagram showing a main part of a fourth embodiment of the present invention. In the fourth embodiment of the present invention, a driver circuit 8 and a passive transmission line 9 are connected. A tapered transformer 20 is connected between the passive transmission line 9 and the receiving circuit 10, and a tapered transformer 21 is connected between the passive transmission line 9 and the receiving circuit 10, and the other components are the same as those of the first embodiment of the present invention shown in FIG. It is what was constituted.
【００５６】ここに、テーパ型変成器２０は、ドライバ
回路８側が相対的に低インピーダンスで整合し、受動伝
送線路９側が相対的に高インピーダンスで整合するよう
に、ドライバ回路８と受動伝送線路９との間に接続され
ている。Here, the tapered transformer 20 is connected to the driver circuit 8 and the passive transmission line 9 so that the driver circuit 8 side is matched with a relatively low impedance and the passive transmission line 9 side is matched with a relatively high impedance. Is connected between.
【００５７】また、テーパ型変成器２１は、受動伝送線
路９側が相対的に高インピーダンスで整合し、受信回路
１０側が相対的に低インピーダンスで整合するように、
受動伝送回路９と受信回路１０との間に接続されてい
る。The tapered transformer 21 is designed such that the passive transmission line 9 is matched with a relatively high impedance and the receiving circuit 10 is matched with a relatively low impedance.
It is connected between the passive transmission circuit 9 and the receiving circuit 10.
【００５８】なお、本発明の第４実施形態においては、
テーパ型変成器２０、２１は、一段構成とされている
が、これらテーパ型変成器２０、２１は、複数段構成と
しても良い。In the fourth embodiment of the present invention,
Although the tapered transformers 20 and 21 have a single-stage configuration, the tapered transformers 20 and 21 may have a multi-stage configuration.
【００５９】このように、本発明の第４実施形態によれ
ば、受動伝送線路９の両端にテーパ型変成器２０、２１
を設けるとしているので、受動伝送線路９の特性インピ
ーダンスが本発明の第１実施形態の場合よりも大きくて
も、受動伝送線路９と受信回路１０とのインピーダンス
整合を図ることができ、ドライバ回路８に入力される単
一磁束量子を受動伝送線路９及び受信回路１０を介して
受信回路１０の後段回路に伝送することができる。As described above, according to the fourth embodiment of the present invention, the tapered transformers 20 and 21 are provided at both ends of the passive transmission line 9.
Is provided, even if the characteristic impedance of the passive transmission line 9 is larger than that of the first embodiment of the present invention, impedance matching between the passive transmission line 9 and the receiving circuit 10 can be achieved, and the driver circuit 8 Can be transmitted to the subsequent circuit of the receiving circuit 10 via the passive transmission line 9 and the receiving circuit 10.
【００６０】この結果、受動伝送線路９として、本発明
の第１実施形態の場合よりも特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、本発
明の第１実施形態の場合よりも受動伝送線路９の線路幅
を狭くすることができる。As a result, a passive transmission line having a larger characteristic impedance than that of the first embodiment of the present invention can be used as the passive transmission line 9, so that the base insulating layer of the passive transmission line 9 can be made thin. Without doing so, the line width of the passive transmission line 9 can be made narrower than in the first embodiment of the present invention.
【００６１】したがって、受動伝送線路９の占有面積を
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路９のベースとなる絶縁層にピンホールが発生しないよ
うにして歩留りの向上を図ることができる。Accordingly, the chip area can be reduced by reducing the chip area by reducing the area occupied by the passive transmission line 9, and the pinhole can be formed in the insulating layer serving as the base of the passive transmission line 9. It is possible to improve the yield by preventing the generation.
【００６２】第５実施形態・・図６ 図６は本発明の第５実施形態の要部を示す回路図であ
り、本発明の第５実施形態は、受動伝送線路９の出力端
と受信回路１０の入力端との間に、受動伝送線路９の特
性インピーダンスに比べて抵抗値の小さな抵抗２２を直
列に接続し、その他については、図１に示す本発明の第
１実施形態と同様に構成したものである。FIG. 6 is a circuit diagram showing a main part of a fifth embodiment of the present invention. In the fifth embodiment of the present invention, an output terminal of a passive transmission line 9 and a receiving circuit are shown. A resistor 22 having a resistance smaller than the characteristic impedance of the passive transmission line 9 is connected in series between the input terminal 10 and the input end of the passive transmission line 9, and the other components are configured in the same manner as the first embodiment of the present invention shown in FIG. It was done.
【００６３】このように構成された本発明の第５実施形
態によれば、本発明の第１実施形態の場合と同様に、受
動伝送線路９の占有面積を縮小することによるチップ面
積の縮小化により、チップコストの低減化を図ることが
できると共に、受動伝送線路９のベースとなる絶縁層に
ピンホールが発生しないようにして歩留りの向上を図る
ことができ、更に、終端抵抗２２によって、ジョセフソ
ン接合Ｊ３３と受動伝送線路９とジョセフソン接合Ｊ４
１とで超電導ループが形成されないようにし、受動伝送
線路９での磁束トラップの発生を避けることができる。According to the fifth embodiment of the present invention configured as described above, similarly to the first embodiment of the present invention, the chip area can be reduced by reducing the area occupied by the passive transmission line 9. As a result, the chip cost can be reduced, and the yield can be improved by preventing the occurrence of pinholes in the insulating layer serving as the base of the passive transmission line 9. Son junction J33, passive transmission line 9, and Josephson junction J4
1 and 1 do not form a superconducting loop, and the occurrence of a magnetic flux trap in the passive transmission line 9 can be avoided.
【００６４】第６実施形態・・図７ 図７は本発明の第６実施形態の要部を示す回路図であ
り、本発明の第６実施形態は、受動伝送線路９の出力端
と受信回路１０の入力端との間に、単一磁束量子を通過
させることができるキャパシタンス値を有するキャパシ
タンス２３を直列に接続し、その他については、図１に
示す本発明の第１実施形態と同様に構成したものであ
る。Sixth Embodiment FIG. 7 FIG. 7 is a circuit diagram showing a main part of a sixth embodiment of the present invention. In the sixth embodiment of the present invention, an output terminal of a passive transmission line 9 and a receiving circuit are shown. A capacitance 23 having a capacitance value that allows a single flux quantum to pass therethrough is connected in series between the input terminal 10 and the other input terminals, and the other configuration is the same as that of the first embodiment of the present invention shown in FIG. It was done.
【００６５】このように構成された本発明の第６実施形
態によれば、本発明の第１実施形態の場合と同様に、受
動伝送線路９の占有面積を縮小することによるチップ面
積の縮小化により、チップコストの低減化を図ることが
できると共に、受動伝送線路９のベースとなる絶縁層に
ピンホールが発生しないようにして歩留りの向上を図る
ことができ、更に、キャパシタ２３によって、ジョセフ
ソン接合Ｊ３３と受動伝送線路９とジョセフソン接合Ｊ
４１とで超電導ループが形成されないようにし、受動伝
送線路９での磁束トラップの発生を避けることができ
る。According to the sixth embodiment of the present invention configured as described above, similarly to the first embodiment of the present invention, the chip area can be reduced by reducing the area occupied by the passive transmission line 9. As a result, the chip cost can be reduced, and the yield can be improved by preventing the occurrence of pinholes in the insulating layer serving as the base of the passive transmission line 9. Junction J33, passive transmission line 9, and Josephson junction J
A superconducting loop is not formed between the passive transmission line 41 and the superconducting transmission line 41, thereby preventing the occurrence of a magnetic flux trap in the passive transmission line 9.
【００６６】なお、本発明の第１実施形態〜第６実施形
態においては、受動伝送線路として超電導伝送線路を設
ける場合について説明したが、本発明は、金（Ａｕ）、
アルミニウム（Ａｌ）、銅（Ｃｕ）等の低抵抗率の常電
導体からなる受動伝送線路を設ける場合についても適用
することができる。In the first to sixth embodiments of the present invention, a case has been described in which a superconducting transmission line is provided as a passive transmission line. However, the present invention relates to gold (Au),
The present invention can also be applied to a case where a passive transmission line made of a low-resistance normal conductor such as aluminum (Al) or copper (Cu) is provided.
【００６７】また、本発明の第１実施形態〜第６実施形
態においては、ドライバ回路８のジョセフソン接合は、
例えば、臨界電流値の同一のジョセフソン接合とすると
したが、単一磁束量子の伝送が可能な範囲で、後段のジ
ョセフソン接合ほど臨界電流値が小さなジョセフソン接
合となるように構成しても良い。In the first to sixth embodiments of the present invention, the Josephson junction of the driver circuit 8 is
For example, it is assumed that the Josephson junction has the same critical current value.However, as long as the single flux quantum can be transmitted, the Josephson junction at a later stage has a smaller critical current value as a Josephson junction. good.
【００６８】図８は本発明の第１実施形態をシミュレー
ションするための回路の他の例を示す図であり、図８
中、１６はドライバ回路８に対応するドライバ回路であ
る。このドライバ回路８は、初段のジョセフソン接合の
臨界電流値を０.２ｍＡ 、２段目のジョセフソン接合の
臨界電流値を０.２/√２＝０.１４ｍＡ、３段目のジョ
セフソン接合の臨界電流値を０.２/（√２）2＝０.１ｍ
Ａ、４段目のジョセフソン接合の臨界電流値を０.２／
（√２）3＝０.０７ｍＡ 、最終段のジョセフソン接合
の臨界電流値を０.２／（√２）4＝０.０５ｍＡ とした
ものである。FIG. 8 is a diagram showing another example of a circuit for simulating the first embodiment of the present invention.
Reference numeral 16 denotes a driver circuit corresponding to the driver circuit 8. The driver circuit 8 sets the critical current value of the first-stage Josephson junction to 0.2 mA and the critical current value of the second-stage Josephson junction to 0.2 / √2 = 0.14 mA, the third-stage Josephson junction Critical current value of 0.2 / (√2) 2 = 0.1 m
A, the critical current value of the fourth-stage Josephson junction is 0.2 /
(√2) 3 = 0.07 mA And the critical current value of the final Josephson junction is 0.2 / (√2) 4 = 0.05 mA. It is what it was.
【００６９】[0069]
【発明の効果】以上のように、本発明によれば、受信回
路のジョセフソン接合は、後段のジョセフソン接合ほど
臨界電流値が大きなジョセフソン接合とし、受信回路
を、初段ほど入力インピーダンスが大きく、後段ほど等
価的なインピーダンスが小さくなるように構成し、受信
回路がインピーダンス変成器としても機能するようにし
たことにより、特性インピーダンスが大きな受動伝送線
路を使用し、受動伝送線路のベースとなる絶縁層を薄く
することなく、受動伝送線路の線路幅を狭くすることが
できるので、受動伝送線路の占有面積を縮小することに
よるチップ面積の縮小化により、チップコストの低減化
を図ることができると共に、受動伝送線路のベースとな
る絶縁層にピンホールが発生しないようにして歩留りの
向上を図ることができる。As described above, according to the present invention, the Josephson junction of the receiving circuit is a Josephson junction having a larger critical current value as the latter Josephson junction, and the input impedance of the receiving circuit is larger in the first stage. In the later stage, the equivalent impedance is reduced so that the receiving circuit also functions as an impedance transformer. Since the line width of the passive transmission line can be reduced without reducing the thickness of the layer, the chip area can be reduced by reducing the area occupied by the passive transmission line, and the chip cost can be reduced. In addition, it is possible to improve the yield by preventing the occurrence of pinholes in the insulating layer serving as the base of the passive transmission line. That.
【図１】本発明の第１実施形態の要部を示す回路図であ
る。FIG. 1 is a circuit diagram showing a main part of a first embodiment of the present invention.
【図２】本発明の第１実施形態をシミュレーションする
ための回路の一例を示す図である。FIG. 2 is a diagram illustrating an example of a circuit for simulating the first embodiment of the present invention.
【図３】本発明の第２実施形態の要部を示す回路図であ
る。FIG. 3 is a circuit diagram showing a main part of a second embodiment of the present invention.
【図４】本発明の第３実施形態の要部を示す回路図であ
る。FIG. 4 is a circuit diagram showing a main part of a third embodiment of the present invention.
【図５】本発明の第４実施形態の要部を示す回路図であ
る。FIG. 5 is a circuit diagram showing a main part of a fourth embodiment of the present invention.
【図６】本発明の第５実施形態の要部を示す回路図であ
る。FIG. 6 is a circuit diagram showing a main part of a fifth embodiment of the present invention.
【図７】本発明の第６実施形態の要部を示す回路図であ
る。FIG. 7 is a circuit diagram showing a main part of a sixth embodiment of the present invention.
【図８】本発明の第１実施形態をシミュレーションする
ための回路の他の例を示す図である。FIG. 8 is a diagram showing another example of a circuit for simulating the first embodiment of the present invention.
【図９】ジョセフソン伝送線路の構成を示す回路図であ
る。FIG. 9 is a circuit diagram showing a configuration of a Josephson transmission line.
【図１０】伝送線路として超電導マイクロストリップ線
路を使用した従来の単一磁束量子回路の一例を示す回路
図である。FIG. 10 is a circuit diagram showing an example of a conventional single flux quantum circuit using a superconducting microstrip line as a transmission line.
Ｊ ジョセフソン接合 Ｌ インダクタンス ＣＳ 直流電流源 J Josephson junction L Inductance CS DC current source
フロントページの続き (72)発明者 鈴木 秀雄 東京都江東区東雲一丁目14番３号 財団法 人国際超電導産業技術研究センター超電導 工学研究所内 (72)発明者 宮原 一紀 東京都江東区東雲一丁目14番３号 財団法 人国際超電導産業技術研究センター超電導 工学研究所内 (72)発明者 榎本 陽一 東京都江東区東雲一丁目14番３号 財団法 人国際超電導産業技術研究センター超電導 工学研究所内 Ｆターム(参考） 4M113 AA42 AD11 AD21 5J042 AA04 BA00 CA29 DA01 Continued on the front page (72) Inventor Hideo Suzuki 1-14-3 Shinonome, Shinonome, Koto-ku, Tokyo Inside the Superconductivity Engineering Laboratory, International Research Institute for Superconducting Technology (72) Inventor Kazuki Miyahara 1-1-14 Shinonome, Koto-ku, Tokyo No. 3 Inside the Superconductivity Engineering Research Center, International Superconducting Technology Research Center, Japan (72) Inventor Yoichi Enomoto, 1-14-3, Shinonome, Koto-ku, Tokyo F-term, Inside the Superconducting Engineering Research Center, International Superconducting Technology Research Center, Tokyo Reference) 4M113 AA42 AD11 AD21 5J042 AA04 BA00 CA29 DA01
Claims (15)
一磁束量子を出力するドライバ回路と、 ジョセフソン伝送線路からなり、前記受動伝送線路を伝
送されてくる単一磁束量子を受信する受信回路とを備
え、 前記受信回路のジョセフソン接合は、単一磁束量子の伝
送が可能な範囲で、後段のジョセフソン接合ほど臨界電
流値が大きなジョセフソン接合とされていることを特徴
とする単一磁束量子回路。1. A driver circuit comprising a passive transmission line, a Josephson transmission line, outputting a single magnetic flux quantum to said passive transmission line, and a single circuit comprising a Josephson transmission line, transmitted through said passive transmission line. A receiving circuit that receives one magnetic flux quantum, wherein the Josephson junction of the receiving circuit is a Josephson junction in which the critical current value is larger as the subsequent Josephson junction is in a range where transmission of a single magnetic flux quantum is possible. A single flux quantum circuit.
ン接合の臨界電流値とインダクタンスのインダクタンス
値との積が単一磁束量子の大きさの０.２〜０.９９倍の
範囲で略一定値となるように構成されていることを特徴
とする請求項１記載の単一磁束量子回路。2. The receiving circuit according to claim 1, wherein the product of the critical current value of the Josephson junction and the inductance value of the inductance in each stage is substantially constant within a range of 0.2 to 0.99 times the magnitude of the single flux quantum. The single flux quantum circuit according to claim 1, wherein the single flux quantum circuit is configured to be a value.
ｍの整数であり、ｍは１以上の任意の整数である。）の
ジョセフソン接合の臨界電流値をαk ×Ｉc 、（ｋ＋
１）段目のジョセフソン接合の臨界電流値をαk+1 ×Ｉ
c とすると（但し、α1 ＝１である。）、１＜αk+1 ／
αk ≦２となるように構成されていることを特徴とする
請求項１又は２記載の単一磁束量子回路。3. The receiving circuit according to claim 1, wherein the k-th stage (where k is 1 to 5)
m is an integer, and m is any integer of 1 or more. ) Is the critical current value of α k × I c, (k +
1) The critical current value of the Josephson junction at the stage is α k + 1 × I
c (where α 1 = 1), 1 <α k + 1 /
3. The single flux quantum circuit according to claim 1, wherein α k ≦ 2.
インダクタンス値は、Ｌ0 ／αk とされていることを特
徴とする請求項３記載の単一磁束量子回路。4. The single flux quantum circuit according to claim 3, wherein an inductance value of an inductance at a k-th stage of the receiving circuit is L 0 / α k .
ることを特徴とする請求項４記載の単一磁束量子回路。5. The single flux quantum circuit according to claim 4, wherein said α k + 1 / α k has a substantially constant value.
臨界電流値が略αn+1 Ｉc 、インダクタンスのインダク
タンス値が略Ｌ0 ／αn となるように構成されているこ
とを特徴とする請求項４又は５記載の単一磁束量子回
路。6. The driver circuit according to claim 1, wherein the critical current value of the Josephson junction is approximately α n + 1 Ic, and the inductance value of the inductance is approximately L 0 / α n. Item 4. The single flux quantum circuit according to Item 4 or 5.
は、前記受信回路の初段のジョセフソン接合のノーマル
抵抗と、これに並列接続されたシャント抵抗との合成並
列抵抗値の０.４〜０.９９倍とされていることを特徴と
する請求項１〜６のいずれか一項に記載の単一磁束量子
回路。7. The characteristic impedance of the passive transmission line is 0.4 to 0.99 of a combined parallel resistance value of a normal resistance of a first-stage Josephson junction of the reception circuit and a shunt resistance connected in parallel to the normal resistance. The single flux quantum circuit according to claim 1, wherein the number is doubled.
を前記ドライバ回路の出力端に接続された複数の受動伝
送線路を備えると共に、 前記受信回路として、前記複数の受動伝送線路のそれぞ
れに対応する受信回路を備えていることを特徴とする請
求項１〜７のいずれか一項に記載の単一磁束量子回路。8. The passive transmission line includes a plurality of passive transmission lines each having an input terminal connected to an output terminal of the driver circuit, and the reception circuit corresponds to each of the plurality of passive transmission lines. The single flux quantum circuit according to claim 1, further comprising a receiving circuit.
間に、前記ドライバ回路側が相対的に低インピーダンス
で整合し、前記受動伝送線路側が相対的に高インピーダ
ンスで整合するように、一段又は複数段の第１の１／４
波長変成器が接続されると共に、 前記受動伝送線路と前記受信回路との間に、前記受動伝
送線路側が相対的に高インピーダンスで整合し、前記受
信回路側が相対的に低インピーダンスで整合するよう
に、一段又は複数段の第２の１／４波長変成器が接続さ
れていることを特徴とする請求項１〜７のいずれか一項
に記載の単一磁束量子回路。9. One or more stages between said driver circuit and said passive transmission line so that said driver circuit side is matched with a relatively low impedance and said passive transmission line side is matched with a relatively high impedance. First quarter of the stage
A wavelength transformer is connected, and between the passive transmission line and the receiving circuit, the passive transmission line side is matched with a relatively high impedance, and the receiving circuit side is matched with a relatively low impedance. The single flux quantum circuit according to any one of claims 1 to 7, wherein one or a plurality of stages of second quarter-wave transformers are connected.
の間に、前記ドライバ回路側が相対的に低インピーダン
スで整合し、前記受動伝送線路側が相対的に高インピー
ダンスで整合するように、一段又は複数段の第１のテー
パ型波長変成器が接続されると共に、 前記受動伝送線路と前記受信回路との間に、前記受動伝
送線路側が相対的に高インピーダンスで整合し、前記受
信回路側が相対的に低インピーダンスで整合するよう
に、一段又は複数段の第２のテーパ型波長変成器が接続
されていることを特徴とする請求項１〜７のいずれか一
項に記載の単一磁束量子回路。10. One or more stages between the driver circuit and the passive transmission line so that the driver circuit side is matched with a relatively low impedance and the passive transmission line side is matched with a relatively high impedance. A first tapered wavelength transformer of a stage is connected, and the passive transmission line side is matched with a relatively high impedance between the passive transmission line and the reception circuit, and the reception circuit side is relatively The single flux quantum circuit according to any one of claims 1 to 7, wherein one or more stages of second tapered wavelength transformers are connected so as to match at low impedance.
は、単一磁束量子の伝送が可能な範囲で、後段のジョセ
フソン接合ほど臨界電流値が小さなジョセフソン接合と
されていることを特徴とする請求項１〜１０のいずれか
一項に記載の単一磁束量子回路。11. The Josephson junction of the driver circuit, wherein a Josephson junction at a later stage has a smaller critical current value as far as a single flux quantum can be transmitted. Item 11. The single flux quantum circuit according to any one of Items 1 to 10.
あり、 前記受動伝送線路の出力端と前記受信回路の入力端との
間に、前記受動伝送線路を含む超電導ループが形成され
ることを回避するための素子が直列に接続されているこ
とを特徴とする請求項１〜１１のいずれか一項に記載の
単一磁束量子回路。12. The passive transmission line is a superconducting transmission line, and a superconducting loop including the passive transmission line is formed between an output terminal of the passive transmission line and an input terminal of the receiving circuit. The single flux quantum circuit according to any one of claims 1 to 11, wherein elements for avoiding are connected in series.
形成されることを回避するための素子は、前記受動伝送
線路の特性インピーダンスと比べて小さな抵抗値を有す
る抵抗であることを特徴とする請求項１２記載の単一磁
束量子回路。13. An element for avoiding formation of a superconducting loop including said passive transmission line is a resistor having a resistance smaller than a characteristic impedance of said passive transmission line. Item 13. The single flux quantum circuit according to Item 12.
形成されることを回避するための素子は、単一磁束量子
を通過させることができるキャパシタンス値を有するキ
ャパシタンスであることを特徴とする請求項１２記載の
単一磁束量子回路。14. An element for avoiding formation of a superconducting loop including said passive transmission line is a capacitance having a capacitance value capable of passing a single flux quantum. 13. The single flux quantum circuit according to claim 12.
体で構成されていることを特徴とする請求項１〜１１の
いずれか一項に記載の単一磁束量子回路。15. The single flux quantum circuit according to claim 1, wherein said passive transmission line is formed of a low-resistance normal conductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24415499A JP2001068995A (en) | 1999-08-31 | 1999-08-31 | Single magnetic flux quantum circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24415499A JP2001068995A (en) | 1999-08-31 | 1999-08-31 | Single magnetic flux quantum circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068995A true JP2001068995A (en) | 2001-03-16 |
Family
ID=17114574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24415499A Pending JP2001068995A (en) | 1999-08-31 | 1999-08-31 | Single magnetic flux quantum circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001068995A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004013965A1 (en) * | 2002-08-05 | 2004-02-12 | International Superconductivity Technology Center, The Juridical Foundation | Superconducting driver circuit |
| JP2004533061A (en) * | 2001-06-01 | 2004-10-28 | ディー−ウェイヴ システムズ インコーポレイテッド | Quantum processing system for superconducting phase qubit |
-
1999
- 1999-08-31 JP JP24415499A patent/JP2001068995A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004533061A (en) * | 2001-06-01 | 2004-10-28 | ディー−ウェイヴ システムズ インコーポレイテッド | Quantum processing system for superconducting phase qubit |
| WO2004013965A1 (en) * | 2002-08-05 | 2004-02-12 | International Superconductivity Technology Center, The Juridical Foundation | Superconducting driver circuit |
| US7095227B2 (en) | 2002-08-05 | 2006-08-22 | International Superconductivity Technology Center, The Juridical Foundation | Superconducting driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580310B2 (en) | Double flux quantum superconductor driver | |
| US9787278B1 (en) | Lossless microwave switch based on tunable filters for quantum information processing | |
| US5936458A (en) | Superconducting analog amplifier circuits | |
| JPS60233912A (en) | Distributed amplifier | |
| US4769618A (en) | Distributed power combiner/divider | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| US4752746A (en) | Wideband microwave matrix amplifier | |
| US5642080A (en) | Low noise amplifier in monolithic integrated circuit | |
| JP2001068995A (en) | Single magnetic flux quantum circuit | |
| JP4066012B2 (en) | Superconducting driver circuit and superconducting equipment | |
| JPS6038911A (en) | 4-terminal network for matching reactance independent from operating frequency | |
| US10396732B2 (en) | Amplification of frequency multiplexed microwave signals using cascading multi-path interferometric josephson directional amplifiers with nonoverlapping bandwidths | |
| JPH1155047A (en) | Low noise amplifier | |
| JPH03250807A (en) | Power synthesis type multi-stage amplifier | |
| JPH05235677A (en) | Limiter circuit | |
| JPS5840945U (en) | 3 Josephson junction direct connection type separation circuit | |
| JP4374092B2 (en) | Superconducting junction and superconducting circuit | |
| JP3931759B2 (en) | Superconducting divider circuit | |
| JP2555726B2 (en) | Feedback type field effect transistor amplifier | |
| JP4410129B2 (en) | Frequency variable impedance matching circuit | |
| US20190173444A1 (en) | Selective amplification of frequency multiplexed microwave signals using cascading multi-path interferometric josephson directional amplifiers with nonoverlapping bandwidths | |
| TW202241051A (en) | Superconducting output amplifiers with interstage filters | |
| JPH02202205A (en) | Integrated semiconductor circuit | |
| JP4595850B2 (en) | Phase shifter | |
| JP2005252400A (en) | Gate block, logic circuit employing the same and design method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061121 |