JP2001068995A - 単一磁束量子回路 - Google Patents
単一磁束量子回路Info
- Publication number
- JP2001068995A JP2001068995A JP24415499A JP24415499A JP2001068995A JP 2001068995 A JP2001068995 A JP 2001068995A JP 24415499 A JP24415499 A JP 24415499A JP 24415499 A JP24415499 A JP 24415499A JP 2001068995 A JP2001068995 A JP 2001068995A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- passive transmission
- flux quantum
- circuit
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】受動伝送線路を備える単一磁束量子回路に関
し、特性インピーダンスの大きい受動伝送線路を使用す
ることができるようにし、受動伝送線路のベースとなる
絶縁層を薄くすることなく、受動伝送線路の線路幅を狭
くすることができるようにし、受動伝送線路の占有面積
を縮小することによるチップ面積の縮小化により、チッ
プコストの低減化を図ると共に、受動伝送線路のベース
となる絶縁層にピンホールが発生しないようにして歩留
りの向上を図る。 【解決手段】受信回路１０のジョセフソン接合Ｊ４１〜
Ｊ（ｎ＋１）は、後段のジョセフソン接合ほど臨界電流
値が大きなジョセフソン接合とし、受信回路１０を、初
段ほど入力インピーダンスが大きく、後段ほど等価的な
インピーダンスが小さくなるというインピーダンス変成
器としても機能させる。
し、特性インピーダンスの大きい受動伝送線路を使用す
ることができるようにし、受動伝送線路のベースとなる
絶縁層を薄くすることなく、受動伝送線路の線路幅を狭
くすることができるようにし、受動伝送線路の占有面積
を縮小することによるチップ面積の縮小化により、チッ
プコストの低減化を図ると共に、受動伝送線路のベース
となる絶縁層にピンホールが発生しないようにして歩留
りの向上を図る。 【解決手段】受信回路１０のジョセフソン接合Ｊ４１〜
Ｊ（ｎ＋１）は、後段のジョセフソン接合ほど臨界電流
値が大きなジョセフソン接合とし、受信回路１０を、初
段ほど入力インピーダンスが大きく、後段ほど等価的な
インピーダンスが小さくなるというインピーダンス変成
器としても機能させる。
Description
【０００１】
【発明の属する技術分野】本発明は、受動伝送線路（Pa
ssive Transmission Lines）を備える単一磁束量子（Si
ngle Flux Quantum）回路に関する。
ssive Transmission Lines）を備える単一磁束量子（Si
ngle Flux Quantum）回路に関する。
【０００２】コンピュータや情報通信の分野において
は、高速かつ低消費電力のデバイスが要求されている。
これに対応して、超電導技術を用いた単一磁束量子回路
の研究が国内外で進められている。
は、高速かつ低消費電力のデバイスが要求されている。
これに対応して、超電導技術を用いた単一磁束量子回路
の研究が国内外で進められている。
【０００３】
【従来の技術】従来、単一磁束量子回路としてＲＳＦＱ
（Rapid Single Flux Quantum）回路と呼ばれる論理回
路が提案されている（" RSFQ Logic／Memory Family :
A NewJosephson-Junction Technology for Sub-Teraher
tz-Clock-Frequency DigitalSystems ", IEEE TRANSACT
IONS ON APPLIED SUPERCONDUCTIVITY, VOL.1, NO.1,MAR
CH 1991, PP.3-28 ）。
（Rapid Single Flux Quantum）回路と呼ばれる論理回
路が提案されている（" RSFQ Logic／Memory Family :
A NewJosephson-Junction Technology for Sub-Teraher
tz-Clock-Frequency DigitalSystems ", IEEE TRANSACT
IONS ON APPLIED SUPERCONDUCTIVITY, VOL.1, NO.1,MAR
CH 1991, PP.3-28 ）。
【０００４】図９はＲＳＦＱ回路（高速単一磁束量子回
路）の原理回路の一つであるジョセフソン伝送線路（Jo
sephson Transmission Lines）の構成を示す回路図であ
り、図９中、Ｊ１１〜Ｊ１６はジョセフソン接合、Ｌ１
１〜Ｌ１６はインダクタンス、ＣＳ１１〜ＣＳ１６は直
流電流源である。
路）の原理回路の一つであるジョセフソン伝送線路（Jo
sephson Transmission Lines）の構成を示す回路図であ
り、図９中、Ｊ１１〜Ｊ１６はジョセフソン接合、Ｌ１
１〜Ｌ１６はインダクタンス、ＣＳ１１〜ＣＳ１６は直
流電流源である。
【０００５】ジョセフソン伝送線路は、ジョセフソン接
合とインダクタンスとで梯子形回路を構成すると共に、
直流電流源により各セクションに直流電流を供給する構
成とし、入力信号を磁束量子を単位として伝送するとい
うものである。
合とインダクタンスとで梯子形回路を構成すると共に、
直流電流源により各セクションに直流電流を供給する構
成とし、入力信号を磁束量子を単位として伝送するとい
うものである。
【０００６】ここに、ジョセフソン伝送線路は、ジョセ
フソン接合の臨界電流値Ｉc とジョセフソン接合間を接
続しているインダクタンス値Ｌとの積の値が磁束量子の
大きさである２.０７×１０-15 Ｖｓよりも小さくなる
ようにする必要がある。
フソン接合の臨界電流値Ｉc とジョセフソン接合間を接
続しているインダクタンス値Ｌとの積の値が磁束量子の
大きさである２.０７×１０-15 Ｖｓよりも小さくなる
ようにする必要がある。
【０００７】このため、長い伝送線路を必要とする場合
に、これをジョセフソン伝送線路で構成する場合には、
多数のジョセフソン接合を設けることが必要となるが、
この場合には、ジョセフソン接合のスイッチングによる
伝搬遅延が大きくなり、信号の高速伝送を図ることがで
きないという問題点があった。
に、これをジョセフソン伝送線路で構成する場合には、
多数のジョセフソン接合を設けることが必要となるが、
この場合には、ジョセフソン接合のスイッチングによる
伝搬遅延が大きくなり、信号の高速伝送を図ることがで
きないという問題点があった。
【０００８】そこで、また、従来、図１０に示すような
単一磁束量子回路が提案されている（" TRANSMISSION O
F SINGLE-FLUX-QUANTUM PULSES ALONG SUPERCONDUCTING
MICROSTRIP LINES ", IEEE TRANSACTIONS ON APPLIED
SUPERCONDUCTIVITY, VOL.3,NO.1, MARCH 1993, PP.2598
-2600）。
単一磁束量子回路が提案されている（" TRANSMISSION O
F SINGLE-FLUX-QUANTUM PULSES ALONG SUPERCONDUCTING
MICROSTRIP LINES ", IEEE TRANSACTIONS ON APPLIED
SUPERCONDUCTIVITY, VOL.3,NO.1, MARCH 1993, PP.2598
-2600）。
【０００９】この単一磁束量子回路は、伝送線路として
受動伝送線路である超電導マイクロストリップ線路（Su
perconducting Microstrip Lines）を用いて信号の高速
伝送を図るとするものである。
受動伝送線路である超電導マイクロストリップ線路（Su
perconducting Microstrip Lines）を用いて信号の高速
伝送を図るとするものである。
【００１０】図１０中、３はジョセフソン伝送線路から
なるドライバ回路であり、Ｊ２１、Ｊ２２、Ｊ２３はジ
ョセフソン接合、Ｌ２１、Ｌ２２、Ｌ２３はインダクタ
ンス、Ｒ２１、Ｒ２２、Ｒ２３は直流電流源を構成する
ための抵抗である。
なるドライバ回路であり、Ｊ２１、Ｊ２２、Ｊ２３はジ
ョセフソン接合、Ｌ２１、Ｌ２２、Ｌ２３はインダクタ
ンス、Ｒ２１、Ｒ２２、Ｒ２３は直流電流源を構成する
ための抵抗である。
【００１１】また、４は超電導マイクロストリップ線
路、５はジョセフソン伝送線路からなる受信回路であ
り、Ｊ２４、Ｊ２５、Ｊ２６はジョセフソン接合、Ｌ２
４、Ｌ２５、Ｌ２６はインダクタンス、Ｒ２４、Ｒ２
５、Ｒ２６は直流電流源を構成するための抵抗である。
路、５はジョセフソン伝送線路からなる受信回路であ
り、Ｊ２４、Ｊ２５、Ｊ２６はジョセフソン接合、Ｌ２
４、Ｌ２５、Ｌ２６はインダクタンス、Ｒ２４、Ｒ２
５、Ｒ２６は直流電流源を構成するための抵抗である。
【００１２】また、６はドライバ回路３と超電導マイク
ロストリップ線路４とのインピーダンス整合を補正する
ためのインピーダンス整合補正回路であり、Ｌ２７はイ
ンダクタンス、Ｃ２７はキャパシタンスである。
ロストリップ線路４とのインピーダンス整合を補正する
ためのインピーダンス整合補正回路であり、Ｌ２７はイ
ンダクタンス、Ｃ２７はキャパシタンスである。
【００１３】また、７は超電導マイクロストリップ線路
４と受信回路５との間のインピーダンス整合を補正する
ためのインピーダンス整合補正回路であり、Ｌ２８はイ
ンダクタンス、Ｃ２８はキャパシタンスである。
４と受信回路５との間のインピーダンス整合を補正する
ためのインピーダンス整合補正回路であり、Ｌ２８はイ
ンダクタンス、Ｃ２８はキャパシタンスである。
【００１４】
【発明が解決しようとする課題】図１０に示す従来の単
一磁束量子回路は、ドライバ回路３及び受信回路５にお
いては、全てのジョセフソン接合Ｊ２１〜Ｊ２６を同一
臨界電流値のジョセフソン接合とすると共に、全てのイ
ンダクタンスＬ２１〜Ｌ２６を同一インダクタンス値の
インダクタンスとするとしている。
一磁束量子回路は、ドライバ回路３及び受信回路５にお
いては、全てのジョセフソン接合Ｊ２１〜Ｊ２６を同一
臨界電流値のジョセフソン接合とすると共に、全てのイ
ンダクタンスＬ２１〜Ｌ２６を同一インダクタンス値の
インダクタンスとするとしている。
【００１５】このため、ドライバ回路３と超電導マイク
ロストリップ線路４とのインピーダンス整合及び超電導
マイクロストリップ線路４と受信回路５とのインピーダ
ンス整合を考えると、ジョセフソン接合Ｊ２１〜Ｊ２６
の臨界電流値を比較的小さく設計しても、超電導マイク
ロストリップ線路４のインピーダンスは低くなり過ぎて
しまう。
ロストリップ線路４とのインピーダンス整合及び超電導
マイクロストリップ線路４と受信回路５とのインピーダ
ンス整合を考えると、ジョセフソン接合Ｊ２１〜Ｊ２６
の臨界電流値を比較的小さく設計しても、超電導マイク
ロストリップ線路４のインピーダンスは低くなり過ぎて
しまう。
【００１６】ここに、例えば、超電導回路の作製技術と
して比較的進んでいるＮｂ接合作製技術を用いた場合を
想定して、ジョセフソン接合Ｊ２１〜Ｊ２６の臨界電流
値を０.１ｍＡとした場合には、超電導マイクロストリ
ップ線路４のインピーダンスは１.５〜２Ωと小さな値
になる。
して比較的進んでいるＮｂ接合作製技術を用いた場合を
想定して、ジョセフソン接合Ｊ２１〜Ｊ２６の臨界電流
値を０.１ｍＡとした場合には、超電導マイクロストリ
ップ線路４のインピーダンスは１.５〜２Ωと小さな値
になる。
【００１７】これを実現するために、超電導マイクロス
トリップ線路４のベースとなる絶縁層としてＳiＯ2 層
を使用し、その厚みを３００ｎｍとすると、超電導マイ
クロストリップ線路４の線路幅は４０〜６０μｍと幅広
となってしまい、ＳiＯ2 層の厚みを７００ｎｍとする
と、超電導マイクロストリップ線路４の線路幅は８０〜
１２０μｍにもなってしまう。
トリップ線路４のベースとなる絶縁層としてＳiＯ2 層
を使用し、その厚みを３００ｎｍとすると、超電導マイ
クロストリップ線路４の線路幅は４０〜６０μｍと幅広
となってしまい、ＳiＯ2 層の厚みを７００ｎｍとする
と、超電導マイクロストリップ線路４の線路幅は８０〜
１２０μｍにもなってしまう。
【００１８】また、例えば、ジョセフソン接合Ｊ２１〜
Ｊ２６の臨界電流値を０.２５ｍＡとすると、超電導マ
イクロストッリップ線路４の線路幅は、ジョセフソン接
合Ｊ２１〜Ｊ２６の臨界電流値を０.１ｍＡとした場合
の２.５倍程度にもなってしまう。
Ｊ２６の臨界電流値を０.２５ｍＡとすると、超電導マ
イクロストッリップ線路４の線路幅は、ジョセフソン接
合Ｊ２１〜Ｊ２６の臨界電流値を０.１ｍＡとした場合
の２.５倍程度にもなってしまう。
【００１９】なお、図１０に示す従来の単一磁束量子回
路を示す前掲文献には、ジョセフソン接合Ｊ２１〜Ｊ２
６として、臨界電流値が０.１２５ｍＡのジョセフソン
接合を使用すると、超電導マイクロストリップ線路４の
インピーダンスは、１.８Ωとなることが報告されてい
る。
路を示す前掲文献には、ジョセフソン接合Ｊ２１〜Ｊ２
６として、臨界電流値が０.１２５ｍＡのジョセフソン
接合を使用すると、超電導マイクロストリップ線路４の
インピーダンスは、１.８Ωとなることが報告されてい
る。
【００２０】ここに、超電導マイクロストリップ線路４
の線路幅を狭めるためには、超電導マイクロストリップ
線路４のベースとなる絶縁層を薄くすることが有効であ
るが、絶縁層を薄くすると、絶縁層にピンホールが発生
し、歩留りが低下してしまうという問題点がある。
の線路幅を狭めるためには、超電導マイクロストリップ
線路４のベースとなる絶縁層を薄くすることが有効であ
るが、絶縁層を薄くすると、絶縁層にピンホールが発生
し、歩留りが低下してしまうという問題点がある。
【００２１】本発明は、かかる点に鑑み、特性インピー
ダンスの大きい受動伝送線路を使用することができるよ
うにし、受動伝送線路のベースとなる絶縁層を薄くする
ことなく、受動伝送線路の線路幅を狭くすることができ
るようにし、受動伝送線路の占有面積を縮小することに
よるチップ面積の縮小化によりチップコストの低減化を
図ることができると共に、受動伝送線路のベースとなる
絶縁層にピンホールが発生しないようにして歩留りの向
上を図ることができるようにした単一磁束量子回路を提
供することを目的とする。
ダンスの大きい受動伝送線路を使用することができるよ
うにし、受動伝送線路のベースとなる絶縁層を薄くする
ことなく、受動伝送線路の線路幅を狭くすることができ
るようにし、受動伝送線路の占有面積を縮小することに
よるチップ面積の縮小化によりチップコストの低減化を
図ることができると共に、受動伝送線路のベースとなる
絶縁層にピンホールが発生しないようにして歩留りの向
上を図ることができるようにした単一磁束量子回路を提
供することを目的とする。
【００２２】
【課題を解決するための手段】本発明の単一磁束量子回
路は、受動伝送線路と、ジョセフソン伝送線路からな
り、受動伝送線路に単一磁束量子を出力するドライバ回
路と、ジョセフソン伝送線路からなり、受動伝送線路を
伝送されてくる単一磁束量子を受信する受信回路とを備
え、受信回路のジョセフソン接合は、単一磁束量子の伝
送が可能な範囲で、後段のジョセフソン接合ほど臨界電
流値が大きなジョセフソン接合とされているというもの
である。
路は、受動伝送線路と、ジョセフソン伝送線路からな
り、受動伝送線路に単一磁束量子を出力するドライバ回
路と、ジョセフソン伝送線路からなり、受動伝送線路を
伝送されてくる単一磁束量子を受信する受信回路とを備
え、受信回路のジョセフソン接合は、単一磁束量子の伝
送が可能な範囲で、後段のジョセフソン接合ほど臨界電
流値が大きなジョセフソン接合とされているというもの
である。
【００２３】本発明においては、受信回路のジョセフソ
ン接合は、後段のジョセフソン接合ほど臨界電流値が大
きなジョセフソン接合とされているので、受信回路は、
初段ほど入力インピーダンスが大きく、後段ほど等価的
なインピーダンスが小さくなるというインピーダンス変
成器としても機能することになる。
ン接合は、後段のジョセフソン接合ほど臨界電流値が大
きなジョセフソン接合とされているので、受信回路は、
初段ほど入力インピーダンスが大きく、後段ほど等価的
なインピーダンスが小さくなるというインピーダンス変
成器としても機能することになる。
【００２４】この結果、受動伝送線路の特性インピーダ
ンスが大きくても、受動伝送線路と受信回路とのインピ
ーダンス整合を図ることができ、ドライバ回路に入力さ
れる単一磁束量子を受動伝送線路及び受信回路を介して
受信回路の後段回路に伝送することができる。
ンスが大きくても、受動伝送線路と受信回路とのインピ
ーダンス整合を図ることができ、ドライバ回路に入力さ
れる単一磁束量子を受動伝送線路及び受信回路を介して
受信回路の後段回路に伝送することができる。
【００２５】このように、本発明によれば、受動伝送線
路として、特性インピーダンスが大きな受動伝送線路を
使用することができるので、受動伝送線路のベースとな
る絶縁層を薄くすることなく、受動伝送線路の線路幅を
狭くすることができる。
路として、特性インピーダンスが大きな受動伝送線路を
使用することができるので、受動伝送線路のベースとな
る絶縁層を薄くすることなく、受動伝送線路の線路幅を
狭くすることができる。
【００２６】
【発明の実施の形態】以下、図１〜図８を参照して、本
発明の第１実施形態〜第６実施形態について説明する。
発明の第１実施形態〜第６実施形態について説明する。
【００２７】第１実施形態・・図１、図２ 図１は本発明の第１実施形態の要部を示す回路図であ
り、図１中、８は３段構成のジョセフソン伝送線路から
なるドライバ回路であり、Ｊ３１、Ｊ３２、Ｊ３３はジ
ョセフソン接合、Ｌ３１、Ｌ３２、Ｌ３２はインダクタ
ンス、ＣＳ３１、ＣＳ３２、ＣＳ３３は直流電流源であ
る。
り、図１中、８は３段構成のジョセフソン伝送線路から
なるドライバ回路であり、Ｊ３１、Ｊ３２、Ｊ３３はジ
ョセフソン接合、Ｌ３１、Ｌ３２、Ｌ３２はインダクタ
ンス、ＣＳ３１、ＣＳ３２、ＣＳ３３は直流電流源であ
る。
【００２８】また、９は超電導伝送線路からなる受動伝
送線路、１０は（ｎ＋１）段構成のジョセフソン伝送線
路からなる受信回路であり、Ｊ４１、Ｊ４２、Ｊ４３、
Ｊ４ｎ、Ｊ４（ｎ＋１）はジョセフソン接合、Ｌ４１、
Ｌ４２、Ｌ４３、Ｌ４ｎ、Ｌ４（ｎ＋１）はインダクタ
ンス、ＣＳ４１、ＣＳ４２、ＣＳ４３、ＣＳ４ｎ、ＣＳ
４（ｎ＋１）は直流電流源である。
送線路、１０は（ｎ＋１）段構成のジョセフソン伝送線
路からなる受信回路であり、Ｊ４１、Ｊ４２、Ｊ４３、
Ｊ４ｎ、Ｊ４（ｎ＋１）はジョセフソン接合、Ｌ４１、
Ｌ４２、Ｌ４３、Ｌ４ｎ、Ｌ４（ｎ＋１）はインダクタ
ンス、ＣＳ４１、ＣＳ４２、ＣＳ４３、ＣＳ４ｎ、ＣＳ
４（ｎ＋１）は直流電流源である。
【００２９】なお、ジョセフソン接合Ｊ４３、Ｊ４ｎ間
に順に存在するジョセフソン接合Ｊ４４〜Ｊ４（ｎ−
１）と、インダクタンスＬ４３、Ｌ４ｎ間に順に存在す
るインダクタンスＬ４４〜Ｌ４（ｎ−１）と、直列電流
源ＣＳ４３、ＣＳ４ｎ間に順に存在する直列電流源ＣＳ
４４〜ＣＳ４（ｎ−１）は、図示を省略している。
に順に存在するジョセフソン接合Ｊ４４〜Ｊ４（ｎ−
１）と、インダクタンスＬ４３、Ｌ４ｎ間に順に存在す
るインダクタンスＬ４４〜Ｌ４（ｎ−１）と、直列電流
源ＣＳ４３、ＣＳ４ｎ間に順に存在する直列電流源ＣＳ
４４〜ＣＳ４（ｎ−１）は、図示を省略している。
【００３０】ここに、初段のジョセフソン接合Ｊ４１の
臨界電流値をＩc とすると、２段目のジョセフソン接合
Ｊ４２の臨界電流値はβＩc 、３段目のジョセフソン接
合Ｊ４３の臨界電流値はβ2 Ｉc 、ｎ段目のジョセフソ
ン接合Ｊ４ｎの臨界電流値はβn-1 Ｉc 、最終段のジョ
セフソン接合Ｊ４（ｎ＋１）の臨界電流値はβn Ｉcと
なるようにされている。但し、βは、１＜β≦２の値で
ある。
臨界電流値をＩc とすると、２段目のジョセフソン接合
Ｊ４２の臨界電流値はβＩc 、３段目のジョセフソン接
合Ｊ４３の臨界電流値はβ2 Ｉc 、ｎ段目のジョセフソ
ン接合Ｊ４ｎの臨界電流値はβn-1 Ｉc 、最終段のジョ
セフソン接合Ｊ４（ｎ＋１）の臨界電流値はβn Ｉcと
なるようにされている。但し、βは、１＜β≦２の値で
ある。
【００３１】すなわち、受信回路１０においては、ジョ
セフソン接合Ｊ４ｋ（但し、ｋは１〜ｎの整数であ
る。）の臨界電流値はβk-1 Ｉc とされ、後段のジョセ
フソン接合の臨界電流値はβ倍ずつ大きくなるように設
定されている。
セフソン接合Ｊ４ｋ（但し、ｋは１〜ｎの整数であ
る。）の臨界電流値はβk-1 Ｉc とされ、後段のジョセ
フソン接合の臨界電流値はβ倍ずつ大きくなるように設
定されている。
【００３２】また、初段のインダクタンスＬ４１のイン
ダクタンス値をＬo とすると、２段目のインダクタンス
Ｌ４２のインダクタンス値はＬo ／β、３段目のインダ
クタンスＬ４３のインダクタンス値はＬo ／β2 、ｎ段
目のインダクタンスＬ４ｎのインダクタンス値はＬo ／
βn-1 、最終段のインダクタンスＬ４（ｎ＋１）のイ
ンダクタンス値はＬo ／βn となるようにされている。
ダクタンス値をＬo とすると、２段目のインダクタンス
Ｌ４２のインダクタンス値はＬo ／β、３段目のインダ
クタンスＬ４３のインダクタンス値はＬo ／β2 、ｎ段
目のインダクタンスＬ４ｎのインダクタンス値はＬo ／
βn-1 、最終段のインダクタンスＬ４（ｎ＋１）のイ
ンダクタンス値はＬo ／βn となるようにされている。
【００３３】すなわち、インダクタンスＬ４ｋのインダ
クタンス値はＬo ／βk-1 とされ、後段のインダクタン
スのインダクタンス値は１／β倍ずつ小さくなるように
設定され、ジョセフソン接合Ｊ４ｋの臨界電流値βk-1
Ｉc とインダクタンスＬ４ｋのインダクタンス値はＬo
／βk-1 との積が一定となるようにしている。この積
は、伝搬してきた単一磁束量子が超電導ループ内に留ま
らないように、単一磁束量子の大きさの０.２〜０.９９
倍の範囲に選ぶことが適切である。
クタンス値はＬo ／βk-1 とされ、後段のインダクタン
スのインダクタンス値は１／β倍ずつ小さくなるように
設定され、ジョセフソン接合Ｊ４ｋの臨界電流値βk-1
Ｉc とインダクタンスＬ４ｋのインダクタンス値はＬo
／βk-1 との積が一定となるようにしている。この積
は、伝搬してきた単一磁束量子が超電導ループ内に留ま
らないように、単一磁束量子の大きさの０.２〜０.９９
倍の範囲に選ぶことが適切である。
【００３４】また、ドライバ回路８においては、ジョセ
フソン接合Ｊ３１、Ｊ３２、Ｊ３３の臨界電流値は、ジ
ョセフソン接合Ｊ３１、Ｊ３２、Ｊ３３の臨界電流値を
Ｉc_inとすると、例えば、Ｉc_in≒βn Ｉc とされ、イ
ンダクタンスＪ３１、Ｌ３２、Ｊ３３のインダクタンス
値は、インダクタンスＬ３１、Ｌ３２、Ｌ３３のインダ
クタンス値をＬo_inとすると、例えば、Ｌo_in≒Ｌo ／
βn とされる。
フソン接合Ｊ３１、Ｊ３２、Ｊ３３の臨界電流値は、ジ
ョセフソン接合Ｊ３１、Ｊ３２、Ｊ３３の臨界電流値を
Ｉc_inとすると、例えば、Ｉc_in≒βn Ｉc とされ、イ
ンダクタンスＪ３１、Ｌ３２、Ｊ３３のインダクタンス
値は、インダクタンスＬ３１、Ｌ３２、Ｌ３３のインダ
クタンス値をＬo_inとすると、例えば、Ｌo_in≒Ｌo ／
βn とされる。
【００３５】このように、本発明の第１実施形態におい
ては、受信回路１０は、ｋ段目のジョセフソン接合の臨
界電流値をαk ×Ｉc 、（ｋ＋１）段目のジョセフソン
接合の臨界電流値をαk+1 ×Ｉc とすると（但し、α1
＝１である。）、１＜αk+1／αk ≦２となるように構
成されると共に、ｋ段目のインダクタンスのインダクタ
ンス値は、Ｌ0 ／αk とされ、かつ、αk+1 ／αk ＝β
（一定値）とされているが、αk+1 ／αk は、各段ごと
に、１＜αk+1 ／αk ≦２の範囲にあれば足りる。
ては、受信回路１０は、ｋ段目のジョセフソン接合の臨
界電流値をαk ×Ｉc 、（ｋ＋１）段目のジョセフソン
接合の臨界電流値をαk+1 ×Ｉc とすると（但し、α1
＝１である。）、１＜αk+1／αk ≦２となるように構
成されると共に、ｋ段目のインダクタンスのインダクタ
ンス値は、Ｌ0 ／αk とされ、かつ、αk+1 ／αk ＝β
（一定値）とされているが、αk+1 ／αk は、各段ごと
に、１＜αk+1 ／αk ≦２の範囲にあれば足りる。
【００３６】また、受信回路１０は、単一磁束量子がト
ラップされることを避けるために、各段におけるジョセ
フソン接合の臨界電流値とインダクタンスのインダクタ
ンス値との積が単一磁束量子の大きさの０.２〜０.９９
倍の範囲で略一定値となるように構成することが適切で
ある。
ラップされることを避けるために、各段におけるジョセ
フソン接合の臨界電流値とインダクタンスのインダクタ
ンス値との積が単一磁束量子の大きさの０.２〜０.９９
倍の範囲で略一定値となるように構成することが適切で
ある。
【００３７】また、受信回路１０のジョセフソン接合Ｊ
４１〜Ｊ４（ｎ＋１）としては、ＲＳＦＱ回路の場合と
同様に、Ｉ−Ｖ特性上、ヒステリシスの無いジョセフソ
ン接合を用いるか、又は、ＳＩＳ（Superconductor-Ins
ulator-Superconductor）のようなヒステリシスを持つ
ジョセフソン接合を用いる場合には、ジョセフソン接合
と並列にシャント抵抗を設け、マッカンバー・パラメー
タが１程度になるように調整し、実質的にヒステリシス
が無いようにして用いることになる。
４１〜Ｊ４（ｎ＋１）としては、ＲＳＦＱ回路の場合と
同様に、Ｉ−Ｖ特性上、ヒステリシスの無いジョセフソ
ン接合を用いるか、又は、ＳＩＳ（Superconductor-Ins
ulator-Superconductor）のようなヒステリシスを持つ
ジョセフソン接合を用いる場合には、ジョセフソン接合
と並列にシャント抵抗を設け、マッカンバー・パラメー
タが１程度になるように調整し、実質的にヒステリシス
が無いようにして用いることになる。
【００３８】なお、実質的にヒステリシスが無いように
したジョセフソン接合を使用する場合には、受動伝送線
路９の特性インピーダンスは、受信回路１０の初段のジ
ョセフソン接合Ｊ４１のノーマル抵抗と、これに並列接
続されたシャント抵抗との合成並列抵抗値の０.４〜０.
９９倍とすることが適切であり、特に、動作マージンを
考えると、ほぼ０.５倍が最も適切である。
したジョセフソン接合を使用する場合には、受動伝送線
路９の特性インピーダンスは、受信回路１０の初段のジ
ョセフソン接合Ｊ４１のノーマル抵抗と、これに並列接
続されたシャント抵抗との合成並列抵抗値の０.４〜０.
９９倍とすることが適切であり、特に、動作マージンを
考えると、ほぼ０.５倍が最も適切である。
【００３９】以上のように、本発明の第１実施形態にお
いては、受信回路１０のジョセフソン接合Ｊ４１〜Ｊ
（ｎ＋１）は、後段のジョセフソン接合ほど臨界電流値
が大きなジョセフソン接合とされているので、受信回路
１０は、初段ほど入力インピーダンスが大きく、後段ほ
ど等価的なインピーダンスが小さくなるというインピー
ダンス変成器としても機能することになる。
いては、受信回路１０のジョセフソン接合Ｊ４１〜Ｊ
（ｎ＋１）は、後段のジョセフソン接合ほど臨界電流値
が大きなジョセフソン接合とされているので、受信回路
１０は、初段ほど入力インピーダンスが大きく、後段ほ
ど等価的なインピーダンスが小さくなるというインピー
ダンス変成器としても機能することになる。
【００４０】この結果、受動伝送線路９の特性インピー
ダンスが大きくても、受動伝送線路９と受信回路１０と
のインピーダンス整合を図ることができ、ドライバ回路
８に入力される単一磁束量子を受動伝送線路９及び受信
回路１０を介して受信回路１０の後段回路に伝送するこ
とができる。
ダンスが大きくても、受動伝送線路９と受信回路１０と
のインピーダンス整合を図ることができ、ドライバ回路
８に入力される単一磁束量子を受動伝送線路９及び受信
回路１０を介して受信回路１０の後段回路に伝送するこ
とができる。
【００４１】このように、本発明の第１実施形態によれ
ば、受動伝送線路９として、特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、受動
伝送線路９の線路幅を狭くすることができる。
ば、受動伝送線路９として、特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、受動
伝送線路９の線路幅を狭くすることができる。
【００４２】したがって、受動伝送線路９の占有面積を
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路のベースとなる絶縁層にピンホールが発生しないよう
にして歩留りの向上を図ることができる。
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路のベースとなる絶縁層にピンホールが発生しないよう
にして歩留りの向上を図ることができる。
【００４３】図２は本発明の第１実施形態をシミュレー
ションするための回路の一例を示す図であり、図２中、
１１は単一磁束量子発生源であるＤＣ／ＳＦＱ回路、１
２はドライバ回路８に対応するドライバ回路、１３は受
動伝送線路９に対応する受動伝送線路であり、ＰＴＬは
長さを６６００μｍ、特性インピーダンスを４Ωとする
受動伝送線路である。
ションするための回路の一例を示す図であり、図２中、
１１は単一磁束量子発生源であるＤＣ／ＳＦＱ回路、１
２はドライバ回路８に対応するドライバ回路、１３は受
動伝送線路９に対応する受動伝送線路であり、ＰＴＬは
長さを６６００μｍ、特性インピーダンスを４Ωとする
受動伝送線路である。
【００４４】また、ＲL は０.２Ωの終端抵抗、１４は
受信回路１０に対応する受信回路、１５は受信回路１４
が受信した単一磁束量子をモニタするデシタル・モニ
タ、Ｃは電流計、Ｖは電圧計である。
受信回路１０に対応する受信回路、１５は受信回路１４
が受信した単一磁束量子をモニタするデシタル・モニ
タ、Ｃは電流計、Ｖは電圧計である。
【００４５】図２の例では、β＝√２とし、受動伝送線
路１３の特性インピーダンスを４Ω（線幅２０μｍに相
当）としているが、この場合、動作マージンとして±２
０％以上が得られた。これは、Ｉc ＝０.１ｍＡ、特性
インピーダンス＝２Ωの場合と同等の値であり、本発明
の第１実施形態の有効性を確認することができた。
路１３の特性インピーダンスを４Ω（線幅２０μｍに相
当）としているが、この場合、動作マージンとして±２
０％以上が得られた。これは、Ｉc ＝０.１ｍＡ、特性
インピーダンス＝２Ωの場合と同等の値であり、本発明
の第１実施形態の有効性を確認することができた。
【００４６】第２実施形態・・図３ 図３は本発明の第２実施形態の要部を示す回路図であ
り、本発明の第２実施形態は、ドライバ回路８の出力端
に受動伝送線路９及び受信回路１０からなる伝送線路を
複数個接続するというものである。
り、本発明の第２実施形態は、ドライバ回路８の出力端
に受動伝送線路９及び受信回路１０からなる伝送線路を
複数個接続するというものである。
【００４７】本発明の第２実施形態によれば、ドライバ
回路８に複数の伝送線路を接続している単一磁束量子回
路について、本発明の第１実施形態と同様の作用効果を
得ることができる。
回路８に複数の伝送線路を接続している単一磁束量子回
路について、本発明の第１実施形態と同様の作用効果を
得ることができる。
【００４８】第３実施形態・・図４ 図４は本発明の第３実施形態の要部を示す回路図であ
り、本発明の第３実施形態は、ドライバ回路８と受動伝
送線路９との間に１／４波長変成器（λ／４トランスフ
ォーマ）１８を接続すると共に、受動伝送線路９と受信
回路１０との間に１／４波長変成器１９を接続し、その
他については、図１に示す本発明の第１実施形態と同様
に構成したものである。
り、本発明の第３実施形態は、ドライバ回路８と受動伝
送線路９との間に１／４波長変成器（λ／４トランスフ
ォーマ）１８を接続すると共に、受動伝送線路９と受信
回路１０との間に１／４波長変成器１９を接続し、その
他については、図１に示す本発明の第１実施形態と同様
に構成したものである。
【００４９】ここに、１／４波長変成器１８は、ドライ
バ回路８側が相対的に低インピーダンスで整合し、受動
伝送線路９側が相対的に高インピーダンスで整合するよ
うに、ドライバ回路８と受動伝送線路９との間に接続さ
れている。
バ回路８側が相対的に低インピーダンスで整合し、受動
伝送線路９側が相対的に高インピーダンスで整合するよ
うに、ドライバ回路８と受動伝送線路９との間に接続さ
れている。
【００５０】また、１／４波長変成器１９は、受動伝送
線路９側が相対的に高インピーダンスで整合し、受信回
路１０側が相対的に低インピーダンスで整合するよう
に、受動伝送線路９と受信回路１０との間に接続されて
いる。
線路９側が相対的に高インピーダンスで整合し、受信回
路１０側が相対的に低インピーダンスで整合するよう
に、受動伝送線路９と受信回路１０との間に接続されて
いる。
【００５１】なお、１／４波長変成器１８、１９の長さ
は、受動伝送線路９上を伝送する単一磁束量子のスペク
トルの主たる周波数成分の波長を基準として決定され
る。また、本発明の第３実施形態においては、１／４波
長変成器１８、１９は、一段構成とされているが、これ
ら１／４波長変成器１８、１９は、複数段構成としても
良い。
は、受動伝送線路９上を伝送する単一磁束量子のスペク
トルの主たる周波数成分の波長を基準として決定され
る。また、本発明の第３実施形態においては、１／４波
長変成器１８、１９は、一段構成とされているが、これ
ら１／４波長変成器１８、１９は、複数段構成としても
良い。
【００５２】このように、本発明の第３実施形態によれ
ば、受動伝送線路９の両端に１／４波長変成器１８、１
９を設けるとしているので、受動伝送線路９の特性イン
ピーダンスが本発明の第１実施形態の場合よりも大きく
ても、受動伝送線路９と受信回路１０とのインピーダン
ス整合を図ることができ、ドライバ回路８に入力される
単一磁束量子を受動伝送線路９及び受信回路１０を介し
て受信回路１０の後段回路に伝送することができる。
ば、受動伝送線路９の両端に１／４波長変成器１８、１
９を設けるとしているので、受動伝送線路９の特性イン
ピーダンスが本発明の第１実施形態の場合よりも大きく
ても、受動伝送線路９と受信回路１０とのインピーダン
ス整合を図ることができ、ドライバ回路８に入力される
単一磁束量子を受動伝送線路９及び受信回路１０を介し
て受信回路１０の後段回路に伝送することができる。
【００５３】この結果、受動伝送線路９として、本発明
の第１実施形態の場合よりも特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、本発
明の第１実施形態の場合よりも受動伝送線路９の線路幅
を狭くすることができる。
の第１実施形態の場合よりも特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、本発
明の第１実施形態の場合よりも受動伝送線路９の線路幅
を狭くすることができる。
【００５４】したがって、受動伝送線路９の占有面積を
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路９のベースとなる絶縁層にピンホールが発生しないよ
うにして歩留りの向上を図ることができる。
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路９のベースとなる絶縁層にピンホールが発生しないよ
うにして歩留りの向上を図ることができる。
【００５５】第４実施形態・・図５ 図５は本発明の第４実施形態の要部を示す回路図であ
り、本発明の第４実施形態は、ドライバ回路８と受動伝
送線路９との間にテーパ型変成器２０を接続すると共
に、受動伝送線路９と受信回路１０との間にテーパ型変
成器２１を接続し、その他については、図１に示す本発
明の第１実施形態と同様に構成したものである。
り、本発明の第４実施形態は、ドライバ回路８と受動伝
送線路９との間にテーパ型変成器２０を接続すると共
に、受動伝送線路９と受信回路１０との間にテーパ型変
成器２１を接続し、その他については、図１に示す本発
明の第１実施形態と同様に構成したものである。
【００５６】ここに、テーパ型変成器２０は、ドライバ
回路８側が相対的に低インピーダンスで整合し、受動伝
送線路９側が相対的に高インピーダンスで整合するよう
に、ドライバ回路８と受動伝送線路９との間に接続され
ている。
回路８側が相対的に低インピーダンスで整合し、受動伝
送線路９側が相対的に高インピーダンスで整合するよう
に、ドライバ回路８と受動伝送線路９との間に接続され
ている。
【００５７】また、テーパ型変成器２１は、受動伝送線
路９側が相対的に高インピーダンスで整合し、受信回路
１０側が相対的に低インピーダンスで整合するように、
受動伝送回路９と受信回路１０との間に接続されてい
る。
路９側が相対的に高インピーダンスで整合し、受信回路
１０側が相対的に低インピーダンスで整合するように、
受動伝送回路９と受信回路１０との間に接続されてい
る。
【００５８】なお、本発明の第４実施形態においては、
テーパ型変成器２０、２１は、一段構成とされている
が、これらテーパ型変成器２０、２１は、複数段構成と
しても良い。
テーパ型変成器２０、２１は、一段構成とされている
が、これらテーパ型変成器２０、２１は、複数段構成と
しても良い。
【００５９】このように、本発明の第４実施形態によれ
ば、受動伝送線路９の両端にテーパ型変成器２０、２１
を設けるとしているので、受動伝送線路９の特性インピ
ーダンスが本発明の第１実施形態の場合よりも大きくて
も、受動伝送線路９と受信回路１０とのインピーダンス
整合を図ることができ、ドライバ回路８に入力される単
一磁束量子を受動伝送線路９及び受信回路１０を介して
受信回路１０の後段回路に伝送することができる。
ば、受動伝送線路９の両端にテーパ型変成器２０、２１
を設けるとしているので、受動伝送線路９の特性インピ
ーダンスが本発明の第１実施形態の場合よりも大きくて
も、受動伝送線路９と受信回路１０とのインピーダンス
整合を図ることができ、ドライバ回路８に入力される単
一磁束量子を受動伝送線路９及び受信回路１０を介して
受信回路１０の後段回路に伝送することができる。
【００６０】この結果、受動伝送線路９として、本発明
の第１実施形態の場合よりも特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、本発
明の第１実施形態の場合よりも受動伝送線路９の線路幅
を狭くすることができる。
の第１実施形態の場合よりも特性インピーダンスが大き
な受動伝送線路を使用することができるので、受動伝送
線路９のベースとなる絶縁層を薄くすることなく、本発
明の第１実施形態の場合よりも受動伝送線路９の線路幅
を狭くすることができる。
【００６１】したがって、受動伝送線路９の占有面積を
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路９のベースとなる絶縁層にピンホールが発生しないよ
うにして歩留りの向上を図ることができる。
縮小することによるチップ面積の縮小化により、チップ
コストの低減化を図ることができると共に、受動伝送線
路９のベースとなる絶縁層にピンホールが発生しないよ
うにして歩留りの向上を図ることができる。
【００６２】第５実施形態・・図６ 図６は本発明の第５実施形態の要部を示す回路図であ
り、本発明の第５実施形態は、受動伝送線路９の出力端
と受信回路１０の入力端との間に、受動伝送線路９の特
性インピーダンスに比べて抵抗値の小さな抵抗２２を直
列に接続し、その他については、図１に示す本発明の第
１実施形態と同様に構成したものである。
り、本発明の第５実施形態は、受動伝送線路９の出力端
と受信回路１０の入力端との間に、受動伝送線路９の特
性インピーダンスに比べて抵抗値の小さな抵抗２２を直
列に接続し、その他については、図１に示す本発明の第
１実施形態と同様に構成したものである。
【００６３】このように構成された本発明の第５実施形
態によれば、本発明の第１実施形態の場合と同様に、受
動伝送線路９の占有面積を縮小することによるチップ面
積の縮小化により、チップコストの低減化を図ることが
できると共に、受動伝送線路９のベースとなる絶縁層に
ピンホールが発生しないようにして歩留りの向上を図る
ことができ、更に、終端抵抗２２によって、ジョセフソ
ン接合Ｊ３３と受動伝送線路９とジョセフソン接合Ｊ４
１とで超電導ループが形成されないようにし、受動伝送
線路９での磁束トラップの発生を避けることができる。
態によれば、本発明の第１実施形態の場合と同様に、受
動伝送線路９の占有面積を縮小することによるチップ面
積の縮小化により、チップコストの低減化を図ることが
できると共に、受動伝送線路９のベースとなる絶縁層に
ピンホールが発生しないようにして歩留りの向上を図る
ことができ、更に、終端抵抗２２によって、ジョセフソ
ン接合Ｊ３３と受動伝送線路９とジョセフソン接合Ｊ４
１とで超電導ループが形成されないようにし、受動伝送
線路９での磁束トラップの発生を避けることができる。
【００６４】第６実施形態・・図７ 図７は本発明の第６実施形態の要部を示す回路図であ
り、本発明の第６実施形態は、受動伝送線路９の出力端
と受信回路１０の入力端との間に、単一磁束量子を通過
させることができるキャパシタンス値を有するキャパシ
タンス２３を直列に接続し、その他については、図１に
示す本発明の第１実施形態と同様に構成したものであ
る。
り、本発明の第６実施形態は、受動伝送線路９の出力端
と受信回路１０の入力端との間に、単一磁束量子を通過
させることができるキャパシタンス値を有するキャパシ
タンス２３を直列に接続し、その他については、図１に
示す本発明の第１実施形態と同様に構成したものであ
る。
【００６５】このように構成された本発明の第６実施形
態によれば、本発明の第１実施形態の場合と同様に、受
動伝送線路９の占有面積を縮小することによるチップ面
積の縮小化により、チップコストの低減化を図ることが
できると共に、受動伝送線路９のベースとなる絶縁層に
ピンホールが発生しないようにして歩留りの向上を図る
ことができ、更に、キャパシタ２３によって、ジョセフ
ソン接合Ｊ３３と受動伝送線路９とジョセフソン接合Ｊ
４１とで超電導ループが形成されないようにし、受動伝
送線路９での磁束トラップの発生を避けることができ
る。
態によれば、本発明の第１実施形態の場合と同様に、受
動伝送線路９の占有面積を縮小することによるチップ面
積の縮小化により、チップコストの低減化を図ることが
できると共に、受動伝送線路９のベースとなる絶縁層に
ピンホールが発生しないようにして歩留りの向上を図る
ことができ、更に、キャパシタ２３によって、ジョセフ
ソン接合Ｊ３３と受動伝送線路９とジョセフソン接合Ｊ
４１とで超電導ループが形成されないようにし、受動伝
送線路９での磁束トラップの発生を避けることができ
る。
【００６６】なお、本発明の第１実施形態〜第６実施形
態においては、受動伝送線路として超電導伝送線路を設
ける場合について説明したが、本発明は、金（Ａｕ）、
アルミニウム（Ａｌ）、銅（Ｃｕ）等の低抵抗率の常電
導体からなる受動伝送線路を設ける場合についても適用
することができる。
態においては、受動伝送線路として超電導伝送線路を設
ける場合について説明したが、本発明は、金（Ａｕ）、
アルミニウム（Ａｌ）、銅（Ｃｕ）等の低抵抗率の常電
導体からなる受動伝送線路を設ける場合についても適用
することができる。
【００６７】また、本発明の第１実施形態〜第６実施形
態においては、ドライバ回路８のジョセフソン接合は、
例えば、臨界電流値の同一のジョセフソン接合とすると
したが、単一磁束量子の伝送が可能な範囲で、後段のジ
ョセフソン接合ほど臨界電流値が小さなジョセフソン接
合となるように構成しても良い。
態においては、ドライバ回路８のジョセフソン接合は、
例えば、臨界電流値の同一のジョセフソン接合とすると
したが、単一磁束量子の伝送が可能な範囲で、後段のジ
ョセフソン接合ほど臨界電流値が小さなジョセフソン接
合となるように構成しても良い。
【００６８】図８は本発明の第１実施形態をシミュレー
ションするための回路の他の例を示す図であり、図８
中、１６はドライバ回路８に対応するドライバ回路であ
る。このドライバ回路８は、初段のジョセフソン接合の
臨界電流値を０.２ｍＡ 、２段目のジョセフソン接合の
臨界電流値を０.２/√２＝０.１４ｍＡ、３段目のジョ
セフソン接合の臨界電流値を０.２/（√２）2＝０.１ｍ
Ａ、４段目のジョセフソン接合の臨界電流値を０.２／
（√２）3＝０.０７ｍＡ 、最終段のジョセフソン接合
の臨界電流値を０.２／（√２）4＝０.０５ｍＡ とした
ものである。
ションするための回路の他の例を示す図であり、図８
中、１６はドライバ回路８に対応するドライバ回路であ
る。このドライバ回路８は、初段のジョセフソン接合の
臨界電流値を０.２ｍＡ 、２段目のジョセフソン接合の
臨界電流値を０.２/√２＝０.１４ｍＡ、３段目のジョ
セフソン接合の臨界電流値を０.２/（√２）2＝０.１ｍ
Ａ、４段目のジョセフソン接合の臨界電流値を０.２／
（√２）3＝０.０７ｍＡ 、最終段のジョセフソン接合
の臨界電流値を０.２／（√２）4＝０.０５ｍＡ とした
ものである。
【００６９】
【発明の効果】以上のように、本発明によれば、受信回
路のジョセフソン接合は、後段のジョセフソン接合ほど
臨界電流値が大きなジョセフソン接合とし、受信回路
を、初段ほど入力インピーダンスが大きく、後段ほど等
価的なインピーダンスが小さくなるように構成し、受信
回路がインピーダンス変成器としても機能するようにし
たことにより、特性インピーダンスが大きな受動伝送線
路を使用し、受動伝送線路のベースとなる絶縁層を薄く
することなく、受動伝送線路の線路幅を狭くすることが
できるので、受動伝送線路の占有面積を縮小することに
よるチップ面積の縮小化により、チップコストの低減化
を図ることができると共に、受動伝送線路のベースとな
る絶縁層にピンホールが発生しないようにして歩留りの
向上を図ることができる。
路のジョセフソン接合は、後段のジョセフソン接合ほど
臨界電流値が大きなジョセフソン接合とし、受信回路
を、初段ほど入力インピーダンスが大きく、後段ほど等
価的なインピーダンスが小さくなるように構成し、受信
回路がインピーダンス変成器としても機能するようにし
たことにより、特性インピーダンスが大きな受動伝送線
路を使用し、受動伝送線路のベースとなる絶縁層を薄く
することなく、受動伝送線路の線路幅を狭くすることが
できるので、受動伝送線路の占有面積を縮小することに
よるチップ面積の縮小化により、チップコストの低減化
を図ることができると共に、受動伝送線路のベースとな
る絶縁層にピンホールが発生しないようにして歩留りの
向上を図ることができる。
【図１】本発明の第１実施形態の要部を示す回路図であ
る。
る。
【図２】本発明の第１実施形態をシミュレーションする
ための回路の一例を示す図である。
ための回路の一例を示す図である。
【図３】本発明の第２実施形態の要部を示す回路図であ
る。
る。
【図４】本発明の第３実施形態の要部を示す回路図であ
る。
る。
【図５】本発明の第４実施形態の要部を示す回路図であ
る。
る。
【図６】本発明の第５実施形態の要部を示す回路図であ
る。
る。
【図７】本発明の第６実施形態の要部を示す回路図であ
る。
る。
【図８】本発明の第１実施形態をシミュレーションする
ための回路の他の例を示す図である。
ための回路の他の例を示す図である。
【図９】ジョセフソン伝送線路の構成を示す回路図であ
る。
る。
【図１０】伝送線路として超電導マイクロストリップ線
路を使用した従来の単一磁束量子回路の一例を示す回路
図である。
路を使用した従来の単一磁束量子回路の一例を示す回路
図である。
Ｊ ジョセフソン接合 Ｌ インダクタンス ＣＳ 直流電流源
フロントページの続き (72)発明者 鈴木 秀雄 東京都江東区東雲一丁目14番３号 財団法 人国際超電導産業技術研究センター超電導 工学研究所内 (72)発明者 宮原 一紀 東京都江東区東雲一丁目14番３号 財団法 人国際超電導産業技術研究センター超電導 工学研究所内 (72)発明者 榎本 陽一 東京都江東区東雲一丁目14番３号 財団法 人国際超電導産業技術研究センター超電導 工学研究所内 Ｆターム(参考） 4M113 AA42 AD11 AD21 5J042 AA04 BA00 CA29 DA01
Claims (15)
- 【請求項１】受動伝送線路と、 ジョセフソン伝送線路からなり、前記受動伝送線路に単
一磁束量子を出力するドライバ回路と、 ジョセフソン伝送線路からなり、前記受動伝送線路を伝
送されてくる単一磁束量子を受信する受信回路とを備
え、 前記受信回路のジョセフソン接合は、単一磁束量子の伝
送が可能な範囲で、後段のジョセフソン接合ほど臨界電
流値が大きなジョセフソン接合とされていることを特徴
とする単一磁束量子回路。 - 【請求項２】前記受信回路は、各段におけるジョセフソ
ン接合の臨界電流値とインダクタンスのインダクタンス
値との積が単一磁束量子の大きさの０.２〜０.９９倍の
範囲で略一定値となるように構成されていることを特徴
とする請求項１記載の単一磁束量子回路。 - 【請求項３】前記受信回路は、ｋ段目（但し、ｋは１〜
ｍの整数であり、ｍは１以上の任意の整数である。）の
ジョセフソン接合の臨界電流値をαk ×Ｉc 、（ｋ＋
１）段目のジョセフソン接合の臨界電流値をαk+1 ×Ｉ
c とすると（但し、α1 ＝１である。）、１＜αk+1 ／
αk ≦２となるように構成されていることを特徴とする
請求項１又は２記載の単一磁束量子回路。 - 【請求項４】前記受信回路のｋ段目のインダクタンスの
インダクタンス値は、Ｌ0 ／αk とされていることを特
徴とする請求項３記載の単一磁束量子回路。 - 【請求項５】前記αk+1 ／αk は、略一定値とされてい
ることを特徴とする請求項４記載の単一磁束量子回路。 - 【請求項６】前記ドライバ回路は、ジョセフソン接合の
臨界電流値が略αn+1 Ｉc 、インダクタンスのインダク
タンス値が略Ｌ0 ／αn となるように構成されているこ
とを特徴とする請求項４又は５記載の単一磁束量子回
路。 - 【請求項７】前記受動伝送線路の特性インピーダンス
は、前記受信回路の初段のジョセフソン接合のノーマル
抵抗と、これに並列接続されたシャント抵抗との合成並
列抵抗値の０.４〜０.９９倍とされていることを特徴と
する請求項１〜６のいずれか一項に記載の単一磁束量子
回路。 - 【請求項８】前記受動伝送線路として、それぞれ入力端
を前記ドライバ回路の出力端に接続された複数の受動伝
送線路を備えると共に、 前記受信回路として、前記複数の受動伝送線路のそれぞ
れに対応する受信回路を備えていることを特徴とする請
求項１〜７のいずれか一項に記載の単一磁束量子回路。 - 【請求項９】前記ドライバ回路と前記受動伝送線路との
間に、前記ドライバ回路側が相対的に低インピーダンス
で整合し、前記受動伝送線路側が相対的に高インピーダ
ンスで整合するように、一段又は複数段の第１の１／４
波長変成器が接続されると共に、 前記受動伝送線路と前記受信回路との間に、前記受動伝
送線路側が相対的に高インピーダンスで整合し、前記受
信回路側が相対的に低インピーダンスで整合するよう
に、一段又は複数段の第２の１／４波長変成器が接続さ
れていることを特徴とする請求項１〜７のいずれか一項
に記載の単一磁束量子回路。 - 【請求項１０】前記ドライバ回路と前記受動伝送線路と
の間に、前記ドライバ回路側が相対的に低インピーダン
スで整合し、前記受動伝送線路側が相対的に高インピー
ダンスで整合するように、一段又は複数段の第１のテー
パ型波長変成器が接続されると共に、 前記受動伝送線路と前記受信回路との間に、前記受動伝
送線路側が相対的に高インピーダンスで整合し、前記受
信回路側が相対的に低インピーダンスで整合するよう
に、一段又は複数段の第２のテーパ型波長変成器が接続
されていることを特徴とする請求項１〜７のいずれか一
項に記載の単一磁束量子回路。 - 【請求項１１】前記ドライバ回路のジョセフソン接合
は、単一磁束量子の伝送が可能な範囲で、後段のジョセ
フソン接合ほど臨界電流値が小さなジョセフソン接合と
されていることを特徴とする請求項１〜１０のいずれか
一項に記載の単一磁束量子回路。 - 【請求項１２】前記受動伝送線路は、超電導伝送線路で
あり、 前記受動伝送線路の出力端と前記受信回路の入力端との
間に、前記受動伝送線路を含む超電導ループが形成され
ることを回避するための素子が直列に接続されているこ
とを特徴とする請求項１〜１１のいずれか一項に記載の
単一磁束量子回路。 - 【請求項１３】前記受動伝送線路を含む超電導ループが
形成されることを回避するための素子は、前記受動伝送
線路の特性インピーダンスと比べて小さな抵抗値を有す
る抵抗であることを特徴とする請求項１２記載の単一磁
束量子回路。 - 【請求項１４】前記受動伝送線路を含む超電導ループが
形成されることを回避するための素子は、単一磁束量子
を通過させることができるキャパシタンス値を有するキ
ャパシタンスであることを特徴とする請求項１２記載の
単一磁束量子回路。 - 【請求項１５】前記受動伝送線路は、低抵抗率の常電導
体で構成されていることを特徴とする請求項１〜１１の
いずれか一項に記載の単一磁束量子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24415499A JP2001068995A (ja) | 1999-08-31 | 1999-08-31 | 単一磁束量子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24415499A JP2001068995A (ja) | 1999-08-31 | 1999-08-31 | 単一磁束量子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068995A true JP2001068995A (ja) | 2001-03-16 |
Family
ID=17114574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24415499A Pending JP2001068995A (ja) | 1999-08-31 | 1999-08-31 | 単一磁束量子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001068995A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004013965A1 (ja) * | 2002-08-05 | 2004-02-12 | International Superconductivity Technology Center, The Juridical Foundation | 超電導ドライバ回路 |
| JP2004533061A (ja) * | 2001-06-01 | 2004-10-28 | ディー−ウェイヴ システムズ インコーポレイテッド | 超伝導位相キュビットのための量子処理システム |
-
1999
- 1999-08-31 JP JP24415499A patent/JP2001068995A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004533061A (ja) * | 2001-06-01 | 2004-10-28 | ディー−ウェイヴ システムズ インコーポレイテッド | 超伝導位相キュビットのための量子処理システム |
| WO2004013965A1 (ja) * | 2002-08-05 | 2004-02-12 | International Superconductivity Technology Center, The Juridical Foundation | 超電導ドライバ回路 |
| US7095227B2 (en) | 2002-08-05 | 2006-08-22 | International Superconductivity Technology Center, The Juridical Foundation | Superconducting driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580310B2 (en) | Double flux quantum superconductor driver | |
| US9787278B1 (en) | Lossless microwave switch based on tunable filters for quantum information processing | |
| US5936458A (en) | Superconducting analog amplifier circuits | |
| JPS60233912A (ja) | 分布増幅器 | |
| US4769618A (en) | Distributed power combiner/divider | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| US4980580A (en) | CMOS interconnection circuit | |
| US5642080A (en) | Low noise amplifier in monolithic integrated circuit | |
| JP2001068995A (ja) | 単一磁束量子回路 | |
| JP4066012B2 (ja) | 超電導ドライバ回路及び超電導機器 | |
| JPS6038911A (ja) | 作動周波数と独立してリアクタンスを整合する４端子網 | |
| US10396732B2 (en) | Amplification of frequency multiplexed microwave signals using cascading multi-path interferometric josephson directional amplifiers with nonoverlapping bandwidths | |
| JPH1155047A (ja) | 低雑音増幅器 | |
| US4985642A (en) | High-frequency circuit having a loaded field-effect transistor | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| JPH05235677A (ja) | リミッター回路 | |
| JPS5840945U (ja) | ３ジヨセフソン接合直結形分離回路 | |
| JP4374092B2 (ja) | 超伝導接合及び超伝導回路 | |
| JP3931759B2 (ja) | 超電導分周回路 | |
| JP2555726B2 (ja) | 帰還形電界効果トランジスタ増幅器 | |
| JP4410129B2 (ja) | 周波数可変インピーダンス整合回路 | |
| JPH02202205A (ja) | 集積半導体回路 | |
| JP4595850B2 (ja) | 移相器 | |
| JP2005252400A (ja) | ゲートブロックおよびこれを用いた論理回路並びにその設計方法 | |
| EP4315610A1 (en) | Superconducting output amplifiers with interstage filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061121 |