JP2000147071A - Characteristics inspection device for analogue circuit - Google Patents
Characteristics inspection device for analogue circuitInfo
- Publication number
- JP2000147071A JP2000147071A JP10324031A JP32403198A JP2000147071A JP 2000147071 A JP2000147071 A JP 2000147071A JP 10324031 A JP10324031 A JP 10324031A JP 32403198 A JP32403198 A JP 32403198A JP 2000147071 A JP2000147071 A JP 2000147071A
- Authority
- JP
- Japan
- Prior art keywords
- threshold value
- inspection
- comparator
- circuit
- analog circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、アナログ回路を内
包した半導体集積回路における、アナログ回路の特性を
調べるアナログ回路の特性検査装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog circuit characteristic inspection apparatus for examining the characteristics of an analog circuit in a semiconductor integrated circuit including the analog circuit.
【0002】[0002]
【従来の技術】従来、半導体集積回路(以下、「IC」
と記す)においては、デジタル回路とアナログ回路とは
別々なICとして作成されてきたが、近年、技術的発展
に伴い集積度が向上すると共に、デジタル回路とアナロ
グ回路とを1つのICに集積することが行なわれるよう
になってきている。しかしながら、このデジタル回路と
アナログ回路の混載、さらには混載されるアナログ回路
の規模の増大化に伴い、アナログ回路の所定の部位の特
性を知ることが困難になってきている。2. Description of the Related Art Conventionally, semiconductor integrated circuits (hereinafter referred to as "IC")
), The digital circuit and the analog circuit have been created as separate ICs. However, in recent years, the degree of integration has increased with technological development, and the digital circuit and the analog circuit have been integrated into one IC. Is being done. However, as the digital circuit and the analog circuit are mixedly mounted, and the scale of the mixed analog circuit is increased, it is difficult to know the characteristics of a predetermined portion of the analog circuit.
【0003】さて、IC内部の特性を知りたい部位から
テストピンを出す方法で回路特性の検査が行なわれてき
た。しかしこの方法では検査部位が増えるにしたがって
ピン数が増大すると共に、引き出しによる特性劣化が問
題となるところである。[0005] Circuit characteristics have been inspected by a method in which a test pin is pulled out from a portion where the characteristics inside the IC are to be known. However, in this method, the number of pins increases as the number of inspection sites increases, and the characteristic deterioration due to pulling out becomes a problem.
【0004】また、ピン数の増加を抑制するために、そ
れぞれの部位からの信号を切り替えて1つのピンからア
ナログ信号を取り出す切り替え回路、即ちマルチプレク
サを設けるものもあるが、やはり回路の引回しによる影
響や、マルチプレクサの性能が十分でないことによる誤
差が生じていた。In order to suppress an increase in the number of pins, there is also provided a switching circuit for switching the signal from each part to extract an analog signal from one pin, that is, a multiplexer. There has been an error due to the influence or insufficient performance of the multiplexer.
【0005】さらに、ICの設計段階ではICチップに
直接針を立てて、目的とする部位の特性を確認する方法
も取られているが、針による寄生容量が特性に影響を及
ぼし、また、生産ウエーハでは針を立てるパッドを、検
査する部位毎に設ける必要があり、このためチップサイ
ズが大きくなり、コストが上昇する要因になっていた。Further, at the IC design stage, a method of directly setting a needle on an IC chip and confirming the characteristics of a target portion has been adopted. However, the parasitic capacitance due to the needle affects the characteristics, and the production is difficult. In a wafer, it is necessary to provide a pad for setting a needle for each part to be inspected, which increases the chip size and increases the cost.
【0006】[0006]
【発明が解決しようとする課題】従って本発明の課題
は、IC内部に作成されたアナログ回路の所定の部位の
特性を、容易、且つ正確に測定できるアナログ回路の特
性検査装置を提供することを目的とする。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an analog circuit characteristic inspection apparatus capable of easily and accurately measuring the characteristics of a predetermined portion of an analog circuit formed inside an IC. Aim.
【0007】[0007]
【課題を解決するための手段】本発明は上記課題に鑑み
なされたものであり、半導体集積回路中のアナログ回路
における所定の部位の電圧を検査するための、第1しき
い値を有する第1比較器と、第2しきい値を有する第2
比較器とからなり、第1しきい値は第2しきい値よりも
高いウインドウコンパレータを用いた検査手段と、前記
第1しきい値と前記第2しきい値とを生成するための基
準電圧を発生する基準電圧発生手段と、前記第2比較器
の第2しきい値を制御するしきい値制御手段とを具備し
たアナログ回路の特性検査装置を構成する。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has a first threshold having a first threshold value for testing a voltage of a predetermined portion in an analog circuit in a semiconductor integrated circuit. A second comparator having a second threshold value;
A comparator using a window comparator whose first threshold is higher than a second threshold; and a reference voltage for generating the first threshold and the second threshold. And a threshold voltage control means for controlling a second threshold value of the second comparator.
【0008】また、半導体集積回路中のアナログ回路に
おける複数の部位の電圧を検査するための、第1しきい
値を有する第1比較器と、第2しきい値を有する第2比
較器とからなり、第1しきい値は第2しきい値よりも高
いウインドウコンパレータを用いた複数の検査手段と、
前記第1しきい値と前記第2しきい値とを生成するため
の基準電圧を発生する基準電圧発生手段と、前記複数の
検査手段の第2比較器の第2しきい値を制御するしきい
値制御手段と、前記複数の検査手段による検査結果を記
憶する検査結果記憶手段とを具備し、前記複数の検査手
段による検査結果を前記検査結果記憶手段から順次読み
出すアナログ回路の特性検査装置を構成する。In addition, a first comparator having a first threshold value and a second comparator having a second threshold value for testing voltages at a plurality of portions in an analog circuit in a semiconductor integrated circuit. A plurality of inspection means using a window comparator wherein the first threshold is higher than the second threshold;
A reference voltage generator for generating a reference voltage for generating the first threshold and the second threshold, and a second threshold of a second comparator of the plurality of checkers. A threshold value control means; and a test result storage means for storing test results by the plurality of test means, wherein a characteristic test apparatus for an analog circuit for sequentially reading test results from the plurality of test means from the test result storage means. Constitute.
【0009】さらに、上記アナログ回路の特性検査装置
に、前記基準電圧発生手段による基準電圧の設定レベル
を、アナログ回路の検査信号に対応して順次変化させる
構成を加え、上記課題を解決する。Further, the above-mentioned problem is solved by adding a configuration in which the set level of the reference voltage by the reference voltage generating means is sequentially changed in accordance with the test signal of the analog circuit.
【0010】上述した構成のアナログ回路の特性検査装
置では、2つの比較器の、各々の比較基準レベルでアナ
ログ回路の検査部位のレベルが判定されると共に、複数
の検査部位の検査結果をIC内部に形成した記憶手段か
ら順次読み出すことができる。また、比較器の比較基準
レベルを外部から調整でき、多様な検査が可能となる。In the analog circuit characteristic inspection apparatus having the above-described configuration, the level of the inspection part of the analog circuit is determined by each of the comparison reference levels of the two comparators, and the inspection results of the plurality of inspection parts are integrated into the IC. Can be sequentially read out from the storage means formed in the storage device. Further, the comparison reference level of the comparator can be adjusted from the outside, and various inspections can be performed.
【0011】[0011]
【発明の実施の形態】本発明は、アナログ回路を含むI
Cの、アナログ回路の電気的特性を検査する手段に関し
ていて、しきい値の異なる2つの比較器を設け、さらに
そのしきい値を外部からの信号により変化させることに
より、アナログ回路の動作を検出すると共に、アナログ
回路の周波数を測定することが可能であり、さらに検出
結果を記憶する手段をIC中に設け、この記憶する手段
から順次検出結果を読み出すことで出力用のピンを増加
させることなく、多数のポイントの電気的特性を測定で
きることを特徴とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an I / O circuit including an analog circuit.
C means for inspecting the electrical characteristics of an analog circuit, wherein two comparators having different thresholds are provided, and the threshold is changed by an external signal to detect the operation of the analog circuit. In addition, it is possible to measure the frequency of the analog circuit, and furthermore, a means for storing the detection results is provided in the IC, and the detection results are sequentially read out from the storage means, thereby increasing the number of output pins. It is characterized in that electrical characteristics of a large number of points can be measured.
【0012】つぎに、図1ないし図6を参照して、本発
明の実施の形態例について説明する。尚、図1は本発明
にかかわるアナログ回路の特性検査装置を有するICの
回路ブロックを示す図である。また、図2は図1に示す
基準電流発生回路の例と、検査回路の例を示す図であ
り、図3は検査出力段の構成例であり、図4は基準電流
発生回路の他の例である。また、図5は検査の動作につ
いて説明するための図である。さらに、図6は本発明に
かかわるアナログ回路の特性検査装置の、スレッショル
ド切り替え回路を有する検査回路の例である。Next, an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a diagram showing a circuit block of an IC having an analog circuit characteristic inspection apparatus according to the present invention. 2 is a diagram showing an example of the reference current generation circuit shown in FIG. 1 and an example of a test circuit. FIG. 3 is a configuration example of a test output stage. FIG. 4 is another example of the reference current generation circuit. It is. FIG. 5 is a diagram for explaining the inspection operation. FIG. 6 is an example of an inspection circuit having a threshold switching circuit of the analog circuit characteristic inspection apparatus according to the present invention.
【0013】まず、本発明にかかわるアナログ回路の特
性検査装置の構成について説明する。図1に示すように
本発明にかかわるアナログ回路を含む半導体集積回路、
即ちIC1はデジタル回路部2とアナログ回路部3とを
有していて、アナログ回路部3には特性を検査すべき複
数の特性検査点4a〜4nがあり、また、アナログ回路
部3の外部に検査回路5a〜5nが設けられていて、特
性検査点4a〜4nは、それぞれ対応する検査回路5a
〜5nに接続されている。First, the configuration of an analog circuit characteristic inspection apparatus according to the present invention will be described. A semiconductor integrated circuit including an analog circuit according to the present invention as shown in FIG. 1,
That is, the IC 1 has a digital circuit section 2 and an analog circuit section 3. The analog circuit section 3 has a plurality of characteristic test points 4 a to 4 n for which characteristics are to be tested. The inspection circuits 5a to 5n are provided, and the characteristic inspection points 4a to 4n
To 5n.
【0014】また、検査回路5a〜5nの検査結果を記
憶するレジスタ6、検査回路5a〜5nの比較基準レベ
ル、即ち、しきい値を設定するための基準電流を供給す
る基準電流発生回路7、しきい値のレベルを制御するし
きい値制御回路8が設けられている。さらに装置全体と
しての制御はCPU9で行なわれ、レジスタ6から順
次、記録されている検査結果が出力端子10から読み出
される構成になっている。A register 6 for storing test results of the test circuits 5a to 5n; a reference current generating circuit 7 for supplying a reference current for setting a comparison reference level of the test circuits 5a to 5n, ie, a threshold value; A threshold control circuit 8 for controlling a threshold level is provided. Further, control of the entire apparatus is performed by the CPU 9, and the recorded inspection results are sequentially read from the output terminal 10 from the register 6.
【0015】つぎに、検査回路5a〜5nの構成につい
て、検査回路5aを例にして説明する。検査回路5b〜
5nについても同様である。図2に示すように、検査回
路5aは2つの比較器11、12が2段構成になってい
て、それぞれの+端子に特性検査点4aの電圧が入力さ
れている。また、比較器11の−端子には電源Vccから
電流源13が接続され、比較器12の−端子には比較器
11の−端子から抵抗R1 が接続され、さらに、比較器
12の−端子とGNDの間には抵抗R2 が挿入されてい
る。Next, the configuration of the inspection circuits 5a to 5n will be described using the inspection circuit 5a as an example. Inspection circuit 5b ~
The same applies to 5n. As shown in FIG. 2, the inspection circuit 5a has two comparators 11 and 12 in a two-stage configuration, and the voltage of the characteristic inspection point 4a is input to each + terminal. The negative terminal of the comparator 11 is connected to the current source 13 from the power supply Vcc, the negative terminal of the comparator 12 is connected to the resistor R1 from the negative terminal of the comparator 11, and the negative terminal of the comparator 12 is connected to the negative terminal. A resistor R2 is inserted between GND.
【0016】ここで電流源13の電流値をI0 とすると
比較器11の−端子の電位は(R1+R2 )×I0 であ
り(即ち、第1しきい値)、また比較器12の−端子の
電位はR2 ×I0 となり(即ち、第2しきい値)、2つ
の比較器の基準となるしきい値にはR1 ×I0 の電位差
があって、所謂、ウインドウコンパレータを形成してい
る。これらのしきい値に基づく比較器11、12の出力
レベルの組み合わせにより、特性検査点4aの電位が判
別されることになる。Here, assuming that the current value of the current source 13 is I0, the potential of the minus terminal of the comparator 11 is (R1 + R2) × I0 (that is, the first threshold value), and the potential of the minus terminal of the comparator 12 is Is R2.times.I0 (that is, the second threshold value). The threshold value used as the reference for the two comparators has a potential difference of R1.times.I0, forming a so-called window comparator. The potential of the characteristic inspection point 4a is determined by the combination of the output levels of the comparators 11 and 12 based on these thresholds.
【0017】上述した電流源13の電流I0 を発生させ
る回路として基準電流発生回路7がある。演算器14の
+端子には制御入力端子15を介して基準電圧Vが入力
され、演算器14の出力端に接続されたトランジスタT
r1を介して抵抗R3 に電流I0 が流れ、これがカレント
ミラーで折り返し、電流源13の電流値がI0 となる。
従って、基準電圧Vを変化させるとそれに応じて比較器
11、12のしきい値が変化し、種々のアナログ電圧の
検査に対応することができるものである。尚、抵抗R4
は抵抗R5 によって生じるオフセットを打ち消すための
ものである。As a circuit for generating the current I0 of the current source 13, there is a reference current generating circuit 7. The reference voltage V is input to the + terminal of the arithmetic unit 14 via the control input terminal 15, and the transistor T connected to the output terminal of the arithmetic unit 14
A current I0 flows through the resistor R3 via r1, and this current is turned back by the current mirror, so that the current value of the current source 13 becomes I0.
Therefore, when the reference voltage V is changed, the threshold values of the comparators 11 and 12 change accordingly, and it is possible to cope with various analog voltage tests. Note that the resistor R4
Is for canceling the offset caused by the resistor R5.
【0018】図2に示す基準電流発生回路7の例では内
部の基準電圧Vref と外部の電圧Vとがスイッチ16で
切り替えられるようになっている。また、電圧Vは変化
させられる構成である。ここで、スイッチ16がオフし
基準電圧Vref が接続された場合、比較器11のしきい
値VTH1 と比較器12のしきい値VTH2 とは次の(1)
式と(2)式で示される。 VTH1 =(Vref /R3 )×(R1 +R2 ) (1) VTH2 =(Vref /R3 )×R2 (2)In the example of the reference current generating circuit 7 shown in FIG. 2, an internal reference voltage Vref and an external voltage V are switched by a switch 16. Further, the voltage V is configured to be changed. Here, when the switch 16 is turned off and the reference voltage Vref is connected, the threshold value VTH1 of the comparator 11 and the threshold value VTH2 of the comparator 12 are expressed by the following (1).
Expression (2) and Expression (2). VTH1 = (Vref / R3) .times. (R1 + R2) (1) VTH2 = (Vref / R3) .times.R2 (2)
【0019】また、(1)式と(2)式から分かるよう
に、各抵抗をR2 <R3 <R1 +R2 の関係にすること
により、基準電圧Vref に対して、その上下にしきい値
を設定することができ、しきい値の幅VTH1 −VTH2 =
(Vref /R3 )×R1 は任意に設定できる。尚、抵抗
R1 、R2 、R3 はしきい値を決めるものであるからI
C内において半導体として精度がとれる長さで構成する
ことが望ましい。Further, as can be seen from the equations (1) and (2), the thresholds are set above and below the reference voltage Vref by setting the respective resistors in a relationship of R2 <R3 <R1 + R2. The threshold width VTH1−VTH2 =
(Vref / R3) × R1 can be set arbitrarily. Since the resistances R1, R2 and R3 determine the threshold value, I
It is desirable to configure the semiconductor device in C with a length that can ensure accuracy as a semiconductor.
【0020】従って、検査するアナログ電圧が目的とす
る電圧になっているか否かを調べるためには、基準電圧
Vref を目的とする電圧に設定すればよい。即ち、スイ
ッチ16を切り替えて外部の電圧Vを接続し、検査のた
めの所定の電圧に調整する。このとき、2つの比較器1
1、12の出力が共に論理「H」であれば、アナログ電
圧は目的とする電圧より高く、また、共に論理「L」で
あれば目的とする電圧より低く、さらに、比較器11の
出力が論理「L」、比較器12の出力が論理「H」であ
れば設定した2つのしきい値の中にあることが分かる。Therefore, in order to check whether the analog voltage to be inspected is the target voltage, the reference voltage Vref may be set to the target voltage. That is, the switch 16 is switched to connect the external voltage V, and the voltage is adjusted to a predetermined voltage for inspection. At this time, two comparators 1
If both outputs of logics 1 and 12 are logic "H", the analog voltage is higher than the target voltage, and if both are logic "L", the analog voltage is lower than the target voltage. If the logic "L" and the output of the comparator 12 are logic "H", it is understood that the output is within the two set thresholds.
【0021】上述した比較器11、12からの出力は端
子17、18に現れるものであるが、検査する点が多く
ある場合、これらの全てに出力用のピンを設けることは
ピン数を膨大なものにする虞れがあることは従来の技術
で述べたところである。この対策として本発明では、図
1に示すようにレジスタ6を設け、検査結果をレジスタ
6の所定の位置に記録し、その後、順次読み出す構成を
とっている。これにより、出力端子は符号10で示す1
本で済むものである。順次読み出される検査結果とアナ
ログ回路の検査点との対応は、例えばCPU9によるク
ロックを基準として決定することができる。The outputs from the comparators 11 and 12 appear at the terminals 17 and 18. However, if there are many points to be inspected, providing output pins for all of them requires an enormous number of pins. It is as described in the prior art that there is a possibility of making it possible. As a countermeasure against this, the present invention employs a configuration in which the register 6 is provided as shown in FIG. 1, the inspection result is recorded at a predetermined position of the register 6, and then read out sequentially. As a result, the output terminal is 1
All you need is a book. The correspondence between the sequentially read test results and the test points of the analog circuit can be determined based on, for example, a clock by the CPU 9.
【0022】また、それぞれの比較器からの出力を直接
取り出すことに替わって、検査する電圧が所定の範囲内
か、所定の範囲より高いか、所定の範囲より低いかを判
別し、その結果を出力するようにしてもよい。Instead of directly taking out the output from each comparator, it is determined whether the voltage to be inspected is within a predetermined range, higher than the predetermined range, or lower than the predetermined range, and the result is determined. You may make it output.
【0023】例えば図3に示すようにINVゲート21
とANDゲート22とで構成した回路で、端子23に比
較器11の出力(端子17)を接続し、端子24に比較
器12の出力(端子18)を接続することで、端子25
の出力が論理「H」であれば、所定の範囲内であり、端
子25の出力が論理「L」で端子26の出力が論理
「H」であれば所定の範囲より高く、また、端子25の
出力が論理「L」で端子26の出力も論理「L」であれ
ば所定の範囲より低いことがわかる。これらの形態の信
号をレジスタ6に記録し、取り出すようにしてもよいこ
とは当然である。For example, as shown in FIG.
And an AND gate 22. By connecting the output of the comparator 11 (terminal 17) to the terminal 23 and connecting the output of the comparator 12 (terminal 18) to the terminal 24,
Is higher than the predetermined range if the output of the terminal 25 is logic "L" and the output of the terminal 26 is logic "H" if the output of the terminal 25 is logic "H". Is lower than the predetermined range if the output of the terminal 26 is logic "L" and the output of the terminal 26 is also logic "L". Of course, these forms of signals may be recorded in the register 6 and taken out.
【0024】さらに、基準電圧として、デジタル回路と
D/Aコンバータで構成してもよい。例えば図4に示す
ようにD/Aコンバータ31とデジタル基準電圧発生回
路32とで構成し、基準電圧Vはデジタル基準電圧発生
回路32からのデジタルデータで設定することができる
ものである。この場合、所定のプログラムにそって電圧
値が変動するようにすることが容易である。即ち、基準
電圧値を走査し、所定の範囲内であるデータが得られた
後、アナログ回路への入力周波数を変え、CPU9で順
次検査をしていくことにより、アナログ回路の周波数特
性を測定することもできる。この場合、デジタル基準電
圧発生回路32の働きはCPU9のプログラムで実行し
てもよい。Further, a digital circuit and a D / A converter may be used as the reference voltage. For example, as shown in FIG. 4, a D / A converter 31 and a digital reference voltage generation circuit 32 are provided, and the reference voltage V can be set by digital data from the digital reference voltage generation circuit 32. In this case, it is easy to make the voltage value fluctuate according to a predetermined program. That is, after the reference voltage value is scanned and data within a predetermined range is obtained, the input frequency to the analog circuit is changed, and the CPU 9 sequentially performs inspection to measure the frequency characteristics of the analog circuit. You can also. In this case, the operation of the digital reference voltage generating circuit 32 may be executed by a program of the CPU 9.
【0025】周波数特性の測定結果としてはつぎによう
に判定できる。まず、測定の初期設定として図5(a)
に示すように、入力信号に対して端子17および端子1
8の出力が論理「L」となるように基準電圧Vを設定す
る。即ち、比較器11のしきい値VTH1 と比較器12の
しきい値VTH2 とは共に入力電圧よりも高い状態にす
る。The measurement result of the frequency characteristic can be determined as follows. First, as an initial setting of the measurement, FIG.
As shown in FIG.
The reference voltage V is set so that the output of No. 8 becomes logic “L”. That is, the threshold value VTH1 of the comparator 11 and the threshold value VTH2 of the comparator 12 are both set to be higher than the input voltage.
【0026】つぎに、基準電圧Vを下げていき、図5
(b)に示すように、端子17の出力が常に論理
「L」、一方、端子18の出力は論理「H」がパルス状
に発生するように設定する。この状態で入力された周波
数における出力の大きさが判定できる。周波数を変えて
もこの状態が保たれていると、その周波数範囲では周波
数特性が平坦であることがわかる。Next, the reference voltage V is lowered, and FIG.
As shown in (b), the output of terminal 17 is always set to logic "L", while the output of terminal 18 is set so that logic "H" is generated in a pulsed manner. In this state, the magnitude of the output at the input frequency can be determined. If this state is maintained even when the frequency is changed, it is understood that the frequency characteristic is flat in the frequency range.
【0027】また、この状態で図5(c)に示すよう
に、端子17の出力は論理「H」がパルス状に発生する
と、ゲインが増大していることであり、図5(d)に示
すように端子17および端子18の出力が常に論理
「L」であればゲインが低下していることが分かる。In this state, as shown in FIG. 5C, the output of the terminal 17 is that when the logic "H" is generated in a pulse shape, the gain is increased. As shown, if the outputs of the terminals 17 and 18 are always at the logic "L", it can be understood that the gain has decreased.
【0028】さらに、入力周波数に対して常に図5
(b)となるように、基準電圧Vを探索することで正確
な周波数特性を得ることができる。即ち、CPU9によ
り出力端子10の検査出力を監視し、出力の状態に応じ
てデジタル基準電圧を走査し、D/Aコンバータ31で
アナログ電圧に変換して制御入力端子15から入力し、
図5(b)に示す状態が検知されたときに走査を停止し
て、その時の基準電圧を記憶し、同様にして順次周波数
を変えて検査することで実現できるものである。In addition, FIG.
An accurate frequency characteristic can be obtained by searching for the reference voltage V as shown in FIG. That is, the inspection output of the output terminal 10 is monitored by the CPU 9, the digital reference voltage is scanned in accordance with the output state, converted into an analog voltage by the D / A converter 31, and input from the control input terminal 15,
When the state shown in FIG. 5B is detected, the scanning is stopped, the reference voltage at that time is stored, and inspection is performed by sequentially changing the frequency in the same manner.
【0029】図6は設定した比較器11と比較器12と
のしきい値の差VTH1 −VTH2 が小さすぎて他の測定に
は適さない場合、これを調整するためのしきい値制御回
路を有する検査回路の例である。抵抗R1 と抵抗R2 の
接続点に抵抗R6 を接続し、さらに抵抗R6 はトランジ
スタTr2を介してGNDに接続されている。FIG. 6 shows a threshold control circuit for adjusting the threshold difference VTH1 -VTH2 between the comparator 11 and the comparator 12 when the difference is too small to be suitable for another measurement. It is an example of a test circuit having. A resistor R6 is connected to a connection point between the resistors R1 and R2, and the resistor R6 is connected to GND via a transistor Tr2.
【0030】特に、上述した構成の特性検査装置は交流
(AC)アナログ信号の他に直流(DC)レベルを検査
できることは勿論であるが、この場合、比較器11と比
較器12とのしきい値の差VTH1 −VTH2 を小さく設定
して高精度の直流レベル検出を行なう構成にすることも
可能である。しかしながら、ここで設定されたしきい値
の差は交流アナログ信号を検査する用途には狭すぎて、
検査信号が安定せず、測定を困難にする虞れがある。従
って前記しきい値制御回路は直流レベルと交流アナログ
信号の検査用途に応じてしきい値を替えるために用いる
こともできる。In particular, it goes without saying that the characteristic inspection apparatus having the above-described configuration can inspect a direct current (DC) level in addition to an alternating current (AC) analog signal. In this case, however, the threshold between the comparator 11 and the comparator 12 is used. It is also possible to set the value difference VTH1−VTH2 to be small to perform a highly accurate DC level detection. However, the difference between the threshold values set here is too narrow for the purpose of testing an AC analog signal,
The test signal may not be stable, making the measurement difficult. Therefore, the threshold value control circuit can be used to change the threshold value according to the purpose of testing the DC level and the AC analog signal.
【0031】つぎに、図6に示すしきい値制御回路の動
作について説明する。トランジスタTr2のベースに切り
替え信号が入力されると、トランジスタTr2はオンし、
電流I2 が抵抗R6 、トランジスタTr2を通ってGND
に流れ、抵抗R2 に流れる電流I1 はI1 =I0 −I2
と減少し、従って比較器12の−端子の電位はR2 ×I
1 となり、その電位は低下する。このままでは比較器1
1の−端子の電位も低下して、しきい値の差には変化し
ないが、基準電圧Vを調整して所定のレベルに持ち上げ
ると、電流I0 は増大して、結局スレッショルドの差R
1 ×I0 は拡大することになる。Next, the operation of the threshold control circuit shown in FIG. 6 will be described. When a switching signal is input to the base of the transistor Tr2, the transistor Tr2 turns on,
The current I2 flows through the resistor R6 and the transistor Tr2 to GND.
And the current I1 flowing through the resistor R2 is I1 = I0-I2
Therefore, the potential of the negative terminal of the comparator 12 is R2 × I
It becomes 1 and its potential drops. Comparator 1
The potential of the negative terminal of the terminal 1 also decreases and does not change to the difference between the threshold values. However, if the reference voltage V is adjusted to a predetermined level, the current I0 increases, and eventually the threshold difference R
1 × I0 will be enlarged.
【0032】また、電流I2 の大きさと基準電圧Vとを
調節することにより、2つのしきい値のレベルやしきい
値の差を任意に設定することができることはいうまでも
ない。It is needless to say that the level of the two thresholds and the difference between the thresholds can be arbitrarily set by adjusting the magnitude of the current I2 and the reference voltage V.
【0033】尚、本発明は上述した実施の形態例に限る
ことなく、本発明の技術的思想を具現化する如何なる回
路構成をとってもよいことは当然である。It is to be noted that the present invention is not limited to the above-described embodiment, but may take any circuit configuration embodying the technical idea of the present invention.
【0034】[0034]
【発明の効果】以上説明したように、本発明のアナログ
回路の特性検査装置によると、IC内部でアナログ回路
の特性検査のためにアナログ信号を引き回すことを省く
ことができ、回路特性を劣化させることなくアナログ回
路の特性が検査でき、また、回路規模を小さくすること
ができる。As described above, according to the analog circuit characteristic inspection apparatus of the present invention, it is possible to omit the routing of an analog signal for inspecting the analog circuit characteristics inside the IC, thereby deteriorating the circuit characteristics. The characteristics of the analog circuit can be inspected without the need, and the circuit scale can be reduced.
【0035】また、ICのピン数を増大させることがな
いので、ICを小さくし、コストの低下に寄与する。Further, since the number of pins of the IC is not increased, the size of the IC is reduced, which contributes to a reduction in cost.
【0036】また、本発明のアナログ回路の特性検査装
置を装備したICにおいて、検査するシステムを簡素化
することができる。Further, in an IC equipped with the analog circuit characteristic inspection apparatus of the present invention, the system for inspection can be simplified.
【0037】さらに、しきい値幅を狭く限定することで
直流レベルも正確に測定でき、また外部信号も不要なの
で、このICを用いて構成したシステムの自己検査を行
なうことが可能となる。Further, since the DC level can be accurately measured by limiting the threshold width to be narrow, and no external signal is required, it is possible to perform a self-test of the system constituted by using this IC.
【図1】 本発明にかかわるアナログ回路の特性検査装
置を有するICの回路ブロックを示す図である。FIG. 1 is a diagram showing a circuit block of an IC having an analog circuit characteristic inspection apparatus according to the present invention.
【図2】 図1に示す基準電流発生回路の例と、検査回
路の例を示す図である。FIG. 2 is a diagram illustrating an example of a reference current generation circuit illustrated in FIG. 1 and an example of an inspection circuit.
【図3】 図1に示すアナログ回路の特性検査装置の検
査出力段の構成例である。FIG. 3 is a configuration example of a test output stage of the analog circuit characteristic test device shown in FIG. 1;
【図4】 図1に示す基準電流発生回路の他の例であ
る。FIG. 4 is another example of the reference current generation circuit shown in FIG.
【図5】 検査の動作について説明するための図であ
る。FIG. 5 is a diagram for explaining an inspection operation.
【図6】 しきい値制御回路を有する検査回路の例であ
る。FIG. 6 is an example of a test circuit having a threshold control circuit.
1…IC、2…デジタル回路部、3…アナログ回路部、
4a〜4n…特性検査点、5a〜5n…検査回路、6…
レジスタ、7…基準電流発生回路、8…しきい値制御回
路、9…CPU、10…出力端子、11,12…比較
器、13…電流源、14…演算器、15…制御入力端
子、16…スイッチ、17,18,23,24,25,
26…端子、21…INVゲート、22…ANDゲー
ト、31…D/Aコンバータ、32…デジタル基準電圧
発生回路DESCRIPTION OF SYMBOLS 1 ... IC, 2 ... Digital circuit part, 3 ... Analog circuit part,
4a to 4n: characteristic inspection points, 5a to 5n: inspection circuits, 6:
Register 7, reference current generating circuit 8, threshold control circuit 9, CPU 10, output terminal 11, 12, comparator 13, current source 14, arithmetic unit 15, control input terminal 16, ... Switches 17, 18, 23, 24, 25,
26 terminal, 21 INV gate, 22 AND gate, 31 D / A converter, 32 digital reference voltage generation circuit
Claims (4)
る所定の部位の電圧を検査するための、 第1しきい値を有する第1比較器と、第2しきい値を有
する第2比較器とからなり、第1しきい値は第2しきい
値よりも高いウインドウコンパレータを用いた検査手段
と、 前記第1しきい値と前記第2しきい値とを生成するため
の基準電圧を発生する基準電圧発生手段と、 前記第2比較器の第2しきい値を制御するしきい値制御
手段とを具備したことを特徴とするアナログ回路の特性
検査装置。A first comparator having a first threshold value and a second comparator having a second threshold value for testing a voltage at a predetermined portion in an analog circuit in the semiconductor integrated circuit; An inspection means using a window comparator whose first threshold value is higher than a second threshold value; and a reference for generating a reference voltage for generating the first threshold value and the second threshold value. A characteristic inspection apparatus for an analog circuit, comprising: a voltage generator; and a threshold controller for controlling a second threshold of the second comparator.
る複数の部位の電圧を検査するための、 第1しきい値を有する第1比較器と、第2しきい値を有
する第2比較器とからなり、第1しきい値は第2しきい
値よりも高いウインドウコンパレータを用いた複数の検
査手段と、 前記第1しきい値と前記第2しきい値とを生成するため
の基準電圧を発生する基準電圧発生手段と、 前記複数の検査手段の第2比較器の第2しきい値を制御
するしきい値制御手段と、 前記複数の検査手段による検査結果を記憶する検査結果
記憶手段とを具備し、 前記複数の検査手段による検査結果を前記検査結果記憶
手段から順次読み出すことを特徴とするアナログ回路の
特性検査装置。2. A semiconductor device comprising: a first comparator having a first threshold value and a second comparator having a second threshold value for testing voltages at a plurality of portions in an analog circuit in a semiconductor integrated circuit. A plurality of inspection means using a window comparator whose first threshold value is higher than a second threshold value; and a reference voltage for generating the first threshold value and the second threshold value. Reference voltage generating means, threshold value control means for controlling a second threshold value of the second comparator of the plurality of test means, and test result storage means for storing test results of the plurality of test means. A characteristic inspection apparatus for an analog circuit, comprising: sequentially reading inspection results from the plurality of inspection units from the inspection result storage unit.
は、アナログ回路の検査信号に対応して、順次設定レベ
ルを変化させる構成であることを特徴とする、請求項1
に記載のアナログ回路の特性検査装置。3. The apparatus according to claim 1, wherein the reference voltage generated by said reference voltage generating means is configured to sequentially change a set level in accordance with a test signal of an analog circuit.
4. The characteristic inspection apparatus for an analog circuit according to claim 1.
は、アナログ回路の検査信号に対応して、順次設定レベ
ルを変化させる構成であることを特徴とする、請求項2
に記載のアナログ回路の特性検査装置。4. The configuration according to claim 2, wherein the reference voltage generated by the reference voltage generation means changes a set level sequentially in accordance with an inspection signal of an analog circuit.
4. The characteristic inspection apparatus for an analog circuit according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10324031A JP2000147071A (en) | 1998-11-13 | 1998-11-13 | Characteristics inspection device for analogue circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10324031A JP2000147071A (en) | 1998-11-13 | 1998-11-13 | Characteristics inspection device for analogue circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000147071A true JP2000147071A (en) | 2000-05-26 |
Family
ID=18161390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10324031A Withdrawn JP2000147071A (en) | 1998-11-13 | 1998-11-13 | Characteristics inspection device for analogue circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000147071A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094958A (en) * | 2000-09-14 | 2002-03-29 | Miharu Communications Co Ltd | Catv device |
JP2007127596A (en) * | 2005-11-07 | 2007-05-24 | Fujitsu Ltd | Test circuit, and design support device, design support method, and design support program |
JP2008124406A (en) * | 2006-11-16 | 2008-05-29 | Fujitsu Ltd | Semiconductor integrated circuit |
-
1998
- 1998-11-13 JP JP10324031A patent/JP2000147071A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094958A (en) * | 2000-09-14 | 2002-03-29 | Miharu Communications Co Ltd | Catv device |
JP2007127596A (en) * | 2005-11-07 | 2007-05-24 | Fujitsu Ltd | Test circuit, and design support device, design support method, and design support program |
US7676718B2 (en) | 2005-11-07 | 2010-03-09 | Fujitsu Limited | Test circuit, method and apparatus for supporting circuit design, and computer product |
JP4549280B2 (en) * | 2005-11-07 | 2010-09-22 | 富士通株式会社 | Design support apparatus, design support method, and design support program |
JP2008124406A (en) * | 2006-11-16 | 2008-05-29 | Fujitsu Ltd | Semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6441633B1 (en) | High resolution (quiescent) supply current system (IDD monitor) | |
US7671618B2 (en) | Analog IC having test arrangement and test method for such an IC | |
US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
KR100561557B1 (en) | Tester module with compensation for leakage current, integrated circuit tester, and its operating method | |
KR101045036B1 (en) | Ic tester | |
Vázquez et al. | Built-in current sensor for/spl Delta/I/sub DDQ/testing | |
US7069486B2 (en) | Test circuit for logical integrated circuit and method for testing same | |
US8013589B2 (en) | Semiconductor device | |
JP2000147071A (en) | Characteristics inspection device for analogue circuit | |
JP2014142303A (en) | Semiconductor device and semiconductor testing system | |
JP3494942B2 (en) | Integrated semiconductor circuit | |
JP2000165244A (en) | Semiconductor integrated circuit device | |
JP2009156580A (en) | Input capacitance measuring circuit | |
JP2002168914A (en) | Stabilized electric power source unit | |
JP2001091562A (en) | Device for inspecting circuit board | |
JP4909192B2 (en) | Capacitor capacity measuring device | |
JP3586972B2 (en) | Semiconductor integrated circuit and test method therefor | |
JP2006269477A (en) | Semiconductor integrated circuit | |
JP2009133762A (en) | Semiconductor device and its test method | |
KR100474986B1 (en) | Semiconductor device | |
KR100701374B1 (en) | Method for iddq failure analysis of semiconductor device | |
JPH0580093A (en) | Inspecting apparatus of impedance of electronic circuit | |
JP2001343435A (en) | Method and apparatus for inspecting electronic circuit | |
JPH07151819A (en) | Testing apparatus for integrated circuit | |
JP2005030977A (en) | Phase difference measuring apparatus, phase difference measurement method, and testing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051006 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070618 |