JP2001343435A - Method and apparatus for inspecting electronic circuit - Google Patents
Method and apparatus for inspecting electronic circuitInfo
- Publication number
- JP2001343435A JP2001343435A JP2000162550A JP2000162550A JP2001343435A JP 2001343435 A JP2001343435 A JP 2001343435A JP 2000162550 A JP2000162550 A JP 2000162550A JP 2000162550 A JP2000162550 A JP 2000162550A JP 2001343435 A JP2001343435 A JP 2001343435A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- test signal
- level
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子回路の検査方
法に関し、特に、電子回路が正常に動作するための入力
レベルを検査する方法に関する。さらに、本発明は、そ
のような検査方法を用いる検査装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for testing an electronic circuit, and more particularly, to a method for testing an input level for operating an electronic circuit normally. Further, the present invention relates to an inspection apparatus using such an inspection method.
【0002】[0002]
【従来の技術】一般的に、ロジック回路やメモリを含む
半導体集積回路のような電子回路は、信号を入出力する
ためのI/O(入出力)セルを有している。このような
電子回路の入力レベルテストを行うためには、入力セル
に入力されるテスト信号(矩形波)のハイレベル又はロ
ーレベルを変化させながら、ファンクションテストを繰
り返し行っていた。例えば、テスト信号のハイレベルを
0.1V間隔で0.9Vから2.4Vまで変化させる場
合には、16回のファンクションテストを行う必要があ
った。ファンクションテストの結果は、PASS/FA
ILによって示されるので、テスト信号のレベルを変え
ながらファンクションテストを繰り返すことにより、ど
の範囲の入力レベルにおいて正常に動作するかを検査す
ることができる。2. Description of the Related Art Generally, an electronic circuit such as a semiconductor integrated circuit including a logic circuit and a memory has an I / O (input / output) cell for inputting / outputting a signal. In order to perform an input level test of such an electronic circuit, a function test is repeatedly performed while changing a high level or a low level of a test signal (rectangular wave) input to an input cell. For example, when changing the high level of the test signal from 0.9 V to 2.4 V at 0.1 V intervals, it was necessary to perform 16 function tests. Function test result is PASS / FA
Since it is indicated by IL, by repeating the function test while changing the level of the test signal, it is possible to inspect in which range the input level normally operates.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記の
ような検査方法によれば、ファンクションテストを何度
も実行する必要があるので、検査に長時間を要するとい
う欠点があった。また、シュミットトリガ回路のように
ヒステリシス特性を有する電子回路の場合には、以前の
履歴によって影響を受けてしまうので、正常に動作する
ための入力レベルを正確に検査することが困難であっ
た。However, according to the above-described inspection method, there is a drawback that a long time is required for the inspection since the function test needs to be executed many times. Also, in the case of an electronic circuit having a hysteresis characteristic such as a Schmitt trigger circuit, it is difficult to accurately inspect an input level for normal operation because the electronic circuit is affected by the previous history.
【0004】そこで、上記の点に鑑み、本発明は、1回
のファンクションテストで入力レベルテストを行うこと
ができ、しかもヒステリシス特性に影響されないで電子
回路を検査することができる方法及び装置を提供するこ
とを目的とする。In view of the above, the present invention provides a method and an apparatus capable of performing an input level test with one function test and inspecting an electronic circuit without being affected by hysteresis characteristics. The purpose is to do.
【0005】[0005]
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る電子回路の検査方法は、電子回路の少
なくとも1つの入力端子にランプ波形を有するテスト信
号を入力しながら、電子回路の少なくとも1つの入力端
子に対応する少なくとも1つの出力端子において出力レ
ベルが変化するタイミングを測定する工程(a)と、工
程(a)において測定されたタイミングに対応するテス
ト信号のレベルに基づいて、電子回路が正常に動作する
ための入力レベルを求める工程(b)とを具備する。In order to solve the above-mentioned problems, a method for testing an electronic circuit according to the present invention is to provide a method for testing an electronic circuit while inputting a test signal having a ramp waveform to at least one input terminal of the electronic circuit. (A) measuring a timing at which an output level changes at at least one output terminal corresponding to at least one input terminal of the above, and a test signal level corresponding to the timing measured in the step (a). (B) determining an input level for the electronic circuit to operate normally.
【0006】また、本発明に係る電子回路の検査装置
は、入力される矩形波信号を積分することによりランプ
波形を有するテスト信号を発生する積分回路を含み電子
回路の少なくとも1つの入力端子に該テスト信号を入力
するためのテスト信号供給手段と、積分回路の時定数を
切り換えるための切換手段とを具備する。The electronic circuit inspection apparatus according to the present invention includes an integrating circuit for generating a test signal having a ramp waveform by integrating an input rectangular wave signal, and the test circuit is connected to at least one input terminal of the electronic circuit. A test signal supply unit for inputting a test signal and a switching unit for switching a time constant of the integration circuit are provided.
【0007】上記検査装置は、テスト信号の周波数を指
定する信号に従って切換手段を制御する時定数調整手段
をさらに具備しても良い。また、上記検査装置は、電子
回路の少なくとも1つの入力端子に対応する少なくとも
1つの出力端子において出力レベルが変化するタイミン
グを測定する測定手段をさらに具備しても良い。この場
合、上記検査装置は、測定手段によって測定されたタイ
ミングに対応するテスト信号のレベルに基づいて、電子
回路が正常に動作するための入力レベルを求める判定手
段をさらに具備しても良い。[0007] The inspection apparatus may further include time constant adjusting means for controlling the switching means in accordance with a signal designating the frequency of the test signal. Further, the inspection apparatus may further include a measuring unit that measures a timing at which an output level changes at at least one output terminal corresponding to at least one input terminal of the electronic circuit. In this case, the inspection device may further include a determination unit that determines an input level for the electronic circuit to operate normally based on the level of the test signal corresponding to the timing measured by the measurement unit.
【0008】以上の様に構成した本発明によれば、1回
のファンクションテストで入力レベルテストを行うこと
ができ、しかもヒステリシス特性に影響されないで電子
回路を検査することができる。According to the present invention configured as described above, an input level test can be performed by one function test, and an electronic circuit can be inspected without being affected by hysteresis characteristics.
【0009】[0009]
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。図1は、本発明の一実施形
態に係る電子回路の検査方法の原理を説明するための図
である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining the principle of an electronic circuit inspection method according to one embodiment of the present invention.
【0010】図1の(A)に、ICテスタから出力され
る矩形波のテスト信号の波形を示す。従来は、例えば、
矩形波のテスト信号のハイレベルを0.1V間隔で0.
9Vから2.4Vまで変化させて、16回のファンクシ
ョンテストを行っていた。本実施形態においては、IC
テスタ等から出力される矩形波のテスト信号を用いるの
ではなく、これを図1の(B)に示すようなランプ波形
を有するテスト信号に変換する。このようなテスト信号
を電子回路に入力してファンクションテストを行った場
合の出力信号の例を、図1の(C)と(D)に示す。FIG. 1A shows the waveform of a rectangular test signal output from an IC tester. Conventionally, for example,
The high level of the square wave test signal is set to 0.
The function test was performed 16 times while changing the voltage from 9 V to 2.4 V. In the present embodiment, the IC
Instead of using a rectangular wave test signal output from a tester or the like, the signal is converted into a test signal having a ramp waveform as shown in FIG. FIGS. 1C and 1D show examples of output signals when a function test is performed by inputting such a test signal into an electronic circuit.
【0011】図1の(C)は、バッファ回路で構成され
た入力セルを検査した場合の、入力セルの出力信号を示
している。ここでは、バッファ回路の入力端子にランプ
信号を入力してファンクションテストを行い、バッファ
回路の出力端子において出力レベルが変化するタイミン
グを測定している。図1の(B)と(C)とから、この
入力セルが正常に動作するのは、入力信号のハイレベル
が1.6Vよりも大きく、入力信号のローレベルが1.
6Vよりも小さいときであることが分る。このように、
本実施形態によれば、1回のファンクションテストで、
回路が正常に動作するための入力レベル(範囲)を求め
ることができる。FIG. 1C shows an output signal of the input cell when the input cell constituted by the buffer circuit is inspected. Here, a function test is performed by inputting a ramp signal to the input terminal of the buffer circuit, and the timing at which the output level changes at the output terminal of the buffer circuit is measured. From FIGS. 1B and 1C, the reason why the input cell normally operates is that the high level of the input signal is higher than 1.6 V and the low level of the input signal is 1.V.
It turns out that it is when it is smaller than 6V. in this way,
According to the present embodiment, in one function test,
An input level (range) for a circuit to operate normally can be obtained.
【0012】一方、図1の(D)は、ヒステリシス特性
を有するシュミットトリガ回路を検査した場合の、シュ
ミットトリガ回路の出力信号を示している。ここでは、
シュミットトリガ回路の入力端子にランプ信号を入力し
てファンクションテストを行い、シュミットトリガ回路
の出力端子において出力レベルが変化するタイミングを
測定している。図1の(B)と(D)とから、このシュ
ミットトリガ回路が正常に動作するのは、入力信号の立
ち上がり時においては入力信号のハイレベルが2.0V
よりも大きいときであり、入力信号の立ち下がり時にお
いては入力信号のローレベルが1.2Vよりも小さいと
きであることが分る。このように、本実施形態によれ
ば、回路のヒステリシス特性に影響されずに、その回路
が正常に動作するための入力レベル(範囲)を求めるこ
とができる。FIG. 1D shows an output signal of the Schmitt trigger circuit when a Schmitt trigger circuit having a hysteresis characteristic is inspected. here,
The function test is performed by inputting a ramp signal to the input terminal of the Schmitt trigger circuit, and the timing at which the output level changes at the output terminal of the Schmitt trigger circuit is measured. From FIG. 1B and FIG. 1D, the reason why the Schmitt trigger circuit operates normally is that the high level of the input signal is 2.0 V at the time of rising of the input signal.
It can be seen that when the input signal falls, the low level of the input signal is lower than 1.2V. As described above, according to the present embodiment, an input level (range) for normal operation of the circuit can be obtained without being affected by the hysteresis characteristics of the circuit.
【0013】次に、本発明の一実施形態に係る電子回路
の検査回路の構成について、図2を参照しながら説明す
る。図2において、ICテスタ等から入力される矩形波
のテスト信号は、差動増幅器10と、抵抗R1〜R3と、
コンデンサC1〜C3とによって構成される積分回路(ラ
ンプディレイ回路)によって、ランプ波形を有するテス
ト信号に変換される。この積分回路は、被検査回路10
0の少なくとも1つの入力端子に該テスト信号を入力信
号として供給するテスト信号供給手段を構成する。な
お、このテスト信号供給手段が、矩形波信号を発生する
発振器を含むようにしても良い。Next, the configuration of an inspection circuit for an electronic circuit according to an embodiment of the present invention will be described with reference to FIG. 2, a square wave test signal input from an IC tester or the like includes a differential amplifier 10, resistors R 1 to R 3 ,
The integration circuit constituted by the capacitor C 1 -C 3 (lamp delay circuit), it is converted to a test signal having a ramp waveform. This integration circuit is connected to the circuit under test 10.
Test signal supply means for supplying the test signal to at least one input terminal of 0 as an input signal. Note that the test signal supply unit may include an oscillator that generates a rectangular wave signal.
【0014】上記積分回路においては、抵抗R1〜R3及
びコンデンサC1〜C3を切り換えることにより、積分の
時定数を変更することができる。図2に示す検査装置に
おいては、3個の抵抗と3個のコンデンサを切り換える
ことにより合計9個の時定数を設定できるが、もっと多
くの時定数を設定できるようにしてもかまわない。抵抗
R1〜R3を切り換えるために切換手段20が設けられ、
コンデンサC1〜C3を切り換えるために切換手段30が
設けられている。これらの切換手段は、機械スイッチ
(セレクタ)により構成しても良いが、本実施形態にお
いてはマルチプレクサにより構成して電気的な制御を可
能としている。本実施形態においては、積分回路の時定
数を外部から制御するために、周波数指定信号が検査装
置に入力される。この周波数指定信号は、時定数調整手
段を構成するレジスタ40に記憶される。レジスタ40
に記憶された周波数指定信号の各ビットに基づいて、切
換手段20及び30が制御され、これにより積分回路の
時定数が調節される。In the above integrating circuit, the time constant of integration can be changed by switching the resistors R 1 to R 3 and the capacitors C 1 to C 3 . In the inspection apparatus shown in FIG. 2, a total of nine time constants can be set by switching between three resistors and three capacitors, but more time constants may be set. Switching means 20 is provided for switching the resistances R 1 to R 3 ,
Switching means 30 is provided for switching the capacitor C 1 -C 3. These switching means may be constituted by mechanical switches (selectors), but in the present embodiment, they are constituted by multiplexers to enable electrical control. In this embodiment, in order to externally control the time constant of the integration circuit, a frequency designation signal is input to the inspection device. This frequency designation signal is stored in the register 40 constituting the time constant adjusting means. Register 40
The switching means 20 and 30 are controlled on the basis of each bit of the frequency designation signal stored in, so that the time constant of the integration circuit is adjusted.
【0015】以上の構成により、被検査回路100に所
望のテスト信号を供給することができる。被検査回路1
00の少なくとも1つの入力端子にテスト信号が供給さ
れると、この入力端子に対応する少なくとも1つの出力
端子において出力レベルが変化する。そのタイミング
を、ICテスタやロジックアナライザのような測定器を
用いて測定しても良いが、本実施形態においては、被検
査回路100の出力レベルが変化するタイミングを測定
するためのタイミング測定回路50を設けている。これ
により、被検査回路100の出力レベルが変化するタイ
ミングに対応するテスト信号のレベルを、容易に測定す
ることができる。そのために、A/D変換器60によ
り、被検査回路100に供給されるテスト信号をA/D
変換しておく。さらに、レベル判定回路70において、
タイミング測定回路50が出力するトリガ信号に応答し
てA/D変換器60の出力信号をホールドすることによ
り、被検査回路100の出力レベルが変化するタイミン
グに対応するテスト信号のレベルを求めている。このテ
スト信号のレベルは、表示部80により表示されるよう
にしても良い。なお、タイミング測定回路50が出力す
るトリガ信号を検査装置の外部に出力するようにしてお
けば、マルチメータ等の測定器を用いて、上記タイミン
グに対応するテスト信号のレベルを求めることも可能で
ある。この場合には、A/D変換器60、レベル判定回
路70、表示部80は不要となる。With the above configuration, a desired test signal can be supplied to the circuit under test 100. Circuit under test 1
When a test signal is supplied to at least one input terminal 00, the output level changes at at least one output terminal corresponding to this input terminal. The timing may be measured using a measuring device such as an IC tester or a logic analyzer. In the present embodiment, however, the timing measuring circuit 50 for measuring the timing at which the output level of the circuit under test 100 changes is measured. Is provided. Thereby, the level of the test signal corresponding to the timing at which the output level of the circuit under test 100 changes can be easily measured. For this purpose, the A / D converter 60 converts the test signal supplied to the circuit under test 100 into an A / D signal.
Convert it. Further, in the level determination circuit 70,
By holding the output signal of the A / D converter 60 in response to the trigger signal output from the timing measurement circuit 50, the level of the test signal corresponding to the timing at which the output level of the circuit under test 100 changes is determined. . The level of the test signal may be displayed on the display unit 80. If the trigger signal output from the timing measurement circuit 50 is output to the outside of the inspection apparatus, the level of the test signal corresponding to the above timing can be obtained using a measuring instrument such as a multimeter. is there. In this case, the A / D converter 60, the level determination circuit 70, and the display unit 80 become unnecessary.
【0016】[0016]
【発明の効果】以上述べた様に、本発明によれば、1回
のファンクションテストで入力レベルテストを行うこと
ができ、しかもヒステリシス特性に影響されないで電子
回路を検査することができる。As described above, according to the present invention, an input level test can be performed by one function test, and an electronic circuit can be inspected without being affected by hysteresis characteristics.
【図1】本発明の一実施形態に係る電子回路の検査方法
の原理を説明するための図である。FIG. 1 is a diagram for explaining the principle of an electronic circuit inspection method according to an embodiment of the present invention.
【図2】本発明の一実施形態に係る電子回路の検査回路
の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of an inspection circuit of an electronic circuit according to one embodiment of the present invention.
10 差動増幅器 20、30 切換手段 40 レジスタ 50 タイミング測定回路 60 A/D変換器 70 レベル判定回路 80 表示部 100 被検査回路 R1〜R3 抵抗 C1〜C3 コンデンサ10 differential amplifier 20, 30 switching means 40 register 50 timing measuring circuit 60 A / D converter 70 level decision circuit 80 the display unit 100 to be inspected circuit R 1 to R 3 resistor C 1 -C 3 capacitor
Claims (5)
を有するテスト信号を入力しながら、前記電子回路の前
記少なくとも1つの入力端子に対応する少なくとも1つ
の出力端子において出力レベルが変化するタイミングを
測定する工程(a)と、 工程(a)において測定されたタイミングに対応するテ
スト信号のレベルに基づいて、前記電子回路が正常に動
作するための入力レベルを求める工程(b)と、を具備
することを特徴とする検査方法。1. A method for testing an electronic circuit, comprising: inputting a test signal having a ramp waveform to at least one input terminal of the electronic circuit, wherein at least one input terminal of the electronic circuit corresponds to the at least one input terminal. (A) measuring the timing at which the output level changes at one output terminal; and (c) determining whether the electronic circuit operates normally based on the level of the test signal corresponding to the timing measured in (a). (B) obtaining an input level.
を有するテスト信号を発生する積分回路を含み、前記電
子回路の少なくとも1つの入力端子に該テスト信号を入
力するためのテスト信号供給手段と、 前記積分回路の時定数を切り換えるための切換手段と、
を具備することを特徴とする検査装置。2. An apparatus for inspecting an electronic circuit, comprising: an integrating circuit for generating a test signal having a ramp waveform by integrating an input rectangular wave signal, wherein at least one input terminal of the electronic circuit is provided. Test signal supply means for inputting the test signal; switching means for switching a time constant of the integration circuit;
An inspection apparatus comprising:
って前記切換手段を制御する時定数調整手段をさらに具
備することを特徴とする請求項2記載の検査装置。3. The inspection apparatus according to claim 2, further comprising time constant adjusting means for controlling said switching means in accordance with a signal designating a frequency of the test signal.
力端子に対応する少なくとも1つの出力端子において出
力レベルが変化するタイミングを測定する測定手段をさ
らに具備することを特徴とする請求項2又は3記載の検
査装置。4. The electronic circuit according to claim 2, further comprising measuring means for measuring a timing at which an output level changes at at least one output terminal corresponding to said at least one input terminal. Inspection equipment.
ングに対応するテスト信号のレベルに基づいて、前記電
子回路が正常に動作するための入力レベルを求める判定
手段をさらに具備することを特徴とする請求項4記載の
検査装置。5. The apparatus according to claim 1, further comprising a determination unit configured to determine an input level for operating the electronic circuit normally based on a level of a test signal corresponding to the timing measured by the measurement unit. Item 5. The inspection device according to Item 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000162550A JP2001343435A (en) | 2000-05-31 | 2000-05-31 | Method and apparatus for inspecting electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000162550A JP2001343435A (en) | 2000-05-31 | 2000-05-31 | Method and apparatus for inspecting electronic circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001343435A true JP2001343435A (en) | 2001-12-14 |
Family
ID=18666434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000162550A Withdrawn JP2001343435A (en) | 2000-05-31 | 2000-05-31 | Method and apparatus for inspecting electronic circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001343435A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015040844A (en) * | 2013-08-23 | 2015-03-02 | 株式会社アドバンテスト | Signal generator, signal generation method, testing device, and testing method |
-
2000
- 2000-05-31 JP JP2000162550A patent/JP2001343435A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015040844A (en) * | 2013-08-23 | 2015-03-02 | 株式会社アドバンテスト | Signal generator, signal generation method, testing device, and testing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7609081B2 (en) | Testing system and method for testing an electronic device | |
US7492178B2 (en) | Method and apparatus for testing a hall magnetic field sensor on a wafer | |
KR100269704B1 (en) | Apparatus for testing delay circuit and integrated circuit including means for testing the same | |
KR100561557B1 (en) | Tester module with compensation for leakage current, integrated circuit tester, and its operating method | |
US7248066B2 (en) | On-chip analysis and computation of transition behavior of embedded nets in integrated circuits | |
KR20010015401A (en) | Testing device and testing method for semiconductor integrated circuits | |
US6535011B1 (en) | Testing device and testing method for a semiconductor integrated circuit and storage medium having the testing program stored therein | |
JP2007065538A (en) | Test method of driving circuit and driving circuit of display device | |
US20010019274A1 (en) | Current detecting circuit and current detecting method | |
JP2001343435A (en) | Method and apparatus for inspecting electronic circuit | |
US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
JP4314096B2 (en) | Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method | |
JP2009156580A (en) | Input capacitance measuring circuit | |
JP2003218216A (en) | Semiconductor integrated circuit device and method of using the same | |
JP2000147071A (en) | Characteristics inspection device for analogue circuit | |
JP4909192B2 (en) | Capacitor capacity measuring device | |
KR100355716B1 (en) | Test method of low resistor for in-circuit tester | |
JP2006269477A (en) | Semiconductor integrated circuit | |
KR20080079559A (en) | Circuit and method for monitoring voltage | |
JP2006133009A (en) | Inspection circuit for oscillation circuit | |
JPH09214296A (en) | Schmitt input buffer for semiconductor device and inspecting method of the same | |
JPH11101852A (en) | Variable delay element inspection circuit | |
KR200141489Y1 (en) | Pin contact tester of electronic components | |
JPH11174114A (en) | Method and apparatus for measuring semiconductor device | |
JP2002243810A (en) | Semiconductor device and inspecting method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |