JP2000036599A - 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 - Google Patents

半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Info

Publication number
JP2000036599A
JP2000036599A JP10202377A JP20237798A JP2000036599A JP 2000036599 A JP2000036599 A JP 2000036599A JP 10202377 A JP10202377 A JP 10202377A JP 20237798 A JP20237798 A JP 20237798A JP 2000036599 A JP2000036599 A JP 2000036599A
Authority
JP
Japan
Prior art keywords
film
semiconductor
forming
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10202377A
Other languages
English (en)
Other versions
JP3592535B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Etsuko Fujimoto
悦子 藤本
Atsuo Isobe
敦生 磯部
Toru Takayama
徹 高山
Kunihiko Fukuchi
邦彦 福地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP20237798A priority Critical patent/JP3592535B2/ja
Priority to US09/353,282 priority patent/US6144082A/en
Publication of JP2000036599A publication Critical patent/JP2000036599A/ja
Priority to US09/641,768 priority patent/US6608357B1/en
Priority to US10/338,025 priority patent/US6822293B2/en
Priority to US10/815,701 priority patent/US7078768B2/en
Application granted granted Critical
Publication of JP3592535B2 publication Critical patent/JP3592535B2/ja
Priority to US11/480,429 priority patent/US7709844B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、低比抵抗を有し、４００度以上の
加熱工程に十分耐えうる電極構造の必要に応じ、新規な
電極構造を有する半導体装置およびその作製方法を提供
するものである。 【解決手段】 耐熱性の高いＴａ膜またはＴａを主成分
とする膜を配線材料に用い、さらに保護膜で覆うこと
で、高温（４００〜７００℃）での加熱処理を施すこと
が可能となり、例えば結晶性珪素膜中の金属元素をゲッ
タリングする処理等を施すことができる。このような加
熱処理を加えても、ゲート配線（配線幅：０．１μｍ〜
５μｍ）が耐えうる温度範囲以内であり、且つ保護膜に
より保護されているので酸化されずに、配線を低抵抗に
維持することができる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、絶縁ゲート型トラ
ンジスタ等の半導体素子からなる半導体回路を備えた半
導体装置の構造およびその作製方法に関する。特に、タ
ンタル材料で形成された配線を有する半導体素子からな
る半導体回路を備えた半導体装置の構造およびその作製
方法に関する。本発明の半導体装置は、薄膜トランジス
タ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけでな
く、これら絶縁ゲート型トランジスタで構成された半導
体回路を有する表示装置やイメージセンサ等の電気光学
装置をも含むものである。加えて、本発明の半導体装置
は、これらの表示装置および電気光学装置を搭載した電
子機器をも含むものである。
【０００２】
【従来の技術】絶縁性を有する基板上に形成された薄膜
トランジスタ（ＴＦＴ）により画素マトリクス回路およ
び駆動回路を構成したアクティブマトリクス型液晶ディ
スプレイが注目を浴びている。液晶ディスプレイは０．
５〜２０インチ程度のものまで表示ディスプレイとして
利用されている。
【０００３】液晶ディスプレイ開発の１つの方向に大面
積化がある。しかし、大面積化すると画素表示部となる
画素マトリクス回路も大面積化し、これに伴ってマトリ
クス状に配列されたソース配線およびゲート配線が長く
なるため、配線抵抗が増大している。さらに高精細化が
要求されるため、配線を細くする必要があり、配線抵抗
の増大がより顕在化されている。また、ソース配線およ
びゲート配線には画素毎にＴＦＴが接続され、画素数が
増大するため寄生容量の増大も問題となる。液晶ディス
プレイでは、一般にゲート配線とゲート電極は一体的に
形成されており、パネルの大面積化に伴ってゲート信号
の遅延が顕在化されている。
【０００４】従って、ゲート電極配線材料の抵抗率が低
ければ低いほどゲート配線を細く、且つ長くすることが
可能になり、これにより大面積化が図れる。従来、ゲー
ト電極配線材料としてＡｌ、Ｔａ、Ｔｉ等が用いられて
いるが、中でもＡｌが最も抵抗率が低く、陽極酸化可能
な金属であるため多用されている。しかしながら、Ａｌ
は陽極酸化膜の形成により、耐熱性を向上させることが
できるものの、３００℃〜４００℃のプロセス温度であ
っても、ウィスカーやヒロックの発生、配線の変形、絶
縁膜や活性層への拡散が生じ、ＴＦＴの動作不良、ＴＦ
Ｔ特性の低下の主な原因となっていた。
【０００５】さらに大面積化、高精細化を図るために
は、より低比抵抗で、且つ高耐熱性を有する電極構造が
必要となっている。
【０００６】
【発明が解決しようとする課題】また、現在、ＴＦＴに
は高移動度が求められており、活性層としては、非晶質
半導体膜よりも移動度の高い結晶性半導体膜を用いるこ
とが有力視されている。従来、加熱処理により結晶性半
導体膜を得るには、高い歪点を有する石英基板を用いる
必要があった。石英基板は高価であるため、安価なガラ
ス基板を使用できる結晶化の低温化が求められている。
【０００７】そこで、本出願人らは、非晶質半導体膜
（代表的には、非晶質珪素膜、Ｇｅを含む非晶質珪素膜
等）に微量の金属元素を導入し、しかる後に加熱処理を
行うことにより結晶化半導体膜を得る技術（特開平６−
２３２０５９号公報、特開平７−３２１３３９号公報
等）を開発した。結晶化を助長する金属元素としては、
Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のもの
を用いている。この技術を用いることにより、ガラス基
板が耐えうるような温度でのプロセス（低温プロセス）
で結晶性半導体膜を作製することが可能となった。ま
た、非晶質半導体膜中の拡散が置換型拡散であるＧｅ、
Ｐｂを用いることもできる。
【０００８】しかし、この技術の問題点は、結晶化に利
用した金属元素が結晶性半導体膜中に残留することであ
り、ＴＦＴの素子特性（特に信頼性、均一性等）に悪影
響を及ぼしていた。そこで、さらに、本出願人らは、ア
ルミニウム材料を用いた配線を形成後、結晶性半導体膜
中の金属元素をゲッタリングする技術（特開平８−３３
０６０２号公報）も開発した。この公報では、リンが添
加されたソース領域及びドレイン領域をゲッタリンクシ
ンクに利用して、加熱処理を施すことによって、チャネ
ル形成領域内の触媒元素がソース領域及びドレイン領域
にゲッタリングされる技術が記載されている。
【０００９】しかしながら、上記公報技術では、耐熱性
が低いアルミニウム材料を配線に用いているため、温度
範囲（約３００〜４５０℃）内での加熱処理にとどまっ
ていた。なお、十分なゲッタリング効果を得るためには
４００℃以上、好ましくは５５０℃以上の加熱処理が必
要であった。
【００１０】以上のように、本発明は、低比抵抗を有
し、且つ上記ゲッタリング工程に十分耐えうる電極構造
の必要に応じ、新規な電極構造を有する半導体装置およ
びその作製方法を提供するものである。
【００１１】
【課題を解決するための手段】本明細書で開示する本発
明の第１の構成は、絶縁表面を有する基板上に、多層構
造を有するゲート電極と、前記基板、前記ゲート電極の
上面および側面を覆う保護膜と、前記保護膜を覆って形
成されたゲート絶縁膜と、前記ゲート絶縁膜上に接し
て、ソース領域と、ドレイン領域と、前記ソース領域と
前記ドレイン領域の間に形成されたチャネル形成領域
と、を有することを特徴とする半導体素子からなる半導
体回路を備えた半導体装置である。
【００１２】また、上記構成において、前記多層構造を
有するゲート電極は、タンタル、モリブデン、チタン、
クロム、シリコンから選ばれた一種の元素を主成分とす
る層を少なくとも一層含むことを特徴としている。
【００１３】また、上記構成において、前記多層構造を
有するゲート電極は、前記基板側から順に窒素を含む第
１のタンタルを主成分とする層、第２のタンタルを主成
分とする層、および窒素を含む第３のタンタルを主成分
とする層からなる３層構造を有することを特徴としてい
る。
【００１４】また、本明細書で開示する他の本発明の構
成である第２の構成は、絶縁表面を有する基板上に、ゲ
ート電極と、前記基板、前記ゲート電極の上面および側
面を覆う保護膜と、前記保護膜を覆って形成されたゲー
ト絶縁膜と、前記ゲート絶縁膜上に接して、ソース領域
と、ドレイン領域と、前記ソース領域と前記ドレイン領
域の間に形成されたチャネル形成領域と、前記チャネル
形成領域上に接して無機絶縁物と、前記ソース領域およ
びドレイン領域上に接する有機樹脂膜と、を有すること
を特徴とする半導体素子からなる半導体回路を備えた半
導体装置である。
【００１５】上記第２の構成において、前記ゲート電極
は、窒素を含んだタンタルを主成分とする第１の層と、
タンタルを主成分とする第２の層と、窒素を含んだタン
タルを主成分とする第３の層とからなる３層構造を有し
ていることを特徴としている。
【００１６】上記各構成において、前記保護膜は、窒化
珪素膜であることを特徴としている。また、前記保護膜
の膜厚は、１０〜１００ｎｍであることを特徴としてい
る。
【００１７】上記各構成において、前記ソース領域およ
びドレイン領域の少なくとも一部は、シリサイドである
ことを特徴としている。
【００１８】上記各構成において、前記ソース領域およ
びドレイン領域には、Ｎ型の導電型を付与する不純物が
添加されていることを特徴としている。
【００１９】上記各構成において、前記ソース領域およ
びドレイン領域には、Ｎ型の導電型を付与する不純物お
よびＰ型の導電型を付与する不純物が添加されているこ
とを特徴としている。
【００２０】上記各構成において、前記チャネル形成領
域は、シリコンの結晶化を助長する触媒元素を含有し、
前記触媒元素の濃度は、チャネル形成領域よりもソース
領域およびドレイン領域のほうが高いことを特徴として
いる。
【００２１】上記各構成において、前記触媒元素は、Ｎ
ｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅから選ばれた
少なくとも１つの元素であることを特徴としている。
【００２２】また、本明細書で開示する他の本発明の構
成である第３の構成は、絶縁表面を有する基板上に配線
を形成する工程と、前記配線を覆って保護膜を形成する
工程と、前記保護膜上にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上に珪素の結晶化を助長する触媒
元素を含む結晶性半導体膜を形成する工程と、前記結晶
性半導体膜にレーザー光を照射する工程と、前記結晶性
半導体膜上の一部に絶縁膜からなるマスクを形成する工
程と、ソース領域またはドレイン領域となるべき領域に
リン元素のドーピングを行う工程と、加熱処理を施し、
前記触媒元素をゲッタリングさせる工程と、前記結晶性
半導体膜をパターニングし、活性層を形成する工程と、
を有する半導体素子からなる半導体回路を備えた半導体
装置の作製方法である。
【００２３】また、本明細書で開示する他の本発明の構
成である第４の構成は、絶縁表面を有する基板上に配線
を形成する工程と、前記配線を覆って保護膜を形成する
工程と、前記保護膜上にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上に珪素の結晶化を助長する触媒
元素を含む結晶性半導体膜を形成する工程と、前記結晶
性半導体膜をパターニングし、活性層を形成する工程
と、前記結晶性半導体膜にレーザー光を照射する工程
と、前記結晶性半導体膜上の一部に絶縁膜からなるマス
クを形成する工程と、ソース領域またはドレイン領域と
なるべき領域にリン元素のドーピングを行う工程と、加
熱処理を施し、前記触媒元素をゲッタリングさせる工程
と、を有する半導体素子からなる半導体回路を備えた半
導体装置の作製方法である。請求項１３または１４に記
載の絶縁表面を有する基板上に配線を形成する工程は、
前記基板側から順に窒素を含む第１のタンタル層、第２
のタンタル層、および窒素を含む第３のタンタル層を連
続して成膜し、パターニングする工程であることを特徴
とする半導体素子からなる半導体回路を備えた半導体装
置の作製方法。
【００２４】上記第３の構成または第４の構成における
ゲート絶縁膜上に結晶性半導体膜を形成する工程は、前
記ゲート絶縁膜表面に接する非晶質半導体膜を形成する
工程と、前記非晶質半導体膜に珪素の結晶化を助長する
触媒元素を保持させる工程と、加熱処理により、前記非
晶質半導体膜を結晶化して結晶性半導体膜を形成する工
程を有することを特徴としている。
【００２５】上記第３の構成または第４の構成における
ゲート絶縁膜上に結晶性半導体膜を形成する工程は、前
記ゲート絶縁膜表面に接する非晶質半導体膜を形成する
工程と、前記非晶質半導体膜に珪素の結晶化を助長する
触媒元素を保持させる工程と、レーザー光の照射によ
り、前記非晶質半導体膜を結晶化して結晶性半導体膜を
形成する工程を有することを特徴としている。
【００２６】
【発明の実施の形態】本発明においては、ゲート配線お
よびゲート電極材料として、タンタルまたはタンタルを
主成分とする材料を用いる。なお、タンタルはシリコン
と仕事関数が近いため、ＴＦＴのしきい値のシフトが少
なく好ましい材料の一つである。
【００２７】Ｔａには２種類の結晶構造（体心立方格子
〔α─Ｔａ〕、正方格子構造〔β─Ｔａ〕）があること
が知られている。正方格子構造〔β─Ｔａ〕を有する薄
膜の固有抵抗は、１７０〜２００μΩｃｍ程度であり、
体心立方格子〔α─Ｔａ〕を有する薄膜の抵抗は、１３
〜１５μΩｃｍである。一般に、Ｔａ薄膜はそのほとん
どがβ─Ｔａとなるが、成膜時に不純物、例えばＮ2 を
微量に混入させることによってα─Ｔａ（ｂｃｃーＴａ
とも呼ばれる）を形成できることが知られている。
【００２８】本発明においては、ＴａＮ膜を成膜後、連
続的にこのＴａＮ膜の上にＴａ膜を積層すると、α─Ｔ
ａを得ることができた。特に、ＴａＮ膜の成分構成にも
よるがＴａＮ膜の膜厚を３０ｎｍ以上、好ましくは４０
ｎｍ以上とし、Ｔａ膜を積層するとα─Ｔａを得ること
ができた。
【００２９】ただし、タンタルまたはタンタルを主成分
とする材料は、水素を吸蔵しやすく、酸化しやすいた
め、成膜後に酸化や水素の吸蔵等の膜質変化が生じて抵
抗が大きくなってしまう問題が生じていた。
【００３０】そこで、本発明においては、ゲート配線お
よびゲート電極の構造として、連続的にＴａＮ膜（膜厚
３０ｎｍ以上、好ましくは４０ｎｍ以上）の上にＴａ膜
を積層し、さらにこのＴａ膜の上にＴａＮ膜を積層する
３層構造とし、その後、パターニングした後、保護膜で
覆う構造とする。
【００３１】このように連続成膜して３層構造とし、さ
らに保護膜で覆う構造とすることで、水素の吸蔵や酸化
が生じることを防止した。
【００３２】表１に２時間の熱処理（４５０℃、５００
℃、５５０℃、６００℃）前後のタンタル多層膜（Ｔａ
Ｎ／Ｔａ／ＴａＮ；膜厚５０ｎｍ／２５０ｎｍ／５０ｎ
ｍ）の抵抗値の変化を示す。この実験における温度履歴
は４００℃から処理温度の１０℃下まで９．９℃／分で
昇温した後、処理温度まで５℃／分で昇温し、２時間保
持した後、徐冷したのちに、測定を行った。
【００３３】
【表１】
【００３４】表１より、加熱温度が上がるに従って、タ
ンタル多層膜が変質（酸化等）したため、抵抗値と膜厚
が増加していることが読み取れる。
【００３５】次に、表２に２時間（４５０℃、５００
℃、５５０℃、６００℃）の熱処理前後の保護膜（Ｓｉ
Ｎ：膜厚２５ｎｍ）で覆われたタンタル多層膜（ＴａＮ
／Ｔａ／ＴａＮ）の抵抗値の変化を示す。なお、温度履
歴は表１と同一とした。
【００３６】
【表２】
【００３７】表２より、保護膜（ＳｉＮ）をつけること
により熱処理による抵抗値や膜厚の増加が抑制できるこ
とが読み取れる。
【００３８】以上のことから、耐熱性の高いＴａ膜また
はＴａを主成分とする膜を配線材料に用い、さらに保護
膜で覆うことで、高温（４００〜７００℃）での加熱処
理を施すことが可能となり、例えば結晶性半導体膜中の
金属元素をゲッタリングする処理等を施すことができ
る。このような加熱処理を加えても、ゲート配線（配線
幅：０．１μｍ〜５μｍ）が耐えうる温度範囲以内であ
り、且つ保護膜により保護されているので酸化されず
に、低抵抗な配線を維持することができる。
【００３９】また、ＴａＮ膜における窒素組成比は、５
〜６０％の範囲とするが、スパッタ装置やスパッタ条件
等によって左右されるため、上記数値には必ずしも限定
されない。なお、Ａｒ（アルゴン）またはＸｅ（キセノ
ン）を用いたプラズマを用いてα─Ｔａ膜を得ることが
好ましい。
【００４０】また、タンタルに代えて、例えば、Ｍｏ、
Ｔｉ、Ｎｂ、Ｗ、Ｍｏ−Ｔａ合金、Ｎｂ−Ｔａ合金、Ｗ
−Ｔａ合金等の材料を用いることも可能である。また、
これらの材料に窒素を含ませた金属材料、またはこれら
の材料とシリコンとの化合物であるシリサイドを用いる
ことも可能である。
【００４１】本発明の保護膜としては、無機絶縁膜、例
えば、窒化珪素膜、窒化酸化珪素膜またはそれらの積層
膜等を用いることができる。また、保護膜の膜厚は１０
〜１００ｎｍの範囲であれば、保護膜としての機能を果
たす。また、保護膜として非晶質珪素膜、結晶性珪素膜
を用いることも可能である。
【００４２】また、Ｔａ膜と比較してＴａＮ膜は、水素
の吸蔵や酸化が生じにくいため、コンタクトホールを形
成する際、Ｔａが露出しないように最上層としてＴａＮ
膜を積層して、良好なオーミックコンタクトを得る構成
とした。
【００４３】さらに、配線間の接続において良好なオー
ミックコンタクトを得るための他の構成として、図１１
に示すように、タンタルを主成分とする層１１０１上に
チタンを主成分とする層１１０２を積層した多層配線を
設ける構成とすることが好ましい。このチタンを主成分
とする層は、コンタクトホールを形成する際、タンタル
を主成分とする層１１０１の酸化や水素の吸蔵を防ぐ。
また、チタンを主成分とする層は、露出して酸化しても
絶縁体にならず、また除去しやすいため良好なオーミッ
クコンタクトを得ることができる。即ち、チタンを主成
分とする層は、タンタルを主成分とする層を保護すると
ともに、十分にエッチング工程の際、マージンが取れる
ため、コンタクトホール（開孔部）の形成をも容易とす
る。
【００４４】耐熱性の高いＴａ膜またはＴａを主成分と
する膜を配線材料に用いることで、高温（４００〜７０
０℃）での加熱処理を施すことが可能となり、例えば結
晶性半導体膜中の金属元素をゲッタリングする処理等を
施すことができる。なお、高温処理を施した場合、保護
膜は加熱による基板からの不純物の拡散を抑え、良好な
絶縁性を有するゲート絶縁膜を維持することができる。
従って、基板に含まれる不純物の濃度に左右されること
なく、良好な特性を有するＴＦＴを作製することができ
る。
【００４５】このようにして、本発明の半導体装置は、
従来（Ｔａ膜〔β─Ｔａ〕）と比較して、比抵抗を小さ
くすることができ、高温（４００〜７００℃）での加熱
処理を行った場合においても、基板に含まれる不純物の
濃度に左右されることなく、良好なＴＦＴ特性を得るこ
とが可能となった。
【００４６】
【実施例】以下に本発明の実施例を説明するが、特にこ
れらの実施例に限定されないことは勿論である。
【００４７】〔実施例１〕本願発明を利用した半導体素
子からなる半導体回路を備えた半導体装置について、図
１を用いてその構造の一例を説明する。なお、本発明に
かかる半導体装置は、同一基板上に周辺駆動回路部と画
素マトリクス回路部とを備えている。本実施例では、図
示を容易にするため、同一基板上に周辺駆動回路部の一
部を構成するＣＭＯＳ回路２０２と、画素マトリクス回
路部の一部を構成する画素ＴＦＴ２０３（Ｎチャネル型
ＴＦＴ）とが示されている。
【００４８】また、図２は図１の上面図に相当する図で
あり、図２において、太線Ａ−Ａ’で切断した部分が、
図１の画素マトリクス回路２０１の断面構造に相当し、
太線Ｂ−Ｂ’で切断した部分が、図１のＣＭＯＳ回路２
０２の断面構造に相当する。
【００４９】基板１００上には、いずれの薄膜トランジ
スタ（ＴＦＴ）２０３〜２０５においてもゲート電極が
所定の形状にパターニング形成されている。なお、この
ゲート電極１０１〜１０４は、下地膜（図示しない）上
に設けられ、多層構造を有している。本実施例では、Ｔ
ａ膜を挟み込む構造（ＴａＮ〔膜厚５０ｎｍ〕／Ｔａ
〔膜厚２５０ｎｍ〕／ＴａＮ〔膜厚５０ｎｍ〕）として
抵抗の増大を防いだ。そして、このゲート電極および基
板を覆って無機膜からなる保護膜１０５が形成されてい
る。その上にはゲート絶縁膜１０６ａ、１０６ｂが形成
されている。さらにその上には結晶性半導体膜からなる
活性層１０７〜１１４が形成されている。また、活性層
の表面には酸化性雰囲気中でのレーザー光の照射により
薄い酸化膜１１５〜１１７が形成されている。
【００５０】ＣＭＯＳ回路のＰチャネル型ＴＦＴ２０５
の場合には、活性層としてＰ+ 型の高濃度不純物領域
（ソース領域又はドレイン領域）１１３と、チャネル形
成領域１１０と、前記Ｐ+ 型の高濃度不純物領域と前記
チャネル形成領域の間に低濃度不純物領域１１４が形成
されている。さらにチャネル形成領域上にはエッチング
ストッパー１１８が形成されている。その上を覆う平坦
性を有する第１の層間絶縁膜１１９にコンタクトホール
を形成して高濃度不純物領域１１３に配線１２４が接続
され、さらにその上に第２の層間絶縁膜１２５が形成さ
れ、配線１２４に配線１２８が接続されて、その上を覆
って第３の層間絶縁膜１２９が形成されている。
【００５１】一方、Ｎチャネル型ＴＦＴ２０４の活性層
については、Ｎ+ 型の高濃度不純物領域１１１と、チャ
ネル形成領域１０９と、前記Ｎ+ 型の高濃度不純物領域
と前記チャネル形成領域の間にＮ- 型の低濃度不純物領
域１１２が形成されている。いずれの活性層における高
濃度不純物領域はソース領域またはドレイン領域とな
る。これらソース領域またはドレイン領域には配線１２
２、１２３が接続されている。活性層以外の部分は、Ｐ
チャネル型ＴＦＴと同一構造である。
【００５２】画素マトリクス回路２０１に形成されたＮ
チャネル型ＴＦＴ２０３については、平坦性を有する第
１の層間絶縁膜１１９を形成する部分まで、ＣＭＯＳ回
路のＮチャネル型ＴＦＴと同一構造である。そして、最
後にソース領域には配線１２１が接続される一方、ドレ
イン領域には配線１２０が接続され、その上に、第２の
層間絶縁膜１２５を形成し、ブラックマスク１２６を形
成する。このブラックマスクは画素ＴＦＴを覆い、且つ
配線１２０と補助容量を形成している。さらに、その上
に第３の層間絶縁膜１２９を形成し、ＩＴＯ等の透明導
電膜からなる画素電極１３０が接続される。
【００５３】次に、図３を参照して、図１に示した半導
体装置の作製方法を詳細に説明する。
【００５４】まず、絶縁表面を有する基板１００を用意
する。基板としては、ガラス基板、石英基板、セラミッ
クス基板、半導体基板を用いることができる。本実施例
においては基板１００として石英基板を用いた。なお、
平坦性を向上させるため、この基板上に下地膜（酸化珪
素膜、窒化珪素膜、窒化酸化珪素膜等からなる）を設け
ることが好ましい。また、基板とゲート配線材料との応
力のひずみにより剥離することを防ぐことができる。
【００５５】次いで、積層構造を有するゲート配線およ
びゲート電極を形成する。本実施例では、まず、絶縁膜
上に窒化タンタル膜（ＴａＮ）と、当該窒化タンタル膜
上にタンタル膜（Ｔａ）と、当該タンタル膜上に窒化タ
ンタル膜（ＴａＮ）とをスパッタリング法を用いて連続
成膜する。そして、パターニングを施し、３層構造を有
するゲート電極を形成した。（図３（Ａ））
【００５６】本実施例においては、低抵抗なα─Ｔａを
形成するために、ＴａＮ膜（好ましくは膜厚４０ｎｍ以
上）を成膜後、連続的にこのＴａＮ膜の上にＴａ膜を積
層する構造とした。
【００５７】また、ＴａＮ膜と比較してＴａ膜は、水素
の吸蔵や酸化が生じやすいため、本実施例では、図３
（Ａ）に示したようにＴａ膜を挟み込む構造（ＴａＮ
〔１０１ａ、１０２ａ、１０３ａ、１０４ａ；膜厚５０
ｎｍ〕／Ｔａ〔１０１ｂ、１０２ｂ、１０３ｂ、１０４
ｂ；膜厚２５０ｎｍ〕／ＴａＮ〔１０１ｃ、１０２ｃ、
１０３ｃ、１０４ｃ；膜厚５０ｎｍ〕）として抵抗の増
大を防いだ。加えて、最上層としてＴａＮ膜を積層した
のは、他の配線とのコンタクトを形成する際、Ｔａ膜が
露出して酸化や水素の吸蔵が生じるのを防ぎ、良好なオ
ーミックコンタクトを得るためである。また、最上層と
してＴｉＮ膜を積層するとＴｉＮ膜が酸化しても絶縁物
とならないため好ましい。
【００５８】また、配線材料のタンタルに代えて、例え
ば、Ｍｏ、Ｎｂ、Ｗ、Ｍｏ−Ｔａ合金、Ｎｂ−Ｔａ合
金、Ｗ−Ｔａ合金等を用いることも可能である。また、
これらの材料に窒素を含ませた材料、またはこれらの材
料と珪素との化合物であるシリサイドを用いることも可
能である。
【００５９】次いで、ゲート電極を覆って、窒化珪素膜
からなる保護膜１０５を形成する。本実施例でゲート電
極に用いたタンタル膜は、酸化や水素の吸蔵を起こしや
すいため、無機膜からなる保護膜でゲート電極を覆っ
た。また、高温処理（例えばゲッタリング工程等）を施
した場合、保護膜は加熱による基板からの不純物の拡散
を抑え、良好な絶縁性を有するゲート絶縁膜を維持する
ことができる。加えて、この保護膜１０５は、レーザー
光または熱からゲート電極および配線を防ぐことができ
る。ここでの保護膜の膜厚範囲は１０〜１００ｎｍ、本
実施例では２０ｎｍを成膜した。（図３（Ｂ））
【００６０】次に、保護膜を覆って、ゲート絶縁膜１０
６ａ、１０６ｂを形成した。本実施例では、酸化窒化珪
素膜（ＳｉＯx Ｎy ）からなる１２５ｎｍの厚さの絶縁
膜１０６ａ、７５ｎｍの厚さの絶縁膜１０６ｂを形成し
た。高耐圧回路のゲート絶縁膜となる領域の膜厚を選択
的に高速駆動回路のゲート絶縁膜となる領域よりも厚く
して、さらなる高耐圧を得る構成とする。膜厚の異なる
絶縁膜を形成する方法は公知の手段を用いればよく、例
えば７５ｎｍの膜厚の絶縁膜を全面に成膜した後、選択
的に５０ｎｍの膜厚の絶縁膜を積層する方法等を用いれ
ばよい。この絶縁膜１０６ａ、１０６ｂとしては酸化珪
素膜、窒化珪素膜、酸化窒化珪素膜またはこれらの積層
膜を５０〜３００ｎｍの膜厚で用いることができる。
【００６１】そして、ゲート絶縁膜形成後、連続的に非
晶質半導体膜を積層し、この絶縁膜１０６ａ、１０６ｂ
上に活性層を形成する。なお、不純物の低減とスループ
ット向上のため、保護膜１０５と絶縁膜１０６と非晶質
半導体膜とを連続成膜することが好ましい。活性層は２
０〜１００ｎｍ（好ましくは２５〜７０ｎｍ）の結晶性
半導体膜（代表的には結晶性珪素膜）で構成すればよ
い。結晶性半導体膜の形成方法は、公知の如何なる手
段、例えば、レ─ザー結晶化、熱結晶化等を用いてもよ
いが、本実施例では結晶化の際に結晶化を助長する触媒
元素（ニッケル）を添加する方法を用いた。なお、この
技術については特開平7-130652号公報、特開平9-312260
号等に詳細に記載されている。
【００６２】本実施例では膜厚５５ｎｍの非晶質珪素膜
を減圧ＣＶＤ法で成膜した。次に、スピナーを用いてＮ
ｉ酢酸溶液を塗布し、更に乾燥させてＮｉ層３０２を形
成した。（図３（Ｃ））ただし、Ｎｉ層は完全な層を成
しているものではない。Ｎｉ酢酸溶液のＮｉ濃度は重量
換算で１〜１０００ｐｐｍとする。本実施例では１００
ｐｐｍとした。この状態で非晶質珪素膜の表面にＮｉが
保持される。次に不活性または酸化性雰囲気中において
５５０℃、８時間加熱することによって結晶性珪素膜を
得た。（図３（Ｄ））
【００６３】次いで、酸化性雰囲気中でレーザーを照射
し、レーザーアニール処理とともに薄い酸化膜４０１を
形成する。（図４（Ａ））この薄い酸化膜は、後の工程
であるレジストまたはエッチングストッパーの形成工程
の際、結晶性珪素膜とレジストとの密着性、または結晶
性珪素膜とエッチングストッパーとの密着性を向上させ
る役目を果たしている。ただし、不活性雰囲気中でレー
ザー照射を施した場合、酸化膜は形成されない。
【００６４】次いで、酸化珪素膜を膜厚１２０ｎｍ成膜
し、パターニングを施してエッチングストッパー１１８
を形成する。そして、レジストからなるドーピングマス
ク４０２を形成する。なお、エッチングストッパー１１
８として用いられる他の材料として非晶質珪素膜、結晶
性珪素膜、窒化珪素膜、酸化窒化珪素膜を用いることが
できる。
【００６５】レジスト４０２をマスクとした非自己整合
プロセスによって、リン元素の第１回目のドーピングを
行った。（図４（Ｂ））本実施例では、４０３で示され
るＮ + 型領域に、１×１０20〜８×１０21atoms ／ｃｍ
3 の濃度でリンが添加されるようにした。
【００６６】その後、レジストマスク４０２を除去し
て、エッチングストッパー１１８をマスクとしてリン元
素の２回目のドーピングを行った。（図４（Ｃ））本実
施例では、４０６で示されるＮ- 型領域のリン濃度が、
１×１０15〜１×１０17atoms ／ｃｍ3 になるように調
節する。なお、Ｎチャネル型ＴＦＴにおいて、Ｎ+ 型領
域４０７はソース領域またはドレイン領域となり、Ｎ-
型領域は低濃度不純物領域４０６となる。
【００６７】次にＮチャネル型ＴＦＴ２０３、２０４を
レジスト５０１で覆い、Ｐチャネル型ＴＦＴの活性層に
ボロンを添加して、リンが高濃度に存在するＰ型領域５
０２と、リンが低濃度に存在するＰ型領域５０３とを形
成する。（図５（Ａ））ボロンのドーズ量は、Ｐ型領域
のボロンイオンの濃度がＮ+ 型領域に添加されるリンイ
オンの濃度の１．３〜２倍程度になるようにする。な
お、本実施例におけるリンイオンまたはボロンイオンの
添加方法は、公知の方法、例えばイオン注入法、プラズ
マドーピング法、リンイオンまたはボロンイオンを含む
溶液を塗布後、加熱する方法、リンイオンまたはボロン
イオンを含む膜を成膜後加熱する方法等を用いて行う。
【００６８】Ｐ型領域５０２、５０３はＰチャネル型Ｔ
ＦＴのソース領域、またはドレイン領域となる。また、
リンイオン、ボロンイオンが注入されなかった領域が後
にキャリアの移動経路となる真性または実質的に真性な
チャネル形成領域となる。
【００６９】なお、本明細書中で真性とは、シリコンの
フェルミレベルを変化させうる不純物を一切含まない領
域を指し、実質的に真性な領域とは、電子と正孔が完全
に釣り合って導電型を相殺させた領域、即ち、しきい値
制御が可能な濃度範囲（１×１０15〜１×１０17atoms
／ｃｍ3 ）でＮ型またはＰ型を付与する不純物を含む領
域、または意図的に逆導電型不純物を添加することによ
り導電型を相殺させた領域を示す。
【００７０】次に不活性雰囲気またはドライ酸素雰囲気
中において４５０℃以上、０．５〜１２時間、本実施例
では５５０℃、２時間の加熱処理をした。（図５
（Ｂ））
【００７１】上記加熱工程により、非晶質珪素膜の結晶
化のために意図的に添加したＮｉが図５（Ｂ）中の矢印
で模式的に示すように、チャネル形成領域からそれぞれ
のソース領域及びドレイン領域へ拡散する。これはこれ
らの領域がリン元素を高濃度に含むためであり、これら
ソース領域及びドレイン領域に到達したＮｉはそこで捕
獲（ゲッタリング）される。４００〜６００℃、０．５
〜４時間の加熱処理で、Ｎｉを十分ゲッタリングするこ
とができる。
【００７２】その結果、チャネル形成領域１１０内のＮ
ｉ濃度を低減することができる。チャネル形成領域１０
７〜１１０中のＮｉ濃度はＳＩＭＳの検出下限である５
×１０ 17atoms ／ｃｍ3 以下にすることができる。他
方、ゲッタリングシンクに用いたソース領域及びドレイ
ン領域中のＮｉ濃度はチャネル形成領域よりも高くな
る。（図５（Ｃ））
【００７３】Ｎ型の導電型を付与する不純物としてリン
の他に、アンチモン、ビスマスを用いることができる。
ゲッタリング能力が最も高いのはリンであり、次いでア
ンチモンである。
【００７４】特に、リンとボロン双方を添加して、ボロ
ン濃度をリンの１．３〜２倍程度とした領域５０５は、
リンだけを添加したＮチャネル型ＴＦＴのソース領域及
びドレイン領域５０４よりもゲッタリング能力が高いこ
とが実験で確認されている。
【００７５】更に、この加熱処理でゲッタリングと同時
にソース領域及びドレイン領域および低濃度不純物領域
に添加されたリン、ボロンが活性化される。従来では、
配線材料（アルミニウム）の耐熱性が低かったために４
５０℃程度の加熱処理しか施せなかった。本実施例で
は、加熱温度を５００℃以上にすることによりドーパン
トを十分に活性化でき加熱処理のみでソース領域及びド
レイン領域をより低抵抗化することができる。
【００７６】更に、この加熱処理によってイオンのドー
ピング工程の際に結晶性が破壊された領域の結晶性の改
善が進行する。
【００７７】即ち、（図５（Ｂ））の酸化性雰囲気での
加熱処理において、 １）チャネル形成領域１０７〜１１０内の触媒元素濃度
を低減するゲッタリング処理 ２）ソース領域およびドレイン領域１１１、１１４、５
０４、５０５における不純物の活性化処理 ３）イオン注入時に生じた結晶構造のダメージを回復す
るアニール処理 を同時に行うことができる。
【００７８】また、この加熱処理工程と同時または前後
にレーザー光や赤外光、或いは紫外光による光アニール
を施す工程としてもよい。
【００７９】次いで、所望の形状に活性層のパターニン
グを行ない、図６（Ａ）に示す状態を得る。
【００８０】なお、この後、高濃度不純物領域１１１の
低抵抗化を図るため、１１１で示された活性層上に選択
的にシリサイド化するための金属膜を成膜して加熱処理
を施し、１１１で示された領域をシリサイド化すること
が好ましい。この工程を加えることによりの低抵抗化を
図り、数ＧＨｚレベルの動作周波数を実現することが可
能となる。シリサイド化するための金属膜としては、コ
バルト、チタン、タンタル、タングステン、モリブデン
等を主成分とする材料からなる膜を用いることが可能で
ある。なお、効果的にシリサイド化させるためには、金
属膜の成膜前に高濃度不純物領域上の薄い酸化膜１１５
〜１１７を除去することが好ましい。また、エッチング
ストッパー１１８を除去してもよい。
【００８１】そして、基板全面に第１の層間絶縁膜１１
９を透明性有機樹脂膜（アクリル樹脂）でもって形成す
る。ここでは、スピンコート法でもって膜厚１μｍの第
１の層間絶縁膜１１９を形成する。透明性有機樹脂膜、
例えばアクリル樹脂、ポリイミド、ＢＣＢ（ベンゾシク
ロブテン）を利用した場合には、図示されるようにその
表面を平坦にすることができる。また、他の層間絶縁膜
の材料としては、酸化珪素膜、酸化窒化珪素膜を用いる
ことができる。
【００８２】そしてコンタクトホールの形成を行い、コ
ンタクト電極を構成するための金属膜（図示しない）を
成膜する。ここでは、この金属膜として、チタン膜とア
ルミニウム膜とチタン膜との３層膜をスパッタ法により
成膜する。そしてこの金属膜（積層膜）をパターニング
することにより、１２０〜１２４で示される電極および
配線を形成する。
【００８３】次に第２の層間絶縁膜１２５として有機樹
脂膜を膜厚１μｍの厚さにスピンコート法でもって形成
する。そして、補助容量を形成するために、所定の箇所
だけエッチングを施し薄くする。そして、Ｔｉからなる
金属膜３００ｎｍを成膜した。そして、この金属膜にパ
ターニングを施してブラックマスク１２６と引出し配線
１２７、１２８を形成した。
【００８４】そして、第３の層間絶縁膜１２９をアクリ
ル樹脂でもって形成する。ここでは、スピンコート法で
もって膜厚１μｍの第３の層間絶縁膜１２９を形成す
る。樹脂膜を利用した場合には、図示されるようにその
表面を平坦にすることができる。
【００８５】次にコンタクトホールの形成を行い、画素
電極１３０を形成する。ここでは、まずＩＴＯ膜を１０
０ｎｍの厚さにスパッタ法でもって成膜し、これをパタ
ーニングすることにより、１３０で示される画素電極を
形成する。
【００８６】最後に３５０℃の水素雰囲気中において、
１時間の加熱処理を行い、半導体層中の欠陥を減少させ
る。こうして図６（Ｂ）に示す状態を得る。
【００８７】本実施例では、画素マトリクス回路の画素
ＴＦＴ２０３のゲート電極をダブルゲート構造としてい
るが、オフ電流のバラツキを低減するために、トリプル
ゲート構造等のマルチゲート構造としても構わない。ま
た、開口率を向上させるためにシングルゲート構造とし
てもよい。
【００８８】本実施例に示したＴＦＴ構造は、ボトムゲ
ート型の一例（エッチングストッパー型）であり、特に
本実施例の構造に限定されるものではなく、例えば、チ
ャネルエッチ型のＴＦＴ構造等がある。また、本実施例
では透過型ＬＣＤを作製した例を示したが、半導体装置
の一例を示したにすぎない。なお、ＩＴＯに代えて画素
電極を反射性の高い金属膜で構成し、画素電極のパター
ニングの変更を実施者が適宜行うことによって反射型Ｌ
ＣＤを作製することは容易にできる。また、反射型ＬＣ
Ｄを作製する際、下地膜として耐熱性金属膜上に絶縁膜
を積層した構造または窒化アルミニウム膜上に絶縁膜を
積層した構造とすると、絶縁膜下の金属膜が放熱層とし
て働き有効である。なお、上記工程順序を実施者が適宜
変更することは可能である。
【００８９】〔実施例２〕 実施例１においては、レー
ザー照射工程後の（図６（Ａ））に示す工程でパターニ
ングを施したが、本実施例においては、レーザー照射工
程前にパターニングを施した例を図７〜９に示す。基本
的な構成は実施例１とほぼ同様であるので、相違点のみ
に着目して説明する。
【００９０】本実施例は、実施例１の図３（Ｄ）に示す
結晶性半導体膜を得る工程までは同一であるため省略す
る。図３（Ｄ）に示す状態を得た後、所望の形状にパタ
ーニングを施した後、酸化性雰囲気中でレーザー光を照
射し、図７（Ａ）に示す状態を得る。図７（Ａ）に示し
たように、活性層７０１〜７０３の表面が薄い酸化膜７
０４〜７０６で覆われた状態となる。
【００９１】その後の工程は実施例１と同様に、高濃度
のリンドープ工程（図７（Ｂ））、低濃度のリンド─プ
工程（図７（Ｃ））、ボロンドープ工程（図８
（Ａ））、ゲッタリング工程（図８（Ｂ））を経て図８
（Ｃ）の状態を得る。
【００９２】次いで、チャネル形成領域の上方に配置さ
れたエッチングストッパー７０７を除去して図９（Ａ）
の状態を得る。ここでは、エッチングストッパー７０７
を除去する工程としたが、特に除去しなくともよい。
【００９３】なお、この工程の前後または同時に、薄い
酸化膜７０４〜７０６を除去する工程としてもかまわな
い。また、薄い酸化膜を除去して、高濃度不純物領域の
上にシリサイド化するための金属膜を選択的に形成した
後、加熱処理を加えてシリサイド化させる工程を加える
ことが好ましい。こうすることによって、ソース領域お
よびドレイン領域の低抵抗化を図り、数ＧＨｚレベルの
動作周波数を実現することが可能となる。シリサイド化
するための金属膜としては、コバルト、チタン、タンタ
ル、タングステン、モリブデン等を主成分とする材料か
らなる膜を用いることが可能である。
【００９４】以降の工程は、実施例１と同一であるた
め、省略する。こうして、図９（Ｂ）の状態を得た。こ
のような構成とすると、薄い酸化膜７０４〜７０６によ
り層間絶縁膜からの不純物の拡散等から活性層７０１〜
７０３を保護することができる。
【００９５】〔実施例３〕 実施例１では、周辺駆動回
路部の一部を構成するＣＭＯＳ回路２０２のゲート絶縁
膜１０６ｂと画素マトリクス回路２０１のゲート絶縁膜
１０６ａの膜厚が異なる構成としたが、本実施例では、
同一の膜厚のゲート絶縁膜とした例を図１０に示す。基
本的な構成は実施例１とほぼ同様であるので、相違点の
みに着目して説明する。
【００９６】本実施例は、実施例１の図３（Ｂ）に示し
た保護膜を形成する工程までは同一であるため、省略す
る。実施例１に従い図３（Ｂ）の状態を得た後、連続的
にゲート絶縁膜１００１と非晶質半導体膜１００２を成
膜する。その後、実施例１と同様の工程を経て、結晶性
半導体膜からなる活性層をパターニングする。
【００９７】その後、活性層に接して設けられた薄い酸
化膜およびエッチングストッパーを除去して、高濃度不
純物領域の上に金属膜を選択的に形成した後、加熱処理
を加えてシリサイド化させた。こうすることによって、
ソース領域およびドレイン領域の低抵抗化を図り、数Ｇ
Ｈｚレベルの動作周波数を実現することが可能となる。
シリサイド化するための金属膜としては、コバルト、チ
タン、タンタル、タングステン、モリブデン等を主成分
とする材料からなる膜を用いることが可能である。その
後、酸化珪素膜からなる層間絶縁膜１００２を成膜し
た。以降、実施例１と同様の工程を経ることによって図
１０に示す構成を得る。
【００９８】なお、本実施例を実施例２と組み合わせる
ことは可能である。
【００９９】〔実施例４〕本実施例は、実施例１とは異
なる方法により結晶性半導体膜を得る例である。本実施
例では、マスクを用いて触媒元素を添加して、熱処理す
ることで結晶性半導体膜を得る方法に関する。基本的な
構成は実施例１とほぼ同様であるので、相違点のみに着
目して説明する。
【０１００】本実施例は、実施例１の図３（Ｂ）に示す
保護膜を形成する工程までは同一であるため、省略す
る。実施例１に従い図３（Ｂ）の状態を得た後、非晶質
半導体膜を形成し、次に酸化珪素膜でなるマスクを形成
する。このマスクには開口が設けられる。次に、酢酸ニ
ッケル塩溶液を用いて開口が設けられた領域に触媒元素
（Ｎｉ）を保持させる。
【０１０１】次に加熱（４００〜７００℃）により非晶
質半導体膜を結晶化させる。この際、開口が設けられた
領域から基板面に平行な方向へ結晶成長が進行する。こ
の結晶成長を横成長またはラテラル成長と呼ぶ。その
後、マスクを除去した。この横成長により結晶化した領
域をＴＦＴのチャネル形成領域に用いることで、良好な
特性を得ることができる。本発明を利用することにより
４００℃以上の加熱処理を施し、結晶性半導体膜を得る
ことが可能となった。以降、実施例１と同様の工程（図
４（Ａ）以降）を経ることによって図１と同様の構成を
得ることができる。
【０１０２】なお、本実施例を他の実施例２〜３と組み
合わせることは可能である。
【０１０３】〔実施例５〕 本実施例は、実施例１とは
異なる方法により結晶性半導体膜を得る例である。本実
施例では、珪素の結晶化を助長する触媒元素を利用し
て、レーザービーム形状を長方形または正方形に成形
し、一度の照射で数ｃｍ2 〜数百ｃｍ2 の領域に均一な
レーザー結晶化処理により結晶性半導体膜を得る方法に
関する。基本的な構成は実施例１とほぼ同様であるの
で、相違点のみに着目して説明する。
【０１０４】本実施例は、実施例１の図３（Ｃ）に示す
非晶質珪素膜の表面に触媒元素を保持させる工程までは
同一であるため、省略する。図３（Ｃ）に示す工程での
Ｎｉ酢酸溶液のＮｉ濃度は重量換算で１〜１０００ｐｐ
ｍとする。本実施例では１００ｐｐｍとした。この状態
で非晶質珪素膜の表面にＮｉが保持される。次に不活性
または酸化性雰囲気中においてエキシマレーザー光（波
長２４８〜３０８ｎｍ）を照射することによって結晶性
珪素膜を得た。
【０１０５】本実施例では、波長２４８ｎｍのレーザー
ビーム形状を長方形または正方形に成形し、一度の照射
で数ｃｍ2 〜数百ｃｍ2 の領域に均一なレーザー光を照
射可能なレーザー装置（ソプラ社製のＳＡＥＬＣ）を用
いて、結晶性珪素膜を得た。以降、実施例１と同様の工
程（図４（Ａ）で示される工程以後）を経ることによっ
て図１と同様の構成を得ることができる。
【０１０６】なお、本実施例を他の実施例２〜４に組み
合わせることは可能である。
【０１０７】〔実施例６〕 本実施例では、配線間の接
続において良好なオーミックコンタクトを得るための構
成を図１１を用いて説明する。画素マトリクス回路の基
本的な構成は実施例１とほぼ同様であるので、相違点の
みに着目して説明する。
【０１０８】まず、実施例１と同様に絶縁表面を有する
基板を用意する。そして、酸化珪素膜からなる下地膜
（図示しない）を成膜する。そして、タンタルを主成分
とする層１１０１上に金属材料からなる層、代表的に
は、チタンを主成分とする層１１０２（膜厚２０ｎｍ〜
１００ｎｍ）を連続成膜してパターニングを施し、多層
配線を設けた。その後、実施例１と同様にゲート絶縁膜
の成膜、活性層の形成、層間絶縁膜の形成、コンタクト
ホールの形成等を施した。
【０１０９】このチタンを主成分とする層は、コンタク
トホール（開孔部）を形成する際、タンタルを主成分と
する層１１０１の酸化や水素の吸蔵を防ぐ。また、チタ
ンを主成分とする層は、開孔部を形成する際、層間絶縁
膜と同時に一部が除去される場合があるが、酸素と反応
しても絶縁体にならないため良好なオーミックコンタク
トを得ることができる。即ち、チタンを主成分とする層
は、タンタルを主成分とする層を保護するとともに、十
分にエッチングマージンが取れるため開孔部の形成も容
易とすることができた。そして、開孔部を形成した後、
配線１１０３を形成し、１１０１及び１１０２で示され
る多層配線と接続させた。その後、実施例１と同様にし
て図１１の状態を得た。
【０１１０】また、チタンを主成分とする層にかえて、
Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｍｏ、Ｗから選ばれた
一種の元素を主成分とする層を用いることができる。
【０１１１】なお、実施例１の構成と異なり、本実施例
ではエッチングストッパーと薄い酸化膜は除去した。ま
た、保護膜を形成しない構成とした。
【０１１２】なお、本実施例を他の実施例２〜５に組み
合わせることは可能である。
【０１１３】〔実施例７〕 上記実施例１〜６に示した
構成を含むＴＦＴ基板（素子形成側基板）を用いてＡＭ
ＬＣＤを構成した場合の例について説明する。ここで本
実施例のＡＭＬＣＤの外観を図１２に示す。
【０１１４】図１２（Ａ）において、１２０１はＴＦＴ
基板であり、画素マトリクス部１２０２、ソース側駆動
回路１２０３、ゲート側駆動回路１２０４が形成されて
いる。画素マトリクス部は、図２（Ａ）および図１に相
当し、その一部を示した。また、駆動回路は、図２
（Ｂ）及び図１に相当し、その一部を示したようにＮ型
ＴＦＴとＰ型ＴＦＴとを相補的に組み合わせたＣＭＯＳ
回路で構成することが好ましい。また、１２０５は対向
基板である。
【０１１５】図１２（Ａ）に示すＡＭＬＣＤはアクティ
ブマトリクス基板１２０１と対向基板１２０５とが端面
を揃えて貼り合わされている。ただし、ある一部だけは
対向基板１２０５を取り除き、露出したアクティブマト
リクス基板に対してＦＰＣ（フレキシブル・プリント・
サーキット）１２０６を接続してある。このＦＰＣ１２
０６によって外部信号を回路内部へと伝達する。
【０１１６】また、ＦＰＣ１２０６を取り付ける面を利
用してＩＣチップ１２０７、１２０８が取り付けられて
いる。これらのＩＣチップはビデオ信号の処理回路、タ
イミングパルス発生回路、γ補正回路、メモリ回路、演
算回路など、様々な回路をシリコン基板上に形成して構
成される。図１２（Ａ）では２個取り付けられている
が、１個でも良いし、さらに複数個であっても良い。
【０１１７】また、図１２（Ｂ）の様な構成もとりう
る。図１２（Ｂ）において図１２（Ａ）と同一の部分は
同じ符号を付してある。ここでは図１２（Ａ）でＩＣチ
ップが行っていた信号処理を、同一基板上にＴＦＴでも
って形成されたロジック回路（論理回路）１２０９によ
って行う例を示している。この場合、ロジック回路１２
０９も駆動回路１２０３、１２０４と同様にＣＭＯＳ回
路を基本として構成される。
【０１１８】また、カラーフィルターを用いてカラー表
示を行っても良いし、ＥＣＢ（電界制御複屈折）モー
ド、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。
【０１１９】〔実施例８〕 実施例７に示したＡＭＬＣ
Ｄは、様々な電子機器のディスプレイとして利用され
る。なお、本実施例に挙げる電子機器とは、半導体回路
を搭載した半導体装置と定義する。
【０１２０】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
ＴＶ、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ（ノート型を含む）、携帯
情報端末（モバイルコンピュータ、携帯電話等）などが
挙げられる。それらの一例を図１３に示す。
【０１２１】図１３（Ａ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２００１、カメラ部
２００２、受像部２００３、操作スイッチ２００４、表
示装置２００５で構成される。本願発明は受像部２００
３、表示装置２００５等に適用できる。
【０１２２】図１３（Ｂ）はヘッドマウントディスプレ
イであり、本体２１０１、表示装置２１０２、バンド部
２１０３で構成される。本発明は表示装置２１０２に適
用することができる。
【０１２３】図１３（Ｃ）は携帯電話であり、本体２２
０１、音声出力部２２０２、音声入力部２２０３、表示
装置２２０４、操作スイッチ２２０５、アンテナ２２０
６で構成される。本願発明は音声出力部２２０２、音声
入力部２２０３、表示装置２２０４等に適用することが
できる。
【０１２４】図１３（Ｄ）はビデオカメラであり、本体
２３０１、表示装置２３０２、音声入力部２３０３、操
作スイッチ２３０４、バッテリー２３０５、受像部２３
０６で構成される。本願発明は表示装置２３０２、音声
入力部２３０３、受像部２３０６に適用することができ
る。
【０１２５】図１３（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。
【０１２６】図１３（Ｆ）は携帯書籍であり、本体２５
０１、表示装置２５０２、２５０３、記憶媒体２５０
４、操作スイッチ２５０５、アンテナ２５０６で構成さ
れる。記憶媒体（ＭＤ、ＤＶＤ等）に記憶されたデータ
またはアンテナ（たとえば衛星アンテナ等）から得られ
るデータを表示する。本発明は表示装置２５０２、２５
０３に適用することができる。
【０１２７】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、他にも電光掲示盤、宣伝公告用ディスプレイ
などにも活用することができる。
【０１２８】
【発明の効果】本明細書で開示する発明を利用すること
で、ゲート配線および電極（配線幅：０．１μｍ〜５μ
ｍ）を作製した後、高温（４００度以上）での加熱処理
を行った場合においても、良好なＴＦＴ特性を有する半
導体装置を得ることができる。
【０１２９】また、本発明の保護膜は、高温処理を施し
た場合、基板からの不純物の拡散を抑えることができ、
基板の不純物濃度に左右されることなく、良好なＴＦＴ
特性を得ることができる。
【０１３０】特に、本発明におけるＰ型またはＮ型の導
電型を付与する不純物の添加工程後の高温処理（４００
度以上）においては、不純物の活性化とともに、添加工
程によってダメージを受けた結晶性半導体膜のアニール
効果や、結晶性半導体膜中に残存している触媒元素を低
減させるゲッタリング効果が得られる。
【図面の簡単な説明】
【図１】 本発明の構造の一例を示す断面図（実施例
１）
【図２】 本発明の構造の一例を示す上面図（実施例
１）
【図３】 本発明の作製工程の一例を示す断面図（実
施例１）
【図４】 本発明の作製工程の一例を示す断面図（実
施例１）
【図５】 本発明の作製工程の一例を示す断面図（実
施例１）
【図６】 本発明の作製工程の一例を示す断面図（実
施例１）
【図７】 本発明の作製工程の一例を示す断面図（実
施例２）
【図８】 本発明の作製工程の一例を示す断面図（実
施例２）
【図９】 本発明の作製工程の一例を示す断面図（実
施例２）
【図１０】 本発明の構造の一例を示す断面図（実施
例３）
【図１１】 本発明の構造の一例を示す断面図（実施
例６）
【図１２】 ＡＭＬＣＤの外観図
【図１３】 電気機器
【符号の説明】
１００ 基板 １０１、１０２ ゲート配線または電極（画素マトリク
ス回路） １０３ ゲート配線または電極（ＣＭＯＳ回路
のＮチャネル型ＴＦＴ） １０４ ゲート配線または電極（ＣＭＯＳ回路
のＰチャネル型ＴＦＴ） １０５ 保護膜 １０６ ゲート絶縁膜 １０７〜１１０ チャネル形成領域 １１１ 高濃度不純物領域 １１２ 低濃度不純物領域 １１３ 高濃度不純物領域（Ｎチャネル型ＴＦ
Ｔ） １１４ 低濃度不純物領域（Ｐチャネル型ＴＦ
Ｔ） １１５〜１１７ 酸化膜 １１８ エッチングストッパー １１９ 第１の層間絶縁膜 １２０〜１２４ 配線 １２５ 第２の層間絶縁膜 １２６ ブラックマスク １２７、１２８ 引き出し配線 １２９ 第３の層間絶縁膜 １３０ 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１９Ａ ６２７Ｇ ６２７Ｚ (72)発明者 高山 徹 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 福地 邦彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H092 JA26 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JA44 JA46 JA47 JB13 JB23 JB27 JB32 JB33 JB36 JB38 JB42 JB51 JB56 JB64 JB69 KA04 KA07 KA12 KA16 KA18 KB05 KB14 KB22 KB24 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA24 MA27 MA30 MA31 MA34 MA35 MA37 MA41 NA17 NA22 NA25 NA27 NA28 PA06 QA07 RA05 4M104 BB13 BB16 BB18 BB26 BB28 BB32 BB37 BB39 CC01 DD41 DD42 DD79 EE06 EE17 FF18 GG09 GG10 GG20 HH16

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する基板上に、多層構造を有
    するゲート電極と、前記基板、前記ゲート電極の上面お
    よび側面を覆う保護膜と、前記保護膜を覆って形成され
    たゲート絶縁膜と、前記ゲート絶縁膜上に接して、ソー
    ス領域と、ドレイン領域と、前記ソース領域と前記ドレ
    イン領域の間に形成されたチャネル形成領域と、を有す
    ることを特徴とする半導体素子からなる半導体回路を備
    えた半導体装置。
  2. 【請求項２】請求項１において、前記多層構造を有する
    ゲート電極は、タンタル、モリブデン、チタン、クロ
    ム、シリコンから選ばれた一種の元素を主成分とする層
    を少なくとも一層含むことを特徴とする半導体素子から
    なる半導体回路を備えた半導体装置。
  3. 【請求項３】請求項１または請求項２において、前記多
    層構造を有するゲート電極は、前記基板側から順に窒素
    を含む第１のタンタルを主成分とする層、第２のタンタ
    ルを主成分とする層、および窒素を含む第３のタンタル
    を主成分とする層からなる３層構造を有することを特徴
    とする半導体素子からなる半導体回路を備えた半導体装
    置。
  4. 【請求項４】絶縁表面を有する基板上に、ゲート電極
    と、前記基板、前記ゲート電極の上面および側面を覆う
    保護膜と、前記保護膜を覆って形成されたゲート絶縁膜
    と、前記ゲート絶縁膜上に接して、ソース領域と、ドレ
    イン領域と、前記ソース領域と前記ドレイン領域の間に
    形成されたチャネル形成領域と、前記チャネル形成領域
    上に接して無機絶縁物と、前記ソース領域およびドレイ
    ン領域上に接する有機樹脂膜と、を有することを特徴と
    する半導体素子からなる半導体回路を備えた半導体装
    置。
  5. 【請求項５】請求項４において、前記ゲート電極は、窒
    素を含んだタンタルを主成分とする第１の層と、タンタ
    ルを主成分とする第２の層と、窒素を含んだタンタルを
    主成分とする第３の層とからなる３層構造を有している
    ことを特徴とする半導体素子からなる半導体回路を備え
    た半導体装置。
  6. 【請求項６】請求項１乃至５のいずれか一において、前
    記保護膜は、窒化珪素膜であることを特徴とする半導体
    素子からなる半導体回路を備えた半導体装置。
  7. 【請求項７】請求項１乃至６のいずれか一において、前
    記保護膜の膜厚は、１０〜１００ｎｍであることを特徴
    とする半導体素子からなる半導体回路を備えた半導体装
    置。
  8. 【請求項８】請求項１乃至７のいずれか一において、前
    記ソース領域およびドレイン領域の少なくとも一部は、
    シリサイドであることを特徴とする半導体素子からなる
    半導体回路を備えた半導体装置。
  9. 【請求項９】請求項１乃至８のいずれか一において、前
    記ソース領域およびドレイン領域には、Ｎ型の導電型を
    付与する不純物が添加されていることを特徴とする半導
    体素子からなる半導体回路を備えた半導体装置。
  10. 【請求項１０】請求項１乃至９のいずれか一において、
    前記ソース領域およびドレイン領域には、Ｎ型の導電型
    を付与する不純物およびＰ型の導電型を付与する不純物
    が添加されていることを特徴とする半導体素子からなる
    半導体回路を備えた半導体装置。
  11. 【請求項１１】請求項１乃至１０のいずれか一におい
    て、前記チャネル形成領域は、シリコンの結晶化を助長
    する触媒元素を含有し、前記触媒元素の濃度は、チャネ
    ル形成領域よりもソース領域およびドレイン領域のほう
    が高いことを特徴とする半導体素子からなる半導体回路
    を備えた半導体装置。
  12. 【請求項１２】請求項１乃至１１のいずれか一におい
    て、前記触媒元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｃｕ、
    Ａｕ、Ｇｅから選ばれた少なくとも１つの元素であるこ
    とを特徴とする半導体素子からなる半導体回路を備えた
    半導体装置。
  13. 【請求項１３】絶縁表面を有する基板上に配線を形成す
    る工程と、前記配線を覆って保護膜を形成する工程と、
    前記保護膜上にゲート絶縁膜を形成する工程と、前記ゲ
    ート絶縁膜上に珪素の結晶化を助長する触媒元素を含む
    結晶性半導体膜を形成する工程と、前記結晶性半導体膜
    にレーザー光を照射する工程と、前記結晶性半導体膜上
    の一部に絶縁膜からなるマスクを形成する工程と、ソー
    ス領域またはドレイン領域となるべき領域にリン元素の
    ドーピングを行う工程と、加熱処理を施し、前記触媒元
    素をゲッタリングさせる工程と、前記結晶性半導体膜を
    パターニングし、活性層を形成する工程と、を有する半
    導体素子からなる半導体回路を備えた半導体装置の作製
    方法。
  14. 【請求項１４】絶縁表面を有する基板上に配線を形成す
    る工程と、前記配線を覆って保護膜を形成する工程と、
    前記保護膜上にゲート絶縁膜を形成する工程と、前記ゲ
    ート絶縁膜上に珪素の結晶化を助長する触媒元素を含む
    結晶性半導体膜を形成する工程と、前記結晶性半導体膜
    をパターニングし、活性層を形成する工程と、前記結晶
    性半導体膜にレーザー光を照射する工程と、前記結晶性
    半導体膜上の一部に絶縁膜からなるマスクを形成する工
    程と、ソース領域またはドレイン領域となるべき領域に
    リン元素のドーピングを行う工程と、加熱処理を施し、
    前記触媒元素をゲッタリングさせる工程と、を有する半
    導体素子からなる半導体回路を備えた半導体装置の作製
    方法。
  15. 【請求項１５】請求項１３または１４に記載の絶縁表面
    を有する基板上に配線を形成する工程は、前記基板側か
    ら順に窒素を含む第１のタンタル層、第２のタンタル
    層、および窒素を含む第３のタンタル層を連続して成膜
    し、パターニングする工程であることを特徴とする半導
    体素子からなる半導体回路を備えた半導体装置の作製方
    法。
  16. 【請求項１６】請求項１３乃至１５のいずれか一に記載
    のゲート絶縁膜上に結晶性半導体膜を形成する工程は、
    前記ゲート絶縁膜表面に接する非晶質半導体膜を形成す
    る工程と、前記非晶質半導体膜に珪素の結晶化を助長す
    る触媒元素を保持させる工程と、加熱処理により、前記
    非晶質半導体膜を結晶化して結晶性半導体膜を形成する
    工程を有することを特徴とする半導体素子からなる半導
    体回路を備えた半導体装置の作製方法。
  17. 【請求項１７】請求項１３乃至１５のいずれか一に記載
    のゲート絶縁膜上に結晶性半導体膜を形成する工程は、
    前記ゲート絶縁膜表面に接する非晶質半導体膜を形成す
    る工程と、前記非晶質半導体膜に珪素の結晶化を助長す
    る触媒元素を保持させる工程と、レーザー光の照射によ
    り、前記非晶質半導体膜を結晶化して結晶性半導体膜を
    形成する工程を有することを特徴とする半導体素子から
    なる半導体回路を備えた半導体装置の作製方法。
JP20237798A 1998-07-16 1998-07-16 半導体装置の作製方法 Expired - Fee Related JP3592535B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP20237798A JP3592535B2 (ja) 1998-07-16 1998-07-16 半導体装置の作製方法
US09/353,282 US6144082A (en) 1998-07-16 1999-07-14 Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US09/641,768 US6608357B1 (en) 1998-07-16 2000-08-21 Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US10/338,025 US6822293B2 (en) 1998-07-16 2003-01-08 Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US10/815,701 US7078768B2 (en) 1998-07-16 2004-04-02 Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US11/480,429 US7709844B2 (en) 1998-07-16 2006-07-05 Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20237798A JP3592535B2 (ja) 1998-07-16 1998-07-16 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004005816A Division JP2004193624A (ja) 2004-01-13 2004-01-13 半導体回路、表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2000036599A true JP2000036599A (ja) 2000-02-02
JP3592535B2 JP3592535B2 (ja) 2004-11-24

Family

ID=16456497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20237798A Expired - Fee Related JP3592535B2 (ja) 1998-07-16 1998-07-16 半導体装置の作製方法

Country Status (2)

Country Link
US (5) US6144082A (ja)
JP (1) JP3592535B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001291870A (ja) * 2000-04-06 2001-10-19 Sony Corp 薄膜トランジスタ及びその製造方法
JP2002184694A (ja) * 2000-12-15 2002-06-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6842214B2 (en) 2001-09-26 2005-01-11 Fujitsu Display Technologies Corporation Liquid crystal display device and method of manufacturing the same
JP2005072573A (ja) * 2003-08-05 2005-03-17 Semiconductor Energy Lab Co Ltd 配線基板及びその作製方法、並びに半導体装置及びその作製方法
US7075704B2 (en) 2003-03-19 2006-07-11 Seiko Epson Corporation Test-element-provided substrate, method of manufacturing the same, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2007001004A (ja) * 2005-05-27 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2007007845A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 微小構造体、およびその作製方法
JP2007015080A (ja) * 2005-07-08 2007-01-25 Semiconductor Energy Lab Co Ltd 微小電気機械式装置、およびその作製方法
JP2007021713A (ja) * 2005-06-17 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2007044864A (ja) * 2005-07-15 2007-02-22 Semiconductor Energy Lab Co Ltd 微小電気機械式装置の作製方法
JP2007069341A (ja) * 2005-08-10 2007-03-22 Semiconductor Energy Lab Co Ltd 微小電気機械式装置の作製方法
JP2007152554A (ja) * 2005-05-27 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007175862A (ja) * 2005-11-30 2007-07-12 Semiconductor Energy Lab Co Ltd 微小構造体及びその作製方法並びに微小電気機械式装置
CN1327271C (zh) * 2003-03-13 2007-07-18 精工爱普生株式会社 基板及其制造方法、电光装置用基板、电光装置和电子设备
JP2007268704A (ja) * 2006-03-10 2007-10-18 Semiconductor Energy Lab Co Ltd 微小構造体、半導体装置、及び微小構造体の作製方法
JP2008211195A (ja) * 2007-01-30 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8008737B2 (en) 2005-05-27 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8093088B2 (en) 2005-07-15 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of micro-electro-mechanical device
JP2018195836A (ja) * 2009-03-05 2018-12-06 株式会社半導体エネルギー研究所 表示装置
WO2020158086A1 (ja) * 2019-01-31 2020-08-06 株式会社ジャパンディスプレイ 表示装置及びトランジスタ

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP3403949B2 (ja) 1998-09-03 2003-05-06 シャープ株式会社 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4372260B2 (ja) * 1999-03-17 2009-11-25 シャープ株式会社 液晶パネルの製造方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
TW464915B (en) * 1999-07-19 2001-11-21 United Microelectronics Corp Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3722279B2 (ja) * 2001-01-26 2005-11-30 日本電気株式会社 光送受信モジュール
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP2003109956A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置およびその製造方法
JP4410456B2 (ja) * 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
JP3880568B2 (ja) * 2002-10-25 2007-02-14 鹿児島日本電気株式会社 液晶表示装置の製造方法
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
EP1604409B1 (en) * 2003-03-07 2007-04-04 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic arrangement
KR100685926B1 (ko) * 2003-06-11 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
KR100537069B1 (ko) * 2003-10-13 2005-12-16 엘지.필립스 엘시디 주식회사 액정표시장치의 액정셀 공정
KR101026807B1 (ko) * 2004-06-09 2011-04-04 삼성전자주식회사 표시 장치용 구동 장치 및 표시판
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
KR100632954B1 (ko) * 2005-05-06 2006-10-12 삼성전자주식회사 씨모스 이미지센서 및 그 제조방법
US20070040165A1 (en) * 2005-08-16 2007-02-22 Klaus Dimmler Method of fabricating organic FETs
KR20070045824A (ko) * 2005-10-28 2007-05-02 삼성전자주식회사 박막 트랜지스터, 표시판 및 그 제조 방법
US8173995B2 (en) 2005-12-23 2012-05-08 E. I. Du Pont De Nemours And Company Electronic device including an organic active layer and process for forming the electronic device
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100965260B1 (ko) * 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR20100009869A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 씨모스 트랜지스터 및 그 제조 방법
TWI412788B (zh) * 2009-05-27 2013-10-21 Au Optronics Corp 立體顯示器及其液晶透鏡
KR20220031135A (ko) * 2009-09-16 2022-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102068275B1 (ko) * 2012-12-20 2020-01-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102130139B1 (ko) * 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
US9726940B2 (en) * 2013-12-26 2017-08-08 Sharp Kabushiki Kaisha Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus
CN104078469B (zh) * 2014-06-17 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
CN109661696B (zh) * 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
US10660048B2 (en) 2017-10-02 2020-05-19 Lenovo (Singapore) Pte Ltd Uplink power control

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145870A (ja) 1985-12-20 1987-06-29 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPS63316477A (ja) 1987-06-18 1988-12-23 Seiko Instr & Electronics Ltd 半導体装置およびその製造方法
JPS6423575A (en) 1987-07-17 1989-01-26 Sharp Kk Thin film transistor
JPS6423575U (ja) 1987-08-03 1989-02-08
JPS6466979A (en) 1987-09-08 1989-03-13 Seiko Epson Corp Superconducting transistor
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JP2631476B2 (ja) 1987-09-09 1997-07-16 富士通株式会社 薄膜トランジスタの製造方法
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
DE68921567T2 (de) 1988-11-30 1995-07-06 Nippon Electric Co Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
JPH02244676A (ja) 1989-03-16 1990-09-28 Fujitsu Ltd 薄膜トランジスタ
US5264728A (en) * 1989-11-30 1993-11-23 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
JP3226223B2 (ja) * 1990-07-12 2001-11-05 株式会社東芝 薄膜トランジスタアレイ装置および液晶表示装置
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
JP2856376B2 (ja) 1992-09-11 1999-02-10 シャープ株式会社 アクティブマトリクス基板
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
JP3199873B2 (ja) 1992-11-02 2001-08-20 富士通株式会社 チタン製パターンの形成方法、及び液晶表示装置の製造方法
JP3378280B2 (ja) 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JPH06250211A (ja) 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
JP3137797B2 (ja) 1993-03-12 2001-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2791858B2 (ja) * 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) * 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US6780718B2 (en) * 1993-11-30 2004-08-24 Stmicroelectronics, Inc. Transistor structure and method for making same
US5610737A (en) 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
JPH08204200A (ja) 1995-01-20 1996-08-09 Toshiba Corp 薄膜トランジスタ
JPH07318978A (ja) 1994-05-20 1995-12-08 Sony Corp 表示素子用薄膜トランジスタアレイ
JPH0846186A (ja) * 1994-07-27 1996-02-16 Sony Corp 半導体装置
JP4083821B2 (ja) 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08228011A (ja) 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
US5698902A (en) * 1994-12-19 1997-12-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device having finely configured gate electrodes
JPH08213610A (ja) * 1995-02-07 1996-08-20 Sony Corp 電界効果型半導体装置及びその製造方法
JP3522381B2 (ja) 1995-03-01 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
JPH08264790A (ja) 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
JP3539821B2 (ja) * 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08279615A (ja) 1995-04-04 1996-10-22 Sony Corp 表示用薄膜半導体装置の製造方法
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JPH0964366A (ja) 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JPH09197390A (ja) 1995-11-17 1997-07-31 Semiconductor Energy Lab Co Ltd 表示装置
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
JPH09181319A (ja) 1995-12-25 1997-07-11 Kyocera Corp 薄膜トランジスタの製造方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6599790B1 (en) 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
JP3841910B2 (ja) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09283761A (ja) 1996-04-12 1997-10-31 Sony Corp 半導体装置及びその製造方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP3410296B2 (ja) 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
JP3607016B2 (ja) 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
US5714786A (en) * 1996-10-31 1998-02-03 Micron Technology, Inc. Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors
JP3883630B2 (ja) 1996-12-24 2007-02-21 株式会社アドバンスト・ディスプレイ 薄膜トランジスタの製造方法
JPH10209458A (ja) 1997-01-22 1998-08-07 Mitsubishi Electric Corp 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
US6015997A (en) * 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US5845166A (en) * 1997-02-20 1998-12-01 Eastman Kodak Company Hybrid camera with identification matching of film and electronic images
KR100248119B1 (ko) * 1997-05-01 2000-03-15 구자홍 박막트랜지스터 및 그 제조방법
TW476856B (en) * 1997-06-27 2002-02-21 Toshiba Corp Liquid crystal display device
US5952701A (en) * 1997-08-18 1999-09-14 National Semiconductor Corporation Design and fabrication of semiconductor structure having complementary channel-junction insulated-gate field-effect transistors whose gate electrodes have work functions close to mid-gap semiconductor value
US5846871A (en) * 1997-08-26 1998-12-08 Lucent Technologies Inc. Integrated circuit fabrication
US5962904A (en) * 1997-09-16 1999-10-05 Micron Technology, Inc. Gate electrode stack with diffusion barrier
US6359672B2 (en) * 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
JPH11214699A (ja) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
JP3702096B2 (ja) 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5994734A (en) * 1998-07-21 1999-11-30 Winbond Electronics Corp. Modified gate structure for non-volatile memory and its method of fabricating the same

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001291870A (ja) * 2000-04-06 2001-10-19 Sony Corp 薄膜トランジスタ及びその製造方法
JP2002184694A (ja) * 2000-12-15 2002-06-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6842214B2 (en) 2001-09-26 2005-01-11 Fujitsu Display Technologies Corporation Liquid crystal display device and method of manufacturing the same
KR100739849B1 (ko) * 2001-09-26 2007-07-16 샤프 가부시키가이샤 액정표시장치 및 그 제조 방법
CN1327271C (zh) * 2003-03-13 2007-07-18 精工爱普生株式会社 基板及其制造方法、电光装置用基板、电光装置和电子设备
US7075704B2 (en) 2003-03-19 2006-07-11 Seiko Epson Corporation Test-element-provided substrate, method of manufacturing the same, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2005072573A (ja) * 2003-08-05 2005-03-17 Semiconductor Energy Lab Co Ltd 配線基板及びその作製方法、並びに半導体装置及びその作製方法
JP2007001004A (ja) * 2005-05-27 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
US8008737B2 (en) 2005-05-27 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4519804B2 (ja) * 2005-05-27 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8455287B2 (en) 2005-05-27 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including microstructure
JP2007152554A (ja) * 2005-05-27 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007007845A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 微小構造体、およびその作製方法
JP2007021713A (ja) * 2005-06-17 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2007015080A (ja) * 2005-07-08 2007-01-25 Semiconductor Energy Lab Co Ltd 微小電気機械式装置、およびその作製方法
JP4762621B2 (ja) * 2005-07-08 2011-08-31 株式会社半導体エネルギー研究所 微小電気機械式装置の作製方法
JP2007044864A (ja) * 2005-07-15 2007-02-22 Semiconductor Energy Lab Co Ltd 微小電気機械式装置の作製方法
US8093088B2 (en) 2005-07-15 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of micro-electro-mechanical device
JP2007069341A (ja) * 2005-08-10 2007-03-22 Semiconductor Energy Lab Co Ltd 微小電気機械式装置の作製方法
JP2007175862A (ja) * 2005-11-30 2007-07-12 Semiconductor Energy Lab Co Ltd 微小構造体及びその作製方法並びに微小電気機械式装置
JP2007268704A (ja) * 2006-03-10 2007-10-18 Semiconductor Energy Lab Co Ltd 微小構造体、半導体装置、及び微小構造体の作製方法
JP2008211195A (ja) * 2007-01-30 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101425845B1 (ko) 2007-01-30 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2018195836A (ja) * 2009-03-05 2018-12-06 株式会社半導体エネルギー研究所 表示装置
WO2020158086A1 (ja) * 2019-01-31 2020-08-06 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
JP2020123696A (ja) * 2019-01-31 2020-08-13 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
CN113366654A (zh) * 2019-01-31 2021-09-07 株式会社日本显示器 显示装置及晶体管
JP7183061B2 (ja) 2019-01-31 2022-12-05 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
US11635663B2 (en) 2019-01-31 2023-04-25 Japan Display Inc. Display device and transistor

Also Published As

Publication number Publication date
US20030122121A1 (en) 2003-07-03
US6822293B2 (en) 2004-11-23
US20040183931A1 (en) 2004-09-23
US20060278878A1 (en) 2006-12-14
US7078768B2 (en) 2006-07-18
US7709844B2 (en) 2010-05-04
JP3592535B2 (ja) 2004-11-24
US6144082A (en) 2000-11-07
US6608357B1 (en) 2003-08-19

Similar Documents

Publication Publication Date Title
JP3592535B2 (ja) 半導体装置の作製方法
JP4030193B2 (ja) 半導体装置の作製方法
JP4386978B2 (ja) 半導体装置の作製方法
US6677221B2 (en) Semiconductor device and the fabricating method therefor
JP5244885B2 (ja) 半導体装置の作製方法
JP4485078B2 (ja) 半導体装置の作製方法
US8357611B2 (en) Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US7411259B2 (en) Wiring material and a semiconductor device having a wiring using the material, and the manufacturing method thereof
US20040108599A1 (en) Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2001007343A (ja) 半導体装置およびその作製方法
US6835986B2 (en) Liquid crystal display device and manufacturing method thereof
JPH1197700A (ja) 半導体装置およびその作製方法
JPH11261075A (ja) 半導体装置およびその作製方法
JP4459990B2 (ja) 半導体装置
JP4080168B2 (ja) 半導体装置の作製方法
JP4514862B2 (ja) 半導体装置の作製方法
JPH11261076A (ja) 半導体装置およびその作製方法
JP2000269513A (ja) 半導体装置およびその作製方法
JP2000200763A (ja) 半導体装置及びその作製方法
JP2004193624A (ja) 半導体回路、表示装置及び電子機器
JP2000058848A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2009135530A (ja) 液晶表示装置及び電子機器
JP4485481B2 (ja) 半導体装置の作製方法
JP4459991B2 (ja) 半導体装置の作製方法
JP4704363B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees