CN113366654A - 显示装置及晶体管 - Google Patents

显示装置及晶体管 Download PDF

Info

Publication number
CN113366654A
CN113366654A CN201980090991.8A CN201980090991A CN113366654A CN 113366654 A CN113366654 A CN 113366654A CN 201980090991 A CN201980090991 A CN 201980090991A CN 113366654 A CN113366654 A CN 113366654A
Authority
CN
China
Prior art keywords
electrode
gate electrode
semiconductor layer
gate
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980090991.8A
Other languages
English (en)
Inventor
尾关芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN113366654A publication Critical patent/CN113366654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

根据实施方式提供了一种显示装置，具备：显示面板，具有配置有多个像素的像素部和设置在该像素部的周边的周边部；驱动电路，设置在周边部，驱动像素。在像素部或周边部设置有晶体管，晶体管具备半导体层、与半导体层重叠的第一及第二栅极电极、源极电极、漏极电极。源极电极至少在俯视观察时覆盖作为第一栅极电极和半导体层的重叠区域的第一沟道区域而形成。漏极电极在俯视观察时至少覆盖作为第二栅极电极和半导体层的重叠区域的第二沟道区域而形成。

Description

显示装置及晶体管
技术领域
本发明的实施方式涉及显示装置及晶体管。
背景技术
一般地，已知在元件基板与对置基板之间夹持电泳元件的电泳显示装置(EPD：Electrophoretic Display)。
根据该电泳显示装置，通过驱动在该电泳显示装置中排列的各像素中包括的像素晶体管，能够在该各像素中显示例如白色或黑色等。
但是，电泳显示装置的驱动电压较大，上述像素晶体管也被施加高电压。
因此，在电泳显示装置中，由于施加在像素晶体管上的高电压所引起的发热，有可能产生特性异常或动作异常。
在先技术文献
专利文献
专利文献1：日本特开2009-049080号公报
发明内容
因此，本发明要解决的课题在于提供一种能够抑制发热引起的异常的显示装置及晶体管。
根据实施方式，提供了一种显示装置，具备：显示面板，具有配置有多个像素的像素部和设置在该像素部的周边的周边部；以及驱动电路，设置在所述周边部，驱动所述像素。在所述像素部或所述周边部设置有晶体管，该晶体管具备：半导体层，具有第一端部及第二端部；第一栅极电极，在靠近该第一端部的位置与半导体层重叠；第二栅极电极，在该第一栅极电极与所述第二端部之间与该半导体层重叠；源极电极，与所述第一端部连接；漏极电极，与所述第二端部连接。所述第一及第二栅极电极配置在第一层上。所述源极电极及所述漏极电极配置在与所述第一层不同的第二层上。所述源极电极在俯视观察时至少覆盖作为所述第一栅极电极和半导体层的重叠区域的第一沟道区域而形成。所述漏极电极在俯视观察时至少覆盖作为所述第二栅极电极和半导体层的重叠区域的第二沟道区域而形成。
附图说明
图1是示出第一实施方式所涉及的显示装置的结构的一例的俯视图。
图2是示出像素的沿第一方向的剖面的一例的图。
图3是示出像素晶体管的一例的俯视图。
图4是示出本实施方式的比较例中的像素的沿第一方向的剖面的一例的图。
图5是示出本实施方式的比较例中的像素晶体管的一例的俯视图。
图6是用于说明源极电极及漏极电极的结构的一例的图。
图7是用于说明保护二极管的结构的一例的图。
图8是示出顶栅型的像素晶体管的一例的图。
图9是示出第二实施方式中的像素的沿第一方向的剖面的一例的图。
图10是示出本实施方式中的像素晶体管的一例的俯视图。
图11是示出本实施方式中的像素晶体管的其他例的俯视图。
图12是示出顶栅型的像素晶体管的一例的图。
具体实施方式
以下，参照附图对本实施方式进行说明。另外，公开只不过是一例而已，本领域技术人员能够容易想到的保持发明的主旨的适当变更，当然包括在本发明的范围内。另外，为了使说明更加明确，附图与实际的方式相比，有时示意性地表示各部分的宽度、厚度、形状等，但只不过是一例而已，并不限定本发明的解释。另外，在本说明书和各图中，对发挥与已经说明的图相同或类似的功能的构成要素标注相同的参照附图标记，有时适当省略重复的详细说明。
(第一实施例)
图1是示出第一实施方式所涉及的显示装置的结构的一例的俯视图。在图1所示的例子中，第一方向X、第二方向Y及第三方向Z相互正交，但也可以相互以90度以外的角度交叉。第一方向X及第二方向Y相当于与构成显示装置DSP的基板的主面平行的方向，第三方向Z相当于显示装置DSP的厚度方向。在本实施方式中，将表示第三方向Z的箭头的前端侧的位置称为上方(或简称为上)，将箭头的后端侧的位置称为下方(或简称为下)。另外，假设在表示第三方向Z的箭头的前端侧存在观察显示装置DSP的观察位置，将从该观察位置向由第一方向X及第二方向Y规定的X-Y平面观察称为俯视观察。
图1所示的显示装置DSP具备包括第一基板SUB1及第二基板SUB2的显示面板1。显示面板1具有作为像素部的显示区域DA和作为设置在该像素部的周边的周边部的非显示区域NDA。
显示区域DA在俯视观察时位于第一基板SUB1及第二基板SUB2重叠的区域。在显示区域DA(像素部)中，在第一方向X及第二方向Y上呈矩阵状地配置有多个像素PX。
非显示区域NDA形成为框状。包括栅极驱动器GD1及GD2和源极驱动器SD的驱动电路(驱动显示面板1的驱动电路)位于非显示区域NDA，设置在第一基板SUB1上。
柔性布线基板2与第一基板SUB1连接。IC芯片3与柔性布线基板2连接。另外，IC芯片3也可以与第一基板SUB1连接。另外，上述栅极驱动器GD1及GD 2和源极驱动器SD例如也可以内置在IC芯片3中。
另外，在本实施方式所涉及的显示装置DSP中，也可以在第一基板SUB1上设置保护二极管4及5。保护二极管4配置在柔性布线基板2与源极驱动器SD之间，经由该保护二极管4供给的信号被输入到源极驱动器SD。保护二极管5配置在分别与栅极驱动器GD1及GD2对应的位置，经由该保护二极管5供给的信号被输入到栅极驱动器GD1及GD2。
图2示出设置在像素部的像素PX的沿第一方向X的剖面的一例。如图2所示，第一基板SUB1具备基材11及绝缘膜12～15。
基材11是由绝缘性的玻璃或聚酰亚胺树脂等树脂形成的绝缘基板。由于基材11相对于第二基板SUB2位于观察位置的相反侧，因此例如是不透明的基材，但也可以是透明的基材。
这里，上述像素PX(像素电路)包括作为开关元件的像素晶体管(薄膜晶体管)SW，但在本实施方式中，该像素晶体管SW具有双栅极结构。即，像素晶体管SW具有半导体层SC、两个栅极电极GE1及GE2、一个源极电极SE和一个漏极电极DE。
栅极电极GE1及GE2位于基材11上，被绝缘膜(栅极绝缘膜)12覆盖。栅极电极GE1及GE2由铝(Al)、钛(Ti)、银(Ag)、钼(Mo)、钨(W)、铜(Cu)、铬(Cr)等金属材料或组合这些金属材料的合金等形成。另外，栅极电极GE1及GE2既可以是单层结构，也可以是层叠结构。
半导体层SC位于绝缘膜12上，被绝缘膜13覆盖。半导体层SC在俯视观察时配置在与上述栅极电极GE1及GE2重叠的位置。半导体层SC例如由多晶硅(例如，低温多晶硅)形成，但也可以由非晶硅或氧化物半导体形成。
另外，在图2所示的例子中，像素晶体管SW是在基材11与半导体层SC之间(即，在半导体层SC的下方)配置有栅极电极GE1及GE2的底栅型的晶体管。
源极电极SE及漏极电极DE位于绝缘膜13上，被绝缘膜14覆盖。源极电极SE及漏极电极DE由相同的材料形成，例如使用上述金属材料形成。
源极电极SE在贯通绝缘膜13的贯通孔CH1中与半导体层SC接触(连接)。漏极电极DE在贯通绝缘膜13的贯通孔CH2中与半导体层SC接触(连接)。
即，晶体管SW具备：半导体层SC；栅极电极GE1，在靠近该半导体层SC的一个端部(第一端部)EP1的位置与半导体层SC重叠；栅极电极GE2，在该栅极电极GE1与另一个端部(第二端部)EP2之间与半导体层SC重叠；源极电极SE，与半导体层SC的端部EP1连接；漏极电极DE，与该半导体层SC的端部EP2连接。
另外，栅极电极GE1及GE2与扫描线连接，源极电极SE与信号线连接，但在图2中省略了该扫描线及信号线。
电容电极100位于绝缘膜14上，被绝缘膜(电容绝缘膜)15覆盖。电容电极100例如是由铟锡氧化物(ITO)或铟锌氧化物(IZO)等透明导电材料形成的透明电极。电容电极100也可以由不透明的金属材料(非透明导电材料)形成。另外，虽然在图2中省略了，但电容电极100例如也可以与供电线等接触。
像素电极PE位于绝缘膜15上。像素电极PE对配置在显示区域DA的多个像素PX各设置一个。
像素电极PE在贯通绝缘膜14的贯通孔CH3及贯通绝缘膜15的贯通孔CH4中与漏极电极DE接触。像素电极PE是由上述ITO或IZO等透明导电材料形成的透明电极。像素电极PE可以由具有光反射性的金属材料(非透明导电材料)形成。像素电极PE隔着绝缘膜15与电容电极100重叠，形成像素PX的电容。
绝缘膜12、13及15相当于由硅氧化物(SiO)、硅氮化物(SiN)、硅氧氮化物(SiON)等无机材料形成的无机绝缘膜。这些绝缘膜12、13及15既可以分别是单层结构，也可以是层叠结构。
绝缘膜14相当于由丙烯酸树脂等有机材料形成的有机绝缘膜(有机平坦化膜)。绝缘膜14形成为比上述无机绝缘膜(绝缘膜12、13及15)厚。通过以规定的厚度形成该有机绝缘膜，比该有机绝缘膜更靠向下方的凹凸被吸收，有机绝缘膜上变得平坦。由此，能够抑制在该有机绝缘膜上形成的电容电极或像素电极的凹凸。
这里，本实施方式所涉及的显示装置DSP例如是电泳显示装置(EPD：Electrophoretic Display)。在该情况下，第二基板SUB2具备基材21、共用电极CE及电泳元件22。
基材21由绝缘性的玻璃或聚酰亚胺树脂等树脂形成。由于基材21相对于第一基板SUB1位于观察位置侧，因此是透明的基材。
共用电极CE位于基材21与电泳元件22之间。共用电极CE是由ITO或IZO等透明导电材料形成的透明电极。另外，共用电极CE与上述电容电极100为相同电位。
电泳元件22位于像素电极PE与共用电极CE之间。电泳元件22由在X-Y平面内几乎没有间隙地排列的多个微胶囊30形成。
微胶囊30具有例如20μm～70μm左右的粒径。另外，例如在一边的长度为一百～数百μm左右的矩形或多边形上的像素电极PE上，配置有1个～10个左右的微胶囊30。
微胶囊30具备分散介质31、多个黑色粒子32和多个白色粒子33。微胶囊30的外壳34例如由丙烯酸树脂等透明树脂形成。
分散介质31是在微胶囊30内分散黑色粒子32及白色粒子33的液体。
黑色粒子32及白色粒子33例如被称为电泳粒子，具有彼此相反极性的电荷。例如，黑色粒子32带正电，白色粒子33带负电。
另外，微胶囊30除了黑色粒子32及白色粒子33之外，也可以具备红、绿、蓝、黄、青、品红等其他颜色的电泳粒子。另外，上述其他颜色的电泳粒子也可以与黑色粒子32及白色粒子33中的至少一方置换。
在上述结构的电泳元件22中像素PX显示黑色的情况下，像素电极PE与共用电极CE相比相对地保持为高电位。即，在将共用电极CE的电位作为基准电位时，像素电极PE保持为正极性。由此，带正电的黑色粒子32被向共用电极CE吸引，另一方面，带负电的白色粒子33被向像素电极PE吸引。结果，在从第二基板SUB2的上方(即，观察位置)观察像素PX时，视觉确认为黑色。
另一方面，在像素PX显示白色的情况下，像素电极PE与共用电极CE相比相对地保持为低电位。即，在将公共电极CE的电位作为基准电位时，像素电极PE保持为负极性。由此，带负电的白色粒子33被向共用电极CE侧吸引，另一方面，带正电的黑色粒子32被向像素电极PE吸引。结果，在从第二基板SUB2的上方(即，观察位置)观察像素PX时，视觉确认为白色。
另外，上述第一基板SUB1及第二基板SUB2通过粘接层40贴合。在图2所示的例子中，粘接层40位于像素电极PE与电泳元件22之间。
图3是示出本实施方式中的像素晶体管SW的一例的俯视图。另外，如上所述，像素晶体管SW具有具备两个栅极电极(即，栅极电极GE1及GE2)的双栅极结构。
如图3所示，栅极电极GE1及GE2与扫描线G形成在同一层上，与该扫描线G连接。扫描线G沿第一方向X延伸，与图1所示的栅极驱动器GD1及GD2的一方连接。源极电极SE与信号线S连接，该信号线S与源极电极SE及漏极电极DE形成在同一层上。信号线S沿第二方向Y延伸，与图1所示的源极驱动器SD连接。像素晶体管SW位于扫描线G和信号线S的交叉部。
栅极电极GE1及GE2在第一方向X上隔开间隔地排列配置。另外，栅极电极GE1及GE2配置在与半导体层SC重叠的位置。
另外，栅极电极GE1及GE2在俯视观察时形成为相同的形状及相同的大小(面积)。
源极电极SE在贯通孔CH1中与半导体层SC电连接。漏极电极DE在贯通孔CH2中与半导体层SC电连接。另外，像素电极PE在贯通孔CH4中与漏极电极DE电连接。在该情况下，漏极电极DE也作为与像素电极PE接触的接触部的底座发挥作用。
这里，栅极电极GE1具备沿信号线S的第一端部GE1a和设置在该第一端部GE1a与栅极电极GE2之间的第二端部GE1b。相对于该栅极电极GE1，源极电极SE沿栅极线G延伸，在俯视观察时与第一端部GE1a及第二端部GE1b两者重叠。
另外，栅极电极GE2具备沿与栅极线G交叉(例如，正交)的方向的第三端部GE2a和设置在该第三端部GE2a与栅极电极GE1之间的第四端部GE2b。相对于该栅极电极GE2，漏极电极DE沿栅极线G延伸，在俯视观察时与第三端部GE2a及第四端部GE2b两者重叠。
即，在本实施方式中，源极电极SE在第一方向X上完全覆盖栅极电极GE1(与栅极电极GE1对应的沟道区域的上部)而形成，漏极电极DE完全覆盖栅极电极GE2(与栅极电极GE2对应的沟道区域的上部)而形成。沟道区域是指半导体层中的将栅极电极GE1正投影而与该栅极电极GE1重叠的区域CHN1以及将栅极电极GE2正投影而与该栅极电极GE2重叠的区域CHN2。
另外，在图3所示的例子中，在俯视观察时，源极电极SE的漏极电极DE侧的端部与栅极电极GE1的端部GE1b一致，但只要源极电极SE在第一方向X上完全覆盖栅极电极GE1即可。因此，源极电极SE的漏极电极DE侧的端部也可以超过栅极电极GE1的栅极电极GE2侧的端部GE1b而进一步延伸。
同样地，漏极电极DE的源极电极SE侧的端部也可以超过栅极电极GE2的端部GE2b而进一步延伸。
以下，对本实施方式所涉及的显示装置DSP的作用进行说明。这里，图4是示出本实施方式的比较例中的像素PX的沿第一方向X的剖面的图。另外，图5是本实施方式的比较例中的像素晶体管SW'的俯视图。
另外，在图4及图5中，对与上述图2及图3相同的部分标注与该图2及图3相同的参照附图标记。这里，省略对与图2及图3相同的部分的说明。以下的说明也同样。
在本实施方式的比较例中，像素晶体管SW'具有单栅极结构。即，像素晶体管SW'分别具有一个栅极电极GE'、一个源极电极SE及一个漏极电极DE。
另外，在本实施方式的比较例中，源极电极SE在俯视观察时不与栅极电极GE'重叠。另外，漏极电极DE'在俯视观察时仅与栅极电极GE'的漏极电极DE侧的一部分重叠。
即，本实施方式的比较例与本实施方式的不同点在于，像素晶体管SW'具有单栅极结构，并且栅极电极GE'未被源极电极SE及漏极电极DE完全覆盖。
这里，假设在上述本实施方式的比较例所涉及的显示装置DSP'中显示图像的情况。在该情况下，伴随该像素晶体管SW'的开关驱动，像素晶体管SW'被施加例如40V以上的高电压。因此，在像素晶体管SW'的沟道区域CHN'中产生强电场，热载流子被加速。
结果，在该沟道区域CHN'(与栅极电极GE'重叠的半导体层SC的区域)局部地产生伴随热载流子的产生的高热，在像素晶体管SW'的上部形成的有机绝缘膜(绝缘膜14)有可能烧损。
这样的有机绝缘膜的烧损会影响像素晶体管SW'的阈值特性(Vth特性)，因此成为像素晶体管SW'的特性异常及动作异常的原因。
另外，在图4及图5所示的例子中，漏极电极DE与栅极电极GE'的一部分重叠，但如果像这样仅与一部分重叠，则无法防止在电泳显示装置中施加的高电压下的上述有机绝缘膜的烧损。
这里，为了防止上述有机绝缘膜的烧损，在本实施方式的比较例中，考虑例如用漏极电极DE(漏极金属)完全覆盖(重叠)栅极电极GE'的结构。
另一方面，可以认为这样的结构，根据漏极电极DE的电压状态而产生的电场会影响沟道区域CHN'，使晶体管特性发生变化。即，可以认为在电路设计上，像素晶体管(包括源极电极SE及漏极电极DE)整体成为非对称结构，在源极电极SE-正施加及漏极电极DE-负施加的情况和将它们反转的情况下，晶体管特性发生变化(不对称)。因此，有时会损害良好的晶体管特性。
与此相对，在本实施方式中，像素晶体管SW具有双栅极结构，形成覆盖该双栅极结构中的一个栅极电极GE1(与该栅极电极GE1对应的沟道区域)的源极电极SE，并且形成覆盖另一个栅极电极GE2(与该栅极电极GE2对应的沟道区域)的漏极电极DE。
由此，在与栅极电极GE1对应的沟道区域中产生的热被源极电极SE分散，在与栅极电极GE2对应的沟道区域中产生的热被漏极电极DE分散。
如上所述，在本实施方式中，像素晶体管SW具备：半导体层SC，具有第一端部EP1及第二端部EP2；栅极电极(第一栅极电极)GE1，在靠近半导体层SC的第一端部EP1的位置与该半导体层SC重叠；栅极电极(第二栅极电极)GE2，在该栅极电极GE1与半导体层SC的第二端部EP2之间与该半导体层SC重叠；源极电极SE，与半导体层SC的第一端部EP1连接；漏极电极DE，与半导体层SC的第二端部EP2连接。另外，在本实施方式中，栅极电极GE1及GE2与源极电极SE及漏极电极DE配置在不同的层上。
另外，在本实施方式中，源极电极SE在俯视观察时与栅极电极GE1的端部GE1a及GE1b重叠。另外，漏极电极DE在俯视观察时与栅极电极GE2的端部GE2a及GE2b重叠。
即，在本实施方式中，在使像素晶体管SW设置为双栅极结构的基础上，分别延伸源极电极SE及漏极电极DE，使其与栅极电极GE1及GE2重叠(直到中间节点为止都被该源极电极SE及漏极电极DE覆盖)。由此，高电压下的显示装置DSP(例如，电泳显示装置)的驱动引起的像素晶体管的发热能够被该源极电极SE及漏极电极DE分散(散热)。由此，能够抑制向有机绝缘膜的局部传热，防止该有机绝缘膜烧损(即，提高容许耐压)，因此能够抑制发热引起的异常。
另外，在本实施方式中，俯视观察时的栅极电极GE1及GE2的形状及面积(大小)相同，栅极电极GE1与源极电极SE重叠的部分的面积和栅极电极GE2与漏极电极DE重叠的部分的面积相同。
即，在本实施方式中，通过使与对应于栅极电极GE1的沟道区域(第一沟道区域)CHN1重叠的源极电极SE的宽度以及与对应于栅极电极GE2的沟道区域(第二沟道区域)CHN2重叠的漏极电极DE的宽度(即，金属宽度)相同，S-D反转时的晶体管特性(Vth、导通电流)变成对称，在驱动设计观点下，能够得到容易确保余量的良好的晶体管特性。
这里，在本实施方式中，源极电极SE只要至少延伸到该源极电极SE的端部与对应于该栅极电极GE1的沟道区域CHN1的端部一致的位置即可(即，源极电极SE与对应于栅极电极GE1的第一端部GE1a的沟道区域CHN1的端部以及对应于第二端部GE1b的沟道区域CHN1的端部重叠即可)，但该源极电极SE也可以延伸到该源极电极SE的端部超过对应于栅极电极GE1的沟道区域CHN1的端部的位置。换言之，在本实施方式中，源极电极SE在俯视观察时至少覆盖对应于栅极电极GE1的沟道区域CHN1而形成。
同样地，在本实施方式中，漏极电极DE只要至少延伸到该漏极电极DE的端部与对应于该栅极电极GE2的沟道区域CHN2的端部一致的位置即可(即，漏极电极DE与对应于栅极电极GE2的第三端部GE2a的沟道区域CHN2的端部及对应于第四端部GE2b的沟道区域CHN2的端部重叠即可)，但该漏极电极DE也可以延伸到该漏极电极DE的端部超过对应于栅极电极GE2的沟道区域CHN2的端部的位置。换言之，在本实施方式中，漏极电极DE在俯视观察时至少覆盖对应于栅极电极GE2的沟道区域CHN2而形成。
在该情况下，为了提高上述发热中的散热的效率，优选源极电极SE和漏极电极DE的面积都较大。作为其结果，可以考虑超过栅极电极GE1的第二端部GE1b的源极电极SE的端部和超过栅极电极GE2的第二端部GE2b的漏极电极DE的端部在栅极电极间相互接近，但如果过度接近，则源极电极SE与漏极电极DE电连接，有可能短路。因此，假设源极电极SE的端部和漏极电极DE的端部以不短路的程度接近。另外，为了防止源极电极SE及漏极电极DE短路，例如也可以对源极电极SE的漏极电极DE侧的角部(端部)及漏极电极DE的源极电极SE侧的角部(端部)进行倒角加工。
另外，源极电极SE与面积较大的信号线S连接(一体地形成)，因此，即使在与栅极电极GE1对应的沟道区域中发热，也容易将该热向信号线S侧散热(容易释放)。另一方面，漏极电极DE形成为岛状，与源极电极SE相比难以散热。因此，如图6所示，例如将源极电极SE超过栅极电极GE1而延伸的宽度W1(第一宽度)形成为小于漏极电极DE超过栅极电极GE2而延伸的宽度W2(第二宽度)。
根据这样的结构，能够较大地形成漏极电极DE，能够提高对与栅极电极GE2对应的沟道区域CHN2中的发热的分散效果。
另外，在本实施方式中，主要对像素部(显示区域DA)中包括的像素晶体管SW进行了说明，但本实施方式也可以应用于周边部(非显示区域NDA)中包括的例如保护二极管(保护电路)等。
这里，参照图7对保护二极管的结构的一例进行简单说明。在本实施方式中，只要上述图1所示的保护二极管4及5中的至少一方具有图7所示的结构即可。
保护二极管4、5具体包括与二极管连接的薄膜晶体管，例如使保护二极管4、5的阈值电压高于像素PX中包括的像素晶体管。根据这样的保护二极管4、5，在浪涌电流侵入的情况下能够保护像素晶体管(像素电路)。
如图7所示，在保护二极管4、5中，栅极电极具有交替配置按照栅极电极GE1及GE2的顺序排列配置的栅极电极部(第一栅极电极部)201和按照栅极电极GE2及GE1的顺序排列配置的栅极电极部(第二栅极电极部)202的结构。
对于这样的栅极电极，源极电极SE及漏极电极DE分别形成为梳齿状，在俯视观察时相互啮合地配置。由此，源极电极SE配置在与栅极电极GE1重叠的位置，漏极电极DE配置在与栅极电极GE2重叠的位置。
在图7所示的保护二极管4、5中，与上述像素晶体管SW同样地，栅极电极GE1被源极电极SE覆盖，并且栅极电极GE2被漏极电极DE覆盖，因此能够使在晶体管的沟道区域中产生的热分散。另外，在图7中，省略了半导体层SC。
这里对保护二极管4、5进行了说明，但即使是周边部中包括的其他晶体管，也同样地，通过设置为双栅极结构，并形成与两个栅极电极分别重叠的源极电极及漏极电极，能够使在晶体管的沟道区域中产生的热分散。
另外，在本实施方式中，对像素晶体管SW是底栅型的晶体管的情况进行了说明，但如图8所示，本实施方式也可以应用于在源极电极SE及漏极电极DE各自与半导体层SC之间(即，半导体层SC上)配置栅极电极GE1及GE2的顶栅型的晶体管。
在图8所示的例子中，第一基板SUB1与底栅型的情况同样地具备基材11及绝缘膜12～15，但在基材11与半导体层SC之间进一步设置有底涂层16。另外，底涂层16相当于由无机材料形成的无机绝缘膜。另外，对于与图2等相同的部分，这里省略其详细说明。
另外，在本实施方式中，主要对显示装置DSP为电泳显示装置的情况进行了说明，但在本实施方式中说明的晶体管也可以应用于电泳显示装置以外的显示装置(例如，液晶显示装置)。另外，在本实施方式中说明的晶体管也可以应用于显示装置以外的电子设备等。以下的实施方式也同样。
(第二实施方式)
接着，对第二实施方式进行说明。另外，关于本实施方式所涉及的显示装置的结构，由于与上述第一实施方式相同，因此适当使用图1进行说明。
图9是示出本实施方式中的像素PX的沿第一方向X的剖面的一例的图。另外，对与上述图2相同的部分标注相同的参照附图标记并省略其详细说明。这里，主要对与图2不同的部分进行说明。
在上述第一实施方式中，对源极电极SE与栅极电极GE1重叠，漏极电极DE与栅极电极GE2重叠的情况进行了说明，本实施方式在与栅极电极GE1及GE2重叠的位置配置浮动金属(金属部件)这一点上与该第一实施方式不同。
如图9所示，浮动金属FM位于绝缘膜13上，被绝缘膜14覆盖。另外，浮动金属FM配置在与源极电极SE及漏极电极DE相同的层上，并夹在该源极电极SE及漏极电极DE之间的位置。另外，浮动金属FM使用上述金属材料形成。
另外，在图9所示的例子中，像素晶体管SW是底栅型的晶体管。
图10是本实施方式中的像素晶体管SW的俯视图。另外，对与上述图3相同的部分标注相同的参照附图标记，并省略其详细说明。这里，主要对与图3不同的部分进行说明。
本实施方式中的像素晶体管SW与上述第一实施方式同样地具有双栅极结构。
源极电极SE在贯通孔CH1中与半导体层SC电连接。漏极电极DE在贯通孔CH2中与半导体层SC电连接。
另外，在本实施方式中，源极电极SE在俯视观察时不与栅极电极GE1及GE 2重叠。同样地，漏极电极DE在俯视观察时不与栅极电极GE1及GE2重叠。
这里，在本实施方式中，如上所述，在被源极电极SE和漏极电极DE夹着的位置形成有浮动金属FM。
浮动金属FM与栅极电极GE1的端部GE1a及GE1b和栅极电极GE2的端部GE2a及GE2b全部重叠。
在该情况下，浮动金属FM至少延伸到该浮动金属FM的源极电极SE侧的端部与栅极电极GE1的端部GE1a在俯视观察时一致的位置，并至少延伸到该浮动金属FM的漏极电极DE侧的端部与栅极电极GE2的端部GE2a在俯视观察时一致的位置。
即，在本实施方式中，形成有在第一方向X上完全覆盖栅极电极GE1及GE2(与栅极电极GE1及GE2分别对应的沟道区域CHN1及CHN2的上部)的浮动金属FM。
在图10所示的例子中，在俯视观察时，浮动金属FM的第一方向X的两端部分别与栅极电极GE1的端部GE1a及栅极电极GE2的端部GE2a一致，但浮动金属FM只要覆盖栅极电极GE1及GE2即可。因此，浮动金属FM的两端部既可以进一步向源极电极SE侧及漏极电极DE侧的双方延伸，也可以仅进一步向该源极电极SE侧及漏极电极DE侧的一方延伸。
如上所述，在本实施方式中，在将像素晶体管SW设置为双栅极结构的基础上，在与栅极电极GE1(与该栅极电极GE1对应的沟道区域CHN1)及栅极电极GE2(与该栅极电极GE2对应的沟道区域CHN2)重叠的位置配置有浮动金属FM(金属部件)。
由此，在与栅极电极GE1对应的沟道区域CHN1中产生的热及在与栅极电极GE2对应的沟道区域CHN2中产生的热被浮动金属FM分散。
因此，在本实施方式中，能够抑制向有机绝缘膜的传热，防止该有机绝缘膜烧损，因此能够抑制发热引起的异常。
另外，在上述图10所示的例子中，在俯视观察时，浮动金属FM的第二方向Y的宽度比栅极电极GE1及GE2的第二方向Y的宽度窄，但也可以使该浮动金属FM的第二方向Y的宽度进一步向该第二方向Y延伸。由此，能够增大浮动金属FM的面积，可靠地覆盖栅极电极GE1及GE2，因此能够进一步提高对上述像素晶体管SW的沟道区域中的发热的分散效果。
另外，在图10中，对形成有与栅极电极GE1(对应的沟道区域CHN1)及栅极电极GE2(对应的沟道区域CHN2)重叠的一个浮动金属FM的情况进行了说明，但如图11所示，也可以是形成有与栅极电极GE1重叠的第一浮动金属FM1及与栅极电极GE2重叠的第二浮动金属FM2的结构。
即使是形成有图11所示的第一浮动金属FM1及第二浮动金属FM2的结构，也能够通过第一浮动金属FM1分散在与栅极电极GE1对应的沟道区域CHN1中产生的热，通过第二浮动金属FM2分散在与栅极电极GE2对应的沟道区域CHN2中产生的热，因此能够抑制发热引起的异常。
另外，在本实施方式中，主要对像素部中包括的像素晶体管SW进行了说明，但本实施方式也可以如在第一实施方式中说明的那样应用于周边部中包括的晶体管。
另外，在本实施方式中，对像素晶体管SW是底栅型的晶体管的情况进行了说明，但本实施方式也可以如图12所示应用于顶栅型的晶体管。另外，除了在源极电极SE及漏极电极DE之间配置有浮动金属FM这一点以外，与上述图8相同，因此这里省略其详细说明。
根据以上所述的至少一个实施方式，提供了能够抑制由沟道区域中的发热引起的异常的显示装置及晶体管。
虽然对本发明的几个实施方式进行了说明，但这些实施方式只是作为示例而提出的，并非旨在限定发明的范围。这些实施方式能够以其他各种方式进行实施，能够在不脱离发明的宗旨的范围内进行各种省略、替换、变更。这些实施方式及其变形被包括在发明的范围和宗旨中，同样地被包括在权利要求书所记载的发明及其均等的范围内。
附图标记说明
1…显示面板；2…柔性布线基板；3…IC芯片；11、21…基材；12～16…绝缘膜；22…电泳元件；30…微胶囊；31…分散介质；32…黑色粒子；33…白色粒子；100…电容电极；201…第一栅极电极部；202…第二栅极电极部；DSP…显示装置；SUB1…第一基板；SUB2…第二基板；GD1、GD2…栅极驱动器；SD…源极驱动器；DA…显示区域(像素部)；NDA…非显示区域(周边部)；SC…半导体层；GE1、GE2…栅极电极；SE…源极电极；DE…漏极电极；SW…像素晶体管；PX…像素；PE…像素电极；FM…浮动金属(金属部件)。

Claims (8)

1.一种显示装置，具备：
显示面板，具有配置有多个像素的像素部和设置在该像素部的周边的周边部；以及
驱动电路，设置在所述周边部，驱动所述像素，
在所述像素部或所述周边部设置有晶体管，该晶体管具备：半导体层，具有第一端部及第二端部；第一栅极电极，在靠近该第一端部的位置与该半导体层重叠；第二栅极电极，在该第一栅极电极与所述第二端部之间与该半导体层重叠；源极电极，与所述第一端部连接；漏极电极，与所述第二端部连接，
所述第一及第二栅极电极配置在第一层上，
所述源极电极及所述漏极电极配置在与所述第一层不同的第二层上，
所述源极电极在俯视观察时至少覆盖作为所述第一栅极电极和半导体层的重叠区域的第一沟道区域而形成，
所述漏极电极在俯视观察时至少覆盖作为所述第二栅极电极和半导体层的重叠区域的第二沟道区域而形成。
2.根据权利要求1所述的显示装置，
所述第一沟道区域和第二沟道区域的形状及面积相同，
所述第一沟道区域与所述源极电极重叠的部分的面积和所述第二沟道区域与所述漏极电极重叠的部分的面积相同。
3.根据权利要求1所述的显示装置，
所述周边部包括保护电路，
所述保护电路构成为交替配置按照所述第一栅极电极及所述第二栅极电极的顺序排列配置的第一栅极电极部和所述第二栅极电极及所述第一栅极电极排列配置的第二栅极电极部，
所述源极电极及所述漏极电极形成为相互啮合的梳齿形的形状，以使该源极电极配置在与所述第一栅极电极重叠的位置，该漏极电极配置在与所述第二栅极电极重叠的位置。
4.根据权利要求1所述的显示装置，
所述源极电极具备超过所述第一沟道区域而延伸的第一延伸部，所述漏极电极具备超过所述第二沟道区域而延伸的第二延伸部，所述第一延伸部的第一延伸宽度小于所述第二延伸部的第二延伸宽度。
5.根据权利要求1所述的显示装置，
所述晶体管是在基材与所述半导体层之间配置有所述第一及第二栅极电极的底栅型的晶体管。
6.根据权利要求1所述的显示装置，
所述晶体管是在所述半导体层与所述源极电极及所述漏极电极之间配置有所述第一及第二栅极电极的顶栅型的晶体管。
7.一种显示装置，具备
显示面板，具有配置有多个像素的像素部和设置在该像素部的周边的周边部；以及
驱动电路，设置在所述周边部，驱动所述像素，
在所述像素部或所述周边部设置有晶体管，该晶体管具备：半导体层，具有第一端部及第二端部；第一栅极电极，在靠近该第一端部的位置与半导体层重叠；第二栅极电极，在靠近所述第二端部的位置与半导体层重叠；源极电极，与所述第一端部连接；漏极电极，与所述第二端部连接；以及金属部件，
所述第一及第二栅极电极配置在第一层上，
所述源极电极、所述漏极电极及所述金属部件配置在与所述第一层不同的第二层上，
所述金属部件在俯视观察时至少覆盖作为所述第一栅极电极和半导体层的顶部区域的第一沟道区域及作为所述第二栅极电极和半导体层的顶部区域的第二沟道区域而形成。
8.一种晶体管，具备：
半导体层，具有第一端部及第二端部；
第一栅极电极，在靠近所述第一端部的位置与半导体层重叠；
第二栅极电极，在靠近所述第二端部的位置与半导体层重叠；
源极电极，与所述第一端部连接；以及
漏极电极，与所述第二端部连接，
所述第一及第二栅极电极配置在第一层上，
所述源极电极及所述漏极电极配置在与所述第一层不同的第二层上，
所述源极电极在俯视观察时至少覆盖作为所述第一栅极电极和半导体层的顶部区域的第一沟道区域而形成，
所述漏极电极在俯视观察时至少覆盖作为所述第二栅极电极和半导体层的重叠区域的第二沟道区域而形成。
CN201980090991.8A 2019-01-31 2019-11-05 显示装置及晶体管 Pending CN113366654A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019015774A JP7183061B2 (ja) 2019-01-31 2019-01-31 表示装置及びトランジスタ
JP2019-015774 2019-01-31
PCT/JP2019/043308 WO2020158086A1 (ja) 2019-01-31 2019-11-05 表示装置及びトランジスタ

Publications (1)

Publication Number Publication Date
CN113366654A true CN113366654A (zh) 2021-09-07

Family

ID=71840045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980090991.8A Pending CN113366654A (zh) 2019-01-31 2019-11-05 显示装置及晶体管

Country Status (4)

Country Link
US (1) US11635663B2 (zh)
JP (1) JP7183061B2 (zh)
CN (1) CN113366654A (zh)
WO (1) WO2020158086A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023113430A (ja) * 2022-02-03 2023-08-16 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036599A (ja) * 1998-07-16 2000-02-02 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2002189427A (ja) * 2000-12-21 2002-07-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20070117239A1 (en) * 2005-11-22 2007-05-24 Seiko Epson Corporation Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US20110037917A1 (en) * 2006-06-02 2011-02-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
CN107210013A (zh) * 2015-01-21 2017-09-26 株式会社日本显示器 显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587040B2 (ja) 1997-12-18 2004-11-10 ソニー株式会社 薄膜半導体装置及び表示装置
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI633365B (zh) * 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049080A (ja) 2007-08-15 2009-03-05 Hitachi Displays Ltd 表示装置
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
KR102422576B1 (ko) * 2015-10-14 2022-07-21 삼성디스플레이 주식회사 액정 표시장치
JP2017167432A (ja) 2016-03-17 2017-09-21 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036599A (ja) * 1998-07-16 2000-02-02 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2002189427A (ja) * 2000-12-21 2002-07-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20070117239A1 (en) * 2005-11-22 2007-05-24 Seiko Epson Corporation Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US20110037917A1 (en) * 2006-06-02 2011-02-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
CN107210013A (zh) * 2015-01-21 2017-09-26 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
WO2020158086A1 (ja) 2020-08-06
US11635663B2 (en) 2023-04-25
JP2020123696A (ja) 2020-08-13
US20210356786A1 (en) 2021-11-18
JP7183061B2 (ja) 2022-12-05

Similar Documents

Publication Publication Date Title
TWI599049B (zh) 半導體裝置及顯示裝置
US9443885B2 (en) Semiconductor device and display device
JP5294883B2 (ja) 液晶表示装置および電子機器
WO2014199677A1 (ja) 表示装置
US9792865B2 (en) Display device
CN108254982B (zh) 显示装置
US11635663B2 (en) Display device and transistor
US10871698B2 (en) Display device
US12072592B2 (en) Semiconductor substrate and display device
US20190361314A1 (en) Display device and array substrate
US20210223598A1 (en) Display device
JP7317593B2 (ja) 半導体基板及び表示装置
US11906870B2 (en) Display device
JP2022070072A (ja) 表示装置
US11150524B2 (en) Display device
US20220342271A1 (en) Array substrate and display device
US20240160066A1 (en) Display device
CN113495387A (zh) 半导体基板及显示装置
JP2021027082A (ja) 表示装置
JP2009151325A (ja) 表示装置
JP2008293048A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination