DE1774992C3

DE1774992C3 -

Info

Publication number: DE1774992C3
Application number: DE19681774992
Authority: DE
Filing date: 1968-08-28
Publication date: 1976-05-26

Description

4545

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Erzeugung eines gegenüber den Anstiegsflanken der Treiberströme verzögerten Austastsignals, das tür Steuerung des Auslesevorgangs bei einer Koinzi- so denz-Kernspeichermatrix dient, mit einer treiberstromdurchflossenen Impedanz für die Ableitung des bei Überschreiten einer Ansprechschwelle der Treiberströine auslösbaren Austaslsignals sowie mit einem Verlögerungsteil und einem Verstärkungsteil.The invention relates to a circuit arrangement for generating a blanking signal delayed with respect to the rising edges of the driver currents, the for controlling the readout process in the case of a coincidence denz core memory matrix is used, with a driver current flowing through it Impedance for the derivation of the driver currents when a response threshold is exceeded triggerable Austaslsignals as well as with a delay part and an amplification part.

Eine derartige Schaltungsanordnung ist bekannt (DT-AS 11 49 391). Bei dieser Anordnung werden die durch die Kerne fließenden Treiberströme der Lese- und Schreibsignale für die x- und y-Leitungen des Matrixspeichers durch einen zusätzlichen Magnetkern geleitet, der im gemeinsamen Rückleitungskreis aller x- und y-Koordinatenleitungen angeordnet ist und eine Lesewicklung enthält, an die ein Verstärker angeschlossen ist. Der zusätzliche Magnetkern unterliegt somit den gleichen Spannungs- und Temperatureinflüssen wie die Kerne des Matrixspeichers. Die Periode des an der Lesewicklung auftretenden Signals entspricht der Flußumkehrperiode der Speicherkerne der Matrix. Das von der Lesewicklung abgegebene Signal hängt daher vom zeitlichen Beginn und der Größe der Treiberströme ab. Durch die Hysieresekennlinie des zusätzlichen Magnetkerns kann die von den Treiberströmen der x- und \<-KoordinatenIeitungen erzeugte Spannung eine Ansprechschwe"e nur erreichen, wenn beide Treiberströme einen hinreichend großen Wert angenommen haben. In dem an die Lesewicklung angeschlossenen Verstärker findet eine Amplitudendiskrimination und eine Impulsformung statt. An den Verstärker ist eine Verzögerungsschaltung angeschlossen, in der das Ausgangssignal des Verstärkers um einen gleichbleibenden Wert verzögert wird, bevor es in Torschaltungen zur Austastung bestimmter Spannungsbereiche aus den von den Leseverstäi Kern der Speicherebenen abgegebenen Signalen benutzt wird.Such a circuit arrangement is known (DT-AS 11 49 391). In this arrangement, the drive currents flowing through the cores of the read and write signals for the x and y lines of the matrix memory are passed through an additional magnetic core which is arranged in the common return circuit of all x and y coordinate lines and contains a read winding which is connected to an amplifier. The additional magnetic core is therefore subject to the same voltage and temperature influences as the core of the matrix memory. The period of the signal appearing on the read winding corresponds to the flux reversal period of the memory cores of the matrix. The signal emitted by the read winding therefore depends on the timing and size of the driver currents. Due to the hysteresis characteristic of the additional magnetic core, the voltage generated by the driver currents of the x and coordinate lines can only reach a response threshold if both driver currents have assumed a sufficiently high value A delay circuit is connected to the amplifier, in which the output signal of the amplifier is delayed by a constant value before it is used in gate circuits to blank certain voltage ranges from the signals emitted by the read amplifiers of the memory planes.

Bei einer anderen Schaltungsanordnung mit einem im gemeinsamen Rückleitungskreis aller x- und y-Koordinatenleitungen angeordneten zusätzlichen Magnetkern ist die Lesewicklung dieses Kerns je mit einem Ende an die Basis eines Transistors eines Leseverstärkers angeschlossen, in dem eine Amplitudendiskriminatorschaltung über einen Transformator von den beiden Eingangstransistoren gespeist wird. Die AmplitudendisKriminatorschaltung ist über eine von Signalen eines Synchronisiersystems steuerbare Torschaltung mit einem Inverter verbunden, an den sich ein Verstärker anschließi, der die Torschaltungen zum Austasten von Bereichen der von den Leseverstärkern abgegebenen Signale speist (Electronics, March 25,19&0, S. 72 bisIn another circuit arrangement with an additional magnetic core arranged in the common return circuit of all x and y coordinate lines, one end of the read winding of this core is connected to the base of a transistor of a read amplifier in which an amplitude discriminator circuit is fed from the two input transistors via a transformer . The amplitude discriminator circuit is connected to an inverter via a gate circuit that can be controlled by signals from a synchronizing system, to which an amplifier is connected, which feeds the gate circuits for blanking areas of the signals emitted by the sense amplifiers (Electronics, March 25, 19 & 0, p. 72 bis

Bei den vorstehend erläuterten Anordnungen werden die von den verschiedenen Speicherebenen stammenden Lesesignale mit Hilfe des Austastsignals immer zum günstigsten Zeitpunkt abgetastet, der betriebsbedingten Änderungen der Schallkreise selbsttätig angepaßt wird. Dies ergibt eine zuverlässige Auslesung der gespeicherten Information.In the arrangements explained above, those originating from the various storage levels Read signals are always scanned at the most favorable point in time with the aid of the blanking signal, the operational one Changes in the sound circuits are adapted automatically. This results in a reliable reading of the stored information.

Es ist weiterhin bekannt, in Reihe mit den durch die Magnetkerne verlaufenden x- bzw. y-Koordinatenleitungen Widerstände anzuordnen, um die Höhe und die Anstiegs- und Abfallzeiten der Treiberströme zur Verminderung von Störsignalen zu beeinflussen (Elektronik 1962, Nr. 2, S. 50 bis 54). It is also known to arrange resistors in series with the x or y coordinate lines running through the magnet cores in order to influence the level and the rise and fall times of the driver currents in order to reduce interference signals (Elektronik 1962, No. 2, p. 50 to 54).

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs erwähnten Gattung in der Richtung weiterziientwickeln, daß für die Erzeugung des Austastsignals, dessen Beginn nicht nur vom Beginn, sondern auch von der Wellenform der Treiberströme abhängt, die in Reihe mit den x- und y-Koordinatenleitungen angeordneten, an sich bekannten Strombegrenzungswiderstände ausgenutzt werden können.The invention is based on the object of developing a circuit arrangement of the type mentioned at the beginning in the direction that for the generation of the blanking signal, the beginning of which depends not only on the beginning, but also on the waveform of the driver currents that are in series with the x and y -Coordinate lines arranged, known per se current limiting resistors can be used.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß als Impedanz je Treiberstrom die an sich bekannten Strombegrenzungswiderstände für die Treiberströme verwendet sind, die über gleichsinnig gcpolte Dioden mit dem einen Kondensator enthaltenden Verzögerungsteil verbunden sind, wobei der Kondensator an die Basis eines Transistors des Verstärkungsteils angeschlossen ist, dessen Emitter mit einer Spannung beaufschlagt ist, mit der die Ansprechschwelle festgelegt ist, und daß das Ausgangssignal am Kollektor des Transistors beim Umschalten nach Erreichen der Ansprechschwelle als Vorderflanke für das Austastsignal zur Zeit- und Ampliiudendiskrimination verwendet ist.The object is achieved according to the invention in that the impedance per driver current that is known per se is used as the impedance Current limiting resistors are used for the driver currents, which are polarized via diodes in the same direction are connected to the delay part containing a capacitor, the capacitor is connected to the base of a transistor of the amplification part, the emitter of which has a voltage applied to it is, with which the threshold is set, and that the output signal at the collector of the transistor when switching after reaching the response threshold as a leading edge for the blanking signal to Time and amplitude discrimination is used.

Ein besonderer Vorteil dieser Anordnung ist darin zu sehen, daß das eine Abtastung der Lesesignale zumA particular advantage of this arrangement can be seen in the fact that the reading signals are scanned for the

Dünstigsten Zeitpunkt zulassende Auslastsignal ohne zusätzlichen Magnetkern erzeugt werden kann. Ferner ist bei dieser Anordnung kein aufwendiger Strobeverstärker erforderlich. Während bei den bekannten Schaltungsanordnungen der Magnetkern nach Beendigung der Treiberströme durch eine, einen Magnetisierungsstrom abgebende Rücksetz-Schallung wieder in den Anfangszustand versetzt werden mub. geht die oben erläuterte Anordnung nach dem Abklingen der Treiberströme von selbst wieder in den ursprünglichen Schallzustand zurück. Ein zusätzlicher schaltungstechnischer Aufwand für die Rücksetzung wird bei der oben erläuterten Anordnung daher vermieden.The steamiest point in time permitting utilization signal can be generated without an additional magnetic core. Further no expensive strobe amplifier is required with this arrangement. While with the known Circuit arrangements of the magnetic core after termination of the drive currents by a magnetizing current emitting reset sounding must be set back to the initial state. goes the The above-mentioned arrangement automatically returns to its original state after the driver currents have decayed Sound condition back. Additional circuitry for resetting is required in the case of the above explained arrangement therefore avoided.

In einer bevorzugten Ausführungsform ist vorgesehen, daß der Kondensator an die Basis des Transistors und an die Betriebsspannungsquelle angeschlossen ist und über einen einstellbaren Widerstand an eine Bezugsspannung gelegt ist, daß der Emitter des Transistors einerseits über einen Widerstand mit der Betriebsspannung und andererseits übe»· eine Diode mit dem Teilerpunkt eines zwischen Betriebs- und Bezugsspannung geschalteten Spannungsteilers verbunden ist. und daß der Kollektor des Transistors über einen Widerstand an eine Hilfsspannung und an den Eingang einer durch Taktimpulse beaufschlagbaren ODER-NICHT-Stufe gelegt ist.In a preferred embodiment it is provided that the capacitor is connected to the base of the transistor and to the operating voltage source and via an adjustable resistor to a reference voltage that the emitter of the transistor on the one hand via a resistor with the operating voltage and on the other hand via »· a diode with is connected to the divider point of a voltage divider connected between the operating voltage and the reference voltage. and that the collector of the transistor is connected to an auxiliary voltage and to the input via a resistor an OR-NOT stage that can be acted upon by clock pulses.

Diese Anordnung zeichnet sich durch ihren einfachen schaltungstechnischen Aufbau aus.This arrangement is characterized by its simple circuit structure.

Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand einer Zeichnung näher erläutert. Es zeigtAn embodiment of the invention is explained in more detail below with reference to a drawing. It indicates

F i g. 1 den typischen Signalverlauf eines in einem Lesedraht induzierten Lesesignals,F i g. 1 shows the typical signal curve of a read signal induced in a read wire,

F i g. 2 eine Schaltung zur Erzeugung eines Austastimpulses. F i g. 2 a circuit for generating a blanking pulse.

Die im Lesedraht induzierte Spannung setzt sich aus einem Nutzsignal und einem Störanteil zusammen. Der Störanteil verursacht ein erstes Maximum; das zweite Maximum rührt vom Nutzsignal her und muß erfaßt werden.The voltage induced in the reading wire is made up of a useful signal and an interference component. the Interference component causes a first maximum; the second maximum comes from the useful signal and must be recorded will.

In der F i g. 2 ist eine Spalte mit neun Ferrit-Kernen (129 bis 137 schematisch dargestellt. Der Einfachheit halber ist weiterhin nur die Zeilenansteuerung (x-Ansteuerung) gezeigt. Um einen der Kerne 129 bis 137 tatsächlich in die Sättigung zu treiben, müßte unter Voraussetzung des Koinzidenzbetriebs noch eine Spaltcnleitung (/-Ansteuerung) vertikal durch alle Kerne 129 bis 137 gefädelt sein. Um durch die Kerne Ströme in verschiedenen Richtungen zu treiben, ist eine Transistor-Brückenschaltung vorgesehen. Die Kerne 129 bis 137 sind zu Gruppen zusammengefaßt, die über Dioden-Auswahlschaltungen, bestehend aus 3 χ 3 Dioden )20 bis 128 bzw. 146 bis 154, mit einem Transistor 114 bis 116 bzw. 155 bis 157 verbunden sind. In der anderen Brückenhälfte sind die Zeilenleitungen der entsprechenden Kerne einer Gruppe jeweils direkt mit Transistoren 117, 158 bzw. 118, 159 bzw. 119, 160 verbunden. Derartige Ansteuerschaltungen sind bekannt.In FIG. 2 is a column with nine ferrite cores (129 to 137 shown schematically. For the sake of simplicity, only the line control (x control) shown. In order to actually drive one of the cores 129 to 137 into saturation, one would have to under A precondition for the coincidence operation is still a gap line (/ -Control) be threaded vertically through all cores 129 to 137. To stream through the kernels A transistor bridge circuit is provided to drive in different directions. The nuclei 129 to 137 are grouped together via diode selection circuits consisting of 3 χ 3 diodes ) 20 to 128 or 146 to 154, are connected to a transistor 114 to 116 or 155 to 157. In the other Half of the bridge are the row lines of the corresponding cores of a group, each directly with transistors 117, 158 or 118, 159 or 119, 160 connected. Such control circuits are known.

Die Kollektoren der npn-Transistoren 114 bis 119 liegen an Bezugspotential von 0 Volt. Die Emitter dieser Transistoren sind über die Dioden-Auswahlschaltungcn und die Kerne an die Kollektoren der npn-Transitoren 155 bis 160 der unteren Brückenhälfte angeschlossen. Die Emitter dieser Transistoren sind über einen Strombegrenzungswiderstand 165 mit der negativen Betriebsspannung von — 24 Volt verbunden. Zwischen die Emitter der Transistoren 155 bis 166 und den Widerstand 165 sind noch Dioden 161 bis 168 geschaltet. Durch die Ansteuerung von diagonal gegenüberliegenden Schalttransistoren werden entsprechende Kerne über den Strombegrenzungswiderstand 165 direkt an Spannung gelegt Die Emitter der nicht dargestellten Transistoren für die Ansteuerung der Spaltenleitungen sind in gleicher Weise an einen gemeinsamen Strombegrenzungswiderstand 165' angeschlossen. The collectors of the npn transistors 114 to 119 are at a reference potential of 0 volts. The emitters of this Transistors are connected via the diode selection circuit and the cores to the collectors of the npn transistors 155 to 160 connected to the lower half of the bridge. The emitters of these transistors are over a current limiting resistor 165 connected to the negative operating voltage of -24 volts. Between the emitters of the transistors 155 to 166 and the resistor 165 are still diodes 161 to 168 switched. By controlling diagonally opposite switching transistors, corresponding Cores connected directly to voltage via the current limiting resistor 165. The emitters of the Transistors, not shown, for driving the column lines are connected in the same way to one common current limiting resistor 165 'connected.

Bei einer bekannten Anordnung wird das in F i g. 1 dargesteüte Lesesignal für die Dauer eines Auscastimpulses ausgewertet, wobei der Austastimpuls gegenüber den zum Lesen der Information durch die Kerne getriebenen Stromimpulsen um eine konstante Verzögerungszeit versetzt ist. Erfindungsgemäß wird zur Erzeugung des Austastimpulses ein anderer Weg eingeschlagen. Ausgehend von der Maßnahme, die Kerne der Speichermatrix über Schalter einfach an Spannung zu schalten und den Strom durch einen in Reihe zu den Kernen geschalteten Widerstand zu begrenzen, kann man beim Lesen der Kerne aus dem Spannungsanstieg an den Strombegrenzungswiderständen den Austastimpuls erzeugen.In a known arrangement, the one shown in FIG. 1 read signal shown for the duration of a cast-out pulse evaluated, with the blanking pulse compared to the reading of the information through the cores driven current pulses is offset by a constant delay time. According to the invention for Another approach was taken to generate the blanking pulse. Based on the measure, the kernels The memory matrix can be easily connected to the voltage via switches and the current through one in series to the To limit cores switched resistance, one can read the cores from the voltage rise generate the blanking pulse at the current limiting resistors.

Die beiden Widerstände 165 und 165' sind die den x- und y-T"-eiberkreisen zugeordneten Strombegrenzungswiderstände. Die Spannungen über beiden Widerständen werden abgegriffen und über Dioden 301 und 302 an die Basis eines npn-Transistors 307 geführt. Zum anderen liegt die Basis dieses Transistors über einen Kondensator 304 an der negativen Betriebsspannung von — 24 V und über einen einstellbaren Widerstand 303 an der Bezugsspannung von 0 V. Der Emitter des Transistors 307 liegt über einen Widerstand 308 ebenfalls an der negativen Betriebsspannung von - 24 V und zum anderen über eine Diode 310 an einem Spannungsteiler, gebildet aus den beiden Widerständen 309 und 311, die zwischen Bezugv und Betriebsspannung geschaltet sind. Der Kollektor des Transistors 307 liegt über einen Widerstand 305 an der positiven Hilfsspannung von + 5 V, über eine DiodeThe two resistors 165 and 165 'are the current-limiting resistors assigned to the x and y-T ″ drive circuits. The voltages across the two resistors are tapped off and fed to the base of an npn transistor 307 via diodes 301 and 302. On the other hand, the base of this transistor is connected to the negative operating voltage via a capacitor 304 of - 24 V and via an adjustable resistor 303 at the reference voltage of 0 V. The The emitter of the transistor 307 is also connected to the negative operating voltage via a resistor 308 from - 24 V and on the other hand via a diode 310 on a voltage divider, formed from the two resistors 309 and 311, which are connected between reference and operating voltage. The collector of the The transistor 307 is connected to the positive auxiliary voltage of + 5 V via a resistor 305 via a diode

306 an der Bezugspannung von 0 V und schließlich an dem einer. Eingang einer ODER-N ICHT-Stufe 312, derem anderen Eingang ein Taktsignal zugeführt wird.306 at the reference voltage of 0 V and finally at that one. Input of an OR-NOT stage 312, whose a clock signal is fed to the other input.

Die Funktion dieser Schaltung ist folgende: Solange durch die Begrenzungswiderstände 165, 165' kein Strom fließt, befinden sich beide Belegungen des Kondensators 304 auf etwa - 24 V; er ist nahezu ungeladen. Fließt ein Strom durch einen der beiden Begrenzungswiderstände, so fällt daran zwar eine Spannung ab — der Kondensator bleibt aber weiterhin in etwa ungeladen, da er über die jeweils andere Diode auf nahezu - 24 V gehalten wird. Nur wenn der Spannungsabfall an beiden Widerständen ein bestimmtes Maß überschreitet, beginnt der Kondensator sich über den Widerstand 303 aufzuladen. Der Emitter des Transistors 307 ist durch den Spannungsabfall an dem Widerstand 308, den der Strom über den Widerstand 311, die Diode 310 und den Widerstand 308 hervorruft, auf ein bestimmtes negatives Potential eingestellt. Wird die Basis demgegenüber positiv, so kommt der TransistorThe function of this circuit is as follows: As long as none due to the limiting resistors 165, 165 ' Current flows, both assignments of the capacitor 304 are at about -24 V; he is almost uncharged. If a current flows through one of the two limiting resistors, a voltage will drop across it from - the capacitor remains roughly uncharged, since it is almost over the other diode - 24 V is held. Only if the voltage drop across both resistors is a certain amount exceeds, the capacitor begins to charge through resistor 303. The emitter of the transistor 307 is due to the voltage drop across resistor 308, which the current across resistor 311, the Diode 310 and resistor 308 causes, set to a certain negative potential. Will the In contrast, the base is positive, so comes the transistor

307 in den stromführenden Zustand. Das Kollektorpotential sinkt somit von + 5 V auf einen Wert nahe 0 V ab. Damit das Kollektorpotential nicht unter 0 V absinkt, hat man die Diode 306 vorgesehen, die das Kollektorpotential entsprechend festhält. Dieses Kollektor-O-Signal bildet die eine ODER-Bedingung für die ODER-NICHT-Stufe 312. Die andere Bedingung wird durch ein Taktsignal T vorgegeben. Solange das KoI-lektor-O-Signal ansteht und der Takt Γ nicht erscheint307 in the current-carrying state. The collector potential thus drops from + 5 V to a value close to 0 V. So that the collector potential does not drop below 0 V, the diode 306 has been provided, which holds the collector potential accordingly. This collector 0 signal forms one OR condition for the OR-NOT stage 312. The other condition is specified by a clock signal T. As long as the KoI-lektor-O signal is present and the cycle Γ does not appear

(7"= O), gibt die ODER-NICHT-Slufe 312 den Austastimpuls ATaus (AT = L). Mit dem Erscheinen des Taktsignals (A = L), wird die Rückflanke des Austastimpulses erzeugt.(7 "= O), the OR-NOT gate 312 outputs the blanking pulse A Tau (AT = L). When the clock signal (A = L) appears, the trailing edge of the blanking pulse is generated.

Ober den einstellbaren Widerstand 303 kann die Zeitverzögerung der Stufe so eingestellt werden, daß die Vorderflanke des Austastimpulses optimal festliegt.Via the adjustable resistor 303, the time delay of the stage can be adjusted so that the leading edge of the blanking pulse is optimally fixed.

Diese Festlegung gut auch bei zeitlich verse y-Leseströmen, da sich die Verzögerung i dem zuletzt erscheinenden Leseimpuls rieh versetzte Leseströme benutzt man oft, ui spannungen im Lesesignal herabzumindern flanken des Austastimpulses können dag einen festen Takt vorgegeben werden.This definition is also good for y read streams with different times, since the delay i Reading streams offset from the reading impulse that appeared last are often used, ui To reduce voltages in the read signal edges of the blanking pulse can be given a fixed cycle.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for generating a relative to the rising edges of the driver currents delayed blanking signal, which is used to control the read-out process in the case of a coincidence core memory matrix serves, with an impedance through which the driver current flows for the derivation of the when exceeded a response threshold of the driver currents from! ösbaren blanking signal and with a Delay part! and an amplification part, d a characterized in that as impedance the current limiting resistors (165, 165 ') for the driver currents, known per se, for each driver current are used, which have the same polarity diodes (301, 302) with one capacitor

(304) containing delay part are connected, the capacitor to the base of a Transistor (307) of the amplification part is connected, the emitter of which has a voltage applied to it is, with which the threshold is set, and that the output signal at the collector of the Transistor (307) when switching over after reaching the response threshold as a leading edge for the blanking signal is used for time and amplitude discrimination.

2. Circuit arrangement according to claim 1, characterized in that the capacitor (304) to the base of the transistor (307) and to the operating voltage source is connected and via an adjustable resistor (303) to a reference voltage is placed that the emitter of the transistor (307) on the one hand via a resistor (30C) with the operating voltage and on the other hand via a diode (310) with the dividing point of an between Operating and reference voltage connected voltage divider is connected and that the collector of the transistor (307) through a resistor

(305) to an auxiliary voltage and to the input of an OR-NOT stage that can be acted upon by clock pulses. is laid.