<Desc/Clms Page number 1>
Leseschaltung für Speichermatrix
Die Erfindung betrifft einen Leseverstärker für eine Speichermatrix, besonders einen verbesserten Le- severstärker für eine grosse Speichermatrix mit sehr kurzen Operationszykluszeiten.
Die Ausgangssignale einer magnetischen Speichermatrix enthalten nicht nur die die gelesenen Zif- fern darstellenden Impulse, sondern auch Störimpulse, die durch die zur Steuerung des Arbeitens einer
Speicheranordnung verwendeten Lese-, Schreib- und Einschaltsignale (enable signals, d. s. Signale bei deren Anwesenheit ein gleichzeitig auf ein Speicherelement einwirkendes Lese-bzw. Schaltsignal dieses Speicherelement umschalten kann) erzeugt werden. Darüber hinaus treten an den Ausgangsleitem, d. h. an den entsprechenden Klemmen der Leseleiter der Speicheranordnung infolge der kapazititven Kupplung zwischen dem Leseleiter und andern mit den einzelnen Elementen der Speicheranordnung gekoppelten Leitern gemeinsame Spannungsschwankungen auf.
Es ist deshalb die Aufgabe des Leseverstärkers, in einem Speichersystem die Störsignale zu unterdrücken und die eigentlichen Lesesignale zu übertragen und zu verstärken.
Ist die minimale Spannungsdifferenz zwischen den an den Leseverstärker angelegten hohen und niedrigen Lesesignalen genügend gross, dann ist es möglich, einen gleichstromgekoppelten Verstärker als Leseverstärker zu verwenden, der auch bei hohen Impulsfrequenzen eine gute Verstärkungsstabilität besitzt.
Bei den Speicherelementen der meisten Speicheranordnungen ist diese minimale Differenz der Ausgangsspannung zwischen hohen und niedrigen Signalen jedoch relativ gering, so dass ein reiner gleichstromgekoppelter Verstärker nicht verwendet werden kann. Wird jedoch anderseits zur Verstärkung der Lesesignale ein wechselstromgekoppelter Verstärker verwendet, dann muss die Zeitkonstante der kapazitiven bzw. induktiven Kopplungselemente genügend gross bemessen sein, um eine Verzerrung der Lesesignale zu vermeiden. Dies hat jedoch eine wesentlich geringere Frequenzempfindlichkeit des Verstärkers zur Folge, wodurch die Operationsgeschwindigkeit bzw. die Zykluszeit der diesem Leseverstärker zugeordneten Speicheranordnung wesentlich herabgesetzt wird.
In vielen Fällen beträgt das auf dem Leseleiter erzeugte Störsignal das Vielfache des an den Leseverstärker angelegten eigentlichen Lesesignals. Dies ist besonders dann der Fall, wenn der Leseleiter mit einer grossen Anzahl von Speicherelementen in einer grossen Speicheranordnung gekoppelt ist. In diesem Fall ist es erforderlich, die auf dem Leseleiter auftretenden Signale vor dem Anlegen an den Leseverstärker in ihrer Amplitude zu begrenzen. Durch das Einschalten eines Signalbegrenzers zwischen dem Leseleiter und dem Leseverstärker wird jedoch die Eingangsimpedanz des Verstärkers wesentlich herabgesetzt, wodurch die Speicherelemente stark belastet werden. Um die unerwünschten Störsignale zu unterdrücken, wurden auch schon die veischiedensten Kopplungsmöglichkeiten des Leseleiters mit den Speicherelementen vorgeschlagen.
Es wird darauf hingewiesen, dass der Leseverstärker sich innerhalb kürzester Zeit "regenerieren" muss, um sofort nach Auftreten eines Störsignals für die Aufnahme des eigentlichen Lesesignals bereit zu sein, da eine vollständige Unterdrückung der Sperrsignale in den Leseleitern nicht erreichbar ist. Es besteht die Möglichkeit, dass der Verstärker durch ein Störsignal, das wesentlich stärker als das eigentliche Lesesignal ist, kurz vor dem Auftreten des gewünschten Lesesignals derart übersteuert wird, dass sich der Verstärker in der noch zur Verfügung stehenden Zeit nicht regenerieren kann, um das Lesesignal einwandfrei zu übertragen und zu verstärken.
Infolge der verschiedenen, der Storen- terdrückung dienenden Kopplungsmuster des Leseleiters ist es erforderlich, dass der Leseverstärker sowohl für die Übertragung positiver als auch negativer Signale ausgelegt ist.
<Desc/Clms Page number 2>
Um die oben genannten Bedingungen zu erfüllen, sieht die Erfindung eine Leseschaltung für ein magnetisches Speichersystem mit einem Verstärker vor, an den die Lesesignale angelegt werden und eine mit diesem Verstärker über Wechselstromkopplungselemente gekoppelte Auswerteschaltung.
Das erfindungsgemässe Merkmal besteht in einer mit den genannten Kopplungselementen verbunde- nen Regenerierschaltung, die zur Regenerierung der Kopplungselemente in einen vorbestimmten Zustand vor dem Auftreten eines Lesesignals dient.
Die Vorteile und Merkmale der Erfindung werden im folgenden an Hand eines Ausführungsbeispieles und der Zeichnungen näher beschrieben. In den Zeichnungen zeigen : Fig. 1 ein Blockschaltbild des mit der Speicheranordnung verbundenen Verstärkers ; Fig. 2 ein Zeitdiagramm, aus dem die verschiedenen in der Speicheranordnung auftretenden Signalformen ersichtlich sind ; Fig. 3 ein Schaltbild des Vorverstärkers und der Begrenzungsschaltung ; Fig. 4 ein Schaltbild des Hauptverstärkers und der Regenerierschaltung : und Fig. 5 ein Schaltbild der Ausblend- und Auswerteschaltung sowie eines zusätzlichen Verstärkers.
Als Beispiel für eine Speicheranordnung, die zusammen mit dem Leseverstärker gemäss der Erfindung verwendet wird, sei eine Anordnung magnetischer Elemente, wie z. B. Magnetkerne oder dünne magnetische Schichten, genannt, worin die Gruppen der entsprechenden magnetischen Elemente linear auswählbar und wortweise angeordnet sind. Eine Gruppe von Speicherelementen, z. B. eine Reihe dieser Elemente, ist so angeordnet, dass sie ein gegebenes Wort speichern kann, wobei jedes Element ein Bit dieses Wortes speichert. Jedes Speicherelement dieser Gruppe ist mit einem gemeinsamen Lese-Schreibtreiberleiter gekoppelt. Speicherelemente, die der gleichen Stelle eines Datenwortes entsprechen, sind mit einem gemeinsamenZifferneinschalt-Treiberleiter gekoppelt.
Die Magnetkerne bzw. die dünnen magnetischen Schichtelemente sind bistabile Vorrichtungen, die durch geeignet bemessene Ströme zwischen den beiden Zuständen" 0" und "L" umschaltbar sind. Die einzelnen Speicherelemente befinden sich so lange im "0"-Zustand, bis sie während eines Schreibzyklus in den"L"-Zustand geschaltet werden. In
EMI2.1
befindliches magnetisches Element währendeiner "L" im abgelesenen Kern angibt. Wird demgegenüber das magnetische Element während eines Schreibzyklus im "0"-Zustand belassen, dann wird es während eines Lesezyklus nicht umgeschaltet, so dass auch im Leseleiter kein Ausgangssignal auftritt. Dadurch wird das Vorhandensein einer "0" im abgelesenen Element angezeigt.
In der folgenden allgemeinen Beschreibung der Erfindung wird auf Fig. 1 Bezug genommen, in der ein Teil einer Magnetkernspeichermatrix veranschaulicht ist, bei der in der Wortrichtung (Spalte) jeweils nur drei Speicherelemente dargestellt sind. Mittels der dargestellten Speicheranordnung können 2j Wörter mit jeweils i Bits gespeichert werden. Die jeweils zum gleichen Wort gehörenden Speicherelemente sind
EMI2.2
berleiter E bis E. gekoppelt ist. Jedem Zifferneinschalt-Treiberleiter ist ein eigener Leseleiter und ein Leseverstärker zugeordnet. In Fig. 1 sind lediglich der Leseverstärker und entsprechende Leseleiter für den Ziffemeinschalt-Treiberleiter E gezeigt, doch sind selbstverständlich für jeden der Zifferneinschalt- Treiberleiter E-E.
(im folgenden kurz Einschalttreiberleiter genannt) ähnliche Leseverstärker vorgesehen.
In Fig. 2 sind verschiedene Signalformen gezeigt, die in den verschiedenen Leitern der Speicherma- trix auftreten : Der in einem ausgewählten der Treiberleiter R.-R. angelegte Lese-Schreibstrom IRW, der an einen ausgewählten der Einschalttreiberleiter E -E. angelegte Zifferneinschaltstrom I (im folgenden kurz Einschaltstrom'genannt) und ein in dem Detreffenden Leseleiter auftretender Strom I. Wie aus Fig. 2 ersichtlich, dient ein in den Lese-Schreibtreiberleitern und Einschalttreiberleitern fliessender, positiver Strom zum Lesen und ein negativer Strom zum Schreiben. Es sei bemerkt, dass während eines Le- se-Schreibzyklus der Speicheranordnung nur einer der Lese-Schreibtreiberleiter R-R. durch nicht gezeigte Schaltmittel ausgewählt wird.
In ähnlicher Weise wird in Abhängigkeit von den während der
EMI2.3
schalttreiberleiter ein sehr geringes oder gar kein Störsignal auf. Es sei jedoch darauf hingewiesen, dass, wenn ein mit einem Leseleiter gekoppeltes Speicherelement während eines Operationszyklus ein LeseSchreibsignal erhält, alle mit diesem Leseleiter gekoppelten Kerne einen Einschaltimpuls erhalten.
Die in Fig. 2 gezeigte Signalform I des auf einem Leseleiter auftretenden Signals veranschaulicht ein richtiges hohes Signal ("L"-Signal), das im Leseleiter erzeugt wird, wenn ein Speicherelement während
<Desc/Clms Page number 3>
der Lesephase eines Lese-Schreibzyklus vom "L"- in den "0"-Zustand geschaltet wird, und ausserdem ein richtiges niedriges Signal ("0"-Signal), das dann in dem Leseleiter erzeugt wird, wenn das Speicherele- ment nicht umgeschaltet wird, d. h. wenn es sich bereits im "0"-Zustand befindet. Während der Schreib- phase eines Lese-Schreibzyklus kann jedoch durch das Auftreten des Impulses auf dem Einschalttreiberlei- ter ein Störsignal erzeugt werden, das das Vielfache des eigentlichen Lesesignals beträgt.
Dies ist beson- ders dann der Fall, wenn jedem Leseleiter eine Vielzahl von Speicherelementen zugeordnet ist, da der
Leseleiter mit dem entsprechendenEinschaltleiter über jedes der Speicherelemente gekoppelt ist. Um die
Einschaltstörsignale zu vermindern, ist der Leseleiter derart mit den Speicherelementen gekoppelt, dass sich die Störsignale gegenseitig zumindest teilweise aufheben, u. zw. ist der Leseleiter durch jedes zwei- te Speicherelement in der einen Richtung und durch die restlichen Speicherelemente in der andern Rich- tung durchgeführt. Eine solche der Störunterdrückung dienende Leseleiteranordnung ist in Fig. 1 darge- stellt, u. zw. für die Leseleiter der auf den Lese-Schreibtreiberleitern R - R. und R.-R. befindlichen Speicherelemente.
Eine vollständige Störunterdrückung kann jedoch nick erreicht werden, da die einzel- nen Speicherelemente nicht vollkommen gleich sind ; bei einer grösser werdenden Anzahl der mit einem
Einschalttreiberleiter gekoppelten Speicherelemente steigt auch die Störspannung an. Aus diesem Grunde müssen für sehr grosse Speicher zusätzliche Massnahmen für die Störunterdrückung ergriffen werden.
Um eine weitere Verminderung der Einschaltstörsignale zu erreichen, besteht ein weiteres Merkmal der Erfindung darin, dass die mit einem Einschalttreiberleiter gekoppelten Speicherelemente in zwei
Gruppen geteilt werden, von denen jede einen eigenen Leseleiter besitzt. Wie aus Fig. l ersichtlich, sind die mit dem Einschalttreiberleiter E gekoppelten Speicherelemente in zwei Gruppen geteilt. Die diesen beiden Gruppen zugeordneten Leseleiter Sl und S2 sind so mit den Vorverstärkern des Lesesystems gekop- pelt, dass die Störsignale auf den beiden Leseleitern einander entgegenwirken, wodurch eine weitere Ver- minderung der Einschaltstörsignale erreicht wird.
Es sei darauf hingewiesen, dass durch dieses weitere Störsignal-Verminderungsverfahren das Ablesen der eigentlichen Lesesignale nicht beeinträchtigt wird, da während eines Lese-Schreibzyklus nicht mehr als ein Speicherelement auf dem Einschalttreiberleiter E umgeschaltet wird. Es sei auch noch bemerkt, dass dann, wenn die Anzahl der mit einem Einschalttrei- berleiter gekoppelten Speicherelemente sehr hoch ist, diese Speicherelemente auch in mehr als zwei Gruppen eingeteilt werden können, denen jeweils ein Leseleiter in der oben beschriebenen, die Störunterdrückung bewirkenden Weise zugeordnet ist.
Ausser der induktiven Kopplung zwischen dem Leseleiter und dem Einschalttreiberleiter besteht auch noch eine kapazitive Kopplung, die starke gemeinsame Spannungsausschläge entlang des ganzen Leseleiters zur Folge hat. Diese Spannungsausschläge müssen durch den Leseverstärker unterdrückt werden. Bei einem richtig angeordneten Leseleiter, bei dem die kapazitive Kopplung zwischen dem Leseleiter und dem Einschalttreiberleiter in beiden Richtungen etwa die gleiche ist, was zutrifft, wenn jeweils jedes zweite Speicherelement in umgekehrter Richtung mit dem Leseleiter gekoppelt ist, sind die durch die kapazitive Kopplung erzeugten Spannungsausschläge an beiden Leseleiterklemmen gleich gross, so dass das Nutzsignal der Spannungsdifferenz an beiden Klemmen entspricht.
Um eine gemeinsame Störunterdrückung zu erreichen, sind die Leseleiter Sl und S2 mit dem Leseverstärker über Übertrager 10 bzw.
11 derart gekoppelt, dass nur die Spannungsdifferenz an den Primärwicklungen derselben zu den Vorverstärkern 113 und 114 und anschliessend zur Begrenzerschaltung 115 übertragen wird. Die Polung der Wicklungen der beiden Übertrager 10 und 11 ist, wie aus Fig. 1 ersichtlich, entgegengesetzt gewählt, wodurch die Störverminderung für eine grosse Anzahl von mit einem Einschalttreiberleiter gekoppelten Speicherelementen in der oben beschriebenen Weise erreicht wird.
Obwohl durch die oben genannte Kopplungsweise der magnetischen Elemente die Einschaltstörsignale vermindert werden, sind solche Störsignale, wenn auch wesentlich vermindert, trotzdem noch vorhanden. Lässt man diese Störsignale den Leseverstärker unvermindert passieren, dann wird der Verstärker kurzzeitig blockiert, so dass unmittelbar darauf folgende Signale verzerrt übertragen werden. Es hat sich deshalb als zweckmässig erwiesen, zwischen dem Leseleiter und dem Verstärker eine Begrenzungsschaltung vorzusehen, um zu verhindern, dass übermässig starke Störsignale den Verstärker erreichen.
Eine Signalbegrenzung kann jedoch nicht an der Lesewicklung durchgeführt werden, da, wie schon erwähnt, an dieser Stelle eine Begrenzungsschaltung die Eingangsimpedanz des Verstärkers vermindern würde, was eine zu starke Belastung der Speicherelemente zur Folge hätte. Bei der Erfindung ist allen Leseleitern jeweils ein getrennter Vorverstärker zugeordnet, und die Begrenzungsschaltung 115 kann somit zwischen die Vorverstärker 113 und 114 und den Hauptverstärker 111, wie aus Fig. l ersichtlich, eingeschaltet werden, wobei die Vorverstärker so ausgelegt sind, dass die Einschaltstörsignale ohne Verzerrung übertragen werden. Die Schaltungen der in der Baugruppe 110 enthaltenen Vorverstärker und der Begrenzungsschaltung
<Desc/Clms Page number 4>
sind in Fig. 3 gezeigt und werden weiter unten näher beschrieben.
Infolge der besonderen Durchführungsart des Leseleiters durch die Speicherelemente erzeugt das eine Speicherelement ein positives Ausgangssignal, während ein benachbartes Element ein negatives Ausgangssignal im Leseleiter erzeugt. Der Leseverstärker muss deshalb so aufgebaut sein, dass er bipolare Impulse
EMI4.1
pulse begrenzen muss. Um diese bipolaren Impulse ohne übermässige Verzerrung gleichrichten und verstär- ken zu können, ist ein Phasenteiler 116 vorgesehen, der für jeden ankommenden Impuls eine positive und eine negative Phase liefert, Diese beiden Phasen werden durch Verstärker 117 und 118 unabhängig von- einander verstärkt und dem Diodensummiernetzwerk einer Schwellenwert-Gleichrichterstufe 120 zugeführt, so dass nur die verstärkten positiven Impulse der Auswerteschaltung zugeführt werden.
Um sicherzustellen, dass sich der Verstärker von einem vorangehenden Störsignal vor der Aufnahme eines Lesesignals möglichst schnell regeneriert, muss der Verstärker so dimensioniert sein, dass die Kopplungsschaltung zwischen dem Verstärker und der Schwellenwertschaltung eine möglichst kleine Zeitkonstante besitzt. Demgegenüber ist es jedoch auch erforderlich, dass die Schaltung im Vergleich zu den aufgenommenen Impulsen eine relativ grosse Zeitkonstante besitzt, um Verzerrungen der Impulse, die durch Ausgleichsschwingungen zu Beginn und am Ende des Impulses entstehen könnten, zu vermindern.
Obwohl es im Bereich der Erfindung liegt, dass die Verstärker induktiv mit den Gleichrichter- und Schwellenwertschaltuhgen gekoppelt sind, wobei die Regenerierung des Verstärkers dadurch beschleunigt wird, dass Signale an eine sehr hohe Impedanz angelegt werden und den Belastungskreis in der Regenerationsperiode öffnen, kann dies jedoch zu hohen Spannungsschwingungen des Verstärkers und zu hohen Leistungverlusten führen. Besteht anderseits eine kapazitive Kopplung zwischen dem Verstärker und der Schwellenwertschaltung, dann kann die Regenerierung des Verstärkers dadurch beschleunigt werden, dass dem Kondensator eine niedrige Impedanz zugeschaltet wird.
Aus diesem Grunde wird als Kopplungsnetzwerk zwischen den Verstärkerteilen 117 und 118 und der Schwellenwertschaltung 120 der Verstärker- und Auswertebaugruppe 111 vorzugsweise eine kapazitive Kopplung gewählt.. Die Regenerierung vor dem Auftreten eines Lesesignals wird durch Kurzschliessen des Kopplungsnetzwerkes erreicht, so dass sich dieses über die Ausgangsimpedanz des Verstärkers entladen kann. Die Verstärker und die Kopplungsnetzwerke ebenso wie die Schwellenwert-Gleichrichterschaltung und die Rägenerierschaltung 119 sind in Fig. 4 dargestellt und werden weiter unten näher beschrieben.
Nach der Gleichrichtung der bipolaren Impulse durch die Phasenteilung und das Diodensummiernetzwerk wird das entstehende unipolare Signal an die Auswerteschaltung 123 angelegt, die durch eine empfindliche Spannungsvergleichsschaltung gebildet wird, die vom Verstärker durch eine Torschaltung 121 isoliert ist. Die in der Erfindung verwendete Torschaltung 121 besteht aus einem Pufferverstärker, dessen Ausgangsklemme ausser während eines kurzen Ausblendezeitintervals mit einer negativen Spannung vorgespannt ist. Diese den Leseverstärker vervollständigenden Schaltungen sind in der Baugruppe 112 der Fig. 1 allgemein dargestellt und ein spezielles Ausführungsbeispiel der Torschaltung 121 (Pufferverstärker), der Ausblendschaltung 122 und der Auswerteschaltung 123 (Sperrschwinger) sind in Fig. 5 veranschaulicht und werden später im einzelnen beschrieben.
Die Leseverstärker-Regenerierimpulse VR und die Leseverstärker-
EMI4.2
ihrer Beziehung zu dem während eines Lese-Schreibzyklus inWie aus dem Block A der Fig. 3 ersichtlich, liegen die Leseleiter SI und S2 an den Primärwicklungen der Übertrager 10 und 11. Die in den Sekundärwicklungen dieser Übertrager erzeugten Signale werden an die Basis jeweils eines npn-Transistors 12 bzw. 13 angelegt. Obwohl die Induktivität des Übertragers so bemessen ist, dass nur eine niedrige Frequenzwiedergabe erreicht wird, wird die Übertrager-Kopplungskapazität so vermindert, dass eine maximale Unterdrückung der gemeinsamen Spannungsausschläge im entsprechenden Leseleiter erzielt wird.
Die Werte der Widerstände 14,15 und 16 werden in Übereinstimmung mit der Eingangsimpedanz und der erforderlichen Frequenzwiedergabe des Vorverstärkers gew ählt und die ursprünglichenKollektörspannungen der Transistoren 12 und 13 werden durch ein Potentiometer 17 eingestellt.
Die Vorverstärker verstärken das Ausgangssignal der Speicherelemente auf einen Spannungspegel, um eine zuverlässige Beschneidung dieser Signale am Kollektor der entsprechenden Vorverstärkertransistoren zu erreichen. In der Begrenzungsschaltung des Blockes B wird die Spannung an den Kollektoren der Vor-
<Desc/Clms Page number 5>
verstärker durch die Begrenzungsdioden 21 und 22, die mit einer nega'iven Spannung einerseits und einer positiven Spannung anderseits verbunden sind, begrenzt. Die Begrenzungsspannungen werden durch eine temperaturunabhängige Zenerdiode 23 erzeugt, deren Vorspannungsschaltung einen npn-Transistor 24 ent- hält. Der Vorspannungskreis verläuft vom Kollektor des Transistors 24 über den Widerstand 25 und die
Zenerdiode 23 zu der +15 V-Klemme einer Spannungsquelle.
Dieser Stromkreis dient dazu, der Zener- diode 23 eine Durchbruchspannung zuzuführen, so dass die konstante Spannung am Widerstand 25 auch an die Serienschaltung der beiden Kondensatoren 26 und 27, deren gemeinsamer Verbindungspunkt an der +15 V-Klemme liegt, gelangt.
Nach der Begrenzung werden die Lesesignale zur Hauptverstärkerschaltung übertragen, die nun im folgenden an Hand der Fig. 4 näher beschrieben wird. Wie aus den obigen Ausführungen hervorgeht, wer- den der Hauptverstärkerschaltung bipolare Impulse zugeführt, um diese zu verstärken und gleich zu rich- ten, so dass diese ein unipolares Ausgangssignal mit einer minimalen Verzerrung liefert. Die ankom- menden bipolaren Impulse werden zunächst einem Phasenteiler zugeführt, wonach jede Phase getrennt verstärkt und anschliessend einem Diodensummiernetzwerk zugeführt wird. Wie aus Block C der Fig. 4 er- sichtlich, werden die vom Vorverstärker und der Begrenzungsschaltung der Fig. 3 kommenden Signale an die Basis des npn-Transistors 30, der zusammen mit einem weiteren npn-Transistor 31 einen Differential- verstärker bildet, angelegt.
Das Potentiometer 32 dient zum Einstellen der Verstärkung dieses Differen- tialverstärkers. Wird der Kollektor-Emitter-Strecke des Transistors 30 ein positives Signal zugeführt, dann entspricht die Änderung des Kollektor-Emitter-Stromes dieses Transistors der entgegengesetzten Änderung des Kollektor-Emitter-Stromes des Transistors 31, dessen Basis geerdet ist. Die Kollektoren der beiden
Transistoren 30 und 31 sind über die Kondensatoren 33 und 34 mit den beiden Zweigen eines Rückkopp- lungsverstärkers gekoppelt.
Infolge der erforderlichen kurzen Regenerierungszeit des Ausgangskopplungsnetzwerkes sind die bei- den Zweige des Hauptverstärkers, wie in Block D der Fig. 4 gezeigt, jeweils mit einem Serien-Parallelrückkopplungskreis ausgestattet, der eine niedrige Ausgangsimpedanz zur Folge hat. Die vom in Block C gezeigten Phasenteiler gelieferten Signale werden an die Basen der pnp-Transistoren 40 und 41 angelegt, deren Kollektoren direkt mit den Basen der Transistoren 42 und 43 gekoppelt sind. Über Widerstände 44 und 45 sind die Kollektoren der Transistoren 42 bzw. 43 an die Emitter der Transistoren 40 bzw. 41 rückgekoppelt, während die Kollektorausgänge der Transistoren 42 und 43 über Kondensatoren 50 bzw. 51 mit einer Schwellenwert-Gleichrichterschaltung gekoppelt sind.
Nach der Verstärkung werden die von den beiden Verstärkerzweigen kommenden Signale über die Dioden 52 zusammengefasst (Block E in Fig. 4) und gelangen an den Verbindungspunkt 53, der über die Diode 55 mit dem Spannungspegel an der Klemme 64 der zur Begrenzung der verstärkten Signale dienenden Schaltung in Block F verbunden ist. Der Phasenteiler in Block C, die Rückkopplungsverstärker in Block D und die Summierdiodenschaltung in Block E bilden somit einen Vollweggleichrichter.
Wie im vorangegangenen bereits erwähnt, treten die verstärkten, an die Auswerteschaltung anzulegenden Signale kurz nach dem Auftreten der Einschaltstörsignale auf, die an den Kopplungskondenaa- toren 50 und 51, deren Kapazität so bemessen ist, dass sie Komponenten dieses Signals mit niedriger Frequenz durchlassen, eine erhebliche Gleichspannungs-Pegelverschiebung verursachen. Um eine solche Spannungsverschiebung zu verhindern, müssen die Kondensatoren unmittelbar vor dem Auftreten des Lesesignals erneut auf die Begrenzungsspannung bezogen werden, so dass vorangegangene Vorgänge im Leseverstärker keinen Einfluss auf die Signalauswertung haben.
Diese Bezugnahme der Kopplungskondensatoren 50 und 51 wird dadurch erreicht, dass jeweils der eine Belag der Kondensatoren über Regenerierschalter unmittelbar mit der Begrenzungsspannung verbunden wird, so dass sich die Kondensatoren über die Ausgangsimpedanz der Rückkopplungsverstärker entladen können. Es sei bemerkt, dass die entsprechenden Lesesignale und Einschaltstörsignale, die in dem aus den beiden Zweigen bestehenden Rückkopplungsverstärker verstärkt wurden, nicht gleichgerichtet wurden, so dass sich die beiden Kopplungskondensatoren 50 und 51 unmittelbar vor dem Auftreten des Lesesignals, d. h. in der Zeit, in der sie entladen bzw. regeneriert werden sollen, entweder in ihrem hohen oder in ihrem niedrigen Zustand, bezogen auf den Begrenzungsspannungspegel befinden.
Im Block F der Fig. 4 sind die durch den pnp-Transistor 60 bzw. den npn-Transistor 61 gebildeten Regenerierverstärker gezeigt, die die Kondensatoren 50 und 51 mit dem genauen Spannungspegel koppeln, auf den die Kondensatoren vorgespannt werden. Der Kollektor des Transistors 60 ist mit dem Verbindungpunkt 58 derSchwellenwert-Gleicbrichterschaltung und über die Dioden 59 mit den Kondensatoren 50 und 51 verbunden. Der Kollektor des Transistors 61 ist in ähnlicher Weise mit dem Verbindungspunkt 56 der Schwellenwert-Gleichrichterschaltung und über die Dioden 57 mit den Kondensatoren 50 und 51 gekop-
<Desc/Clms Page number 6>
pelt. Die Dioden 57 und 59 haben die Aufgabe, die Transistoren 60 und 61 mit Ausnahme der Zeitspanne des Regeneriervorganges von den Kopplungskondensatoren 50 und 51 zu trennen.
. Die Transistoren 60 und 61 arbeiten als Schalttransistoren und werden durch Regeneriersignale, die dem Leseverstärker von aussen zugeführt werden, in ihren leitenden Zustand geschaltet. Die Regenerier- signale VR werden über Übertrager 62 und 63 an die Basis-Emitterstrecke der entsprechenden Transistoren angelegt. Da die Ausgangsimpedanz der Rückkopplungsverstärker nicht mehr als. 200 n besitzt, beträgt
EMI6.1
scheint.
Nachdem das Lesesignal gleichgerichtet wurde, wird es über den Pufferverstärker inBlockG (Fig.. 5) zur Auswerteschaltung übertragen. Der Pufferverstärker hat die Aufgabe, die Rückkopplungsverstärker von der Ausblendschaltung zu trennen und besteht aus einer doppelten Emitterfolgerschaltung, die aus den pnp-Transistoren 70 und 71 gebildet wird. Das vom Verbindungspunkt 53 der Schwellenwert-Gleichrich- terschaltung kommende Signal wird an die Basis des Transistors 70 angelegt, dessen Emitter mit der Basis des Transistors 71 verbunden ist. Am Emitter dieses Transistors 71 wird das verstärkte Signal abgenom- men.
Während der Ausblendzeitspanne wird dieses Signal über die Diode 72 zur Auswerteschaltung über- tragen, die, wie aus Block H in Fig. 5 ersichtlich, aus einem Sperrschwinger besteht. Der Ausblendver- stärker in Block I besteht aus einem pnp-Transistor 90, dessen Emitter auf einer Spannung von-8V gehal- ten wird. Die Basis des Transistors 90 ist so vorgespannt, dass sich der Transistor 90 normalerweise in sei- nem Sätiigungsbereich befindet, so dass der Emitter des Transistors 71 in Block G der Fig. 5 normalerwei- se über den Widerstand 73 und die Diode 74 an der Spannung von-8 V liegt. Erscheint nun entweder eine positive oder eine negative Spannung auf dem Leseleiter, dann bewirkt ein verstärktes und gleichgerich- tetes Signal eine Spannungsumkehr an der Begrenzungsdiode 55 in Block E der Fig. 4.
Ist kein Ausblend- signal vorhanden, dann bleibt der Emitter des pnp-Transistors 71 auf dem Spannungspegel von-8 V, so dass dieser Transistor gesperrt bleibt. Wird jedoch von einer nicht gezeigten Ausblendimpulsquelle über den Übertrager 91 ein Ausblendimpuls Vs an die Basis des npn-Transistors 90 des Ausblendverstärkers an- gelegt, dann wird der Transistor 90 gesperrt und die Spannung am Emitter des Transistors 71 steigt bis zu dessen Basisspannung an. Unter diesen Umständen, d. h., wenn die Diode 72 infolge der Signalamplitude und des Ausblendeimpulses in Durchlassrichtung vorgespannt ist, wird der auftretende Impuls von der +15 V-Klemme in Block G über den Widerstand 75 zu der Auswerteschaltung in Block H übertragen.
Der
Widerstand 75 ist so bemessen, dass der zu übertragende Impuls eine Amplitude besitzt, die ausreicht, den Sperrschwinger während des Ausblendintervalls umzuschalten. Wird während'eines Ausblendimpulses ein eine "0" darstellendes Signal angelegt, dann kommt ein Stromfluss von der Basis des Transistors 70 in
Block G der Fig. 5 über den Widerstand 54 in Block E der Fig. 4 zu einer -30 V-Klemme zustande, doch ist der Wert dieses Stromes so gering, dass an der Basis des Transistors 70 kein nennenswertes Signal auftritt.
Wie aus Block H in Fig. 5 ersichtlich, ist die Auswerteschaltung ein monostabiler Sperrschwinger, bei dem die Basis des pnp-Transistors 80 geerdet und der Emitter mit der Primärwicklung 82 des Übertragers 81 verbunden ist. Die Induktivität der Wicklung 82 bestimmt die Breite des Ausgangssignals der Leseschaltung. Die Regenerierschaltung verläuft vom Kollektor des Transistors 80 über die Sekundärwicklung 83 des Übertragers 81. Das Ausgangssignal dieses Sperrschwingers wird an der Sekundärwicklung 84 des Übertragers 81 abgenommen und an den Impulsverstärker in Block J angelegt. Dieser Impulsverstärker besitzt einen pnp-Transistor 100, dessen Kollektor die Primärwicklung eines Ausgangsübertragers 101 mit dem verstärkten unipolaren Ausgangslesesignal speist.
Von der Sekundärwicklung dieses Übertragers 101 wird schliesslich das gewünschte verstärkte Lesesignal abgenommen und beispielsweise einem Speicher-FlipFlop zugeführt.
Dass bei der Erfindung ein wechselstromgekoppelter Verstärker für eine Leseschaltung eines schnell arbeitenden Magnetkernspeichers verwendet werden kann, ist durch die besondere Schaltungsanordnung möglich geworden, durch die die Kopplungskreise zwischen dem Verstärker und der Auswerteschaltung vor dem Anlagen eines Lesesignals zwecks Verminderung der Ansprechzeit regeneriert werden.
Die vor dem Verstärker liegenden Kopplungskreise werden nicht entladen und erfahren demzufolge eine Gleichstrompegelverschiebung. Lediglich für das verstärkte, der Auswerteschaltung zugeführte Signal ist es erforderlich, dass es keine solchen Spannungsverschiebungen aufweist. Damit die gesamte niedrige Frequenzwiedergabe der Leseschaltung nicht durch die Zeitkonstante des Eingangsnetzwerkes, das aus dem Leseleiter, den Übertragern-und der Verstärkereingangsimpedanz besteht, beeinflusst wird, ist es erforderlich, dass die Eingangsimpedanz so hoch gewählt wird, dass sich für das Eingangsnetzwerk
<Desc/Clms Page number 7>
eine kleine L/R-Zeitkonstante ergibt.
Bevor das Lesesignal der Auswerteschaltung zugeführt wird, wird das verstärkte Lesesignal an einen Gleichspannungs- bzw. Begrenzungspegel angelegt und die Summe dieser Begrenzungsspannung und des Lesesignals wird mit der Schwellenwertspannung der Auswerteschaltung verglichen, d. h. mit der Spannung, die zum Umschalten der Auswerteschaltung erforderlich ist. Durch den in der Erfindung verwendeten Sperrschwinger und das die Torschaltung und die Ausblendschaltung enthaltende Kopplungsnetzwerk zwischen dem Verstärker und der Auswerteschaltung wird der Unsicherheitsbereich, oberhalb dem ein Signal die Auswerteschaltung bestimmt umschaltet und unterhalb dem ein Signal die Auswerteschaltung bestimmt nicht umschaltet, verhältnismässig klein, so dass eine aussergewöhnlich hohe Zuverlässigkeit der Auswerteschaltung erreicht wird.
Die erfindungsgemässe Leseschaltung ist auch für neue, sehr schnell arbeitende, magnetische Elemente, wie z. B. Dünnschichtspeicher u. a. Elemente, die sich zur Zeit noch in der Entwicklung befinden, geeignet. Wenn kürzere Speicherzykluszeiten mit entsprechend verkürzten Lese- und Schreibzeiten verwendet werden, dann müssen auch die Regenerier- und Ausblendezeiten entsprechend verringert werden, was in der Leseschaltung gemäss der Erfindung ohne weiteres möglich ist. Wird, bedingt durch eine Verkürzung des Operationszyklus, auch die Ausblendezeitspanne verkürzt, dann müssen Verzögerungen des Lesesignals, die durch den Verstärker oder die Lesewicklungen entstehen, ebenso vermindert werden, da grosse Schwankungen der Verzögerungszeit im Vergleich mit der Dauer des Ausblendimpulses die Wirkung der Ausblendschaltung zunichte machen.
Schwankungen dieser Verzögerungszeiten werden bei der erfindungsgemässen Leseschaltung durch die Art und Weise, in der die Leseleiter mit den Speicherelementen gekoppelt sind und durch die besondere, oben beschriebene Schaltung auf ein Minimum beschränkt.
Die Leseschaltung gemäss der Erfindung besitzt eine sehr gute Verstärkungsstabilität sowie eine Frequenzwiedergabe und einen dynamischen Bereich, der auch für grosse Speicheranordnungen ausreicht. Die in Fig. l gezeigte Speicheranordnung enthält beispielsweise 10 000 Wörter mit je 13 Bits. Jedoch kann der
EMI7.1
beschriebenen Abwandlungen aufweisen. Wie aus Fig. 2 hervorgeht, arbeitet dieser mit Ferritkernen ausgestattete Speicher mit einem Lese-Schreibzyklus von 6 psec oder weniger.
Obwohl im vorangegangenen ein spezielles Ausführungsbeispiel der Erfindung gezeigt und beschrieben wurde, ist die Erfindung jedoch nicht auf dieses Beispiel beschränkt, sondern es liegen auch viele Änderungen und Abwandlungen im Bereich der Erfindung.
PATENTANSPRÜCHE :
1. Leseschaltung für ein magnetisches Speichersystem mit einem Verstärker, an den die Lesesignale angelegt werden und einem mit diesem Verstärker über Wechselstromkopplungselemente gekoppelte Auswerteschaltung, gekennzeichnet durch eine mit den Kopplungselementen (50,51) verbundene Regenerierschaltung (119), die zur Regenerierung der Kopplungselemente in einen vorbestimmten Zustand vor dem Auftreten eines Lesesignals dient.
<Desc / Clms Page number 1>
Reading circuit for memory matrix
The invention relates to a read amplifier for a memory matrix, in particular an improved read amplifier for a large memory matrix with very short operating cycle times.
The output signals of a magnetic memory matrix contain not only the pulses representing the read digits, but also interference pulses that are generated by the
Read, write and switch-on signals (enable signals, i.e. signals in the presence of which a read or switching signal that acts simultaneously on a memory element can switch over this memory element) can be generated. In addition, the exit conductors, i.e. H. common voltage fluctuations occur at the corresponding terminals of the read conductors of the memory arrangement as a result of the capacitive coupling between the read conductor and other conductors coupled to the individual elements of the memory arrangement.
It is therefore the task of the sense amplifier to suppress the interference signals in a memory system and to transmit and amplify the actual read signals.
If the minimum voltage difference between the high and low read signals applied to the read amplifier is sufficiently large, then it is possible to use a DC-coupled amplifier as the read amplifier which has good gain stability even at high pulse frequencies.
In the case of the memory elements of most memory arrangements, however, this minimum difference in the output voltage between high and low signals is relatively small, so that a purely DC-coupled amplifier cannot be used. If, on the other hand, an AC-coupled amplifier is used to amplify the read signals, then the time constant of the capacitive or inductive coupling elements must be large enough to avoid distortion of the read signals. However, this results in a significantly lower frequency sensitivity of the amplifier, as a result of which the operating speed or the cycle time of the memory arrangement assigned to this sense amplifier is significantly reduced.
In many cases the interference signal generated on the read conductor is a multiple of the actual read signal applied to the read amplifier. This is particularly the case when the read conductor is coupled to a large number of storage elements in a large storage arrangement. In this case, it is necessary to limit the amplitude of the signals occurring on the read conductor before they are applied to the read amplifier. By switching on a signal limiter between the read conductor and the read amplifier, however, the input impedance of the amplifier is significantly reduced, as a result of which the memory elements are heavily loaded. In order to suppress the undesired interference signals, the most diverse possibilities for coupling the read conductor with the storage elements have also been proposed.
It should be noted that the sense amplifier must "regenerate" within a very short time in order to be ready to receive the actual read signal immediately after the occurrence of an interference signal, since complete suppression of the blocking signals in the read conductors cannot be achieved. There is the possibility that the amplifier is overdriven by an interference signal that is significantly stronger than the actual read signal shortly before the appearance of the desired read signal in such a way that the amplifier cannot regenerate itself to the read signal in the time that is still available to transmit and amplify properly.
As a result of the different coupling patterns of the read conductor that serve to suppress interference, it is necessary that the read amplifier is designed for the transmission of both positive and negative signals.
<Desc / Clms Page number 2>
In order to meet the above conditions, the invention provides a read circuit for a magnetic storage system with an amplifier to which the read signals are applied and an evaluation circuit coupled to this amplifier via AC coupling elements.
The feature according to the invention consists in a regeneration circuit connected to the coupling elements mentioned, which is used to regenerate the coupling elements into a predetermined state before a read signal occurs.
The advantages and features of the invention are described in more detail below using an exemplary embodiment and the drawings. In the drawings: FIG. 1 shows a block diagram of the amplifier connected to the memory arrangement; FIG. 2 is a timing diagram from which the various waveforms occurring in the memory arrangement can be seen; FIG. Fig. 3 is a circuit diagram of the preamplifier and limiting circuit; FIG. 4 shows a circuit diagram of the main amplifier and the regeneration circuit; and FIG. 5 shows a circuit diagram of the fade-out and evaluation circuit and an additional amplifier.
As an example of a memory arrangement which is used together with the sense amplifier according to the invention, an arrangement of magnetic elements, such as e.g. B. magnetic cores or thin magnetic layers, called, wherein the groups of the corresponding magnetic elements are linearly selectable and arranged in words. A group of storage elements, e.g. A number of these elements are arranged to store a given word, each element storing one bit of that word. Each memory element in this group is coupled to a common read-write driver conductor. Storage elements that correspond to the same digit of a data word are coupled to a common digit enable driver conductor.
The magnetic cores or the thin magnetic layer elements are bistable devices which can be switched between the two states "0" and "L" by means of suitably dimensioned currents. The individual memory elements are in the "0" state until they are switched to the "L" state during a write cycle. In
EMI2.1
indicates the magnetic element present while an "L" is in the core read. In contrast, if the magnetic element is left in the "0" state during a write cycle, it is not switched over during a read cycle, so that no output signal occurs in the read conductor either. This indicates the presence of a "0" in the element being read.
In the following general description of the invention, reference is made to FIG. 1, which illustrates part of a magnetic core memory matrix in which only three memory elements are shown in the word direction (column). The memory arrangement shown can be used to store 2j words with i bits each. The storage elements belonging to the same word are
EMI2.2
Berleiter E to E. is coupled. Each digit enable driver conductor is assigned its own read conductor and a read amplifier. In Fig. 1, only the sense amplifier and corresponding sense conductors for the digit enable driver conductor E are shown, but of course for each of the digit enable driver conductors E-E.
(hereinafter referred to as switch-on driver conductors for short) similar sense amplifiers are provided.
In FIG. 2, various signal forms are shown which occur in the various conductors of the memory matrix: The one in a selected one of the driver conductors R.-R. applied read-write current IRW, which is applied to a selected one of the switch-on driver conductors E -E. applied digit inrush current I (hereinafter referred to as 'inrush current') and a current I. As can be seen from FIG. 2, a positive current flowing in the read / write driver leads and switch-on driver leads is used for reading and a negative current for writing. It should be noted that during a read-write cycle of the memory arrangement only one of the read-write driver conductors R-R. is selected by switching means not shown.
Similarly, depending on the during the
EMI2.3
switching driver conductor a very little or no interference signal. However, it should be noted that if a memory element coupled to a read conductor receives a read / write signal during an operating cycle, all cores coupled to this read conductor receive a switch-on pulse.
The waveform I shown in FIG. 2 of the signal occurring on a read conductor illustrates a true high signal ("L" signal) which is generated in the read conductor when a storage element is during
<Desc / Clms Page number 3>
the read phase of a read-write cycle is switched from the "L" to the "0" state, and also a correct low signal ("0" signal) that is generated in the read conductor when the memory element is not switched will, d. H. if it is already in the "0" state. During the write phase of a read-write cycle, however, the occurrence of the pulse on the switch-on driver conductor can generate an interference signal that is a multiple of the actual read signal.
This is particularly the case when a large number of storage elements are assigned to each read conductor, since the
Read conductor is coupled to the corresponding switch-on conductor via each of the storage elements. To the
To reduce switch-on interference signals, the read conductor is coupled to the memory elements in such a way that the interference signals cancel each other at least partially, u. The read conductor is led through every second storage element in one direction and through the remaining storage elements in the other direction. Such a read conductor arrangement serving to suppress interference is shown in FIG. between the read heads of the read-write driver conductors R - R. and R.-R. located storage elements.
However, complete interference suppression can be achieved because the individual storage elements are not completely identical; with a growing number of those with a
Storage elements coupled to inrush driver conductors also increase the interference voltage. For this reason, additional measures for interference suppression must be taken for very large memories.
In order to achieve a further reduction in the inrush interference signals, a further feature of the invention is that the storage elements coupled to an inrush driver conductor are divided into two
Groups are divided, each of which has its own reading leader. As can be seen from FIG. 1, the storage elements coupled to the switch-on driver conductor E are divided into two groups. The reading conductors S1 and S2 assigned to these two groups are coupled to the preamplifiers of the reading system in such a way that the interference signals on the two reading conductors counteract one another, thereby further reducing the switch-on interference signals.
It should be pointed out that the reading of the actual read signals is not impaired by this further interference signal reduction method, since no more than one memory element is switched over on the switch-on driver conductor E during a read-write cycle. It should also be noted that if the number of storage elements coupled to a switch-on driver conductor is very high, these storage elements can also be divided into more than two groups, each of which is assigned a read conductor in the manner described above, which effects interference suppression is.
In addition to the inductive coupling between the read conductor and the switch-on driver conductor, there is also a capacitive coupling that results in strong common voltage excursions along the entire read conductor. These voltage excursions must be suppressed by the sense amplifier. In the case of a correctly arranged read conductor, in which the capacitive coupling between the read conductor and the switch-on driver conductor is approximately the same in both directions, which is the case if every second storage element is coupled to the read conductor in the opposite direction, the voltage swings generated by the capacitive coupling are the same size at both read conductor terminals so that the useful signal corresponds to the voltage difference at both terminals.
In order to achieve a common interference suppression, the read conductors S1 and S2 are connected to the read amplifier via transformer 10 or
11 coupled in such a way that only the voltage difference across the primary windings of the same is transmitted to the preamplifiers 113 and 114 and then to the limiter circuit 115. The polarity of the windings of the two transformers 10 and 11 is, as can be seen from FIG. 1, selected to be opposite, whereby the interference reduction for a large number of storage elements coupled to a switch-on driver conductor is achieved in the manner described above.
Although the switching-on interference signals are reduced by the above-mentioned coupling method of the magnetic elements, such interference signals are still present, albeit significantly reduced. If these interfering signals are allowed to pass through the read amplifier undiminished, then the amplifier is blocked for a short time, so that immediately following signals are transmitted in a distorted manner. It has therefore proven to be expedient to provide a limiting circuit between the read conductor and the amplifier in order to prevent excessively strong interference signals from reaching the amplifier.
A signal limitation cannot be carried out on the read winding, however, since, as already mentioned, a limiting circuit would reduce the input impedance of the amplifier at this point, which would result in an excessive load on the storage elements. In the invention, a separate preamplifier is assigned to each of the read conductors, and the limiting circuit 115 can thus be switched between the preamplifiers 113 and 114 and the main amplifier 111, as can be seen from FIG Distortion transmitted. The circuits of the preamplifiers contained in the assembly 110 and the limiting circuit
<Desc / Clms Page number 4>
are shown in Fig. 3 and are described in more detail below.
As a result of the special way in which the read conductor is implemented by the storage elements, one storage element generates a positive output signal, while an adjacent element generates a negative output signal in the read conductor. The sense amplifier must therefore be constructed in such a way that it can generate bipolar pulses
EMI4.1
pulse must limit. In order to be able to rectify and amplify these bipolar pulses without excessive distortion, a phase splitter 116 is provided which supplies a positive and a negative phase for each incoming pulse. These two phases are amplified independently of one another by amplifiers 117 and 118 Diode summing network is fed to a threshold value rectifier stage 120, so that only the amplified positive pulses are fed to the evaluation circuit.
In order to ensure that the amplifier regenerates itself as quickly as possible from a previous interference signal before a read signal is picked up, the amplifier must be dimensioned so that the coupling circuit between the amplifier and the threshold value circuit has the smallest possible time constant. On the other hand, however, it is also necessary for the circuit to have a relatively large time constant compared to the recorded pulses in order to reduce distortion of the pulses which could arise from compensatory oscillations at the beginning and at the end of the pulse.
Although it is within the scope of the invention for the amplifiers to be inductively coupled to the rectifier and threshold value switches, the regeneration of the amplifier being accelerated by applying signals to a very high impedance and opening the load circuit in the regeneration period, this can, however lead to high voltage oscillations in the amplifier and high power losses. If, on the other hand, there is a capacitive coupling between the amplifier and the threshold value circuit, then the regeneration of the amplifier can be accelerated by adding a low impedance to the capacitor.
For this reason, a capacitive coupling is preferably chosen as the coupling network between the amplifier parts 117 and 118 and the threshold value circuit 120 of the amplifier and evaluation module 111. The regeneration before the occurrence of a read signal is achieved by short-circuiting the coupling network so that it is via the output impedance of the amplifier can discharge. The amplifiers and the coupling networks as well as the threshold value rectifier circuit and the generator circuit 119 are shown in FIG. 4 and are described in more detail below.
After the rectification of the bipolar pulses through the phase division and the diode summing network, the resulting unipolar signal is applied to the evaluation circuit 123, which is formed by a sensitive voltage comparison circuit which is isolated from the amplifier by a gate circuit 121. The gate circuit 121 used in the invention consists of a buffer amplifier, the output terminal of which is biased with a negative voltage except during a short blanking time interval. These circuits completing the sense amplifier are shown in general in the assembly 112 of FIG. 1 and a special embodiment of the gate circuit 121 (buffer amplifier), the fade-out circuit 122 and the evaluation circuit 123 (blocking oscillator) are illustrated in FIG. 5 and will be described in detail later.
The sense amplifier regeneration pulses VR and the sense amplifier
EMI4.2
As can be seen in block A of Figure 3, read conductors SI and S2 are connected to the primary windings of transformers 10 and 11. The signals generated in the secondary windings of these transformers are each sent to the base of an npn -Transistors 12 and 13 applied. Although the inductance of the transformer is dimensioned so that only a low frequency reproduction is achieved, the transformer coupling capacitance is reduced in such a way that maximum suppression of the common voltage excursions in the corresponding read conductor is achieved.
The values of the resistors 14, 15 and 16 are selected in accordance with the input impedance and the required frequency response of the preamplifier, and the original collector voltages of the transistors 12 and 13 are set by a potentiometer 17.
The preamplifiers amplify the output signal of the storage elements to a voltage level in order to achieve a reliable clipping of these signals at the collector of the corresponding preamplifier transistors. In the limiting circuit of block B, the voltage at the collectors of the pre
<Desc / Clms Page number 5>
amplifier by the limiting diodes 21 and 22, which are connected to a nega'iven voltage on the one hand and a positive voltage on the other hand, limited. The limiting voltages are generated by a temperature-independent Zener diode 23, the bias circuit of which contains an npn transistor 24. The bias circuit runs from the collector of transistor 24 through resistor 25 and the
Zener diode 23 to the +15 V terminal of a voltage source.
This circuit is used to supply the Zener diode 23 with a breakdown voltage so that the constant voltage at the resistor 25 also reaches the series circuit of the two capacitors 26 and 27, the common connection point of which is at the +15 V terminal.
After the limitation, the read signals are transmitted to the main amplifier circuit, which will now be described in more detail below with reference to FIG. As can be seen from the above, the main amplifier circuit is supplied with bipolar pulses in order to amplify them and to rectify them so that it delivers a unipolar output signal with minimal distortion. The incoming bipolar pulses are first fed to a phase splitter, after which each phase is amplified separately and then fed to a diode summing network. As can be seen from block C of FIG. 4, the signals coming from the preamplifier and the limiting circuit of FIG. 3 are applied to the base of the npn transistor 30, which together with a further npn transistor 31 forms a differential amplifier .
The potentiometer 32 is used to set the gain of this differential amplifier. If the collector-emitter path of transistor 30 is supplied with a positive signal, then the change in the collector-emitter current of this transistor corresponds to the opposite change in the collector-emitter current of transistor 31, the base of which is grounded. The collectors of the two
Transistors 30 and 31 are coupled to the two branches of a feedback amplifier via capacitors 33 and 34.
As a result of the short regeneration time required for the output coupling network, the two branches of the main amplifier, as shown in block D of FIG. 4, are each equipped with a series parallel feedback circuit, which results in a low output impedance. The signals supplied by the phase splitter shown in block C are applied to the bases of the pnp transistors 40 and 41, the collectors of which are coupled directly to the bases of the transistors 42 and 43. The collectors of transistors 42 and 43 are fed back to the emitters of transistors 40 and 41 via resistors 44 and 45, while the collector outputs of transistors 42 and 43 are coupled via capacitors 50 and 51 to a threshold value rectifier circuit.
After amplification, the signals coming from the two amplifier branches are combined via the diodes 52 (block E in FIG. 4) and arrive at the connection point 53, which is used to limit the amplified signals via the diode 55 with the voltage level at the terminal 64 Circuit in block F is connected. The phase splitter in block C, the feedback amplifier in block D and the summing diode circuit in block E thus form a full-wave rectifier.
As already mentioned above, the amplified signals to be applied to the evaluation circuit occur shortly after the switch-on interference signals occur, which are transmitted to the coupling capacitors 50 and 51, the capacitance of which is such that they let through components of this signal with a low frequency cause significant DC voltage level shift. To prevent such a voltage shift, the capacitors must be referred to the limiting voltage again immediately before the read signal occurs, so that previous processes in the read amplifier have no influence on the signal evaluation.
This reference of the coupling capacitors 50 and 51 is achieved in that one layer of the capacitors is connected directly to the limiting voltage via regeneration switches so that the capacitors can discharge via the output impedance of the feedback amplifier. It should be noted that the corresponding read signals and switch-on interference signals that were amplified in the feedback amplifier consisting of the two branches were not rectified, so that the two coupling capacitors 50 and 51 immediately before the occurrence of the read signal, i.e. H. in the time in which they are to be discharged or regenerated, either in their high or in their low state with respect to the limit voltage level.
In block F of FIG. 4, the regeneration amplifiers formed by the pnp transistor 60 and the npn transistor 61 are shown which couple the capacitors 50 and 51 to the precise voltage level to which the capacitors are biased. The collector of transistor 60 is connected to junction 58 of the threshold equalizer circuit and to capacitors 50 and 51 through diodes 59. The collector of transistor 61 is similarly coupled to junction 56 of the threshold value rectifier circuit and via diodes 57 to capacitors 50 and 51.
<Desc / Clms Page number 6>
pelt. The diodes 57 and 59 have the task of separating the transistors 60 and 61 from the coupling capacitors 50 and 51 with the exception of the period of the regeneration process.
. The transistors 60 and 61 work as switching transistors and are switched into their conductive state by regeneration signals which are supplied to the sense amplifier from the outside. The regeneration signals VR are applied via transformers 62 and 63 to the base-emitter path of the corresponding transistors. Since the output impedance of the feedback amplifier is no more than. 200 n has
EMI6.1
seems.
After the read signal has been rectified, it is transmitted to the evaluation circuit via the buffer amplifier in BlockG (Fig. 5). The buffer amplifier has the task of separating the feedback amplifier from the fade-out circuit and consists of a double emitter follower circuit, which is formed from the pnp transistors 70 and 71. The signal coming from the connection point 53 of the threshold value rectifier circuit is applied to the base of the transistor 70, the emitter of which is connected to the base of the transistor 71. The amplified signal is picked up at the emitter of this transistor 71.
During the fade-out period, this signal is transmitted via the diode 72 to the evaluation circuit, which, as can be seen from block H in FIG. 5, consists of a blocking oscillator. The fade-out amplifier in block I consists of a pnp transistor 90, the emitter of which is kept at a voltage of -8V. The base of the transistor 90 is biased so that the transistor 90 is normally in its saturation region, so that the emitter of the transistor 71 in block G of FIG. 5 is normally at the voltage via the resistor 73 and the diode 74 of -8 V. If either a positive or a negative voltage now appears on the read conductor, an amplified and rectified signal causes a voltage reversal at the limiting diode 55 in block E of FIG.
If there is no fade-out signal, the emitter of the pnp transistor 71 remains at the voltage level of −8 V, so that this transistor remains blocked. However, if a fade-out pulse Vs is applied to the base of the npn transistor 90 of the fade-out amplifier from a fade-out pulse source, not shown, via the transformer 91, the transistor 90 is blocked and the voltage at the emitter of the transistor 71 rises to its base voltage. In these circumstances, i. That is, if the diode 72 is biased in the forward direction as a result of the signal amplitude and the blanking pulse, the pulse that occurs is transmitted from the +15 V terminal in block G via the resistor 75 to the evaluation circuit in block H.
Of the
Resistor 75 is dimensioned so that the pulse to be transmitted has an amplitude which is sufficient to switch the blocking oscillator during the fade-out interval. If a signal representing a "0" is applied during a fade-out pulse, a current flows from the base of the transistor 70 in
Block G of FIG. 5 is connected to a -30 V terminal via resistor 54 in block E of FIG. 4, but the value of this current is so low that no significant signal occurs at the base of transistor 70.
As can be seen from block H in FIG. 5, the evaluation circuit is a monostable blocking oscillator in which the base of the pnp transistor 80 is earthed and the emitter is connected to the primary winding 82 of the transformer 81. The inductance of winding 82 determines the width of the output signal from the read circuit. The regeneration circuit runs from the collector of the transistor 80 via the secondary winding 83 of the transformer 81. The output signal of this blocking oscillator is picked up at the secondary winding 84 of the transformer 81 and applied to the pulse amplifier in block J. This pulse amplifier has a pnp transistor 100, the collector of which feeds the primary winding of an output transformer 101 with the amplified unipolar output read signal.
The desired amplified read signal is finally picked up from the secondary winding of this transformer 101 and fed to a memory flip-flop, for example.
The fact that in the invention an AC-coupled amplifier can be used for a read circuit of a fast-working magnetic core memory is made possible by the special circuit arrangement by which the coupling circuits between the amplifier and the evaluation circuit are regenerated before a read signal is applied in order to reduce the response time.
The coupling circuits in front of the amplifier are not discharged and consequently experience a DC level shift. It is only necessary for the amplified signal fed to the evaluation circuit that it has no such voltage shifts. So that the entire low frequency response of the reading circuit is not influenced by the time constant of the input network, which consists of the reading conductor, the transformer and the amplifier input impedance, it is necessary that the input impedance is selected to be high enough for the input network
<Desc / Clms Page number 7>
gives a small L / R time constant.
Before the read signal is fed to the evaluation circuit, the amplified read signal is applied to a DC voltage or limit level and the sum of this limit voltage and the read signal is compared with the threshold voltage of the evaluation circuit, i.e. H. with the voltage that is required to switch the evaluation circuit. Due to the blocking oscillator used in the invention and the coupling network between the amplifier and the evaluation circuit containing the gate circuit and the masking circuit, the uncertainty range above which a signal definitely switches the evaluation circuit and below which a signal does not switch the evaluation circuit is relatively small, so that an exceptionally high reliability of the evaluation circuit is achieved.
The reading circuit according to the invention is also suitable for new, very fast-working magnetic elements, such as. B. thin film storage u. a. Elements that are currently still in development are suitable. If shorter memory cycle times with correspondingly shortened read and write times are used, the regeneration and fade-out times must also be reduced accordingly, which is easily possible in the read circuit according to the invention. If, as a result of a shortening of the operating cycle, the blanking time is also shortened, then delays in the read signal caused by the amplifier or the read windings must also be reduced, since large fluctuations in the delay time compared with the duration of the blanking pulse negate the effect of the blanking circuit do.
Fluctuations in these delay times are limited to a minimum in the read circuit according to the invention by the manner in which the read conductors are coupled to the storage elements and by the special circuit described above.
The reading circuit according to the invention has a very good gain stability as well as a frequency reproduction and a dynamic range which is sufficient even for large memory arrangements. The memory arrangement shown in FIG. 1 contains, for example, 10,000 words of 13 bits each. However, the
EMI7.1
Have described modifications. As shown in Fig. 2, this ferrite core memory operates with a read-write cycle of 6 psec or less.
Although a specific embodiment of the invention has been shown and described above, the invention is not limited to this example, but many changes and modifications are within the scope of the invention.
PATENT CLAIMS:
1. Read circuit for a magnetic storage system with an amplifier to which the read signals are applied and an evaluation circuit coupled to this amplifier via AC coupling elements, characterized by a regeneration circuit (119) connected to the coupling elements (50, 51), which is used to regenerate the coupling elements in a predetermined state before the occurrence of a read signal is used.