Schaltungsanordnung zur Ansteuerung von adressiert ansteuerbaren Speichern.Circuit arrangement for controlling addressed controllable memories.
----------- ------------------------------------------------
.In
nachrichtenverarbeitenden Anlagen, insbesondere Fernsprechvermittlungsanlagen, ist
die ordnungsgemäße Arbeitsweise der ganzen Anlage von der ordnungsgemäßen Funktion
einer Vielzahl von-Bau- bzw. 1 unktionogruppen abhängig, die oft in nur schwer
überschaubarer
';'leise miteinendcr verknüpft sind. Um bei einem etwaigen fehlerhaften Arbcitcn
der Anlage bzw. von Anlagcteilen gezielt Abhilfe schaffen zu können, ist
es zweckmäßig, die einzelnen Lau- bzw. Funktionsgruppen mehr oder weniger
individuell' auf ein ordnungogen(*,.ißcs Arbeiten zu überwachen. Wesentliche Bestandteile
solcher n,-diz@ichtenvcrarbci-tender Anlagen, inobesondcrc neuerer r'crnsprcchvernittlungsaiilagcn,
in denen allgemein eine Tendenz zur Vcrwciidung von zentralen Steuereinrichtungen
zu beobachten ist, sind Speicher, in die für den Betrieb der Anlagc erforderliche
Informationen, insbesondere über den jeweiligen Betriebszuotand der betreffenden
Anlage einschließlich der von ihr bedienten Einrichtungen eingeschrieben - und bei
Bedarf ausgelassen - werden. Die Erfindung betrifft nun die Überwachung eines speziellen
Bc-triebsvorgange s bei solchen Speichern, nämlich die Überwachung der Ansteuerung
von adressiert anstcucrbarcn Speichern. Gemäß der Erfindung ist eine SchaltungsEnordnung
zur Ansteuerung von adressiert ansteuerbaren Speichern dadurch gekennzeichnet, daß
die einzelnen Binärzeichen einer Ansteueradrease zur Über wachung der Ansteuerung
des Speichers gegen Fehler erster Ordnung über paarweise jeweils ein Binärzeichen
übertragende )
Zeitungen, von denen je nach dem jevieils übertragenen Binärzeichen
jevcils die eine oder die andere Zeitung des betreffenden ,. Zeitungspaares markiert
ist, in an sich bekannter Weise an ein keine Aufspaltung einer Zeitung in zviei
Zeitungen, über deren
eine das auf der genannten Leitvag jeweil
c auftretende Signal direkt und über deren andere düs auf' der genannten Zeitung
je-
weil:: auftretend(- Signal negiert weitergegeben wird, enthalten-
der Decodiernetzwcrk geliefert werden, von dessen Ausgängen
her
die jevrcila --individuell eine Reihe von Speicherzellen ansteuci-n-
den Aucgänge von An otcucrenergiequellen geoteuert werden,
mit
denen jeweils ein Dreibc@#cichacchvrcllirertccllalter verbunden
ist,
der bei individuell je An:;tcuerkoordinatenrichtung vorgesehener
hnoteuerencrgicquelle bei Entnahme einer der Ansteuerung von
0
oder miiidea ten:i 2 Spcicherreihcil entopr Ichenden Leistung
ein
erc L ea Signal -il." ?clilercigilal und nur bei Eil
Lnahmc- Girier der
1nsteuerung gerade einer Speicherreibe entsprechenden Leistung
ein zweites Signal abgibt und bei eitler für a11c AiioteuerIcoor-
dinatenriehtunecil gfiieil1:"iiaen @il::teucz#c:nergiequcll_e
nur bei Ent-
nahme einer der <<noteuciung einer "pc:i.cherreihe je
Koordinaten-
richtung eil@api#ect.cndcn Lceictl:r.g d a:: zi-Icite Signal
und bei Ent-
i14lim(2 einer der :@n:@ Leuer@:i@@; einer kleineren oder größeren
All.-
-a111 #: oll @l:cicllci#rclci; eilt cpi#eellcn@:ca LeictuAg
das erste Signal
# abgibt.
Die Erfindung gestattet e::. mit- relativ gcrsntei:i
eine
vrirlcungsvolle Überwachung einer "n,i@lleranciteuerung vornehmen
i u können. Die Erfindung bringt co -:.it ::ich, d`ß ira Zug.:
der
Adresaendeecdyciuü@;, bei tler Speicheransteuerung, im Speiclier-
blc:lc oder in deal -ligcliöri£=.eil A.bschlul?widerctänden
auftretende
Drti z
@'@41aer erster oder Kl:rzcclilllL vcn
ten; Yeriä Lochung eines Binärzeichens ) nur entweder zu einer
Ansteuerung überhaupt keiner Speicherzelle oder zur gleichzeitigen Ansteuerung zweier
Speicherzellen des Speicherblocks führen können und danit in jedem falle die Abgabe
eines Fehlersignale durch einen die betreffende Aneteuerenergiequolle überwachenderl
Dreibereichoechvielltiertdchalter zur folge haben. Dabei kann in weiterer Ausgestaltung
der Erfindung der Schwollriertochaltcr bereite eine noch keine Informationsänderung
in den an-
gesteuerten Speicherzellen_bevirkende Speichervoraneteuerung
überc:aclieil, vroni-t erreicht wird, daß eine et@7aige gleichzeitige
A n@@::uerui:@zweier Speicherzelleil sich auch nicht nur vorüber-
gehend in unerwvnochter Weise auswirken kann; eine fehlerhafte
Ane.cueruiig allein eines anderen Speicherplatzes, als er durch
die gelieferte Adreo2e bezeichnet ist, wird, vie sich aus dem
zuvor GQsagten ergibt, bei der Schaltung-.anordnung gemäß der
Er-
find,=iig be#..r@i @^ vcn voxnizcrciri vermieden.
Die Ubcr;,;achzz::g der eigentlichen Speicheransteuerung durch
den
Drei;:ercici"@eccht;ell@:crtochalter, d.h. die Überprüfung
der je-
meil e entnorinencil lins teuerungelei.^.tung, wird sich nach
den je-
Weiligen Vcx-hältil-.ILeen bei der Speicheransteuerung richten.Wird
der Speielierbloci, mit eingeprägter Spannung angesteuert,
so kann.
der Schriell:rertochalter durch die Amplitude des am Ausgang
der
betreffenden, Ail^ teliercncrgiequelle fließenden Stromes gesteuert
werden. Wird der Speicherblock mit eingeprägtem Strom ange-
steuert, so kann der Schviell;iert ,chalter durch die Amplitude
der am Ausgang der bot effenden Ansteuerenergiequelle auftretenden
Spannung gesteuert werden. Um die Sicherheit in der Ansteuerung einer gewünschten
Speicherzelle eines adressiert ansteuerbaren Speichers noch zu erhöhen, ist es zweckmäßig,
daß in weiterer Ausgestaltung der Erfindung die jeweilige Ansteueradresse von einen
Adressenregister überwacht geliefert wird. Dies kann dadurch geschehen, daß ein
mit den Adressenregister über eine erste Zeitung verbundener Adre:-scngeber über
eine zweite Zeitung mit einem zureiten Adressenregister verbunden ist und an die
Ausgänge beider Adresoenrcgister die beiden Eingänge eines Vergleichers angeschlossen
sind, der bei Nichtübereinstimmung der in den beiden Adressenregistern jeweils stehenden
Adressen ein Fehlersignal abgibt. Ein solches Vorgehen ermöglicht eine in hohem
Maße wirksame Überwachung der von Adreosenregister jeweils gelieferten Ansteueradrcsse
gegen beliebige Fehler. Genügt es, die vom Adressenregister jeweils ge:Iieferte
Ansteueradresue auf Fehler erster Ordnung (ein Binärzeichen der Ansteueradresse
ist z.B. aufgrund einer Zeitungsunterbrechung oder eines Kurzschlusses verfälscht)
zu überwachen, so kann nach einer anderen Modifikation der Schaltungsanordnung gemäß
der Erfindung mit dem Ausgang des Adresociiregisters eine Paritätüprüfschaltung
verbunden sein. Es sei an dieser Stelle bemerkt, daß es an sich bekannt ist
(siehe Proc. IRE, 1949, Seiten 139 ff.), mehrere Binärzeichen
umfassende
Eingangsinformationen in ein Decodiernetzwerk einzugeben, das keine Aufspaltung
einer Zeitung in zwei Zeitungen, über deren eine das auf der genannten Zeitung jeweils
auftreten- . de Signal direkt und über deren andere das auf der genannten Zeitung
jevieils auftretende Signal negiert vreitergegeben wird, enthält. Ferner ist
es (aua der US-Patentzchrift 3 290 511) bekannt, zviecka Erhöhung
der Arbeitageschviindigkeit von Asynchron-Rechenmaschinen bei verminderter Anfälligkeit
für Störimpulse eine sogenannte Doppelleitungs-logik anzuwenden und Binärzeichen
0 und 1 durch die Kombination der jeweils einen von zwei möglichen Werten aufweisenden
Potentiale zweier Leitungen darzustellen und dabei -.Mischen "0", "Z"2'nichtW' Fund
"unzulässiger Zustand" zu unterocheiden. Weiterhin ict (aua der DAS 1 186 516) eine
Schaltungsanordnung für Fernaprechvermittlungaanlagen zur Fehlererkennung in Verbindungseinrichtungen
mit koordinatenmäs-. sig in Zeilen und Spalten angeordneten Kreuzpunktrelaia, deren
Erregerspulen koinzident über je eine durch einen Markierachalter vorbereitete Zeilen-
und je eine Spaltenateuerleitung einen Durchschalteimpula erhalten, bei denen
die Zeilen- und die Spaltensteuerleitungen über individuelle Entkopplungadioden
2n einen allen Zeilen bzw. Spalten gemeinsamen, in Sperrichtung der Entkopplungadioden
über einen Widerstand vorgespannten Eingang je einer spannungsempfindlichen, als
I>otentialsptungaus%7erter ausgebildeten Prüfeinrichtung angeschaltet sind, bekannt,
bei der zur Verhinderung von Doppelbelegungen jeder Erregerspule der Durchachalteimpula
erst dann zugeführt wird, wenn ein zeitlich
begrenzter und daher
kel.ne Durehsehaltung bewirkender Vorirapuln über die jeweils betätigten rarlcieruchalter
an nur j e eine einzige Zeilensteuerleitung und an nur eine einzige Spaltensteuerleitung
gelängt ist und dadurch an den Eingängen der ]?rüfcinrichtungen dementsprechend
vorgeschriebene PotentialsprUnge (auf 0) erzeugt hat. Die mit der Schaltungsanordnung
gemäß der Erfindung erzielte Überwachung der Ansteuerung von adressiert an steuerbaren
Speichern ist bei deii bekannten Schal-
nicht gegeben,
Die :Zrfiiidunj wird eiihcrid der anl-i.cgcridea Zeichnungen
näher er-
läutert:. Fgu: 1 zeigt eine Schaltungsanordnung gemäß der Er-
findurig irv;<.:_::mc#nha ng rait einem Magnetkcrnupeicher
KS. Die
1lagiictlceine K oind jec:cila von einer der Ansteuerung
de o be-
ticffe@iü@-ra KL=riico diericnc?cii Spaltenleitung und Zellenleitung
sowie vol; von Binärzeichen bes-IL;imlienden
Inliibi @-lei lull .i und einer ausgelesene Zeichen führenden
Lese-
le-i tulig I. durclizogcn. Die wie die ir: Figur i targes gellten
Ker-
ne jeweils :on ein und derselben Spaltcrilciturig, im Beispiel
r
dein ü..@@at;c;ail ew ua y, und von e111 u.3 derselben Zeilenleitung,
in Beispiel =dci- Zoilenlei tune x, durchz ogenen Kerne K bilden
eii,c cinc zu : --cie?ierhdc informa tion, eia Flor;,, aufnehmende
Spei; her zello . Soll in die Speie.- erzene ein 't'a#ort cingeschrie-
bcn werden, st erhalten die betreffende Spaltc#leitung (y)
und
die betreffende Zeilenleitung (x) c-inen Schreibimpuls Jeweils
von <<er halben @iiischreibanplitude; aufgrund die: er
bei den sich
übcrlagerndeiy Sclireibimpul oe vierden diejenigen Magnetkerne,
in
die ein Zeichen 1 einzuschreiben ist, in den Z-Zustand ummagne-
tisiert, während diejenigen Kerne, in die ein Zeichen 0 einzu-
schrc.ben iots unter dem Einfluß eines dann jeweils
auf der zu-
ge;r@i uuI`trctenden, den Schreibimpulaen ent-
lnhil;[email protected] ece in 0-Zuatand verbleiben. Zum Aug-
Ü,301 :.: d-r Speicherzelle gespeicherten Wortes erhalten
dw;etref`3rde Spaltciilei üüng (y) und die betreffende
ZQilen-
leitu.ig (::) einen Leocinpul: j eweilü von der halben Aueleseam-
plitUae; aufgrund der beiden sich überlagernden Impul.c vierden
diujenigen Kerne, in die ein Zeichen L eingespeichert worden
war, vi-- edcr in den 0-Zustand ummagnetisiert, viobei aufgrund
der
:Tr:mütiet:,icrun g auf den zugehörigen Leseleitungen entsprechende
Lmpul:@,@ auf 1.rc-ben.
Die der. KS zu-zuführenden Schreib- bzw. Leoeimpulee
werden in der Schaltungsanordnung nach Fig. !von individuell
_, jc
Anetcuerkooi@dinatcni°icl.tung vorgesehenen Anoteuerenergicquellen
QX und QY geliefert; die ezwähnten Zeilen- bzri. Spaltenleitun-
gen, wie die Leitungen x u:ld y, stellen dabei geviiw eermaßen
Aus-
gänge der Ano-tcuerenergienuellen QX und QY dar, über die jecieilo
iildi;riduell eine Zeile bzw. Spalte von Speicherzellen ange-
e teuci#t wird, Uri welche Zeile und Spalte und damit urt vtelche
Speicl,.crzel' c; ee :ich dabei hartdL«Lt, gibt die zu diesem
Zweck .
ausgegebene Anüteueradrcezc der betreffenden Speicherzelle.an.-
In Fig. 1 ist angedeutet, daß diese Anwteueradreaae von einem
in
i
s
der Zeichnung nicht weiter dargestollten Adresoengeber
her in . r
ein Adressenregister Regt übc2tragen wird, das die betreffendo
Ansteueradresse überwacht an ein Decodernotzverk liefert l das auf die betreffende
Ansteueradb^csse hin den jeweils infragekommenden Ausgang der beiden Anotouerenergiequellen
QK und QY, d.h. die infragekommende Zeilenleitung x und die infragekommende Spaltenleitung
y, für die von aen Ansteuerenergiequellen QK und QY gerade zu liefernden Schreib-
oder Lecimpulse entriegelt. Die Lieferung der jeweiligen Ansteueradre s se vom Adressenregister
Regt her an das Decodiernetzwerk wird dabei in der iri fig. 1 dargestellten Schaltungsanordnung
dadurch überwacht, daß der erwähnte, in Fig. 1 nicht weiter dargestellte Adressengeber
mit der Adressenregister Regt über eine erste Zeitung und mit einem zweiten Adressenregister
Regt über eine zweite Zeitung verbunden ist und an die Ausgänge der beiden Adressenregister
die beiden Eingänge eine: Vergleichers V angeschlossen sind,der bei Nichtübereinstimmung
der in den beiden Adressenregistern Heg 1 und Regt jeweils stehenden Adressen an
seinem Ausgang A ein Fehlersignal abgibt. Zur weiteren Ansteuerung des Speichers
KS und deren Überwachung gegeit Fehler erster Ordnung werden die einzelnen Binärzeichen
einer in das Adressenregister Regt übertragenen Ansteueradresso über die Ausgangsleitungen
TJA des Adressenregisters Regt an das ervähnte, in bestimmter Weise ausgebildete
Decodiernetzwerk geliefert; die Ausgangsleitungen LA übertragen dabei paarweise
jeweils
ein Binärzeichen in der Weise, daß je nach dem jeweils übertragenen Binärzeichen
(0 oder Z) jeweils die eine oder die, andere Zeitung des betreffenden leitungspaares
markiert ist, d.h. auf den einen Zeitungen der Ausgangaleitungspaare wird
die
betreffende Anoteucradrcsse in gewöhnlicher Binärdarstellung geliefert
und auf den anderen Zeitungen der Ausgangolcitungspaare wird die betreffende Ansteueradresco
negiert geliefert. Das Decödicrnetzverk umfaßt in der Schaltungsanordnung nach
Fig. 1 die einzelnen Decoder DV und XD1a, XD1b, XD2 sowie YD1a,
YD1b, YD2 und die zwischen diesen einzelnen Decodern verlaufen-
den Verbindungsleitungen ZV, ZX1a, ZX1b, ZY1a, ZY1b. Die Deco-
dierung einer Ansteueradrewse geht hier also in mehreren Stufen vor sich, wobei
der Decoder DV zunächst eine Vordecodierung vornimmt, aufgrund derer dann über die
Decoder XD1a und XD1b bzvi. YD1a und YD1b die lecodiermatrizen Xü2 und YD2 jeweils
in. zwei Koord:4inatenrichtungen angesteuert Urerden, um ihrerseits die Ansteuerung
der jeweils gewünschten Speichcrzellc des Kernspeichern KS von den beiden Ansteuerencrgiequellen
QX und QY her zu ermöglieben. Das Decodiernetzverk ist nun so ausgebildet, daß in
ihm jede Aufspaltung einer Zeitung in zwei Leitungen, über deren'eine das auf der
genannten Leitung jeweils auf-
tretende Signal direkt und über deren an&#c das auf der
genanl-
ten Zeitung jeweils auftretende Signal negierfveitergegcben
wird, vermieden ist, d.h. daß im Decodiexnotzverk nicht aus
einem zugleich beibehaltenen Binärzeichen durch einfache Negation auch das andere
Binärzeiche;i gewonnen wird. Wann also auf
einer heü vin.nten aj Decodiervorgenges neben dem @dic-°@-
auftreten oder Auftreten @-.@i @.ä . lon. zvaci Binärzeichen
da
Auftreten oder Nichtauftrc-Leii des --#o-irden
Binärzei-
chen für weitere Stufen von Decodierungen bestimmend :ein soll,
-*2-rd das genannte andere der beiden Binärzeichen nicht durch
Negation des genannten einen der beiden inärci cher@. aus diesen.
ewonnen; vi.elnelir i@crden beide Binärzoicheii auf hcn über-
# ' , e,#
ist ##' #' Real beginnenden, beginnenden,
r gG 'tr Gnn tf@#a.
,@f?CCt1:LCrt1C':nt'ILI`r=.:@C@'tCi?i'iC'ä a
Die Erfindung ;:.acht wich nun den Umstand, daß reit der ahgegc-
heitt2ii r ,änddcise der Tief erung von anzu steuernden Speicher-
z c.'1c'Ii t'3,!:°4 v Ue e : jicIrt:# teü@r@G,#@esC
Clier angehenden An-- 19
Cteiieradreoci: n ein Decodiernetzwev1C der engegehenen Art
Fch-
ler er2eci° Grdnung, die inn;:rhalb des: Decodiernetzv'ic:rltü
oder auch
delh^t auf i:re ,en, üäcl: ü 't-Icts i:i einer Ansteuer-
ung überhaupt -keiner oder in einer gleichzeitigen Ansteuerung
2t''#2i er au.-virken, für die Übe:t1'Iachung der Spei-
, C12CTi.'.Iiv @c:.,e2`üil Zunutze, indem mit den Anoteuereiier'giequellcgi,
deren 4C;':Lil:.: i?idivir,uell eine Reilic `cn Speicherwellen
an-
:teue:iide AusC-,:.ige vGii dem Docodiernetzwerk her nach Maßgabe
der diesem jeweils gelieferten Ansteiaeradre asc gesteigert
',acr-
den, jeweils ein Dreibereichssclii':ellver tschalter verhundei-i
ist,
der bei individuell je Ans-teueri:oord-inavenrichtunvargeschener
Anstetter ei:ergienjellc bei Entnahme einer der Anstenerung
v@J 0
oder nindetens 42 t_jcidherreihen entsp rechenden leistun ei
erstes Signal als rehleraignal und nur bei Entnahme einer der
Ansteuerung gerade einer Speicherreiha entsprechenden Leicturg
ein zweiten Signal abgibt. In der in fig. 1 dargestellten
Schaltungsanordnung gemäß der Erfindung ist in diesox
*ai"
mit der für die Ansteuerung in Zeilenrichtung vorgoothonon
An--
steuerenergiequelle QX ein Sehwelliierteehaltor ÜX velrbundon
und
mit der für die Ansteuerung in Spaltenrichtung vort@sehenct
-An-,,
oteuerenergiequelle QY ein Schwellvlertochalter ÜY, t7obei
@ in
Fig. 1 angedeutet ist, daß diene beiden Schcielltiertochalter
je-
geil s an ihren Auogang a gegebenenfalls das Fehleroignal abge-
ben.
Ein solcher mit den Ausgang einer für eine Annteuerungskoordi-
natenrichtung vorgesehenen Ailwteuerenergiequelle QX, QY vorbun-
dener Drcibereichüschwellwertschalter kann in cin:r Weise aus-
gebildet sciii, wie es die Pig. 2 im einzelnen zeigt. Mit dem
Ausgang der hier mit Q bezeichneten An Steuerenergiequelle
Dind-
hier ein bei Abgäbe einer nicht der Ansteuerung mindestens
einer Spcicherreihc entsprechenden Leistung ein erstes Signal,
im übrigen ein zweites Signal abgebender Schvelliiertochalter
8U
und ein bei Abgabe einer nicht der Ansteuerung höchstens einer
Speichcrrcihe entsprechenden Leistung das ernte Signal, im
'übri-.
gen das zweite Signal abgebender Schrrellviertschalter
00 verbun-
den, die ausgangsseitig über ein ODER-Gatter OG zusammengefadt
sind, an dessen Ausgang a gegebenenfalls das genannte ersteSi-
. w
final als vehleroignal auftritt. Die beiden Schvellviertcchälter
JU oder SO der Schaltungsanordnung nach Fig. 2 weisen zwei entgeggngo
setzt vorgc opannto Riohtleiter RDU bz,w. RIO auf, deren Zuleitungen im entgegengesetzten
Sinne durch einen von dar Aus'-gangoleitung der Anzteuerenergiequelle Q durchzogenen
Uagnetkern M geführt sind. Je nachdem, ob die Stromamplitude eines von der hier
als Spannungcquelle aufgefaßten Anoteuerenergiequellc Q abgegebenen Schreib- oder
leceimpulue der Ansteuerung zweier(oder*mchr)Reihen von Speicherzellen des Kernspeichers
KS oder der Ansteuerung gerade einer Reihe von Speicherzellen oder aber der Ansteuerung
überhaupt keiner Reihe von Speicherzellen entspricht, gibt der eine Schwellvertochalter
SO, keiner der beiden Schwellvertochalter oder der anders Schvellvertschalter SU
ein Signal ab, das über das ODER-Gattor OG an dessen Ausgang a als Fehlersignal
ausgegeben wird, so daß daraufhin entsprechende fehlcrbeocitigungsmaßnahmen eingeleitet
werden können. Wie bereits erwähnt, können die Schvellwertochalter auch in der angegebenen
Weise bereits eine noch keine Informationsänderung in den =gesteuerten Speicherzellen
bewirkende Speiehervoranteuerung überwachen, wobei dann bei der Voropannung der
Richtleiter RZU und RZO die bei einer solchen Speichervoranwteuerung Zwecks Vermeidung
von Informationsänderungen entsprechend geringere Stromamplitude des jeweiligen
Anoteuerungsimpulzes zu berücksichtigen ist. Ist in Abweichung von den in Fig. 1
angedeuteten Verhältnissen für alle Anoteuerkoordina-tenrichtungen des Kernspeichers
KS
eine gemeinsame Anoteuerenergiequelle vorgesohen,ao ist die
Yoropannung der Dichtleiter so zu bemessen, das nur bei Auftreten einer der Ansteuerung
einer Speicherreihe je Koordinatenrichtung entsprechenden Stromamplitude des zweite
Signal und bei Auftretet: einer-der Ansteuerung einer kleineren oder größoeren Anzahl
von Speicherreihen entsprechenden, dementsprechend kleineren oder größeren Stromamplitude
das als Fehlersignal wirkende erste Signal abgeg:ben wird. ----------- --------------------------------------- --------- . In message processing systems, especially telephone exchanges, the proper functioning of the entire system is dependent on the proper functioning of a large number of components or 1 unit groups, which are often in a difficult to understand ';' quiet are linked to each other. In order to be able to provide targeted remedy in the event of any faulty work of the system or system parts, it is advisable to monitor the individual running or function groups more or less individually for proper work , -diz @ ichtenvcrarbci-tender systems, especially newer communication systems, in which a general tendency towards the use of central control devices can be observed, are memories in which the information required for the operation of the system, in particular about the respective operational status of the system concerned including the devices operated by it - and omitted if necessary. The invention now relates to the monitoring of a special operating process in such memories, namely the monitoring of the control of addressed addressable memories. According to the invention, a circuit arrangement for controlling addressed controllable memory, characterized in that the individual binary characters of a control address to monitor the control of the memory against errors of the first order via pairs of each one binary character transmitting ) newspapers, of which depending on the binary characters transmitted jevcils one or the other newspaper of the relevant,. Newspaper pair is marked, in a manner known per se, to a no splitting of a newspaper into two newspapers, one of which sends the signal appearing on the above-mentioned Leitvag directly and the other of which jets to 'the above-mentioned newspaper. because :: occurring (- signal is passed on negated, contained-
the decoding network are supplied from its outputs
die jevrcila - individually a row of storage cells ansteuci-n-
the outputs of an otcucr energy sources are controlled with
each of which is connected to a three @ # cichacchvrcllirertccllalter,
the one provided for individually depending on:; tcuerkoordinatenrichtung
hnoteuerencrgicquelle when removing one of the controls from 0
or miiidea ten: i 2 storage rows entopr igen performance a
erc L ea S ignal -il. "? clilercigilal and only with Eil Lnahmc- Girier der
Control of just one memory rub corresponding power
emits a second signal and at eitler for a11c AiioteuerIcoor-
dinatenriehtunecil gfiieil1: "iiaen @il :: teucz # c: nergiequcll_e only when
taking one of the << noteuciung of a "pc: i series of coordinates per coordinate
Direction eil@api#ect.cndcn Lceictl: rg da :: zi-Icite signal and on de-
i14lim (2 one of the: @n: @ Leuer @: i @@; a smaller or larger All.-
-a111 #: oll @l: cicllci # rclci; rushes cpi # eellcn @: ca LeictuAg the first signal
# gives up.
The invention allows e ::. with- relative gcrsntei: i
one
Carry out effective monitoring of a "n, i @ lleranciteuerung"
iu can. The invention brings co - :. it :: I, d`ß ira train .: the
Adresaendeecdyciuü @;, with tler memory control, in the storage
blc: lc or in deal -ligcliöri £ = .eil A.bschlul?
Drti z
@ '@ 41aer first or Kl: rzcclilllL vcn
th; Yeriä perforation of a binary character) can only either lead to a control of no memory cell at all or to the simultaneous control of two memory cells of the memory block and then in each case result in the output of an error signal by a three-range switch that monitors the control energy source in question. In this case, in a further embodiment of the invention, the swelling portal can not yet change any information in the other controlled memory cells_bevirkende memory advance control
überc: aclieil, vroni-t it is achieved that a et @ 7aige simultaneous
A n @@ :: uerui: @two storage cells are not just passing
going can affect in an unexpected way; a faulty one
Ane.cueruiig only a different storage space than he is through
the supplied Adreo2e is designated, as is evident from the
previously GQs said results, with the circuit arrangement according to the
find, = iig be # .. r @ i @ ^ vcn voxnizcrciri avoided.
The Ubcr;,; achzz :: g of the actual memory control by the
Three;: ercici "@eccht; ell @: crtochalter, ie the review of each
meil e entorinencil lins dearth of cost. ^. tung, will vary according to the
Weiligen Vcx-haltil-.ILeen for the storage control. Will
the Speielierbloci, controlled with applied voltage, can.
der Schriell: rertochalter by the amplitude of the at the output of the
relevant Ail ^ teliercncrgiequelle controlled current flowing current
will. If the memory block with impressed current is
controls, the Schviell; iert, switch by the amplitude
the voltage appearing at the output of the driving power provided effenden be controlled. In order to further increase the security in the control of a desired memory cell of an addressable controllable memory, it is expedient in a further embodiment of the invention that the respective control address is supplied in a monitored manner by an address register. This can be done in that an address register connected to the address register via a first newspaper is connected to a second address register via a second newspaper and the two inputs of a comparator are connected to the outputs of both address registers Address register outputs an error signal. Such a procedure enables a highly effective monitoring of the control addresses supplied by the address register against any errors. If it is sufficient to monitor the control address supplied by the address register for errors of the first order (a binary character of the control address is falsified, for example due to a newspaper interruption or a short circuit), after another modification of the circuit arrangement according to the invention, a Parity check circuit be connected. It should be noted at this point that it is known per se (see Proc. IRE, 1949, pages 139 ff.) To enter input information comprising several binary characters into a decoding network that does not allow a newspaper to be split into two newspapers of the newspaper mentioned in each case. de signal directly and via the other of which the signal appearing on the said newspaper is given negated. Further, it is (AUA US Patentzchrift 3290511) known zviecka increase Arbeitageschviindigkeit of asynchronous computing machines with reduced susceptibility to noise pulses a so-called double-line logic to apply and binary characters 0 and 1, comprising the combination of a respective potential of two values To show the potentials of two lines and to avoid mixing "0", "Z"2'nichtW'and"impermissiblestate". Furthermore ict (also the DAS 1 186 516) a circuit arrangement for Fernaprechvermittlungaanlagen for error detection in connection devices with coordinate measurement. sig cross-point relays arranged in rows and columns, the excitation coils of which receive a switching pulse coincidentally via one row and one column control line each prepared by a marking post, in which the row and column control lines via individual decoupling diodes 2n have one common to all rows or columns, in reverse direction of the decoupling diodes are connected via a resistor biased input each with a voltage-sensitive test device designed as I> otentialsptungaus% 7erter, in which to prevent double occupancy of each excitation coil, the pass-through pulse is only fed when a time-limited and therefore kel.ne hold-down effect Vorirapuln via the respectively activated rarlcieruchalter to only a single row control line and to only a single column control line and thus to the inputs of the]? Unge (to 0) has generated. The monitoring achieved with the circuit arrangement according to the invention of the control of addressed to controllable memories is in the known switching not given,
The: Zrfiiidunj is eiihcrid of the anl-i.cgcridea drawings
purifies: Fgu: 1 shows a circuit arrangement according to the
resourceful irv; <.: _ :: mc # nha ng rait a Magnetkkrnupeicher KS. the
1lagiictlceine K oind jec: cila from one of the control de o be
ticffe @ iü @ -ra KL = riico diericnc? cii column line and cell line
as well as vol; of binary characters bes-IL; imlienden
Inliibi @ -lei lull .i and a read-out character leading reading
le-i tulig I. durclizogcn. The like the ir: figure i targes yelled ker-
ne each: on one and the same split rule, in the example
r
your ü .. @@ at; c; ail ew ua y, and from e111 and 3 of the same row line,
in example = dci-zoilenlei tune x, form continuous nuclei K.
eii, c cinc to: --cie? ierhdc informa tion, eia flor; ,, receiving
Spei; here zello. Shall put in the spear - a 't'a # place c-written-
bcn, st get the relevant gap line (y) and
the relevant row line (x) c-inen write pulse in each case
from << he half @iiischreibanplitude; because of the: he with himself
Übercrlagerndeiy friction impulse oe four those magnetic cores in
which a character 1 is to be written into the Z-state ummagne-
tized, while those kernels in which a character 0 is
schrc.ben IOT under de influence of m then respectively on the to-
ge; r @ i uuI`trctenden, the writing impulses
lnhil; itw @ .pul ece remain in the 0 state. To the Aug
Ü, 301:.: Received the word stored in the memory cell
dw; etref`3rde Spaltciilei üüng ( y) and the relevant ZQilen-
leitu.ig (: :) a Leocinpul: each from half the Aueleseam-
plitUae; due to the two overlapping impulses
diu those kernels in which a character L has been stored
was, vi- edcr magnetized to the 0 state, viobei due to the
: Tr: mütiet:, icrun g on the corresponding reading lines
Lmpul: @, @ on 1.rc-ben.
The the. KS to be supplied write or Leoeimpulee
are in the circuit arrangement according to Fig.! from individually _, jc
Anetcuerkooi@dinatcni°icl.tung provided anoteuerenergic sources
QX and QY supplied; the mentioned line bzri. Column line
gen, how the lines xu y ld, thereby make geviiw eermaßen education
corridors of the ano-tcuerenergienlichen QX and QY, via the jecieilo
iildi; at least one row or column of memory cells arranged
e teuci # t will, Uri which row and column and thus urt vtelche
Speicl, .crzel 'c; ee: I do it hardl «Lt, gives the for this purpose.
output control address of the relevant memory cell.
In Fig. 1 it is indicated that this Anwteueradreaae from an in
i
s in the drawing, not shown in any further detail. r an address register Regt is transferred, which monitors the relevant control address to a decoder system supplies l the relevant output of the two Anotouerenergie sources QK and QY, ie the relevant row line x and the relevant column line y, for the from aen control energy sources QK and QY unlocked write or Lecimpulse just to be delivered. The delivery of the respective Ansteueradre s se from the address register Regt to the decoding network is shown in the iri fig. 1 is monitored in that the mentioned address transmitter, not shown in further detail in FIG. Comparator V are connected, which emits an error signal at its output A if the addresses in the two address registers Heg 1 and Regt do not match. For further control of the memory KS and its monitoring against first-order errors, the individual binary characters of a control address transferred to the address register Regt are supplied via the output lines TJA of the address register Regt to the aforementioned decoding network designed in a certain way; the output lines LA transmit a binary character in pairs in such a way that, depending on the respective transmitted binary character (0 or Z), the one or the other newspaper of the respective line pair is marked, ie the respective Anoteucradrcsse is displayed on one newspaper of the output line pairs Delivered in the usual binary representation and the relevant control address is delivered negated on the other newspapers of the output line pairs. The Decödicrnetzverk includes in the circuit arrangement according to Fig. 1 the individual decoders DV and XD1a, XD1b, XD2 and YD1a,
YD1b, YD2 and those that run between these individual decoders-
the connecting lines ZV, ZX1a, ZX1b, ZY1a, ZY1b. The deco-
The decoding of a control address takes place in several stages, with the decoder DV first performing a pre-decoding, based on which the decoders XD1a and XD1b bzvi. YD1a and YD1b the decoding matrices Xü2 and YD2 each in two coordinate directions controlled Urerden in order to enable the control of the respectively desired memory cells of the core memory KS from the two control energy sources QX and QY. The Decodiernetzverk is now designed in such a way that in it every split of a newspaper into two lines, via the one of which the one on the named line occurring signal directly and via their at &# c the on the genanl-
The signal that occurs in each case is passed on to the ten newspaper
is avoided, ie that in the Decodiexnotzverk not off
If a binary character is retained at the same time, the other binary character is also obtained by simple negation; i is obtained. So when on a heü vin.nten aj decoding process in addition to the @ dic- ° @ -
occur or occur @ -. @ i @ .ä. lon. zvaci binary characters there
Occurrence or non-occurrence of the - # o- earth binary
determining for further levels of decoding: a should,
- * 2-rd do not use the other of the two binary characters mentioned
Negation of the named one of the two inärci cher @. from these.
won; vi.elnelir i @ crden both binary zoicheii on hcn over-
# ' , e, #
is ## '#' Real beginning, beginning, r g G 'tr Gnn tf @ # a.
, @ f? CCt1: LCrt1C ': nt'ILI`r =.: @ C @' tCi? i'iC'ä a
The invention;:. Eight now gave way to the fact that the
means to change the depth of the memory to be controlled
z c.'1c'Ii t'3,!: ° 4 v Ue e: jicIrt: # teü @ r @ G, # @ esC Clier aspiring to - 19
Cteiieradreoci: n a decoding network of the close type Fch-
ler er2eci ° foundation, the inside;: rhalb des: Decodiernetzv'ic: rltü or also
delh ^ t on i: re, en, üäcl: ü 't-Icts i: i a control
at all - none or in a simultaneous control
2t ''# 2i er au.-virken, for the practice: t1'Iachung the memory
, C12CTi. '. Iiv @c:., E2`üil Take advantage of the fact that with the Anoteuereiier'giequellcgi,
their 4C; ': Lil:.: i? idivir, uell a Reilic `cn storage waves an-
: teue: iide AusC -,:. ige vGii the Docodiernetzwerk according to the stipulations
of the respective delivered ansteiaeradre asc increased ', acr-
the 'three-range class': ellver t switch verhundei-i is,
the at individually per Ans-expensivei: oord-inavenrichtunvargeschener
Anstetter ei: ergienjellc when removing one of the anesthesia v @ J 0
or at least 42 t_jcidherreihen corresponding services
first signal as rehleraignal and only when removing one of the
Control of a Leicturg corresponding to a storage row
emits a second signal. In the in fig. 1 shown
Circuit arrangement according to the invention is in diesox * ai "
with the vorgoothonon An-- for the control in the line direction
control energy source QX a Sehwelliierteehaltor ÜX velrbundon and
with the for the control in the column direction vor @ see -An- ,,
oteuerenergiequelle QY a Schwellvlertochalter ÜY, t7obei @ in
Fig. 1 indicates that the two Schcielltiertochalter each serve
cool s to their output a possibly the error signal
ben.
One with the output of a control coordination
external energy source QX, QY provided in the data direction.
The pressure range threshold value switch can be set in one of the following ways.
formed sciii, like the Pig. 2 shows in detail. With the
Output of the control energy source Dind- marked here with Q
here one with delivery one not the control at least
a power corresponding to a memory row, a first signal,
Incidentally, a second signal emitting Schvelliiertochalter 8U
and one if one does not control at most one
Memory cries corresponding power the harvest signal, otherwise.
the second signal emitting 4-way switch 00 is connected.
the ones that are combined on the output side via an OR gate OG
are, at the output of which a possibly said first Si
. w
finally occurs as a fault signal. The two Schvellviertel containers
JU or SO of the circuit arrangement according to FIG. 2 have two opposite sets vorgc opannto Riohtleiter RDU bz, w. RIO, their supply lines are guided in the opposite direction by one of is traversed From '-gangoleitung the Anzteuerenergiequelle Uagnetkern Q M. Depending on whether the current amplitude of a write or lece pulse emitted by the Anoteuerenergiequellc Q, understood here as a voltage source, the control of two (or * mchr) rows of memory cells of the core memory KS or the control of just one row of memory cells or the control of no row at all Corresponds to memory cells, the one Schwellvertochalter SO, neither of the two Schwellvertochalter or the other threshold switch SU emits a signal which is output via the OR gate OG at its output a as an error signal, so that appropriate error notification measures can then be initiated. As already mentioned, the threshold switches can also monitor, in the manner indicated, a storage advance that has not yet caused any change in information in the controlled memory cells, with the current amplitude of the respective, which is correspondingly lower when the directional conductors RZU and RZO are pre-tensioned, in order to avoid information changes Anoteuerungsimpulzes is to be considered. If, in deviation from the relationships indicated in FIG. 1, a common anoteuer energy source is provided for all Anoteuerkoordina-tenrichtungen of the core memory KS, ao the Yoro voltage of the sealing conductor is to be dimensioned so that the current amplitude of the second signal corresponding to the control of a memory row per coordinate direction occurs and when: a — the control of a smaller or larger number of memory rows corresponding, correspondingly smaller or larger current amplitude - the first signal acting as an error signal is emitted.