DE1514768B2 - METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS - Google Patents

METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS

Info

Publication number
DE1514768B2
DE1514768B2 DE1965ST024129 DEST024129A DE1514768B2 DE 1514768 B2 DE1514768 B2 DE 1514768B2 DE 1965ST024129 DE1965ST024129 DE 1965ST024129 DE ST024129 A DEST024129 A DE ST024129A DE 1514768 B2 DE1514768 B2 DE 1514768B2
Authority
DE
Germany
Prior art keywords
semiconductor wafer
strips
semiconductor
strip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1965ST024129
Other languages
German (de)
Other versions
DE1514768A1 (en
Inventor
Carl Peter Grailands Sandbank (Großbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1514768A1 publication Critical patent/DE1514768A1/en
Publication of DE1514768B2 publication Critical patent/DE1514768B2/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Description

der Anschlußstreifen der Rahmen des Gerüstes entfernt wird, so daß die vom Rahmen losgelösten Enden der Anschlußstreifen freiliegen.the connecting strip of the frame of the scaffolding is removed so that the detached from the frame The ends of the connecting strips are exposed.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß das Halbleiterplättchen 1 mit der sämtliche An-Schlußzonen 2 enthaltenden Oberflächenseite derart auf den entsprechend bemessenen und ausgebildeten Streifen 4 des Gerüstes 3, 4 angeordnet wird, daß je ein Streifenende an je einer Anschlußzone endet, und daß die aufeinanderliegenden Streifenenden und An-Schlußzonen direkt miteinander verbunden werden.According to the invention, the object is achieved in that the semiconductor wafer 1 with all of the connection zones 2 containing surface side in such a way on the correspondingly dimensioned and designed Strip 4 of the framework 3, 4 is arranged so that one end of each strip ends at one connection zone, and that the superimposed strip ends and connection zones are connected directly to one another.

Bei einer besonders günstigen Weiterbildung der Erfindung wird durch die aufeinanderliegenden Streifenenden und Anschlußzonen ein auf die Verbindungsstellen eng begrenzter Wärmeimpuls geleitet und damit diese miteinander verschweißt.In a particularly favorable development of the invention, the superposed Strip ends and connection zones passed a heat pulse that is narrowly limited to the connection points and thus welded them together.

Die Erfindung soll an Hand des in den Figuren dargestellten Ausführungsbeispieles näher erläutert werden.The invention is to be explained in more detail on the basis of the exemplary embodiment shown in the figures will.

Fig. 1 zeigt im Grundriß ein Halbleiterplättchen mit einer darauf befindlichen Halbleiteranordnung, die eingebettet werden soll;Fig. 1 shows a semiconductor wafer in plan having a semiconductor device thereon which is to be embedded;

F i g. 2 zeigt im Grundriß das Gerüst, das beim Einbau verwendet wird;F i g. Figure 2 shows in plan the scaffolding used in the installation;

F i g. 3 zeigt im Grundriß das Halbleiterplättchen von F i g. 1 mit dem daran angebrachten Gerüst von Fig. 2;F i g. 3 shows the semiconductor die of FIG. 3 in plan. 1 with the attached scaffolding by Fig. 2;

F i g. 4 zeigt im Schnitt Einzelheiten einer einzelnen Verbindung zwischen dem Halbleiterplättchen und dem Gerüst; dieF i g. Figure 4 shows, in section, details of a single connection between die and the scaffolding; the

F i g. 5 und 6 zeigen im Grundriß und Schnitt eine Zwischenstufe beim Einbau der Halbleiteranordnung;F i g. 5 and 6 show in plan and section an intermediate stage in the installation of the semiconductor device;

Fig. 7 zeigt im Grundriß die fertig umhüllte Halbleiteranordnung.Fig. 7 shows the completely encased semiconductor arrangement in plan.

Auf der einen Oberflächenseite trägt das Siliciumplättchen von Fig. 1, das mit 1 bezeichnet ist, eine Halbleiterschaltung, deren einzelne Elemente nicht dargestellt sind, mit Ausnahme der am Rand angeordneten voneinander getrennten Anschlußzonen 2, die mit den einzelnen Bauelementen der Schaltung verbunden sind.On one surface side, the silicon wafer of FIG. 1, which is denoted by 1, carries a semiconductor circuit, the individual elements of which are not shown, with the exception of the connection zones 2 which are arranged at the edge and which are separated from one another and which are connected to the individual components of the circuit.

Das Gerüst nach Fig. 2 besteht aus dem Rahmen 3, von dem aus sich die Streifen 4 nach innen erstrecken, die aus einem geeigneten Metall, wie beispielsweise aus einer Legierung von Kobalt, Eisen und Nickel bestehen. In dem Rahmen 3 können die Löcher 5 angeordnet sein, die dazu dienen, die Anordnung in einer gewünschten Position festzuhalten. The frame according to Fig. 2 consists of the frame 3, from which the strips 4 extend inwardly, which are made of a suitable metal, such as consist for example of an alloy of cobalt, iron and nickel. In the frame 3 can Holes 5 may be arranged, which serve to hold the assembly in a desired position.

Als erste Verfahrensstufe beim Einbau wird das Halbleiterplättchen 1 innerhalb des Rahmens 4 so angeordnet, wie dies in F i g. 3 dargestellt ist. Die Streifen 4 sind so ausgebildet und bemessen, daß die Enden der Streifen über je einer der verschiedenen Anschlußzonen 2 enden. Diese Enden werden dann mit den Anschlußzonen 2 verbunden, vorzugsweise durch ein Mikroschweißverfahren. Es können auch andere Schweißverfahren und Verbindungsverfahren, wie z. B. die Verbindung durch Thermokompression, Hartlöten oder Weichlöten, verwendet werden.As a first process step during installation, the semiconductor wafer 1 within the frame 4 is so arranged as shown in FIG. 3 is shown. The strips 4 are designed and dimensioned so that the ends of the strips each end over one of the various connection zones 2. These ends will then connected to the connection zones 2, preferably by a micro-welding process. It can also other welding processes and joining processes, such as B. the connection by thermocompression, Brazing or soldering can be used.

Die Anschlußzonen bestehen aus einer Schicht aus einem Gemisch von Gold und Chrom, das aus der Dampfphase niedergeschlagen wurde und sich noch über die Schutzschicht aus SiO2 auf dem Plättchen 1 erstreckt.The connection zones consist of a layer of a mixture of gold and chromium which was deposited from the vapor phase and which still extends over the protective layer of SiO 2 on the plate 1.

F i g. 4 zeigt eine Transistorschichtenfolge in einem Siliciumplättchen 1 vom η-Typ, das die diffundierte p-Siliciumschicht 6 enthält, die wiederum ihrerseits die p+-Schicht 7 und die n+-Schicht 8 enthält.F i g. 4 shows a transistor layer sequence in a silicon wafer 1 of the η-type, which contains the diffused p-silicon layer 6, which in turn contains the p + -layer 7 and the n + -layer 8.

Die Oberfläche des Plättchens 1 ist mit einer Schutzschicht 9 aus SiO2 bedeckt, mit Ausnahme kleiner Fenster über den Zonen 7 und 8, welche die Basis- bzw. die Emitterzone bilden. Von den Basis- und Emitterzonen ausgehend sind die Gold-Chrom-Schichten 10 und 11 auf der SiO2-Schicht 9 angeordnet. Ein Streifen 4 des Gerüstes ist direkt mit der Gold-Chrom-Schicht 10, die von der Basiszone des Transistors ausgeht, verbunden.The surface of the platelet 1 is covered with a protective layer 9 made of SiO 2 , with the exception of small windows over the zones 7 and 8, which form the base and emitter zones, respectively. Starting from the base and emitter zones, the gold-chromium layers 10 and 11 are arranged on the SiO 2 layer 9. A strip 4 of the framework is directly connected to the gold-chromium layer 10, which starts from the base zone of the transistor.

Die nächste Verfahrensstufe beim Einbau ist in F i g. 5 dargestellt. Nach dem Verbinden der Streifen 4 mit den Anschlußzonen 2 wird das Plättchen 1 mit der Schaltung in ein Paar von zusammenpassenden Keramikkappen 12 und 13 dicht eingebaut, von denen jede einen Schmelzglasüberzug 14 am Rande aufweist und die durch Erhitzen miteinander verbunden werden. Die Streifen 4 sind voneinander isoliert durch den Schmelzglasüberzug 14 hindurchgeführt. Die Streifen können zwischen den Stellen 2 und 14 gebogen sein, um die Auswirkung der thermischen Ausdehnung auf die Anordnung zu vermindern. The next process stage during installation is shown in FIG. 5 shown. After connecting the strips 4 with the connection zones 2, the chip 1 with the circuit in a pair of matching Ceramic caps 12 and 13 installed tightly, each of which has a fused glass coating 14 on the edge and which are connected to one another by heating. The strips 4 are isolated from one another passed through the fused glass coating 14. The strips can be placed between positions 2 and 14 may be curved to reduce the effect of thermal expansion on the assembly.

An Stelle der Keramikkappen kann das Plättchen in ein geeignetes Material eingegossen werden, so daß sich eine Umhüllung geeigneter Form ergibt, aus der die Streifen 4 herausragen.Instead of the ceramic caps, the plate can be cast in a suitable material, see above that there is an envelope of suitable shape from which the strips 4 protrude.

Schließlich wird, wie in Fig. 7 dargestellt, der Rahmen 3 des Gerüstes entfernt.Finally, as shown in FIG. 7, the frame 3 of the scaffolding is removed.

Das beschriebene Verfahren eignet sich zum automatischen Zusammenbau. Dabei wird das Gerüst mit Stiften, die durch die Löcher 5 hindurchgreifen, in die richtige Lage zum Plättchen gebracht.The method described is suitable for automatic Assembly. The scaffold is secured with pins that reach through the holes 5, brought into the correct position on the plate.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (7)

1 2 spiel dafür sind die sogenannten Mikroschaltungen, Patentansprüche: die in einem Halbleiterplättchen durch eine Reihe1 2 play for this are the so-called microcircuits, patent claims: those in a semiconductor wafer through a row 1. Verfahren zur Herstellung von Halbleiter- von Niederschlags-und Maskierungsverfahren erzeugt anordnungen, bei dem ein an einer Oberflächen- werden, um eine monolithische Anordnung von mitseite mit voneinander getrennten Anschlußzonen 5 einander verbundenen aktiven und passiven Bauversehenes Halbleiterplättchen auf einem aus elementen zu erhalten.1. Process for the manufacture of semiconductors produced by precipitation and masking processes Arrangements in which one is on a surface to form a monolithic arrangement from the side with separate connection zones 5 interconnected active and passive construction equipment Get semiconductor wafers on a one off elements. einem Rahmen mit nach innen gerichteten elek- Es sind bereits Verfahren bekannt, die sich mita frame with inwardly directed elec- There are already known methods that deal with irisch leitenden Streifen bestehenden Gerüst der- der Kontaktierung von Mikroschaltungen tragendenIrish conductive strips of the existing framework of the contacting of microcircuits bearing art angeordnet wird, daß es innerhalb des Rah- Halbleiterplättchen befassen: Aus der österreichi-kind is arranged that it deal within the frame- Semiconductor wafer: From the Austrian mens auf den Enden der elektrisch leitenden io sehen Patentschrift 229 365 ist ein Verfahren be-mens see on the ends of the electrically conductive io Patent 229 365 is a process being Streifen aufliegt, und bei dem nach dem Ver- kanntgeworden, bei dem ein Halbleiterplättchen aufStripe rests on, and in the one after which has become unfamiliar, in which a semiconductor wafer rests on binden der Anschlußzonen mit den elektrisch ein Metallteil, das aus einem Rahmen mit nach innenbind the connection zones with the electrically a metal part, which consists of a frame with inside leitenden Streifen und nach dem Anbringen einer gerichteten Streifen besteht, aufgesetzt und ein Teilconductive strip and after attaching a directional strip consists, put on and a part dichten Umhüllung um das Halbleiterplättchen der Anschlußzonen des Halbleiterplättchens durchtight covering around the semiconductor wafer through the connection zones of the semiconductor wafer und Teilen der Anschlußstreifen der Rahmen des 15 Legieren mit der Oberseite der Streifen verbundenand splitting the terminal strips of the frames of alloy connected to the top of the strips Gerüstes entfernt wird, so daß die vom Rahmen wird. Anschließend wird zur Verstärkung dieserScaffolding is removed so that it is from the frame. Then it is used to reinforce this losgelösten Enden der Anschlußstreifen frei- Anordnung ein Plättchen aus keramischem Materialdetached ends of the connecting strips free-arrangement a plate made of ceramic material liegen, dadurch gekennzeichnet, daß oder Glas aufgebracht. Ein weiteres derartiges Ver-lying, characterized in that or applied glass. Another such misconception das Halbleiterplättchen (1) mit der sämtliche fahren ist aus der österreichischen Patentschriftthe semiconductor wafer (1) with which everyone drives is from the Austrian patent Anschlußzonen (2) enthaltenden Oberflächenseite 20 232 052 bekanntgeworden. Es beschäftigt sich ins-Surface side 20 232 052 containing connection zones (2) has become known. It deals mainly derart auf den entsprechend bemessenen und besondere mit der Herstellung von Mesa-Transisto-such on the appropriately sized and special with the production of mesa transistor ausgebildeten Streifen (4) des Gerüstes (3, 4) an- ren, wobei ein Streifen aus Halbleitermaterial, derformed strips (4) of the framework (3, 4), with a strip of semiconductor material, the geordnet wird, daß je ein Streifenende an je einer mit mehreren, insbesondere paarweise nebenein-is arranged that each end of the strip is attached to one with several, in particular in pairs next to one another. Anschlußzone endet, und daß die aufeinander- anderliegenden Elektroden versehen ist, auf dieTerminal zone ends, and that the electrodes lying on top of one another are provided on which liegenden Streifenenden und Anschlußzonen 25 Zinken eines kammförmigen Trägers senkrecht zulying strip ends and connection zones 25 prongs of a comb-shaped carrier perpendicular to direkt miteinander verbunden werden. diesen Zinken aufgebracht und anschließend zerteiltcan be connected directly to each other. these prongs applied and then divided 2. Verfahren nach Anspruch 1, dadurch ge- wird. Nach der Zerteilung ist eine Elektrode eines kennzeichnet, daß durch die aufeinanderliegenden einzelnen Halbleiterplättchens mit einer Zinke ver-Streifenenden und Anschlußzonen (2) ein auf die bunden, zu den anderen Elektroden führen Kontak-Verbindungsstellen eng begrenzter Wärmeimpuls 30 tierungsdrähte. Es ist weiterhin bereits bekannt, um geleitet wird. das Halbleiterplättchen ein Umhüllungsmaterial2. The method according to claim 1, is thereby. After dicing, an electrode is one indicates that the individual semiconductor wafers lying on top of one another have a prong striped end and connection zones (2) on the bound, contact connection points lead to the other electrodes narrowly limited heat impulse 30 animal wires. It continues to be known to is directed. the semiconductor die is an encapsulating material 3. Verfahren nach Anspruch 1 und 2, dadurch herumzuformen und es dadurch dicht zu verschließen gekennzeichnet, daß als Umhüllung ein Paar oder aber die Umhüllung unter ausschließlicher aufeinanderpassender Keramikkappen (12, 13) Verwendung zweier Keramikkappen herzustellen, verwendet wird, von denen jede am Rande einen 35 wobei ein Schmelzglasüberzug zur Abdichtung dient. Schmelzglasüberzug (14) aufweist, in den die Die bekannten Verfahren haben den Nachteil, elektrisch leitenden Streifen (4) dicht und von- daß sie durch die Verwendung zusätzlicher Kontakeinander isoliert eingebettet werden. tierungsdrähte zu einem teuren Herstellungsverfahren3. The method according to claim 1 and 2, thereby forming around and thereby sealing it characterized in that a pair or the envelope under exclusive as a cover matching ceramic caps (12, 13) using two ceramic caps, is used, each of which at the edge a 35 with a fused glass coating is used for sealing. Has fused glass coating (14) in which the known methods have the disadvantage electrically conductive strips (4) tightly and from- that they are made by the use of additional Kontak each other be embedded in isolation. tie wires to an expensive manufacturing process 4. Verfahren nach Anspruch 3, dadurch ge- führen; außerdem gehen diese Verfahren davon aus, kennzeichnet, daß mindestens ein elektrisch lei- 40 daß das dünne Halbleiterplättchen zur Vermeidung tender Streifen (4) zwischen der ihm zugeord- von Bruch möglichst bald im Fertigungsprozeß eine neten Anschlußzone (2) und dem Schmelzglas- mechanische Verstärkung erhält, die sowohl aus überzug (14) zur Verminderung von thermischen Glas bzw. Keramik oder aber auch aus einem Metall-Spannungen mit einer Biegung versehen wird. blech bestehen kann. Die bekannten Verfahren haben4. The method according to claim 3, characterized in that; In addition, these procedures assume indicates that at least one electrical conductor 40 that the thin semiconductor die to avoid tender strip (4) between the broken one assigned to it as soon as possible in the manufacturing process Neten connection zone (2) and the fused glass mechanical reinforcement is obtained from both Coating (14) to reduce thermal glass or ceramics or also from a metal stress is provided with a bend. sheet metal can exist. The known procedures have 5. Verfahren nach Anspruch 1 und 2, dadurch 45 dafür den scheinbaren Vorteil, daß eine Kontaktiegekennzeichnet, daß als Umhüllung ein verform- rung an beiden Oberflächenseiten möglich ist. Es bares Material verwendet wird, das um das Halb- hat sich jedoch gezeigt, daß man mit dem Verfahren leiterplättchen (1) herumgeformt wird. nach der Erfindung eine für die Praxis völlig aus-5. The method according to claim 1 and 2, characterized 45 for the apparent advantage that a contact indicates that as a cover, deformation is possible on both surface sides. It material is used, which has been shown to be around the half, however, that one can with the method circuit board (1) is formed around. according to the invention a completely suitable for practice 6. Verfahren nach einem der vorhergehenden reichende Zahl von Anschlüssen an einer Ober-Ansprüche, dadurch gekennzeichnet, daß der 50 flächenseite herstellen kann.6. The method according to one of the preceding reaching number of connections to a superordinate claims, characterized in that the 50 can produce surface side. Rahmen (3) des Gerüstes (3, 4) mit Löchern (5) Der Erfindung liegt also die Aufgabe zugrunde,Frame (3) of the framework (3, 4) with holes (5) The invention is therefore based on the object versehen und mittels durch die Löcher (5) hin- ein Verfahren zu entwickeln, bei dem ein mit einer durchragender Stifte in die richtige Lage zum Mikroschaltung versehenes Halbleiterplättchen in Halbleiterplättchen (1) gebracht wird. möglichst rationeller Weise mit einer Mehrzahl vonprovided and by means of the holes (5) to develop a method in which a with a protruding pins in the correct position for the microcircuit provided semiconductor wafer in Semiconductor wafer (1) is brought. as rationally as possible with a plurality of 7. Verfahren nach einem der vorhergehenden 55 Anschlüssen und mit einem Schutz gegen äußere Ansprüche, dadurch gekennzeichnet, daß ein Einflüsse versehen wird.7. The method according to one of the preceding 55 connections and with protection against external factors Claims, characterized in that an influence is provided. Gerüst (3.. 4) verwendet wird, dessen elektrisch Die Erfindung bezieht sich also auf ein VerfahrenScaffolding (3 .. 4) is used whose electrical The invention relates to a method leitende Streifen (4) aus einer Eisen-Nickel-Ko- zur Herstellung von Halbleiteranordnungen, bei dem balt-Legierung bestehen. ein an einer Oberflächenseite mit voneinander ge-conductive strips (4) made of an iron-nickel-co- for the production of semiconductor devices, in which balt alloy. one on one surface side with one another ? 60 trennten Anschlußzonen versehenes Halbleiterplätt? 60 separated semiconductor wafer provided with connection zones chen auf einem aus einem Rahmen mit nach innenchen on one of a frame with inside —τ gerichteten elektrisch leitenden Streifen bestehenden—Τ directed electrically conductive strips Gerüst derart angeordnet wird, daß es innerhalbScaffold is arranged so that it is within ■" des Rahmens auf den Enden der elektrisch leitenden■ "of the frame on the ends of the electrically conductive Die Erfindung bezieht sich auf Halbleiteranord- 65 Streifen aufliegt, und bei dem nach dem VerbindenThe invention relates to semiconductor device strips, and in which after connecting nungen, insbesondere Festkörperschaltungen. der Anschlußzonen mit den elektrisch leitendenvoltages, especially solid-state circuits. the connection zones with the electrically conductive Es wird ständig daran gearbeitet, die Abmessungen Streifen und nach dem Anbringen einer dichtenThere is constant work being done to strip the dimensions and after attaching a dense der Halbleiteranordnungen zu verringern. Ein Bei- Umhüllung um das Halbleiterplättchen und Teilenof semiconductor devices to decrease. A wrap around the die and parts
DE1965ST024129 1964-07-31 1965-07-14 METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS Granted DE1514768B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3031564 1964-07-31

Publications (2)

Publication Number Publication Date
DE1514768A1 DE1514768A1 (en) 1969-07-24
DE1514768B2 true DE1514768B2 (en) 1972-05-10

Family

ID=10305709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965ST024129 Granted DE1514768B2 (en) 1964-07-31 1965-07-14 METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS

Country Status (2)

Country Link
DE (1) DE1514768B2 (en)
GB (1) GB1054670A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009610A1 (en) * 1978-09-20 1980-04-16 Siemens Aktiengesellschaft Method for producing testable semiconductor miniature containers in strip form

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1909480C2 (en) * 1968-03-01 1984-10-11 General Electric Co., Schenectady, N.Y. Carrier arrangement and method for the electrical contacting of semiconductor chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009610A1 (en) * 1978-09-20 1980-04-16 Siemens Aktiengesellschaft Method for producing testable semiconductor miniature containers in strip form

Also Published As

Publication number Publication date
GB1054670A (en)
DE1514768A1 (en) 1969-07-24

Similar Documents

Publication Publication Date Title
DE69211821T2 (en) Inner conductor structure of a semiconductor device
DE1640457C2 (en)
DE68928185T2 (en) Manufacture of electronic components with the help of lead frames
DE3913221A1 (en) SEMICONDUCTOR ARRANGEMENT
DE4000089C2 (en)
DE1933547B2 (en) CARRIER FOR SEMI-CONDUCTOR COMPONENTS
DE1640457B1 (en) Electrical connections in circuit assemblies and methods of making them
DE19645568A1 (en) Semiconductor wafer apparatus with integrated circuit forming region
DE2033532A1 (en) Contact system for semiconductor arrangements
DE1958684A1 (en) Semiconductor component
DE1902369C3 (en) Process for the production of integrated circuits
DE2855838C2 (en) Component arrangement
DE2101028C2 (en) Method for manufacturing a plurality of semiconductor components
DE19651549B4 (en) Connection frame and chip housing
DE2315711A1 (en) METHOD OF CONTACTING INTEGRATED CIRCUITS HOUSED IN A SEMICONDUCTOR BODY WITH THE AID OF A FIRST CONTACTING FRAME
DE1956501A1 (en) Housing for integrated semiconductor circuits
DE2454605C2 (en) Semiconductor component
DE1564867C3 (en) Method for contacting diodes, planar transistors and integrated circuits
DE2615758A1 (en) METHOD OF MANUFACTURING AN ARRANGEMENT FOR PACKING MONOLITHICALLY INTEGRATED CIRCUITS
DE1514768B2 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS
DE1514768C3 (en) Process for the production of semiconductor devices
DE3614087A1 (en) DEVICE AND METHOD FOR IMPROVED ENCLOSURE OF SEMICONDUCTOR DEVICES
DE2536624A1 (en) CARRIER ARRANGEMENT FOR INTEGRATED SEMICONDUCTOR CIRCUITS
DE3715094A1 (en) CIRCUIT UNIT FOR A CLOCK AND METHOD FOR THE PRODUCTION THEREOF
DE1285581C2 (en) Carrier with a microcircuit and method for its manufacture

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EF Willingness to grant licences
8339 Ceased/non-payment of the annual fee