DE1514768A1 - Electric semiconductor device - Google Patents

Electric semiconductor device

Info

Publication number
DE1514768A1
DE1514768A1 DE1965ST024129 DEST024129A DE1514768A1 DE 1514768 A1 DE1514768 A1 DE 1514768A1 DE 1965ST024129 DE1965ST024129 DE 1965ST024129 DE ST024129 A DEST024129 A DE ST024129A DE 1514768 A1 DE1514768 A1 DE 1514768A1
Authority
DE
Germany
Prior art keywords
strips
semiconductor
strip
way
around
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1965ST024129
Other languages
German (de)
Other versions
DE1514768B2 (en
Inventor
Sandbank Carl Peter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1514768A1 publication Critical patent/DE1514768A1/en
Publication of DE1514768B2 publication Critical patent/DE1514768B2/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Description

STANDARD ELEKTRIK LORENZ
Aktiengesellschaft
Stuttgart-Zuf f enhausen
Hellmuth-Hirth-Str. 42STANDARD ELECTRICS LORENZ
Corporation
Stuttgart-Zuffenhausen
Hellmuth-Hirth-Str. 42

ISE/Reg. 3194ISE / Reg. 3194

Elektrische Halbleitervorrichtung.Electric semiconductor device.

Me Erfindung "bezieht sich auf Halbleitervorrichtungen und " Festkörperschaltungen. .Me invention "relates to semiconductor devices and " solid-state circuits. .

Die Größe von Halbleitervorrichtungen wird stets verringerte Sin Beispiel sind die sogenannten Mikroschaltungen, die in einem Halbleiterplättchen durch eine leihe γοη Mederschlags- -und Maakierungs'/erfahren erzeugt werden^ um eine nionolithisölie Anordnung τοπ miteinander verbundenen aktiven und passiven Bauelementen zu erhaltenj die eins bestimmte funktion ausübte Hisrissivtritt das Problem einer geeigneten Umhüllung dar Vor-' richtung oder Schaltung zum Zwecke des Schutzes und deagesignates. äußeren Anschlusses an weitere Bauelemente oder Schaltungen ".in einer vollständigen Torrichtung auf.The size of semiconductor devices is always being reduced One example are the so-called microcircuits that are used in a semiconductor wafer by borrowing γοη Mederschlags- -and Maakierungs' / experienced generated ^ around a nionolithisölie Arrangement τοπ interconnected active and passive To obtain components that had a specific function The problem of a suitable covering arises, however. direction or switching for the purpose of protection and deagesignates. external connection to other components or circuits ".in a complete gate direction.

■{■ritnäß- der Erfindung wird ein Verfahren mim dichten umhüllen einer Halbleitervorrichtung, die an einer Oberfläche einzeln® Anschlußzonen für den elektrischen Anschluß der Vorrichtung besitzt j vorgeschlagen, bei dem das Halbleiterplättehen in ein Serüst eingesetzt wird, das aus einem Rahmen besteht,' der größer ist als das Plättchen und nach innen verlaufende elektrische leitende Streifen besitzt, von denen jeder über einer anderen Anschlußzone endet. Hie Enden eines jeden Streifens werden mit den entsprechenden Anschlußzonen verbunden. Dann wird eine Umhüllung der ganzen Vorrichtung vorgenommen, welche das Hälbleiterplättchen umfaßt und zwar so, daß die leitenden Streifen aus der Umhüllung herausragen. Schließlich wird der Rahmen der Halterung entfernt.According to the invention, a method with airtight enveloping a Semiconductor device attached to a surface individually® Connection zones for the electrical connection of the device owns j proposed in which the semiconductor wafer in a scaffold is used, which consists of a frame, 'the is larger than the platelet and is electrical inward has conductive strips each terminating over a different connection area. Here ends of each strip are connected to the corresponding connection zones. Then a sheathing of the entire device is made, which includes the semiconductor plate in such a way that the conductive The strips protrude from the wrapping. Finally, the frame of the bracket is removed.

It,/ki, - 9.7.1965 . - 2 - It, / ki, - July 9, 1965. - 2 -

9 0 9 8 3 0/ 0 A 8 0 BAD9 0 9 8 3 0/0 A 8 0 BAD

Die Erfindung besteht weiter in umhüllten Halbleitervorrichtungen, die nach diesem Verfahren hergestellt sind.The invention further consists in encapsulated semiconductor devices, which are produced by this process.

Die Erfindung soll anhand des in den Figuren dargestellten Ausführungsbeispieles näher erläutert werden.The invention is to be explained in more detail using the exemplary embodiment shown in the figures.

figur 1 zeigt im Grundriß ein Halbleiterplättchen mit einer darauf angeordneten Halbleitervorrichtung, die eingebettet werden soll.FIG. 1 shows in plan a semiconductor wafer with a semiconductor device arranged thereon which is embedded shall be.

Figur 2 zeigt im Grundriß das Gerüst, das beim Einbau verwendet wird.Figure 2 shows in plan the scaffolding that is used during installation will.

Figur 3 zeigt im Grundriß das Halbleiterplättchen von Figur 1 mit dem daran angebrachten Gerüst von Figur 2.FIG. 3 shows in plan the semiconductor wafer from FIG. 1 with the framework from FIG. 2 attached to it.

Figur 4 zeigt im Schnitt Einzelheiten einer einzelnen Yerbin~ dung zwischen der Unterlage und dem Gerüst.FIG. 4 shows, in section, details of a single yerbin between the base and the framework.

Ms Figuren 5 imö 5 zoigen im Grundriß ιιτ±ά Schnitt -eine &t:W sohenstufe beim Einbau der Halbleitervorrichtung*Ms Figures 5 imö 5 zoigen in the plan ιιτ ± ά section - a & t: W sohenstufe when installing the semiconductor device *

Figur 7 zeigt im Grundriß die fertig umhüllte Halbleiteranordnung .FIG. 7 shows the completely encased semiconductor arrangement in plan.

Auf der einen Oberfläche trägt das Siliziumplättchen von figur 1, das mit 1 öezeicimet ist, eine Halbleiterschaltung, deren Bauelemente nicht dargestellt sind, mit Ausnahme der am Rand angeordneten voneinander getrennten AnschluBsoiien 2.3 die mit den einzelnen Bauelementen der Schaltung verbunden sind.On one surface, the silicon wafer of FIG. 1, which is denoted by 1, carries a semiconductor circuit, the components of which are not shown, with the exception of the separate terminal blocks 2, 3 which are arranged at the edge and which are connected to the individual components of the circuit.

Das Gerüst nach Figiir 2 besteht aus dem Rahmen 3». von dem aus sich die Streifen 4 nach innen erstrecken, die aus einem ge- · eigneten Metall, wie beispielweise aus einer legierung vonThe framework according to Fig. 2 consists of the frame 3 ». from that the strips 4 extend inward, which are made of a suitable metal, such as an alloy of

909830/0480 bad original909830/0480 bad original

ISB/Reg. 3194 - 3 -ISB / Reg. 3194 - 3 -

Kobalt, Eisen und Uiekel, die unter dem Hamen Kovar "bekannt ist, bestehen. In dem Rahmen 3 können die Löcher 5 angeordnet sein, die dazu dienen, die Anordnung in einer gewünschten Position festzuhalten.Kobalt, Eisen und Uiekel, which is known under the name Hamen Kovar ", exist. In the frame 3, the holes 5 can be arranged, which serve to keep the arrangement in a desired position to hold on.

Ale erste Verfahrensstufe beim Einbau wird das Plättchen 1 innerhalb des Rahmens 4 so angeordnet, wie dies in Figur 3 dargestellt ist* Die Streifen 4 sind so ausgebildet und bemessen, daß die Enden der Streifen über je einer der verschiedenen Anseliluß Zonen 2 enden. Diese Enden werden dann mit den Anschlußzonen 2 verbunden, vorzugsweise durch ain Mikroschweißverfahren. Es können auch andere Schweißverfahren und Yerbindungsverfahren, wie z.B. die Verbindung durch !Thermokompression, Hartlöten oder Weichlöten verwendet werden. ·In the first process stage during installation, the plate 1 is inside of the frame 4 arranged as shown in FIG is * The strips 4 are designed and dimensioned in such a way that that the ends of the strips over each one of the different Anseli nut zones 2 end. These ends are then connected to the connection zones 2 connected, preferably by a micro-welding process. Other welding processes and joining processes can also be used, such as the connection by! thermocompression, brazing or Soft soldering can be used. ·

Die Anschlußzonen bestehen aus einer Schicht aus einem Gemisch von Sold und Chrom, das aus der Dampfphase niedergeschlagen wurde und die sich noch auf die Schutzschicht aus SiOg auf dem Plattohen 1 ausdehnt.The connection zones consist of a layer of a mixture of sold and chromium, which is deposited from the vapor phase and which still extends to the protective layer made of SiOg on the plate 1.

Figur 4 zeigt eine Iransistorschichtenfolge auf einem Siliziumplättchen 1 vom η-Typ, das die diffundierte p-Siliziumsehicht 6 enthäl-fe, die wiederum ihrerseits die p+-Schicht 7 und die n+-Schicht 8 enthält. 'FIG. 4 shows a transistor layer sequence on a silicon wafer 1 of the η-type, which contains the diffused p-silicon layer 6, which in turn contains the p + -layer 7 and the n + -layer 8. '

Die Oberfläche des Plättchens 1 ist mit einer Schutzschicht 9 aus SiO2 bedeckt* mit Ausnahme kleiner !Fenster über den Zonen 7 und $„ welche die Basis bzw, den Emitter bilden. Von den Sasie- und Emitterzonen ausgehend sind die Gold-Öhrom-Schichten 10 und 11 auf der SiOg-Schipht 9 angeordnet. Ein Streifen 4 der leiteranordnung ist direkt -.mit" der Gold-Öhrcm-Sohiokt 1Oj die von fter BagiaaoniLäea fransistors aueglilit,The surface of the platelet 1 is covered with a protective layer 9 made of SiO 2 * with the exception of small windows over the zones 7 and 7, which form the base or the emitter. The gold-ohrom layers 10 and 11 are arranged on the SiOg-Schipht 9 starting from the Sasie and emitter zones. A strip 4 of the conductor arrangement is directly -.with "the gold-Öhrcm-Sohiokt 1Oj that of fter BagiaaoniLäea fransistors aueglilit,

909830/0410909830/0410

-4-. 15 -4-. 15th

Die näehste Verfahrensstufe "beim Einbau ist in Figur 5 dargestellt. Nach dem Verbinden der Streifen 4 mit den Anschlußzonen wird das Plättchen 1 mit der Schaltung dicht in ein Paar von zusammenpassenden Keramikkappen 12 und 13 eingebaut, von denen jede einen Sehmelzglasüberzug 14 am Hände aufweist und die durch Erhitzen miteinander verbunden werden. Die Streifen 4- sind voneinander isoliert durch die Schmelzglasdichtung 14 hindurchg·- führt. Die Streifen können zwischen den Punkten 2 und 14 gebogen sein, um die Auswirkung der thermischen Ausdehnung auf die Anordnung zu vermindern.The next process stage "during installation is shown in FIG. After connecting the strips 4 to the connection areas, the wafer 1 with the circuit is tightly divided into a pair of Matching ceramic caps 12 and 13 installed, each of which has a sehmelzglascover 14 on the hands and which through Heating to be combined. The strips 4- are from each other insulated through the fused glass seal 14 - leads. The strips can be bent between points 2 and 14 to reduce the impact of thermal expansion on the assembly.

Anstelle der Keramikkappen kann das Plättchen in ein geeignetes Material eingegossen werden, so daß sich eine Umhüllung geeigneter Form ergibt, aus der die Streifen 4 herausragtn.Instead of the ceramic caps, the platelet can be converted into a suitable Material are poured in, so that an envelope of suitable shape results from which the strips 4 protrude.

Schließlich wird, wie in Figur 7 dargestellt, der Rahmen 5 des Q-erüstes entfernt«Finally, as shown in Figure 7, the frame 5 of the Q-eustes removed "

Das beschriebene Verfahren eignet sieh zum automatischen Zusammenbau* Dabei wird das Sertiat mit Stiften, die durch die Löcher hindurohgreifen, in die richtige Lage zum Plättchen gebracht.The procedure described is suitable for automatic assembly * The Sertiat is done with pins that go through the holes Hindu grasping, brought into the correct position on the plate.

Die Erfindung ist jedoch nicht auf die beschriebenen Ausführung»- be!spiele beschränkt.However, the invention is not limited to the embodiment described »- limited examples.

AnlagtatInvestment act

7 Patentansprüche
1 Blatt Zeichnungen7 claims
1 sheet of drawings

ORiQiNAL INSPECTED "' - 5 «. 909830/0480ORiQiNAL INSPECTED "'- 5". 909830/0480

Claims (1)

IBffi/Seg. 5194· ' · - -3. .-■■'.:■ 1514 7 β8IBffi / Seg. 5194 · '· - -3. .- ■■ '.: ■ 1514 7 β8 fat ent ansprücheifat ent claims 1«) Verfahren gua? Umhüllung von Halbleitervorrichtungen mit1 «) procedure gua? Encapsulating semiconductor devices with einem Halblelterplättohen» das an ein« Oberfläche voneinander getrennte AnsehluesEonen besitzt, daduroh gekennzeichnet, dass das Halbleiterplättöhen innsaihanö eines öereÜetsB angeoMnöt wiafÄ»'-das. aus sinem' Rahmen-btsteht, übt grosser iet als dai Halbliitirpl&ttölien und naoh innen gerichtete, elek- :trisoh leitend© Streifen besitzt, die bei je einer Anschlussenden, dass die Enden eines jeden Streifens mit der Ansöhluesgöne verbunden werden, dass eine diöhte tWiullung um daa lalbleiterplättohen und um die .JbäBöÄlußstreifen.so angebraoht wird, dass die Anaohlußrtrtifen aus der Umhüllung herausragen und dass danach der lahmen dei Qerüetes entfernt wird»a semi-conductor plate "which has surfaces separated from one another on a" surface, characterized by the fact that the semi-conductor plate is necessary in a way that is necessary "- that. from sinem 'frame btsteht, large exerts iet as dai Halbliitirpl & ttölien and NaOH inwardly directed elec-: has trisoh conductive © strips at a respective connection ends, that the ends of each strip are connected to the Ansöhluesgöne that a diöhte tWiullung to because the semiconductor plates and around the .JbäBöÄlussstrip. are browned in such a way that the Anaohlußrtrtifen protrude from the envelope and that then the lame dei Qerüetes is removed » 2») ?erfahren naoh ÄÄsprueh 1, dadureh gekennzeiöhnet, dass die leitenden Streifen mit den Ansöhlussaonen in der Weise verbunden werden, dass der entspreshende Streifen mit der An« in lontakt gebraoht und ein soharf begrenzter duroh den Streifen und die Ansohlussaone geleitet wird*2 »)? Learn naoh ÄÄsprueh 1, dadureh marked that the conductive strips connected to the connections in the way that the corresponding strip with the brewed in lontakt and a very limited one through the strip and the Ansohlussaone will* *) Verfahren naeh Anspruoh 1 und 2, daduroh gekennaeiohnet, dass alt Umhüllung ein !Paar einander entsprechender Keramikkappen verwendet wird, von denen jede aa Bande einen Sohmelaglas« j. /tiberaug aufweist und die leitenden Streifen dioht und voneinander isoliert in den BohaeliJglasübersiug eingebettet werden» *) Method according to Claims 1 and 2, because it is known that a pair of matching ceramic caps is used in the old wrapping, each of which has a Sohmelaglas "j. / tiberaug and the conductive strips are dioht and embedded from each other insulated in the BohaeliJglasüberjug » 4.) Verfi^ren nash tepruoh % daduroh gekennseiohÄet, dass mindesteas tin^ gwisohtn der Ansohlussaon« und dta? Ibdioatung zur Yeraiadeieung von thtraieoheift Spannungen gebogener, leite&ttr Streifen verwendet wird*4.) Veri ^ ren nash tepruoh % daduroh kennseiohet that at least as tin ^ gwisohtn der Ansohlussaon «and dta? Ibdioatung for Yeraiadeieung of thtraieoheift tensions of bent, leite & ttr strips is used * 5.) Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass als Umhüllung ein Material verwendet wird, das um das Halbleiterplättohen herumfeeformt wird.5.) The method according to claim 1 and 2, characterized in that a material is used as the envelope, which is around the semiconductor wafers are shaped around fairy. 6.) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Rahmen des Gerüstes mit löchern versehen wird und mittels von durch die löcher hindurchragendei Stiften automatisch in die richtige Lage bezüglich des HaIbleiterplättohens gebracht wird. ■· .6.) Method according to one of the preceding claims, characterized characterized in that the frame of the scaffolding is provided with holes and by means of protruding through the holes Pins automatically in the correct position in relation to the semiconductor plate is brought. ■ ·. ^ 7t) Verfahren nach einem der vorhergehenden Ansprüche, dadurch^ 7t) Method according to one of the preceding claims, characterized gekennzeichnet, dass elektrisch leitende Streifen aus Kovar • verwendet werden.marked that electrically conductive strips made of Kovar • are used. Er./ki. - 9.?. 1965Er./ki. - 9.?. 1965 ORIGINAL iNSPECTEDORIGINAL iNSPECTED 909830/0480909830/0480
DE1965ST024129 1964-07-31 1965-07-14 METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS Granted DE1514768B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3031564 1964-07-31

Publications (2)

Publication Number Publication Date
DE1514768A1 true DE1514768A1 (en) 1969-07-24
DE1514768B2 DE1514768B2 (en) 1972-05-10

Family

ID=10305709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965ST024129 Granted DE1514768B2 (en) 1964-07-31 1965-07-14 METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS

Country Status (2)

Country Link
DE (1) DE1514768B2 (en)
GB (1) GB1054670A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1909480C2 (en) * 1968-03-01 1984-10-11 General Electric Co., Schenectady, N.Y. Carrier arrangement and method for the electrical contacting of semiconductor chips
DE2840973A1 (en) * 1978-09-20 1980-03-27 Siemens Ag METHOD FOR PRODUCING TESTABLE SEMICONDUCTOR MINIATURE HOUSING IN TAPE SHAPE

Also Published As

Publication number Publication date
GB1054670A (en)
DE1514768B2 (en) 1972-05-10

Similar Documents

Publication Publication Date Title
DE1640457C2 (en)
DE112006003372T5 (en) Apparatus and method for mounting a top and bottom exposed semiconductor
DE102015120094A1 (en) Housing for integrated circuits
DE1514822A1 (en) Method for manufacturing a semiconductor device
DE1514273A1 (en) Semiconductor device
DE10027852A1 (en) Method for arranging a semiconductor chip on a substrate and semiconductor element suitable for arranging on a substrate
DE2314731A1 (en) SEMICONDUCTOR COMPONENT WITH PROJECTIONS AND PROCESS FOR MANUFACTURING THESE
DE2033532A1 (en) Contact system for semiconductor arrangements
DE102013020973A1 (en) A QFN with a wettable edge
DE102016125521A1 (en) A common method of connecting an electronic chip to a connector body and forming the connector body
DE1958684A1 (en) Semiconductor component
DE69417651T2 (en) METHOD AND ARRANGEMENT FOR CONNECTING A VIA CONTACT.
DE102016107792A1 (en) Pack with vertical connection between carrier and clamp
DE2937051A1 (en) FLAT PACKAGE FOR RECEIVING ELECTRICAL MICROCIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
DE102013200868B4 (en) Process for producing a material connection and an electrical connection
DE2454605A1 (en) FLAT TERMINAL SEMICONDUCTOR COMPONENT AND METHOD OF ITS MANUFACTURING
DE1514768A1 (en) Electric semiconductor device
DE3614087A1 (en) DEVICE AND METHOD FOR IMPROVED ENCLOSURE OF SEMICONDUCTOR DEVICES
DE2536624A1 (en) CARRIER ARRANGEMENT FOR INTEGRATED SEMICONDUCTOR CIRCUITS
DE19923805C2 (en) Method for producing solder contacts for electrical components
DE1514768C3 (en) Process for the production of semiconductor devices
DE19962628A1 (en) Surface-mount-device (SMD) type semiconductor device for LSI integrated circuits
DE102014106763B4 (en) Method for producing a semiconductor module
DE4228253A1 (en) Contact points for mounting semiconductor casing on circuit board - has points arranged on circuit board in zigzag fashion in two adjacent rows.
DE2047458A1 (en) Self-adjusting contact frame

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EF Willingness to grant licences
8339 Ceased/non-payment of the annual fee