DE10254756B4 - Apparatus and method for detecting stress migration characteristics - Google Patents

Apparatus and method for detecting stress migration characteristics Download PDF

Info

Publication number
DE10254756B4
DE10254756B4 DE2002154756 DE10254756A DE10254756B4 DE 10254756 B4 DE10254756 B4 DE 10254756B4 DE 2002154756 DE2002154756 DE 2002154756 DE 10254756 A DE10254756 A DE 10254756A DE 10254756 B4 DE10254756 B4 DE 10254756B4
Authority
DE
Germany
Prior art keywords
heating
smt
semiconductor device
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002154756
Other languages
German (de)
Other versions
DE10254756A1 (en
Inventor
Alexander von 82031 Glasow
Armin Dr. 81825 Fischer
Jochen von 83059 Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002154756 priority Critical patent/DE10254756B4/en
Priority to TW92132087A priority patent/TWI234220B/en
Priority to PCT/DE2003/003844 priority patent/WO2004048985A1/en
Priority to CNB2003801039564A priority patent/CN100554988C/en
Publication of DE10254756A1 publication Critical patent/DE10254756A1/en
Priority to US11/132,665 priority patent/US7888672B2/en
Priority to US12/980,829 priority patent/US8323991B2/en
Application granted granted Critical
Publication of DE10254756B4 publication Critical patent/DE10254756B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Vorrichtung zur Erfassung von Spannungsmigrations-Eigenschaften eines Halbleiter-Bausteins (IC) auf Grund von mechanischen Spannungen mit einer Spannungsmigrations-Teststruktur (SMT), die im Halbleiter-Baustein (IC) zum Erfassen der Spannungsmigrations-Eigenschaften ausgebildet ist, wobei der Halbleiter-Baustein (IC) auf einem Bausteinträger (T) in einem produktrelevanten Gehäuse (G) endmontiert ist, gekennzeichnet durch eine integrierte Heizvorrichtung (IH), die innerhalb oder in unmittelbarer Nähe der Spannungsmigrations-Teststruktur (SMT) im Halbleiter-Baustein (IC) zum lokalen Erwärmen der Spannungsmigrations-Teststruktur (SMT) ausgebildet ist.Device for detecting voltage migration properties of a semiconductor component (IC) on the basis of mechanical stresses with a voltage migration test structure (SMT), which is formed in the semiconductor component (IC) for detecting the voltage migration properties, the semiconductor component (IC) is finally assembled on a module carrier (T) in a product-relevant housing (G), characterized by an integrated heating device (IH), which is located within or in the immediate vicinity of the voltage migration test structure (SMT) in the semiconductor module (IC) to the local Heating the stress migration test structure (SMT) is formed.

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften auf Grund von mechanischen Spannungen und insbesondere auf eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins.The present invention relates to an apparatus and a method for detecting stress migration properties due to mechanical stresses and, more particularly, to an apparatus and method for detecting stress migration characteristics of a semiconductor package finely mounted in a product-relevant package.

Integrierte Schaltungen werden üblicherweise mit einer Vielzahl von strukturierten Metallisierungs- bzw. Leiterbahnebenen hergestellt, die voneinander durch dielektrische Zwischenisolierschichten elektrisch voneinander getrennt sind. Zur Realisierung von elektrischen Verbindungen zwischen den strukturierten Metallisierungs- bzw. Leiterbahnschichten oder zwischen den Leiterbahnschichten und einem Substrat werden an ausgewählten Orten sogenannte Kontaktlöcher bzw. Vias in den Isolierschichten ausgebildet.Integrated circuits are typically fabricated with a plurality of patterned metallization interconnects that are electrically isolated from one another by interlayer dielectric interconnect layers. In order to realize electrical connections between the structured metallization or conductor track layers or between the conductor track layers and a substrate, so-called contact holes or vias are formed in the insulation layers at selected locations.

Mit fortschreitender Integrationsdichte werden zur Realisierung von verbesserten Leistungsmerkmalen wie z. B. einer erhöhten Geschwindigkeit und einer vergrößerten Schaltungsfunktionalität pro Flächeneinheit die Strukturbreiten und insbesondere die Kontaktlöcher bzw. Vias zunehmend kleiner, weshalb sie insbesondere für eine sogenannte Stressmigration zunehmend empfänglich werden.With increasing integration density are for the realization of improved features such. As an increased speed and increased circuit functionality per unit area, the feature widths and in particular the vias or increasingly smaller, so they are increasingly susceptible to so-called stress migration in particular.

Im Gegensatz zu der sogenannten Elektromigration, bei der ein Massentransport von Leiterbahnmaterial auf Grund eines anliegenden Gleichstroms und insbesondere bei sehr hohen Stromdichten hervorgerufen wird, bezieht sich die in der vorliegenden Erfindung beschriebene Stressmigration auf einen Massentransport, der in Leiterbahnschichten bzw. Kontaktlöchern insbesondere auf Grund von mechanischen Spannungen bzw. Spannungsgradienten hervorgerufen wird, die zumindest eine Komponente senkrecht zum Stromfluss aufweisen. Derartige mechanische Spannungen, die beispielsweise aus einer Fehlanpassung von thermischen Ausdehnungskoeffizienten und von unterschiedlichen Elastizitätsmodulen der Leiterbahnschichten bzw. der dazwischen liegenden Isolatorschichten und anderer leitender und nicht leitender Zwischenschichten herrühren, führen demzufolge zu einem ähnlichen Materialtransport, der abhängig von einer Druck- oder Zugspannung bzw. Wechselbeanspruchung die Ausbildung von Hohlräumen (voids) im elektrisch leitenden Material hervorruft, wodurch ein elektrischer Widerstand von Leiterbahnen im Halbleiter-Baustein erhöht oder sogar eine Leiterbahnunterbrechung auftreten kann.In contrast to the so-called electromigration, in which a mass transport of printed circuit material is caused by an applied direct current and in particular at very high current densities, the stress migration described in the present invention refers to a mass transport which occurs in interconnect layers or contact holes in particular mechanical stresses or voltage gradients is caused which have at least one component perpendicular to the current flow. Such mechanical stresses, for example, resulting from a mismatch of thermal expansion coefficients and different moduli of elasticity of the interconnect layers or the intervening insulator layers and other conductive and non-conductive intermediate layers, thus leading to a similar material transport, depending on a compressive or tensile stress or Alternating stress causes the formation of cavities (voids) in the electrically conductive material, whereby an electrical resistance of printed conductors in the semiconductor device increases or even a conductor break can occur.

Betrachtet man beispielsweise einen Herstellungsprozess, bei dem auf einer Leiterbahnschicht (Aluminium, Kupfer, usw.), die auf einem Halbleitersubstrat oder einer dielektrischen Schicht ausgebildet ist, eine weitere Isolatorschicht, beispielsweise bei einer Temperatur von 350 Grad Celsius mittels eines CVD-Verfahrens (Chemical Vapor Deposition), abgeschieden wird, so ergeben sich bereits auf Grund der unterschiedlichen Ausdehnungskoeffizienten zwischen der Leiterbahnschicht und den angrenzenden Isolierschichten mechanische Spannungen, die beispielsweise als Zug-Beanspruchung eine Stressmigration in der Leiterbahnschicht hervorrufen. Bei Kupfermetallisierung mit Cu-Vias führen Spannungsgradienten z. B. in Folge thermischer Fehlanpassung zum Transport von Leerstellen in das Via (Bildung von Hohlräumen).Consider, for example, a manufacturing process in which on a wiring layer (aluminum, copper, etc.) formed on a semiconductor substrate or a dielectric layer, another insulator layer, for example, at a temperature of 350 degrees Celsius by means of a CVD method (Chemical Vapor deposition), resulting already due to the different expansion coefficients between the conductor track layer and the adjacent insulating layers mechanical stresses that cause, for example as a tensile stress stress migration in the wiring layer. In copper metallization with Cu vias lead stress gradients z. B. as a result of thermal mismatch for the transport of voids in the via (formation of cavities).

Genauer gesagt diffundieren Leerstellen zur Verringerung der Spannungsenergie in der Leiterbahnschicht, wodurch nach einer gewissen Zeit, üblicherweise mehrere Monate oder Jahre, dieser Massentransport in der Leiterbahnschicht oder den Vias Hohlräume erzeugt, die die elektrischen Eigenschaften des Halbleiter-Bausteins beeinflussen und bis zu einer Unterbrechung einer Leiterbahn führen können.More specifically, voids diffuse to reduce the strain energy in the wiring layer, which over a period of time, typically several months or years, this mass transport in the wiring layer or vias creates voids that affect the electrical properties of the semiconductor device and to a break in a Lead track can lead.

1A bis 1C zeigen vereinfachte Schnittansichten zur Veranschaulichung herkömmlicher Vorrichtungen zur Erfassung von Stressmigrations-Eigenschaften. 1A to 1C show simplified sectional views for illustrating conventional devices for detecting stress migration characteristics.

Gemäß 1A werden Zuverlässigkeitsuntersuchungen zur Charakterisierung der vorstehend beschriebenen Stressmigrations-Eigenschaften von Leiterbahnen und insbesondere von Metallisierungen in integrierten Schaltungen bzw. Halbleiter-Bausteinen IC üblicherweise direkt auf dem Wafer bzw. auf Waferebene durchgeführt. Dabei werden die Widerstände von unterschiedlichen Stressmigrations-Teststrukturen SMT, die in einem Halbleiter-Baustein IC ausgebildet sind, in regelmäßigen Abständen (z. B. einmal pro Stunde, Tag oder Woche) gemessen und die Abweichung vom Anfangswert bewertet. Zwischen diesen Messungen werden die Wafer in einem Ofen bei Temperaturen größer 150 Grad Celsius gelagert, wodurch sich die Dauer für diese Zuverlässigkeitsuntersuchungen wesentlich auf etwa 1000 bis 2000 Stunden verringern lässt, um eine Produktlebensdauer von z. B. 15 Jahren abzusichern.According to 1A For example, reliability studies are performed to characterize the above-described stress migration properties of interconnects, and in particular of metallizations in integrated circuits or semiconductor devices IC, usually directly on the wafer or wafer level. In this case, the resistances of different stress migration test structures SMT, which are formed in a semiconductor module IC, are measured at regular intervals (eg once per hour, day or week) and the deviation from the initial value is evaluated. Between these measurements, the wafers are stored in an oven at temperatures greater than 150 degrees Celsius, whereby the duration for these reliability studies can be substantially reduced to about 1000 to 2000 hours to a product life of z. For example, 15 years.

Nachteilig ist jedoch bei einer derartigen Testvorrichtung, dass die gewonnenen Ergebnisse auf Grund einer fehlenden Endmontage in einem Gehäuse nur unzureichend sind und insofern keine ausreichend genaue Erfassung der Stressmigrations-Eigenschaften des Halbleiter-Bausteins in produktnaher Umgebung auf Grund von mechanischen Spannungen ermöglichen.A disadvantage, however, in such a test device that the results obtained due to a lack of final assembly in a housing are insufficient and thus do not allow sufficiently accurate detection of the stress migration properties of the semiconductor device in product-near environment due to mechanical stresses.

Gemäß 1B kann demzufolge ein derartiger Test auch in einem endmontierten Testgehäuse TG durchgeführt werden, wobei der Halbleiter-Baustein IC beispielsweise mittels Bond-Drähten oder Lötverbindungen B auf einem Bausteinträger T montiert ist, wobei als Gehäuse ein temperaturfestes Keramik-Testgehäuse verwendet wird. Obwohl auf diese Weise neben internen Spannungen σ0 des Halbleiter-Bausteins IC auch die durch die Montage bzw. die Lötverbindungen B und den Bausteinträger T des Testgehäuses TG verursachten Spannungen σTG erfasst und bewertet werden können, geben derartige Untersuchungsergebnisse insbesondere auf Grund des von einem produktrelevanten Gehäuse abweichenden Testgehäuses TG wiederum keine genauen Aussagen für die Stressmigrations-Eigenschaften des Leiterbahnsystems in einem Halbleiter-Baustein mit Produktgehäuse auf Grund von mechanischen Spannungen.According to 1B Consequently, such a test can also in a final mounted test housing TG are performed, wherein the semiconductor device IC is mounted, for example by means of bonding wires or solder joints B on a block carrier T, wherein a temperature-resistant ceramic test housing is used as a housing. Although in this way, in addition to internal stresses σ 0 of the semiconductor device IC and the voltages caused by the assembly or the solder joints B and the block carrier T of the test case TG voltages σ TG can be detected and evaluated, give such results of investigation in particular on the basis of In turn, there are no exact statements for the stress migration properties of the printed conductor system in a semiconductor module with product housing due to mechanical stresses.

Gemäß 1C kann weiterhin der zu untersuchende Halbleiter-Baustein IC wiederum über Lötverbindungen B und einen Bausteinträger T auch in einem produktrelevanten Kunststoffgehäuse G eingebettet sein, wobei sich jedoch hierbei die Problematik ergibt, dass bei einer entsprechenden Erwärmung auf Temperaturen TE größer 150 Grad Celsius durch die thermische Fehlanpassung der das Leiterbahnsystem umgebenden Schichten eine Änderung des produktrelevanten mechanischen Spannungszustandes verursacht wird, weshalb man keine genauen Aussagen über die Stressmigrations-Eigenschaften auf Grund von mechanischen Spannungen in einem derart gepackten Halbleiter-Baustein IC erhält. Ferner kann auch die Plastik- bzw. Kunststoffmasse des Gehäuses G schmelzen bzw. weich werden, wodurch die durch dieses Kunststoffgehäuse G verursachte mechanische Spannung ebenfalls zu einer veringerten mechanischen Spannung σG' führt.According to 1C Furthermore, the semiconductor component IC to be examined can in turn be embedded in a product-relevant plastic housing G via solder connections B and a module carrier T. However, the problem arises here that with a corresponding heating to temperatures T E greater than 150 degrees Celsius by the thermal Mismatching the layers surrounding the interconnect system causes a change in the product-relevant mechanical stress state, which is why accurate statements about the stress migration properties due to mechanical stresses in such a packaged semiconductor device IC are not obtained. Furthermore, the plastic or plastic mass of the housing G can melt or soften, whereby the mechanical stress caused by this plastic housing G also leads to a reduced mechanical stress σ G '.

Ohne diese erhöhten Temperaturen größer 150 Grad Celsius, die vorzugsweise von einer externen Heizung EH erzeugt werden, sind jedoch derartige Zuverlässigkeitsuntersuchungen nicht wirtschaftlich durchführbar, da sie mehrere Monate und üblicherweise sogar mehrere Jahre beanspruchen würden.Without these elevated temperatures greater than 150 degrees Celsius, which are preferably generated by an external heater EH, however, such reliability studies are not economically feasible, since they would take several months and usually even several years.

Aus den den Oberbegriff des Patentanspruchs 1 bildenden Druckschriften GB 2 368 973 A sowie GB 2 368 974 A sind jeweils eine Vorrichtung zur Erfassung von Spannungsmigrations-Eigenschaften eines Halbleiter-Bausteins auf Grund von mechanischen Spannungen mit einer Spannungsmigrations-Teststruktur bekannt, die im Halbleiter-Baustein zum Erfassen der Spannungsmigrations-Eigenschaften ausgebildet ist. Hierbei ist der Halbleiter-Baustein auf einem Bausteinträger mit einer Vergussmasse endmontiert.From the preamble of claim 1 forming publications GB 2 368 973 A such as GB 2 368 974 A For example, there are known a device for detecting voltage migration characteristics of a semiconductor device due to mechanical stress with a stress migration test structure formed in the semiconductor device for detecting the stress migration characteristics. Here, the semiconductor device is mounted on a module carrier with a potting compound.

Aus der Druckschrift J. A. Shideler et al., Solid State Technology, S. 47–54, März 1995, ist eine integrierte Heizvorrichtung bekannt, wobei eine Polysilizium-Heizung unterhalb von serpentinenförmigen Metallbahnen angeordnet ist und auf bis zu 450°C erwärmt wird. Hierbei wird jedoch auf Waferebene, getestet, weshalb wiederum keine realistische (d. h. unter Berücksichtigung der Auswirkungen des endgültigen Gehäuses,) Erfassung von Spannungsmigrations-Eigenschaften für Halbleiter-Bausteine auf Grund von mechanischen Spannungen möglich ist.From J. L Shideler et al., Solid State Technology, pp. 47-54, March 1995, an integrated heater is known wherein a polysilicon heater is disposed beneath serpentine metal tracks and is heated up to 450 ° C. However, this is tested at the wafer level, which in turn does not allow for realistic (i.e., taking into account the effects of the final package) detection of voltage migration characteristics for semiconductor devices due to mechanical stresses.

Aus der Druckschrift N. R. Kaurat et al., Proceedings of the 5th International Workshop an Thermal Investigations of ICs and Microstructures, S. 277–280, Okt. 1999, sind verschiedene Kontakt- und Viaketten für Zuverlässigkeitsprüfungen bekannt, wobei wiederum auf Waferebene oder mit speziellen Testgehäusen getestet wird.Various references and tapes for reliability testing are known from NR Kaurat et al., Proceedings of the 5th International Workshop on Thermal Investigations of ICs and Microstructures, pp. 277-280, Oct. 1999, again at the wafer level or with specific ones Test housings is tested.

Die Druckschrift US 5 532 600 A offenbart eine Vorrichtung und ein Verfahren zur Erfassung von Spannungsmigrations-Eigenschaften eines Halbleiter-Bausteins auf Grund von mechanischer Spannung, wobei zur Beschleunigung der Migrationsphänomene ein zu untersuchendes Werkstück in einer Testkammer einer erhöhten Temperatur ausgesetzt wird.The publication US 5 532 600 A discloses an apparatus and method for detecting stress migration characteristics of a semiconductor device due to stress, wherein a workpiece to be tested in a test chamber is subjected to an elevated temperature to accelerate migration phenomena.

Weiterhin offenbart die Druckschrift EP 0 656 650 A1 ein Verfahren sowohl zur Bestimmung von Elektromigrations- als auch von mechanisch verursachten Migrationseigenschaften. Hinsichtlich der Erfassung der mechanisch verursachten Migrationseigenschaften wird im konkreten Ausführungsbeispiel eine auf 77°C oder 127°C erwärmte Flüssigkeit auf das zu untersuchende Substrat mit der Verdrahtung gerichtet. Unter Verwendung eines ersten Stroms wird anschließend ein Verdrahtungswiderstand gemessen und unter Verwendung eines zweiten höheren Stroms für eine vorbestimmte Zeit eine weitere thermische Erwärmung und somit eine thermisch bedingte mechanische Migration erzeugt.Furthermore, the document discloses EP 0 656 650 A1 a method for determining both electromigration and mechanically induced migration properties. With regard to the detection of the mechanically induced migration properties, in the concrete embodiment a liquid heated to 77 ° C. or 127 ° C. is directed onto the substrate to be examined with the wiring. Using a first current, a wiring resistance is then measured and, using a second higher current for a predetermined time, further thermal heating and thus thermally induced mechanical migration are produced.

Die Druckschrift JP 11-031727 A zeigt eine Spannungsmigrations-Teststruktur mit mehreren Leiterbahnbereichen, die über Verbindungsbereiche verbunden sind. Die Oberflächen bzw. Volumina der Leiterbahnbereiche sind hierbei größer als die Oberflächen bzw. Volumina der Verbindungsbereiche, wobei sich auch eine kettenförmige Gesamtstruktur ergeben kann.The publication JP 11-031727 A shows a voltage migration test structure with multiple trace areas connected across bond areas. The surfaces or volumes of the conductor track areas are in this case larger than the surfaces or volumes of the connecting areas, whereby a chain-shaped overall structure can also result.

Die Literaturstelle Roesch et al.: „Flip chip an laminate reliability – failure mechanisms”, Int. Journal of Microcircuits and Electronic packaging, Bd. 23, Nr. 1, 2000–01, Seiten 53–61, zeigt ferner die grundsätzlichen Fehlermechanismen bei der Flip-Chip-Montage.The Roesch et al. Reference: "flip chip to laminate reliability - failure mechanisms", Int. Journal of Microcircuits and Electronic Packaging, Vol. 23, No. 1, 2000-01, pages 53-61 further shows the basic failure mechanisms in flip-chip mounting.

Ferner ist aus der Literaturstelle K. J. Wilson et al.: ”Some Problems in the correct failure analysis of Plastic Encapsulated semiconductor devices”, IEEE, 5.–8.5.1986, Seiten 132–137 bekannt, eine Fehleranalyse von in produktrelevanten Plastik-Gehäusen endmontierten Halbleiter-Bausteinen durchzuführen, wobei mittels Trockenätzen Teilbereiche des Gehäuses entfernt werden.Further, from the reference KJ Wilson et al .: "Some Problems in the Correct Failure Analysis of Plastic Encapsulated Semiconductor Devices ", IEEE, 5-8.5.1986, pages 132-137 is known to perform an error analysis of semi-finished semiconductor devices in product-relevant plastic housings, wherein partial areas of the housing are removed by means of dry etching.

Der Erfindung liegt die Aufgabe zu Grunde, eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins auf Grund von mechanischen Spannungen zu schaffen, wodurch man in relativ kurzer Zeit eine ausreichend genaue Bewertung von Stressmigrations-Eigenschaften erhält.It is an object of the present invention to provide an apparatus and a method for detecting stress migration characteristics of a semiconductor device finally mounted in a product-related package due to mechanical stresses, thereby providing a sufficiently accurate evaluation of stress migration characteristics in a relatively short time receives.

Erfindungsgemäß wird diese Aufgabe hinsichtlich der Vorrichtung durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 10 gelöst.According to the invention, this object is achieved with regard to the device by the features of patent claim 1 and with regard to the method by the measures of patent claim 10.

Insbesondere durch die Verwendung einer integrierten Heizvorrichtung, die innerhalb oder in unmittelbarer Nähe einer Stressmigrations-Teststruktur im Halbleiter-Baustein zum lokalen Erwärmen der Stressmigrations-Teststruktur ausgebildet ist, erhält man eine ausreichende Beschleunigung zur Verringerung der Testzeiten, wobei eine durch ein produktrelevantes Gehäuse verursachte mechanische Spannung dadurch im Wesentlichen unbeeinflusst bleibt.In particular, the use of an integrated heating device, which is formed within or in the immediate vicinity of a stress migration test structure in the semiconductor device for locally heating the stress migration test structure, provides sufficient acceleration to reduce test times, with mechanical damage caused by a product-relevant housing Essentially tension remains unaffected.

Vorzugsweise besteht die Stressmigrations-Teststruktur aus zumindest einem ersten Leiterbahnbereich, der in einer ersten Leiterbahnschicht ausgebildet ist, zumindest einem zweiten Leiterbahnbereich, der in einer zweiten Leiterbahnschicht ausgebildet ist und zumindest einem Verbindungsbereich, der zwischen den Leiterbahnschichten zum elektrischen Verbinden der ersten und zweiten Leiterbahnbereiche in einer ersten Isolierschicht ausgebildet ist. Da die Stressmigrations-Teststruktur demzufolge in den zur Verfügung stehenden Leiterbahnschichten des Halbleiter-Bausteins ausgebildet ist, erhält man für die ermittelten Messwerte eine hohe Aussagekraft hinsichtlich der Stressmigrations-Eigenschaften im Halbleiter-Baustein.Preferably, the stress migration test structure consists of at least a first interconnect region formed in a first interconnect layer, at least one second interconnect region formed in a second interconnect layer, and at least one interconnect region disposed between the interconnect layers for electrically interconnecting the first and second interconnect regions a first insulating layer is formed. Since the stress migration test structure is accordingly formed in the available interconnect layers of the semiconductor component, the result obtained for the measured values obtained is highly meaningful with regard to the stress migration properties in the semiconductor component.

Vorzugsweise ist eine Oberfläche und/oder ein Volumen des ersten und/oder ein Volumen zweiten Leiterbahnbereichs wesentlich größer als eine Oberfläche und/oder ein Volumen des Verbindungsbereichs, wodurch man in Kenntnis des Layouts für die weitere Halbleiter-Schaltung eine weitere wesentliche Reduzierung der Zeitdauer für die Zuverlässigkeitsuntersuchung erhält, da die an der vergrößerten Oberfläche wirkende Spannung bzw. Beanspruchung, sowie die Anzahl von diffusionsfähigen Leerstellen im Volumen entsprechend vergrößert ist.Preferably, a surface and / or a volume of the first and / or a volume of the second interconnect region is substantially larger than a surface and / or a volume of the interconnect region, whereby, knowing the layout for the further semiconductor circuit, a further substantial reduction of the time duration for obtains the reliability investigation, since the stress acting on the enlarged surface stress and the number of diffusive voids in the volume is increased accordingly.

Zur weiteren Erhöhung einer Messgenauigkeit und der statistischen Signifikanz bei einer Untersuchung von Stressmigrations-Eigenschaften kann die Stressmigrations-Teststruktur eine Vielzahl von ersten und zweiten Leiterbahnbereichen aufweisen, die über eine Vielzahl von Verbindungsbereichen kettenförmig miteinander verbunden sind.To further increase measurement accuracy and statistical significance in a study of stress migration characteristics, the stress migration test structure may include a plurality of first and second trace regions that are chain-connected to one another via a plurality of bond regions.

Vorzugsweise wird die integrierte Heizvorrichtung als Heiz-Leiterbahnbereich innerhalb des zumindest einen ersten oder zweiten Leiterbahnbereichs oder Verbindungsbereichs ausgebildet, wobei der Heiz-Leiterbahnbereich von einem Wechselstrom durchströmt wird. Auf diese Weise erhält man eine besonders effektive Erwärmung der zu untersuchenden Strukturen, wobei insbesondere bei Verwendung eines Wechselstroms der Einfluss von Elektromigration zuverlässig ausgeschlossen werden kann.Preferably, the integrated heating device is designed as a heating conductor track area within the at least one first or second printed conductor region or connecting region, wherein an alternating current flows through the heating printed conductor region. In this way, one obtains a particularly effective heating of the structures to be examined, wherein the influence of electromigration can be reliably excluded, in particular when using an alternating current.

Hinsichtlich des Verfahrens zur Erfassung von Stressmigrations-Eigenschaften wird vorzugsweise zunächst die vorstehend beschriebene Stressmigrations-Erfassungsvorrichtung in einem Halbleiter-Baustein ausgebildet, anschließend der Halbleiter-Baustein auf einen Baustein-Träger montiert und in einem produktrelevanten Gehäuse verpackt, wobei abschließend ein Heizstrom an die integrierte Heizvorrichtung und zum Erfassen der Stressmigrations-Eigenschaften des Halbleiter-Bausteins eine Messspannung an die Stressmigrations-Teststruktur angelegt und ein Strom durch die Stressmigrations-Teststruktur gemessen wird. Auf diese Weise können erstmals auch für produktrelevante Gehäuse, wie beispielsweise Kunststoffgehäuse, die entsprechenden Stressmigrations-Eigenschaften in ausreichend kurzer Zeit hochgenau ermittelt werden.With regard to the method for detecting stress migration properties, the stress migration detection device described above is preferably first formed in a semiconductor chip, then the semiconductor chip is mounted on a chip carrier and packaged in a product-relevant housing, wherein finally a heating current is applied to the integrated chip Heater and for detecting the stress migration properties of the semiconductor device, a measurement voltage is applied to the stress migration test structure and a current through the stress migration test structure is measured. In this way, for the first time, even for product-relevant housings, such as plastic housings, the corresponding stress migration properties can be determined with high precision in a sufficiently short time.

In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.In the further subclaims further advantageous embodiments of the invention are characterized.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.The invention will be described below with reference to embodiments with reference to the drawings.

Es zeigen:Show it:

1A bis 1C vereinfachte Schnittansichten zur Veranschaulichung einer herkömmlichen Vorrichtung und eines herkömmlichen Verfahrens zur Erfassung von Stressmigrations-Eigenschaften; 1A to 1C simplified sectional views for illustrating a conventional device and a conventional method for detecting stress migration characteristics;

2 eine vereinfachte Schnittansicht zur Veranschaulichung einer Vorrichtung und eines Verfahrens zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins; 2 a simplified sectional view illustrating an apparatus and a method for detecting stress migration characteristics of a semi-finished in a product-relevant housing semiconductor device;

3A eine vereinfachte Draufsicht einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines ersten Ausführungsbeispiels; 3A a simplified plan view of a device for recording stress migration Properties according to a first embodiment;

3B eine vereinfachte perspektivische Ansicht der Vorrichtung gemäß 3A entlang eines Schnitts I-I; 3B a simplified perspective view of the device according to 3A along a section II;

4A eine vereinfachte Draufsicht einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines zweiten Ausführungsbeispiels; 4A a simplified plan view of an apparatus for detecting stress migration characteristics according to a second embodiment;

4B eine vereinfachte Schnittansicht der Vorrichtung gemäß 4A entlang eines Schnitts II-II; und 4B a simplified sectional view of the device according to 4A along a section II-II; and

5 eine vereinfachte Draufsicht einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines dritten Ausführungsbeispiels. 5 a simplified plan view of an apparatus for detecting stress migration properties according to a third embodiment.

2 zeigt eine vereinfachte Schnittansicht einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in den 1A bis 1C bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 2 shows a simplified sectional view of a device for detecting stress migration characteristics, wherein like reference numerals the same or corresponding elements as in 1A to 1C denote and a repeated description is omitted below.

Gemäß 2 werden die Zuverlässigkeitsuntersuchungen zur Charakterisierung von Stressmigrations-Eigenschaften (insbesondere von Metallisierungen) in Halbleiter-Bausteinen IC (integrierten Schaltungen) erfindungsgemäß in einem endmontierten Zustand und nach Verpackung in einem produktrelevanten Gehäuse G durchgeführt.According to 2 The reliability studies for characterizing stress migration properties (in particular of metallizations) in semiconductor components IC (integrated circuits) according to the invention are carried out in a final assembled state and after packaging in a product-relevant housing G.

Insbesondere bei sogenannten Flip-Chip-Gehäusen G werden mechanische Spannungen im Halbleiter-Baustein IC bis in den Bereich der Fließspannung von sogenannten Bulk-Materialien induziert, weshalb sie ein erhöhtes Zuverlässigkeitsrisiko darstellen. Dieser gemäß des Standes der Technik nicht bewertbare Einfluss wird gemäß 2 dadurch erfasst, dass die im Halbleiter-Baustein IC integrierten Stressmigrations-Teststrukturen SMT intern oder in unmittelbarer Nähe davon eine integrierte Heizvorrichtung IH aufweisen, die lokal eine interne Temperatur TI größer 150 Grad Celsius erzeugen kann. Demzufolge können die Außentemperaturen beispielsweise bei einer Arbeitstemperatur von T = Toperation liegen, die ausreichend unterhalb einer kunststoffverträglichen Temperatur von maximal 150 Grad Celsius liegt. Auf diese Weise können die in produktrelevanten Gehäusen G verwendeten Kunststoffmaterialien unverändert am Halbleiter-Baustein IC sowie am Baustein-Träger T oder den Lötverbindungen bzw. -kugeln B angreifen und ihre entsprechende mechanische Beanspruchung bzw. Spannung σG auf den Halbleiter-Baustein IC unverändert verursachen. Darüber hinaus verbleibt auch außerhalb der Stressmigrations-Teststrukturen SMT eine vorherrschende mechanische Grundspannung bzw. eine Grundbeanspruchung im Halbleitermaterial bzw. den Verdrahtungs- und/oder Isolatorschichten bei einem unveränderten Wert σ0, so dass sich der von der Stressmigrations-Teststruktur SMT erfassbare Stress bzw. die entsprechende Beanspruchung σ zu: σ = σ0 + σG ergibt.In particular, in the case of so-called flip-chip packages G, mechanical stresses in the semiconductor component IC are induced into the region of the yield stress of so-called bulk materials, which is why they represent an increased reliability risk. This non-assessable influence according to the prior art is according to 2 characterized in that the integrated in the semiconductor device IC stress migration test structures SMT internally or in the immediate vicinity thereof have an integrated heater IH, which can locally generate an internal temperature T I greater than 150 degrees Celsius. Accordingly, the outdoor temperatures may be, which is sufficiently below a plastic acceptable maximum temperature of 150 degrees Celsius, for example, at a working temperature of T = T operation. In this way, the plastic materials used in product-relevant housings G can attack unchanged on the semiconductor device IC and on the device carrier T or the solder joints or balls B and cause their corresponding mechanical stress or stress σ G on the semiconductor device IC unchanged , In addition, outside of the stress migration test structures SMT, a predominant mechanical stress or a basic stress in the semiconductor material or the wiring and / or insulator layers remains at an unchanged value σ 0 , so that the stress or stress detectable by the stress migration test structure SMT. the corresponding stress σ to: σ = σ 0 + σ G results.

Gleichwohl kann mittels der integrierten Heizvorrichtung IH eine lokale Erwärmung der Stressmigrations-Teststruktur SMT auf TI größer 150 Grad Celsius herbeigeführt werden, wobei vorzugsweise Temperaturen in einem Bereich von 225 Grad Celsius bis 300 Grad Celsius eingestellt werden. Auf diese Weise kann in relativ kurzer Zeit, d. h. 100 bis 2000 Stunden, eine Aussage über die Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins IC getroffen werden.Nevertheless, by means of the integrated heating device IH, a local heating of the stress migration test structure SMT to T I greater than 150 degrees Celsius can be brought about, whereby preferably temperatures in a range from 225 degrees Celsius to 300 degrees Celsius are set. In this way, in a relatively short time, ie 100 to 2000 hours, a statement about the stress migration properties of a semi-finished in a product-relevant housing semiconductor device IC can be made.

Entgegen der herkömmlichen Einlagerung der Halbleiter-Bausteine IC mit ihren produktrelevanten Gehäusen G in einem Ofen, wobei die Gehäuse-Spannungszustände bis hin zum Verfließen in unerwünschter Weise verändert werden, können somit erstmalig produktnahe Tests zur Charakterisierung der Stressmigrations-Eigenschaften insbesondere von Metallisierungen integrierter Schaltungen durchgeführt werden.Contrary to the conventional incorporation of the semiconductor devices IC with their product-relevant housings G in an oven, wherein the housing voltage states are changed to the flow in an undesirable manner, so for the first time product-related tests for characterizing the stress migration properties in particular of metallizations integrated circuits can be performed become.

3A zeigt eine vereinfachte Draufsicht und 3B eine perspektivische Schnittansicht entlang eines Schnitts I-I gemäß 3A einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines ersten Ausführungsbeispiels, wobei gleiche Bezugszeichen wiederum gleiche oder entsprechende Elemente bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 3A shows a simplified plan view and 3B a sectional perspective view along a section II according to 3A a device for detecting stress migration properties according to a first embodiment, wherein like reference numerals again denote the same or corresponding elements and a repeated description is omitted below.

Gemäß 3A und 3B weist die Stressmigrations-Teststruktur SMT in einer ersten Leiterbahnschicht bzw. Metallisierungsebene L1 zwei erste Leiterbahnbereiche 1 auf, die als Leiterplatten mit einer relativ großen Oberfläche zur optimalen Aufnahme von mechanischen Spannungen bzw. Beanspruchungen und/oder Volumen zum Ausbilden oder Bereitstellen von Leerstellen ausgebildet sind. In einer zweiten Leiterbahnschicht bzw. Metallisierungsebene L2 sind drei zweite Leiterbahnbereiche 2 ausgebildet, die die ersten Leiterbahnbereiche 1 über Verbindungsbereiche 3 in sogenannten Kontaktlöchern oder Vias elektrisch miteinander verbinden. Die Verbindungsbereiche 3 verbinden die ersten und zweiten Leiterbahnbereiche 1 und 2 demzufolge durch ein entsprechendes Kontaktloch bzw. via in einer zwischen den Leiterbahnschichten L1 und L2 liegenden ersten Isolierschicht I1.According to 3A and 3B For example, the stress migration test structure SMT has two first conductor track areas in a first conductor layer or metallization level L1 1 on, which are designed as printed circuit boards with a relatively large surface area for the optimal absorption of mechanical stresses or / and volumes for forming or providing vacancies. In a second interconnect layer or metallization level L2, three second interconnect regions are provided 2 formed, which are the first conductor track areas 1 over connection areas 3 connect electrically in so-called contact holes or vias. The connection areas 3 connect the first and second trace areas 1 and 2 consequently through a corresponding contact hole or via in a lying between the conductor track layers L1 and L2 first insulating layer I1.

Zur Verbesserung der Empfindlichkeit der Stressmigrations-Teststruktur SMT ist zumindest die Oberfläche und/oder das Volumen der ersten Leiterbahnbereiche 1 wesentlich größer als eine Oberfläche und/oder ein Volumen der Verbindungsbereiche 3, wodurch sich der stressmigrationsbedingte Materialtransport bzw. eine Hohlraumbildung (voiding) hauptsächlich in den Verbindungsbereichen 3 auswirkt. Diese durch die Stressmigration ausgebildeten Hohlräume sind in den Verbindungsbereichen 3 mit V (Void) bezeichnet. To improve the sensitivity of the stress migration test structure SMT, at least the surface and / or the volume of the first conductor track areas 1 much larger than a surface and / or a volume of the connection areas 3 , whereby the stress migration-related material transport or a voiding (voiding) mainly in the connecting areas 3 effect. These cavities formed by the stress migration are in the connection areas 3 labeled V (void).

In der Stressmigrations-Teststruktur SMT gemäß des ersten Ausführungsbeispiels nach 3A und 3B besitzen die ersten Leiterbahnbereiche 1 eine wesentlich größere Oberfläche und/oder Volumen als die zweiten Leiterbahnbereiche 2, wobei auch diese zweiten Leiterbahnbereiche eine entsprechend große Oberfläche und/oder Volumen aufweisen können. In dem dargestellten Ausführungsbeispiel sind diese zweiten Leiterbahnbereiche jedoch auch hervorragend geeignet für eine später beschriebene interne Heizvorrichtung.In the stress migration test structure SMT according to the first embodiment according to 3A and 3B own the first trace areas 1 a much larger surface area and / or volume than the second trace areas 2 , Wherein these second conductor track areas may have a correspondingly large surface area and / or volume. In the illustrated embodiment, however, these second conductor track areas are also outstandingly suitable for an internal heating device described later.

Gemäß 3A und 3B besteht die Stressmigrations-Teststruktur SMT demzufolge aus einer Vielzahl von ersten Leiterbahnbereichen 1 und einer Vielzahl von zweiten Leiterbahnbereichen 2, die über eine Vielzahl von Verbindungsbereichen 3 kettenförmig miteinander verbunden sind. Auf Grund dieser kettenförmigen Struktur erhält man eine weitere Verbesserung der statistischen Signifikanz zur Erfassung von Stressmigrations-Eigenschaften in einem Halbleiter-Baustein.According to 3A and 3B Accordingly, the stress migration test structure SMT consists of a plurality of first conductor track areas 1 and a plurality of second trace regions 2 that have a variety of connection areas 3 are connected together in a chain. Due to this chain-like structure, a further improvement of the statistical significance for the detection of stress migration properties in a semiconductor device is obtained.

Zur lokalen Erwärmung der Stressmigrations-Teststruktur SMT ist im ersten Ausführungsbeispiel gemäß 3A und 3B außerhalb der ersten Leiterbahnbereiche 1 und der zweiten Leiterbahnbereiche 2 oder der Verbindungsbereiche 3 eine integrierte Heizvorrichtung in Form von sich erwärmenden Leiterbahnstrukturen ausgebildet.For local heating of the stress migration test structure SMT is in the first embodiment according to 3A and 3B outside the first track areas 1 and the second trace areas 2 or the connection areas 3 an integrated heating device in the form of heating conductor tracks structures formed.

Genauer gesagt ist gemäß 3B in der zweiten Leiterbahnschicht L2 unterhalb der ersten Leiterbahnbereiche 1 und zwischen den zweiten Leiterbahnbereichen 2 ein beispielsweise mäanderförmig strukturiertes Leiterband IH1 ausgebildet, welches mit einem Heizstrom durch Joule'sche Erwärmung aufgeheizt werden kann. Der Heizstrom dieser unteren integrierten Heizvorrichtung IH1 kann gemäß 3A beispielsweise ein Wechselstrom der ein Gleichstrom DC sein.More specifically, according to 3B in the second interconnect layer L2 below the first interconnect regions 1 and between the second track areas 2 an example meander-shaped structured conductor strip IH1 formed, which can be heated with a heating current by Joule'sche heating. The heating current of this lower integrated heating device IH1 can according to 3A for example, an alternating current which is a direct current DC.

Ferner kann gemäß 3B auch in einer durch eine zweite Isolierschicht I2 beabstandete und demzufolge über der ersten Leiterbahnschicht L1 liegenden Leiterbahnschicht L3 eine obere integrierte Heizvorrichtung IH2 ausgebildet sein, die beispielsweise wiederum mäanderförmig strukturiert sein kann. Eine Erwärmung erfolgt hierbei in gleicher Weise wie bei der unteren integrierten Heizvorrichtung IH1 über einen Gleich- oder Wechselstrom.Furthermore, according to 3B Also in a spaced by a second insulating layer I2 and therefore lying over the first interconnect layer L1 interconnect layer L3 an upper integrated heater IH2 may be formed, which may be, for example, in turn meander-shaped. Heating takes place in the same way as in the lower integrated heater IH1 via a DC or AC.

Vorzugsweise weist die integrierte Heizvorrichtung IH1 und IH2 ein polykristallines Halbleitermaterial und insbesondere Polysilizium auf, wodurch man besonders gute Wärmeleiteigenschaften erhält. Es können jedoch in gleicher Weise auch Metall-Materialien verwendet werden. Die in dieser unteren und oberen internen Heizvorrichtung IH1 und IH2 erzeugten Temperaturen liegen üblicherweise über 150 Grad Celsius und vorzugsweise in einem Temperaturbereich von 225 Grad Celsius bis 300 Grad Celsius, wodurch man die Stressmigration insbesondere in den ersten Leiterbahnbereichen 1 optimal beschleunigen kann, ohne dabei eine wesentliche Änderung der Beanspruchungen σ0 im Halbleiter-Baustein IC und insbesondere der durch das Kunststoffgehäuse G hervorgerufenen Beanspruchungen σG zu verursachen.Preferably, the integrated heater IH1 and IH2 on a polycrystalline semiconductor material and in particular polysilicon, whereby one obtains particularly good heat conduction properties. However, metal materials can also be used in the same way. The temperatures generated in this lower and upper internal heater IH1 and IH2 are usually above 150 degrees Celsius, and preferably in a temperature range of 225 degrees Celsius to 300 degrees Celsius, thereby increasing the stress migration, especially in the first trace areas 1 can optimally accelerate without causing a significant change in the stresses σ 0 in the semiconductor device IC and in particular caused by the plastic housing G stresses σ G.

Insbesondere bei Verwendung von Silizium als Halbleitermaterial für den Halbleiter-Baustein IC erhält man auf Grund der guten Wärmeleiteigenschaften von Silizium eine ausschließlich lokale Erwärmung, die nur auf ein sehr kleines Gebiet unmittelbar in der Nähe der Stressmigrations-Teststruktur SMT beschränkt ist.In particular, when using silicon as the semiconductor material for the semiconductor device IC is obtained due to the good thermal conductivity of silicon exclusively local heating, which is limited to a very small area immediately in the vicinity of the stress migration test structure SMT.

4A zeigt eine vereinfachte Draufsicht und 4B eine vereinfachte Schnittansicht entlang eines Schnitts II-II in 4A einer Vorrichtung zur Erfassung von Stressmigrations-Eigenschaften gemäß eines zweiten Ausführungsbeispiels, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in 3A und 3B bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 4A shows a simplified plan view and 4B a simplified sectional view along a section II-II in 4A a device for detecting stress migration characteristics according to a second embodiment, wherein like reference numerals denote the same or corresponding elements as in 3A and 3B denote and a repeated description is omitted below.

Gemäß 4A und 4B besitzt die Stressmigrations-Teststruktur wiederum den gleichen Aufbau wie die Stressmigrations-Teststruktur gemäß des ersten Ausführungsbeispiels, wobei jedoch nunmehr die integrierte Heizvorrichtung unmittelbar in bzw. innerhalb der Stressmigrations-Teststruktur SMT ausgebildet ist. Genauer gesagt weist die Heizvorrichtung gemäß des zweiten Ausführungsbeispiels einen internen Heiz-Leiterbahnbereich IH innerhalb des zumindest ersten Leiterbahnbereichs 1 oder des zweiten Leiterbahnbereichs 2 oder der Verbindungsbereiche 3 auf, wobei der Heiz-Leiterbahnbereich von einem Heizstrom AC durchströmt wird. Vorzugsweise weist der Heizstrom AC einen hohen Wechselstromanteil auf, wobei er vorzugsweise nur Wechselstromkomponenten besitzt. Auf diese Weise kann eine durch Gleichstrom verursachte nicht erwünschte Elektromigration verhindert werden, die eine Messgenauigkeit bei der Erfassung der gewünschten Stressmigrations-Eigenschaften beeinträchtigen würde.According to 4A and 4B Again, the stress migration test structure has the same structure as the stress migration test structure according to the first embodiment, but now the integrated heater is formed directly in or within the stress migration test structure SMT. More specifically, according to the second embodiment, the heating apparatus has an internal heating wiring area IH within the at least first wiring area 1 or the second trace area 2 or the connection areas 3 on, wherein the heating conductor track area is traversed by a heating current AC. Preferably, the heating current AC has a high alternating current component, wherein it preferably has only AC components. In this way, a dc-induced undesired electromigration can be prevented, which provides measurement accuracy in the Capture the desired stress migration characteristics.

Der Heizstrom AC wird gemäß 4A und 4B über Anschlussbereiche A unmittelbar an die äußersten zweiten Leiterbahnbereiche 2 der kettenförmig ausgebildeten Stressmigrations-Teststruktur SMT angelegt, wobei insbesondere bei der dargestellten Strukturierung der zweiten Leiterbahnbereiche 2 mit ihren relativ geringen Oberflächen und/oder Volumen und bei Verwendung von gleichartigen Leiterbahnmaterialien eine Joule'sche Erwärmung hauptsächlich in diesen zweiten Leiterbahnbereichen 2 stattfindet, und die ersten Leiterbahnbereiche 1 kaum zur Erwärmung beitragen, jedoch durch Wärmeleitung aufgeheizt werden.The heating current AC is according to 4A and 4B via connection areas A directly to the outermost second conductor track areas 2 the chain-shaped stress migration test structure SMT applied, wherein in particular in the illustrated structuring of the second conductor track areas 2 with their relatively small surface areas and / or volumes, and with the use of similar conductor track materials, a Joule heating primarily in these second trace areas 2 takes place, and the first trace areas 1 hardly contribute to the heating, but are heated by heat conduction.

Gemäß 4B entsteht auf diese Weise wiederum auf Grund von Stressmigration insbesondere in den Verbindungsbereichen 3 ein Hohlraum bzw. Void V, der gegebenenfalls zu einer Verschlechterung der elektrischen Leitfähigkeit bzw. im Extremfall zu einer Unterbrechung der Verbindung führt. Da gemäß dieses zweiten Ausführungsbeispiels auch die Verbindungsbereiche 3 mit Heizstrom durchströmt werden, sollte möglichst keine Gleichstromkomponente im Heizstrom AC vorhanden sein um Schädigungen durch Elektromigration zu vermeiden.According to 4B arises in this way again due to stress migration, especially in the connection areas 3 a void or Void, which optionally leads to a deterioration of the electrical conductivity or in an extreme case to an interruption of the connection. Since according to this second embodiment, the connection areas 3 If there is a flow of heating current, as far as possible no DC component should be present in the heating current AC in order to avoid damage due to electromigration.

5 zeigt eine vereinfachte Draufsicht einer Stressmigrations-Teststruktur SMT gemäß eines dritten Ausführungsbeispiels, wobei wiederum gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in den 3 und 4 bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 5 shows a simplified plan view of a stress migration test structure SMT according to a third embodiment, again like reference numerals same or corresponding elements as in 3 and 4 denote and a repeated description is omitted below.

Die Vorrichtung gemäß 5 entspricht hierbei im Wesentlichen der Vorrichtung gemäß des zweiten Ausführungsbeispiels, wobei wiederum die interne Heizvorrichtung IH innerhalb bzw. als Teil der Stressmigrations-Teststruktur ausgebildet ist.The device according to 5 In this case, this essentially corresponds to the device according to the second exemplary embodiment, wherein in turn the internal heating device IH is formed within or as part of the stress migration test structure.

Im Gegensatz zu den 4A und 4B wird nunmehr jedoch nicht die gesamte Stressmigrations-Teststruktur SMT mit einem Heizstrom AC belastet und somit durch Joule'sche Erwärmung erhitzt, sondern lediglich ein zwischen den ersten Leiterbahnbereichen 1 liegender zweiter Leiterbahnbereich 2 an den Heizstrom AC über Anschlussbereiche A angeschlossen. Somit erfolgt die Erwärmung der Struktur lediglich in diesem zwischen den ersten Leiterbahnbereichen 1 liegenden zweiten Leiterbahnbereich 2, wodurch sich eine elektrische Belastung der Verbindungsbereiche bzw. Vias 3 vermeiden lässt. Auf Grund der ausreichenden Wärmeleitung werden dennoch diese unmittelbar angrenzenden Leiterbahnbereiche 3 ausreichend von der unteren bzw. zweiten Leiterbahnschicht L2 erhitzt, so dass man eine ausreichend beschleunigte Stressmigration erhält. Wiederum sollte zur Vermeidung von Schädigungen durch Elektromigration möglichst keine Gleichstromkomponente im Heizstrom AC vorhanden sein.In contrast to the 4A and 4B However, now not the entire stress migration test structure SMT is loaded with a heating current AC and thus heated by Joule'sche heating, but only one between the first conductor track areas 1 lying second conductor track area 2 connected to the heating current AC via terminal areas A. Thus, the heating of the structure takes place only in this between the first conductor track areas 1 lying second conductor track area 2 , resulting in an electrical load on the connection areas or vias 3 avoid it. Due to the sufficient heat conduction, however, these immediately adjacent trace areas 3 sufficiently heated by the lower and second wiring layer L2, respectively, so as to obtain a sufficiently accelerated stress migration. Again, to avoid damage by electromigration as possible no DC component should be present in the heating current AC.

Als Materialien für die jeweiligen Leiterbahnschichten und Verbindungsbereiche können die jeweils in Halbleiter-Bausteinen zur Verfügung stehenden Leiterbahn- bzw. Metallisierungs-Materialien verwendet werden, wobei insbesondere Kupfer und/oder Aluminium als Materialien für die Leiterbahnschichten und Kupfer, Aluminium oder Wolfram für die Verbindungsbereiche verwendet werden können.As materials for the respective interconnect layers and interconnect regions, the interconnect or metallization materials respectively available in semiconductor components may be used, in particular copper and / or aluminum being used as materials for the interconnect layers and copper, aluminum or tungsten for the interconnect regions can be.

Hinsichtlich des Verfahrens zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins wird vorgeschlagen, dass zunächst die vorstehend beschriebenen Stressmigrations-Teststrukturen mit ihren jeweiligen internen oder unmittelbar in der Nähe ausgebildeten integrierten Heizvorrichtungen im Halbleiter-Baustein ausgebildet werden, wobei anschließend der Halbleiter-Baustein auf einem Baustein-Träger T, der vorzugsweise einen Anschlussrahmen bzw. Lead Frame eines Flip-Chip-Gehäuses darstellt, montiert wird. Anschließend wird das produktrelevante Gehäuse vorzugsweise mittels eines Kunststoff-Spritzguss-Verfahrens ausgebildet und nach dem Auskühlen bzw. Erhärten des Kunststoffes die eigentliche Zuverlässigkeitsuntersuchung im endmontierten Zustand durchgeführt. Hierbei wird zunächst ein Heizstrom an die integrierte Heizvorrichtung angelegt und ferner zur Erfassung der Stressmigrations-Eigenschaften des Halbleiter-Bausteins eine Messspannung an die Stressmigrations-Teststruktur angelegt und ein durch die Stressmigrations-Teststruktur fließender Strom gemessen. Das Anlegen des Heizstroms sowie das Anlegen der Messspannung kann hierbei gleichzeitig oder zeitlich voneinander getrennt durchgeführt werden, wodurch man eine weitere Vereinfachung des Testverfahrens und Beschleunigung erhält.With regard to the method for detecting stress migration properties of a semiconductor device finally mounted in a product-relevant housing, it is proposed that first the stress migration test structures described above be formed with their respective internal or immediately adjacent integrated heating devices in the semiconductor device, wherein the semiconductor device is mounted on a device carrier T, which preferably represents a lead frame or lead frame of a flip-chip package. Subsequently, the product-relevant housing is preferably formed by means of a plastic injection molding process and carried out after cooling or hardening of the plastic, the actual reliability investigation in the final assembled state. In this case, first of all a heating current is applied to the integrated heating device and, furthermore, a measuring voltage is applied to the stress migration test structure for detecting the stress migration properties of the semiconductor module and a current flowing through the stress migration test structure is measured. The application of the heating current as well as the application of the measuring voltage can be carried out simultaneously or temporally separated from each other, whereby a further simplification of the test procedure and acceleration is obtained.

Die Erfindung wurde vorstehend anhand eines in einem Flip-Chip-Gehäuse gepackten Halbleiter-Bausteins beschrieben. Sie kann in gleicher Weise alle weiteren produktrelevanten Gehäuse aufweisen. In gleicher Weise kann die Stressmigrations-Teststruktur Weise alternative Formen und Ausgestaltungen umfassen, wobei eine integrierte Heizvorrichtung innerhalb oder in unmittelbarer Nähe der Stressmigrations-Teststruktur eine lokale Erwarmung herbeiführt.The invention has been described above with reference to a semiconductor chip packaged in a flip-chip package. It can have all other product-relevant housing in the same way. Likewise, the stress migration test structure may include alternative forms and configurations wherein an integrated heater within or in close proximity to the stress migration test structure causes local heating.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
erster Leiterbahnbereichfirst trace area
22
zweiter Leiterbahnbereichsecond trace area
33
Verbindungsbereichconnecting area
SMTSMT
Stressmigrations-TeststrukturStress migration test structure
ICIC
Halbleiter-BausteinA semiconductor device
BB
Lötverbindungsolder
TT
Baustein-TrägerBlock-support
TGTG
Testgehäusetest case
GG
produktrelevantes GehäuseProduct-relevant housing
EHEH
externe Heizungexternal heating
IH, IH1, IH2IH, IH1, IH2
integrierte Heizungintegrated heating
AC/DCAC / DC
Heizstromheating
VV
Hohlraumcavity
AA
Anschlussbereichterminal area
L1, L2, L3L1, L2, L3
LeiterbahnschichtenWiring layers
I1, I2I1, I2
Isolierschichteninsulating

Claims (15)

Vorrichtung zur Erfassung von Spannungsmigrations-Eigenschaften eines Halbleiter-Bausteins (IC) auf Grund von mechanischen Spannungen mit einer Spannungsmigrations-Teststruktur (SMT), die im Halbleiter-Baustein (IC) zum Erfassen der Spannungsmigrations-Eigenschaften ausgebildet ist, wobei der Halbleiter-Baustein (IC) auf einem Bausteinträger (T) in einem produktrelevanten Gehäuse (G) endmontiert ist, gekennzeichnet durch eine integrierte Heizvorrichtung (IH), die innerhalb oder in unmittelbarer Nähe der Spannungsmigrations-Teststruktur (SMT) im Halbleiter-Baustein (IC) zum lokalen Erwärmen der Spannungsmigrations-Teststruktur (SMT) ausgebildet ist.Device for detecting voltage migration properties of a semiconductor device (IC) due to mechanical stresses a voltage migration test structure (SMT) formed in the semiconductor device (IC) for detecting the voltage migration characteristics, the semiconductor device (IC) being mounted on a package carrier (T) in a product-relevant package (G), marked by an integrated heater (IH) formed within or in close proximity to the voltage migration test (SMT) structure in the semiconductor device (IC) for locally heating the voltage migration test (SMT) structure. Vorrichtung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Spannungsmigrations-Teststruktur (SMT) zumindest einen ersten Leiterbahnbereich (1) in einer ersten Leiterbahnschicht (L1), zumindest einen zweiten Leiterbahnbereich (2) in einer zweiten Leiterbahnschicht (L2), und zumindest einen Verbindungsbereich (3) zum elektrischen Verbinden der Leiterbahnbereiche (1, 2) durch eine erste Isolierschicht (I1), die zwischen den Leiterbahnschichten (L1, L2) ausgebildet ist, aufweist.Device according to Patent Claim 1, characterized in that the voltage migration test structure (SMT) has at least one first printed conductor region ( 1 ) in a first interconnect layer (L1), at least one second interconnect region ( 2 ) in a second conductor layer (L2), and at least one connection region ( 3 ) for electrically connecting the conductor track areas ( 1 . 2 ) by a first insulating layer (I1) formed between the wiring layers (L1, L2). Vorrichtung nach Patentanspruch 2, dadurch gekennzeichnet, dass eine Oberfläche und/oder ein Volumen des ersten und/oder zweiten Leiterbahnbereichs (1, 2) wesentlich größer ist als eine Oberfläche und/oder ein Volumen des Verbindungsbereichs (3).Device according to claim 2, characterized in that a surface and / or a volume of the first and / or second conductor track region ( 1 . 2 ) is substantially larger than a surface and / or a volume of the connection region ( 3 ). Vorrichtung nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, dass das produktrelevante Gehäuse (G) ein Kunststoffgehäuse darstellt.Device according to one of the claims 1 to 3, characterized in that the product-relevant housing (G) is a plastic housing. Vorrichtung nach einem der Patentansprüche 2 bis 4, dadurch gekennzeichnet, dass die Spannungsmigrations-Teststruktur (SMT) eine Vielzahl von ersten und zweiten Leiterbahnbereichen (1, 2) aufweist, die über eine Vielzahl von Verbindungsbereichen (3) kettenförmig miteinander verbunden sind.Device according to one of the claims 2 to 4, characterized in that the voltage migration test structure (SMT) comprises a multiplicity of first and second conductor track regions ( 1 . 2 ) having a plurality of connection areas ( 3 ) are connected together in a chain. Vorrichtung nach einem der Patentansprüche 2 bis 5, dadurch gekennzeichnet, dass die integrierte Heizvorrichtung (IH) einen Heiz-Leiterbahnbereich (IH1, IH2) außerhalb des zumindest einen ersten oder zweiten Leiterbahnbereichs (1, 2) oder Verbindungsbereichs (3) aufweist, wobei der Heiz-Leiterbahnbereich von einem Heizstrom (AC, DC) durchströmt wird.Device according to one of the claims 2 to 5, characterized in that the integrated heating device (IH) a Heiz-Leiterbahnbereich (IH1, IH2) outside the at least one first or second conductor track area ( 1 . 2 ) or connection area ( 3 ), wherein the heating conductor track area is traversed by a heating current (AC, DC). Vorrichtung nach Patentanspruch 6, dadurch gekennzeichnet, dass der Heiz-Leiterbahnbereich (IH1, IH2) in der ersten Leiterbahnschicht (L1), der zweiten Leiterbahnschicht (L2) oder einer weiteren an den ersten oder zweiten Leiterbahnbereich (1, 2) angrenzenden Leiterbahnschicht (L3) ausgebildet ist.Device according to claim 6, characterized in that the heating conductor region (IH1, IH2) in the first conductor layer (L1), the second conductor layer (L2) or another to the first or second conductor region ( 1 . 2 ) adjacent conductor track layer (L3) is formed. Vorrichtung nach einem der Patentansprüche 2 bis 5, dadurch gekennzeichnet, dass die integrierte Heizvorrichtung einen Heiz-Leiterbahnbereich (IH) innerhalb des zumindest einen ersten oder zweiten Leiterbahnbereichs (1, 2) oder des Verbindungsbereichs (3) aufweist, wobei der Heiz-Leiterbahnbereich (IH) von einem Heizstrom (AC) durchströmt wird.Device according to one of the claims 2 to 5, characterized in that the integrated heating device has a heating conductor region (IH) within the at least one first or second conductor region ( 1 . 2 ) or the connection area ( 3 ), wherein the heating conductor track region (IH) is flowed through by a heating current (AC). Vorrichtung nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass die integrierte Heizvorrichtung (IH) Polysilizium oder Metall und der Halbleiter-Baustein (IC) ein Silizium-Halbleitermaterial aufweist.Device according to one of the claims 1 to 8, characterized in that the integrated heating device (IH) polysilicon or metal and the semiconductor device (IC) comprises a silicon semiconductor material. Verfahren zur Erfassung von Spannungsmigrations-Eigenschaften auf Grund von mechanischen Spannungen eines in einem produktrelevanten Gehäuse (G) endmontierten Halbleiter-Bausteins (IC) mit den Schritten: a) Ausbilden einer Erfassungsvorrichtung nach einem der Patentansprüche 1 bis 9 in einem Halbleiter-Baustein (IC); b) Montieren des Halbleiter-Bausteins (IC) auf einem Baustein-Träger (T); c) Ausbilden eines produktrelevanten Gehäuses (G) um den montierten Halbleiter-Baustein (IC); d) Anlegen eines Heizstroms (AC, DC) an die integrierte Heizvorrichtung (IH); und e) Anlegen einer Messspannung an die Spannungsmigrations-Teststruktur (SMT) und Messen eines Stroms durch die Spannungsmigrations-Teststruktur (SMT) zum Erfassen der Spannungsmigrations-Eigenschaften des Halbleiter-Bausteins.Method for detecting voltage migration properties due to mechanical stresses of a semiconductor device (IC) finally mounted in a product-relevant housing (G), comprising the steps: a) forming a detection device according to one of the claims 1 to 9 in a semiconductor device (IC); b) mounting the semiconductor device (IC) on a device carrier (T); c) forming a product-relevant housing (G) around the mounted semiconductor chip (IC); d) applying a heating current (AC, DC) to the integrated heating device (IH); and e) applying a measurement voltage to the voltage migration test structure (SMT) and measuring a current through the voltage migration test structure (SMT) to detect the voltage migration characteristics of the semiconductor device. Verfahren nach Patentanspruch 10, dadurch gekennzeichnet, dass in Schritt b) als Baustein-Träger (T) ein Flip-chip-Träger montiert wird.Method according to Patent Claim 10, characterized in that a flip-chip carrier is mounted as component carrier (T) in step b). Verfahren nach einem der Patentansprüche 10 oder 11, dadurch gekennzeichnet, dass in Schritt c) ein Kunststoff-Spritzguss-Verfahren durchgeführt wird. Method according to one of the claims 10 or 11, characterized in that in step c) a plastic injection molding process is carried out. Verfahren nach einem der Patentansprüche 10 bis 12, dadurch gekennzeichnet, dass in Schritt d) ein Heizstrom zum Erzeugen einer lokalen Temperatur (TI) größer 150 Grad Celsius und insbesondere zum Erzeugen einer Temperatur (TI) in einem Bereich von 225 Grad Celsius bis 300 Grad Celsius angelegt wird.Method according to one of the claims 10 to 12, characterized in that in step d) a heating current for generating a local temperature (T I ) greater than 150 degrees Celsius and in particular for generating a temperature (T I ) in a range of 225 degrees Celsius 300 degrees Celsius is applied. Verfahren nach einem der Patentansprüche 10 bis 13, dadurch gekennzeichnet, dass die Schritte d) und e) gleichzeitig oder zeitlich voneinander getrennt durchgeführt werden.Method according to one of the claims 10 to 13, characterized in that the steps d) and e) are carried out simultaneously or temporally separated. Verfahren nach einem der Patentansprüche 10 bis 14, dadurch gekennzeichnet, dass der Heizstrom (AC) einen Wechselstromanteil aufweist.Method according to one of the claims 10 to 14, characterized in that the heating current (AC) has an alternating current component.
DE2002154756 2002-11-23 2002-11-23 Apparatus and method for detecting stress migration characteristics Expired - Fee Related DE10254756B4 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2002154756 DE10254756B4 (en) 2002-11-23 2002-11-23 Apparatus and method for detecting stress migration characteristics
TW92132087A TWI234220B (en) 2002-11-23 2003-11-14 Device and method for detecting stress migration
PCT/DE2003/003844 WO2004048985A1 (en) 2002-11-23 2003-11-20 Device and method for detecting stress migration properties
CNB2003801039564A CN100554988C (en) 2002-11-23 2003-11-20 Detect the device and method of stress migration character
US11/132,665 US7888672B2 (en) 2002-11-23 2005-05-19 Device for detecting stress migration properties
US12/980,829 US8323991B2 (en) 2002-11-23 2010-12-29 Method for detecting stress migration properties

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002154756 DE10254756B4 (en) 2002-11-23 2002-11-23 Apparatus and method for detecting stress migration characteristics

Publications (2)

Publication Number Publication Date
DE10254756A1 DE10254756A1 (en) 2004-06-09
DE10254756B4 true DE10254756B4 (en) 2011-07-07

Family

ID=32308683

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002154756 Expired - Fee Related DE10254756B4 (en) 2002-11-23 2002-11-23 Apparatus and method for detecting stress migration characteristics

Country Status (4)

Country Link
CN (1) CN100554988C (en)
DE (1) DE10254756B4 (en)
TW (1) TWI234220B (en)
WO (1) WO2004048985A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397260B2 (en) 2005-11-04 2008-07-08 International Business Machines Corporation Structure and method for monitoring stress-induced degradation of conductive interconnects
US7858406B2 (en) 2007-02-06 2010-12-28 Infineon Technologies Ag Semiconductor device test structures and methods
US7851237B2 (en) 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods
US9076751B2 (en) 2011-08-30 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with self-heating structures, methods of manufacture thereof, and testing methods
CN106684008B (en) * 2015-11-05 2019-09-27 中芯国际集成电路制造(上海)有限公司 The reliability testing structure and its test method of semiconductor devices
CN111007387A (en) * 2019-12-07 2020-04-14 苏州容启传感器科技有限公司 Test chip and integration method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0656650A1 (en) * 1993-06-21 1995-06-07 OHMI, Tadahiro Method of evaluating current-driven conductive material
US5532600A (en) * 1993-10-19 1996-07-02 Sony Corporation Method of and apparatus for evaluating reliability of metal interconnect
JPH1131727A (en) * 1997-07-11 1999-02-02 Matsushita Electron Corp Semiconductor device
GB2368974A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Method of testing an integrated circuit by assessing a conductive region formed at the periphery of the substrate
GB2368973A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177221A (en) * 1992-12-07 1994-06-24 Fujitsu Ltd Semiconductor device for evaluating reliability and product lsi and wafer with built-in evaluation pattern for evaluating reliability
JPH06188297A (en) * 1992-12-18 1994-07-08 Kawasaki Steel Corp Testing reliability of lsi wiring
JPH10107108A (en) * 1996-10-02 1998-04-24 Matsushita Electron Corp Stress migration testing method and sample for evaluating wiring

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0656650A1 (en) * 1993-06-21 1995-06-07 OHMI, Tadahiro Method of evaluating current-driven conductive material
US5532600A (en) * 1993-10-19 1996-07-02 Sony Corporation Method of and apparatus for evaluating reliability of metal interconnect
JPH1131727A (en) * 1997-07-11 1999-02-02 Matsushita Electron Corp Semiconductor device
GB2368974A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Method of testing an integrated circuit by assessing a conductive region formed at the periphery of the substrate
GB2368973A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
J.A. Shideler et al., Solid State Technology, S. 47-54, März 1995 *
N.R. Kamat et al., Proceedings of 5th International Workshop on Thermal Investigations of ICs and Microstructures, S. 277-280, Okt. 1999 *
ROESCH,M. (u.a.): Flip chip on laminate reliability-failure mechanisms. In: Internat. Journal of Microcircuits and Electronic Packaging. ISSN 1063-1674. 2000, Vol. 23, Nr. 1, S. 53-61 *
WILSON,K.J. (u.a.): Some problems in the correct failure analysis of plastic encapsulated semiconductor devices. In: 36th Electronic Components Conf. Proceedings. IEEE, 1986, S. 132-137 *

Also Published As

Publication number Publication date
CN100554988C (en) 2009-10-28
TWI234220B (en) 2005-06-11
DE10254756A1 (en) 2004-06-09
WO2004048985A1 (en) 2004-06-10
TW200415739A (en) 2004-08-16
CN1714299A (en) 2005-12-28

Similar Documents

Publication Publication Date Title
EP1279966B1 (en) Apparatus and method for determining the reliability of integrated semiconductor circuits at high temperatures
DE69734158T2 (en) TEST HEAD STRUCTURE WITH SEVERAL ISOLATED TIPS
US6320201B1 (en) Semiconductor reliability test chip
US8323991B2 (en) Method for detecting stress migration properties
US20080231312A1 (en) Structure for modeling stress-induced degradation of conductive interconnects
US7348792B2 (en) Packaging reliability super chips
DE102008000217B4 (en) Semiconductor device test structures, use and manufacturing method
DE102007020257B4 (en) Unified test structure for load-dependent material migration tests
DE10254756B4 (en) Apparatus and method for detecting stress migration characteristics
DE10255378B4 (en) Test structure for determining the stability of electronic devices comprising interconnected substrates
US6897475B2 (en) Test structure and related methods for evaluating stress-induced voiding
US6307162B1 (en) Integrated circuit wiring
DE19630902B4 (en) Device for temperature monitoring in a power electronic device
JP2974068B1 (en) Semiconductor element for electromigration test
KR100352672B1 (en) Integrated circuit and fabricating method and evaluating method of integrated circuit
DE69712368T2 (en) THERMALLY INSULATED INTEGRATED CIRCUIT
DE10234648A1 (en) Semiconductor wafer with electrically connected contact and test surfaces and after treatment process has passive contact region and test surfaces in active component region of chip
EP1109220A2 (en) Dielectric filling of electrical wiring levels
DE10250634B4 (en) Semiconductor structure with compliant interconnecting element and method of making the same
KR20170086382A (en) Kelvin resistance test structure and method of manufacturing structure including the same
DE102005043270B4 (en) Device for monitoring the temperature of planar field-effect transistors and associated production method
DE69600945T2 (en) Arrangement for integrated circles and method for mounting them
DE102005043271B4 (en) Device for measuring the temperature in vertically structured semiconductor devices during operation and combined test structure for detecting the reliability
DE102018210725B4 (en) Semiconductor device and related manufacturing method
DE10062661B4 (en) Test cell structure and method for determining electrical properties of closely spaced connection areas formed on a substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20111008

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee