DE10254756B4 - Apparatus and method for detecting stress migration characteristics - Google Patents
Apparatus and method for detecting stress migration characteristics Download PDFInfo
- Publication number
- DE10254756B4 DE10254756B4 DE2002154756 DE10254756A DE10254756B4 DE 10254756 B4 DE10254756 B4 DE 10254756B4 DE 2002154756 DE2002154756 DE 2002154756 DE 10254756 A DE10254756 A DE 10254756A DE 10254756 B4 DE10254756 B4 DE 10254756B4
- Authority
- DE
- Germany
- Prior art keywords
- heating
- smt
- semiconductor device
- conductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Vorrichtung zur Erfassung von Spannungsmigrations-Eigenschaften eines Halbleiter-Bausteins (IC) auf Grund von mechanischen Spannungen mit einer Spannungsmigrations-Teststruktur (SMT), die im Halbleiter-Baustein (IC) zum Erfassen der Spannungsmigrations-Eigenschaften ausgebildet ist, wobei der Halbleiter-Baustein (IC) auf einem Bausteinträger (T) in einem produktrelevanten Gehäuse (G) endmontiert ist, gekennzeichnet durch eine integrierte Heizvorrichtung (IH), die innerhalb oder in unmittelbarer Nähe der Spannungsmigrations-Teststruktur (SMT) im Halbleiter-Baustein (IC) zum lokalen Erwärmen der Spannungsmigrations-Teststruktur (SMT) ausgebildet ist.Device for detecting voltage migration properties of a semiconductor component (IC) on the basis of mechanical stresses with a voltage migration test structure (SMT), which is formed in the semiconductor component (IC) for detecting the voltage migration properties, the semiconductor component (IC) is finally assembled on a module carrier (T) in a product-relevant housing (G), characterized by an integrated heating device (IH), which is located within or in the immediate vicinity of the voltage migration test structure (SMT) in the semiconductor module (IC) to the local Heating the stress migration test structure (SMT) is formed.
Description
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften auf Grund von mechanischen Spannungen und insbesondere auf eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins.The present invention relates to an apparatus and a method for detecting stress migration properties due to mechanical stresses and, more particularly, to an apparatus and method for detecting stress migration characteristics of a semiconductor package finely mounted in a product-relevant package.
Integrierte Schaltungen werden üblicherweise mit einer Vielzahl von strukturierten Metallisierungs- bzw. Leiterbahnebenen hergestellt, die voneinander durch dielektrische Zwischenisolierschichten elektrisch voneinander getrennt sind. Zur Realisierung von elektrischen Verbindungen zwischen den strukturierten Metallisierungs- bzw. Leiterbahnschichten oder zwischen den Leiterbahnschichten und einem Substrat werden an ausgewählten Orten sogenannte Kontaktlöcher bzw. Vias in den Isolierschichten ausgebildet.Integrated circuits are typically fabricated with a plurality of patterned metallization interconnects that are electrically isolated from one another by interlayer dielectric interconnect layers. In order to realize electrical connections between the structured metallization or conductor track layers or between the conductor track layers and a substrate, so-called contact holes or vias are formed in the insulation layers at selected locations.
Mit fortschreitender Integrationsdichte werden zur Realisierung von verbesserten Leistungsmerkmalen wie z. B. einer erhöhten Geschwindigkeit und einer vergrößerten Schaltungsfunktionalität pro Flächeneinheit die Strukturbreiten und insbesondere die Kontaktlöcher bzw. Vias zunehmend kleiner, weshalb sie insbesondere für eine sogenannte Stressmigration zunehmend empfänglich werden.With increasing integration density are for the realization of improved features such. As an increased speed and increased circuit functionality per unit area, the feature widths and in particular the vias or increasingly smaller, so they are increasingly susceptible to so-called stress migration in particular.
Im Gegensatz zu der sogenannten Elektromigration, bei der ein Massentransport von Leiterbahnmaterial auf Grund eines anliegenden Gleichstroms und insbesondere bei sehr hohen Stromdichten hervorgerufen wird, bezieht sich die in der vorliegenden Erfindung beschriebene Stressmigration auf einen Massentransport, der in Leiterbahnschichten bzw. Kontaktlöchern insbesondere auf Grund von mechanischen Spannungen bzw. Spannungsgradienten hervorgerufen wird, die zumindest eine Komponente senkrecht zum Stromfluss aufweisen. Derartige mechanische Spannungen, die beispielsweise aus einer Fehlanpassung von thermischen Ausdehnungskoeffizienten und von unterschiedlichen Elastizitätsmodulen der Leiterbahnschichten bzw. der dazwischen liegenden Isolatorschichten und anderer leitender und nicht leitender Zwischenschichten herrühren, führen demzufolge zu einem ähnlichen Materialtransport, der abhängig von einer Druck- oder Zugspannung bzw. Wechselbeanspruchung die Ausbildung von Hohlräumen (voids) im elektrisch leitenden Material hervorruft, wodurch ein elektrischer Widerstand von Leiterbahnen im Halbleiter-Baustein erhöht oder sogar eine Leiterbahnunterbrechung auftreten kann.In contrast to the so-called electromigration, in which a mass transport of printed circuit material is caused by an applied direct current and in particular at very high current densities, the stress migration described in the present invention refers to a mass transport which occurs in interconnect layers or contact holes in particular mechanical stresses or voltage gradients is caused which have at least one component perpendicular to the current flow. Such mechanical stresses, for example, resulting from a mismatch of thermal expansion coefficients and different moduli of elasticity of the interconnect layers or the intervening insulator layers and other conductive and non-conductive intermediate layers, thus leading to a similar material transport, depending on a compressive or tensile stress or Alternating stress causes the formation of cavities (voids) in the electrically conductive material, whereby an electrical resistance of printed conductors in the semiconductor device increases or even a conductor break can occur.
Betrachtet man beispielsweise einen Herstellungsprozess, bei dem auf einer Leiterbahnschicht (Aluminium, Kupfer, usw.), die auf einem Halbleitersubstrat oder einer dielektrischen Schicht ausgebildet ist, eine weitere Isolatorschicht, beispielsweise bei einer Temperatur von 350 Grad Celsius mittels eines CVD-Verfahrens (Chemical Vapor Deposition), abgeschieden wird, so ergeben sich bereits auf Grund der unterschiedlichen Ausdehnungskoeffizienten zwischen der Leiterbahnschicht und den angrenzenden Isolierschichten mechanische Spannungen, die beispielsweise als Zug-Beanspruchung eine Stressmigration in der Leiterbahnschicht hervorrufen. Bei Kupfermetallisierung mit Cu-Vias führen Spannungsgradienten z. B. in Folge thermischer Fehlanpassung zum Transport von Leerstellen in das Via (Bildung von Hohlräumen).Consider, for example, a manufacturing process in which on a wiring layer (aluminum, copper, etc.) formed on a semiconductor substrate or a dielectric layer, another insulator layer, for example, at a temperature of 350 degrees Celsius by means of a CVD method (Chemical Vapor deposition), resulting already due to the different expansion coefficients between the conductor track layer and the adjacent insulating layers mechanical stresses that cause, for example as a tensile stress stress migration in the wiring layer. In copper metallization with Cu vias lead stress gradients z. B. as a result of thermal mismatch for the transport of voids in the via (formation of cavities).
Genauer gesagt diffundieren Leerstellen zur Verringerung der Spannungsenergie in der Leiterbahnschicht, wodurch nach einer gewissen Zeit, üblicherweise mehrere Monate oder Jahre, dieser Massentransport in der Leiterbahnschicht oder den Vias Hohlräume erzeugt, die die elektrischen Eigenschaften des Halbleiter-Bausteins beeinflussen und bis zu einer Unterbrechung einer Leiterbahn führen können.More specifically, voids diffuse to reduce the strain energy in the wiring layer, which over a period of time, typically several months or years, this mass transport in the wiring layer or vias creates voids that affect the electrical properties of the semiconductor device and to a break in a Lead track can lead.
Gemäß
Nachteilig ist jedoch bei einer derartigen Testvorrichtung, dass die gewonnenen Ergebnisse auf Grund einer fehlenden Endmontage in einem Gehäuse nur unzureichend sind und insofern keine ausreichend genaue Erfassung der Stressmigrations-Eigenschaften des Halbleiter-Bausteins in produktnaher Umgebung auf Grund von mechanischen Spannungen ermöglichen.A disadvantage, however, in such a test device that the results obtained due to a lack of final assembly in a housing are insufficient and thus do not allow sufficiently accurate detection of the stress migration properties of the semiconductor device in product-near environment due to mechanical stresses.
Gemäß
Gemäß
Ohne diese erhöhten Temperaturen größer 150 Grad Celsius, die vorzugsweise von einer externen Heizung EH erzeugt werden, sind jedoch derartige Zuverlässigkeitsuntersuchungen nicht wirtschaftlich durchführbar, da sie mehrere Monate und üblicherweise sogar mehrere Jahre beanspruchen würden.Without these elevated temperatures greater than 150 degrees Celsius, which are preferably generated by an external heater EH, however, such reliability studies are not economically feasible, since they would take several months and usually even several years.
Aus den den Oberbegriff des Patentanspruchs 1 bildenden Druckschriften
Aus der Druckschrift J. A. Shideler et al., Solid State Technology, S. 47–54, März 1995, ist eine integrierte Heizvorrichtung bekannt, wobei eine Polysilizium-Heizung unterhalb von serpentinenförmigen Metallbahnen angeordnet ist und auf bis zu 450°C erwärmt wird. Hierbei wird jedoch auf Waferebene, getestet, weshalb wiederum keine realistische (d. h. unter Berücksichtigung der Auswirkungen des endgültigen Gehäuses,) Erfassung von Spannungsmigrations-Eigenschaften für Halbleiter-Bausteine auf Grund von mechanischen Spannungen möglich ist.From J. L Shideler et al., Solid State Technology, pp. 47-54, March 1995, an integrated heater is known wherein a polysilicon heater is disposed beneath serpentine metal tracks and is heated up to 450 ° C. However, this is tested at the wafer level, which in turn does not allow for realistic (i.e., taking into account the effects of the final package) detection of voltage migration characteristics for semiconductor devices due to mechanical stresses.
Aus der Druckschrift N. R. Kaurat et al., Proceedings of the 5th International Workshop an Thermal Investigations of ICs and Microstructures, S. 277–280, Okt. 1999, sind verschiedene Kontakt- und Viaketten für Zuverlässigkeitsprüfungen bekannt, wobei wiederum auf Waferebene oder mit speziellen Testgehäusen getestet wird.Various references and tapes for reliability testing are known from NR Kaurat et al., Proceedings of the 5th International Workshop on Thermal Investigations of ICs and Microstructures, pp. 277-280, Oct. 1999, again at the wafer level or with specific ones Test housings is tested.
Die Druckschrift
Weiterhin offenbart die Druckschrift
Die Druckschrift
Die Literaturstelle Roesch et al.: „Flip chip an laminate reliability – failure mechanisms”, Int. Journal of Microcircuits and Electronic packaging, Bd. 23, Nr. 1, 2000–01, Seiten 53–61, zeigt ferner die grundsätzlichen Fehlermechanismen bei der Flip-Chip-Montage.The Roesch et al. Reference: "flip chip to laminate reliability - failure mechanisms", Int. Journal of Microcircuits and Electronic Packaging, Vol. 23, No. 1, 2000-01, pages 53-61 further shows the basic failure mechanisms in flip-chip mounting.
Ferner ist aus der Literaturstelle K. J. Wilson et al.: ”Some Problems in the correct failure analysis of Plastic Encapsulated semiconductor devices”, IEEE, 5.–8.5.1986, Seiten 132–137 bekannt, eine Fehleranalyse von in produktrelevanten Plastik-Gehäusen endmontierten Halbleiter-Bausteinen durchzuführen, wobei mittels Trockenätzen Teilbereiche des Gehäuses entfernt werden.Further, from the reference KJ Wilson et al .: "Some Problems in the Correct Failure Analysis of Plastic Encapsulated Semiconductor Devices ", IEEE, 5-8.5.1986, pages 132-137 is known to perform an error analysis of semi-finished semiconductor devices in product-relevant plastic housings, wherein partial areas of the housing are removed by means of dry etching.
Der Erfindung liegt die Aufgabe zu Grunde, eine Vorrichtung und ein Verfahren zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins auf Grund von mechanischen Spannungen zu schaffen, wodurch man in relativ kurzer Zeit eine ausreichend genaue Bewertung von Stressmigrations-Eigenschaften erhält.It is an object of the present invention to provide an apparatus and a method for detecting stress migration characteristics of a semiconductor device finally mounted in a product-related package due to mechanical stresses, thereby providing a sufficiently accurate evaluation of stress migration characteristics in a relatively short time receives.
Erfindungsgemäß wird diese Aufgabe hinsichtlich der Vorrichtung durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 10 gelöst.According to the invention, this object is achieved with regard to the device by the features of
Insbesondere durch die Verwendung einer integrierten Heizvorrichtung, die innerhalb oder in unmittelbarer Nähe einer Stressmigrations-Teststruktur im Halbleiter-Baustein zum lokalen Erwärmen der Stressmigrations-Teststruktur ausgebildet ist, erhält man eine ausreichende Beschleunigung zur Verringerung der Testzeiten, wobei eine durch ein produktrelevantes Gehäuse verursachte mechanische Spannung dadurch im Wesentlichen unbeeinflusst bleibt.In particular, the use of an integrated heating device, which is formed within or in the immediate vicinity of a stress migration test structure in the semiconductor device for locally heating the stress migration test structure, provides sufficient acceleration to reduce test times, with mechanical damage caused by a product-relevant housing Essentially tension remains unaffected.
Vorzugsweise besteht die Stressmigrations-Teststruktur aus zumindest einem ersten Leiterbahnbereich, der in einer ersten Leiterbahnschicht ausgebildet ist, zumindest einem zweiten Leiterbahnbereich, der in einer zweiten Leiterbahnschicht ausgebildet ist und zumindest einem Verbindungsbereich, der zwischen den Leiterbahnschichten zum elektrischen Verbinden der ersten und zweiten Leiterbahnbereiche in einer ersten Isolierschicht ausgebildet ist. Da die Stressmigrations-Teststruktur demzufolge in den zur Verfügung stehenden Leiterbahnschichten des Halbleiter-Bausteins ausgebildet ist, erhält man für die ermittelten Messwerte eine hohe Aussagekraft hinsichtlich der Stressmigrations-Eigenschaften im Halbleiter-Baustein.Preferably, the stress migration test structure consists of at least a first interconnect region formed in a first interconnect layer, at least one second interconnect region formed in a second interconnect layer, and at least one interconnect region disposed between the interconnect layers for electrically interconnecting the first and second interconnect regions a first insulating layer is formed. Since the stress migration test structure is accordingly formed in the available interconnect layers of the semiconductor component, the result obtained for the measured values obtained is highly meaningful with regard to the stress migration properties in the semiconductor component.
Vorzugsweise ist eine Oberfläche und/oder ein Volumen des ersten und/oder ein Volumen zweiten Leiterbahnbereichs wesentlich größer als eine Oberfläche und/oder ein Volumen des Verbindungsbereichs, wodurch man in Kenntnis des Layouts für die weitere Halbleiter-Schaltung eine weitere wesentliche Reduzierung der Zeitdauer für die Zuverlässigkeitsuntersuchung erhält, da die an der vergrößerten Oberfläche wirkende Spannung bzw. Beanspruchung, sowie die Anzahl von diffusionsfähigen Leerstellen im Volumen entsprechend vergrößert ist.Preferably, a surface and / or a volume of the first and / or a volume of the second interconnect region is substantially larger than a surface and / or a volume of the interconnect region, whereby, knowing the layout for the further semiconductor circuit, a further substantial reduction of the time duration for obtains the reliability investigation, since the stress acting on the enlarged surface stress and the number of diffusive voids in the volume is increased accordingly.
Zur weiteren Erhöhung einer Messgenauigkeit und der statistischen Signifikanz bei einer Untersuchung von Stressmigrations-Eigenschaften kann die Stressmigrations-Teststruktur eine Vielzahl von ersten und zweiten Leiterbahnbereichen aufweisen, die über eine Vielzahl von Verbindungsbereichen kettenförmig miteinander verbunden sind.To further increase measurement accuracy and statistical significance in a study of stress migration characteristics, the stress migration test structure may include a plurality of first and second trace regions that are chain-connected to one another via a plurality of bond regions.
Vorzugsweise wird die integrierte Heizvorrichtung als Heiz-Leiterbahnbereich innerhalb des zumindest einen ersten oder zweiten Leiterbahnbereichs oder Verbindungsbereichs ausgebildet, wobei der Heiz-Leiterbahnbereich von einem Wechselstrom durchströmt wird. Auf diese Weise erhält man eine besonders effektive Erwärmung der zu untersuchenden Strukturen, wobei insbesondere bei Verwendung eines Wechselstroms der Einfluss von Elektromigration zuverlässig ausgeschlossen werden kann.Preferably, the integrated heating device is designed as a heating conductor track area within the at least one first or second printed conductor region or connecting region, wherein an alternating current flows through the heating printed conductor region. In this way, one obtains a particularly effective heating of the structures to be examined, wherein the influence of electromigration can be reliably excluded, in particular when using an alternating current.
Hinsichtlich des Verfahrens zur Erfassung von Stressmigrations-Eigenschaften wird vorzugsweise zunächst die vorstehend beschriebene Stressmigrations-Erfassungsvorrichtung in einem Halbleiter-Baustein ausgebildet, anschließend der Halbleiter-Baustein auf einen Baustein-Träger montiert und in einem produktrelevanten Gehäuse verpackt, wobei abschließend ein Heizstrom an die integrierte Heizvorrichtung und zum Erfassen der Stressmigrations-Eigenschaften des Halbleiter-Bausteins eine Messspannung an die Stressmigrations-Teststruktur angelegt und ein Strom durch die Stressmigrations-Teststruktur gemessen wird. Auf diese Weise können erstmals auch für produktrelevante Gehäuse, wie beispielsweise Kunststoffgehäuse, die entsprechenden Stressmigrations-Eigenschaften in ausreichend kurzer Zeit hochgenau ermittelt werden.With regard to the method for detecting stress migration properties, the stress migration detection device described above is preferably first formed in a semiconductor chip, then the semiconductor chip is mounted on a chip carrier and packaged in a product-relevant housing, wherein finally a heating current is applied to the integrated chip Heater and for detecting the stress migration properties of the semiconductor device, a measurement voltage is applied to the stress migration test structure and a current through the stress migration test structure is measured. In this way, for the first time, even for product-relevant housings, such as plastic housings, the corresponding stress migration properties can be determined with high precision in a sufficiently short time.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.In the further subclaims further advantageous embodiments of the invention are characterized.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.The invention will be described below with reference to embodiments with reference to the drawings.
Es zeigen:Show it:
Gemäß
Insbesondere bei sogenannten Flip-Chip-Gehäusen G werden mechanische Spannungen im Halbleiter-Baustein IC bis in den Bereich der Fließspannung von sogenannten Bulk-Materialien induziert, weshalb sie ein erhöhtes Zuverlässigkeitsrisiko darstellen. Dieser gemäß des Standes der Technik nicht bewertbare Einfluss wird gemäß
Gleichwohl kann mittels der integrierten Heizvorrichtung IH eine lokale Erwärmung der Stressmigrations-Teststruktur SMT auf TI größer 150 Grad Celsius herbeigeführt werden, wobei vorzugsweise Temperaturen in einem Bereich von 225 Grad Celsius bis 300 Grad Celsius eingestellt werden. Auf diese Weise kann in relativ kurzer Zeit, d. h. 100 bis 2000 Stunden, eine Aussage über die Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins IC getroffen werden.Nevertheless, by means of the integrated heating device IH, a local heating of the stress migration test structure SMT to T I greater than 150 degrees Celsius can be brought about, whereby preferably temperatures in a range from 225 degrees Celsius to 300 degrees Celsius are set. In this way, in a relatively short time, ie 100 to 2000 hours, a statement about the stress migration properties of a semi-finished in a product-relevant housing semiconductor device IC can be made.
Entgegen der herkömmlichen Einlagerung der Halbleiter-Bausteine IC mit ihren produktrelevanten Gehäusen G in einem Ofen, wobei die Gehäuse-Spannungszustände bis hin zum Verfließen in unerwünschter Weise verändert werden, können somit erstmalig produktnahe Tests zur Charakterisierung der Stressmigrations-Eigenschaften insbesondere von Metallisierungen integrierter Schaltungen durchgeführt werden.Contrary to the conventional incorporation of the semiconductor devices IC with their product-relevant housings G in an oven, wherein the housing voltage states are changed to the flow in an undesirable manner, so for the first time product-related tests for characterizing the stress migration properties in particular of metallizations integrated circuits can be performed become.
Gemäß
Zur Verbesserung der Empfindlichkeit der Stressmigrations-Teststruktur SMT ist zumindest die Oberfläche und/oder das Volumen der ersten Leiterbahnbereiche
In der Stressmigrations-Teststruktur SMT gemäß des ersten Ausführungsbeispiels nach
Gemäß
Zur lokalen Erwärmung der Stressmigrations-Teststruktur SMT ist im ersten Ausführungsbeispiel gemäß
Genauer gesagt ist gemäß
Ferner kann gemäß
Vorzugsweise weist die integrierte Heizvorrichtung IH1 und IH2 ein polykristallines Halbleitermaterial und insbesondere Polysilizium auf, wodurch man besonders gute Wärmeleiteigenschaften erhält. Es können jedoch in gleicher Weise auch Metall-Materialien verwendet werden. Die in dieser unteren und oberen internen Heizvorrichtung IH1 und IH2 erzeugten Temperaturen liegen üblicherweise über 150 Grad Celsius und vorzugsweise in einem Temperaturbereich von 225 Grad Celsius bis 300 Grad Celsius, wodurch man die Stressmigration insbesondere in den ersten Leiterbahnbereichen
Insbesondere bei Verwendung von Silizium als Halbleitermaterial für den Halbleiter-Baustein IC erhält man auf Grund der guten Wärmeleiteigenschaften von Silizium eine ausschließlich lokale Erwärmung, die nur auf ein sehr kleines Gebiet unmittelbar in der Nähe der Stressmigrations-Teststruktur SMT beschränkt ist.In particular, when using silicon as the semiconductor material for the semiconductor device IC is obtained due to the good thermal conductivity of silicon exclusively local heating, which is limited to a very small area immediately in the vicinity of the stress migration test structure SMT.
Gemäß
Der Heizstrom AC wird gemäß
Gemäß
Die Vorrichtung gemäß
Im Gegensatz zu den
Als Materialien für die jeweiligen Leiterbahnschichten und Verbindungsbereiche können die jeweils in Halbleiter-Bausteinen zur Verfügung stehenden Leiterbahn- bzw. Metallisierungs-Materialien verwendet werden, wobei insbesondere Kupfer und/oder Aluminium als Materialien für die Leiterbahnschichten und Kupfer, Aluminium oder Wolfram für die Verbindungsbereiche verwendet werden können.As materials for the respective interconnect layers and interconnect regions, the interconnect or metallization materials respectively available in semiconductor components may be used, in particular copper and / or aluminum being used as materials for the interconnect layers and copper, aluminum or tungsten for the interconnect regions can be.
Hinsichtlich des Verfahrens zur Erfassung von Stressmigrations-Eigenschaften eines in einem produktrelevanten Gehäuse endmontierten Halbleiter-Bausteins wird vorgeschlagen, dass zunächst die vorstehend beschriebenen Stressmigrations-Teststrukturen mit ihren jeweiligen internen oder unmittelbar in der Nähe ausgebildeten integrierten Heizvorrichtungen im Halbleiter-Baustein ausgebildet werden, wobei anschließend der Halbleiter-Baustein auf einem Baustein-Träger T, der vorzugsweise einen Anschlussrahmen bzw. Lead Frame eines Flip-Chip-Gehäuses darstellt, montiert wird. Anschließend wird das produktrelevante Gehäuse vorzugsweise mittels eines Kunststoff-Spritzguss-Verfahrens ausgebildet und nach dem Auskühlen bzw. Erhärten des Kunststoffes die eigentliche Zuverlässigkeitsuntersuchung im endmontierten Zustand durchgeführt. Hierbei wird zunächst ein Heizstrom an die integrierte Heizvorrichtung angelegt und ferner zur Erfassung der Stressmigrations-Eigenschaften des Halbleiter-Bausteins eine Messspannung an die Stressmigrations-Teststruktur angelegt und ein durch die Stressmigrations-Teststruktur fließender Strom gemessen. Das Anlegen des Heizstroms sowie das Anlegen der Messspannung kann hierbei gleichzeitig oder zeitlich voneinander getrennt durchgeführt werden, wodurch man eine weitere Vereinfachung des Testverfahrens und Beschleunigung erhält.With regard to the method for detecting stress migration properties of a semiconductor device finally mounted in a product-relevant housing, it is proposed that first the stress migration test structures described above be formed with their respective internal or immediately adjacent integrated heating devices in the semiconductor device, wherein the semiconductor device is mounted on a device carrier T, which preferably represents a lead frame or lead frame of a flip-chip package. Subsequently, the product-relevant housing is preferably formed by means of a plastic injection molding process and carried out after cooling or hardening of the plastic, the actual reliability investigation in the final assembled state. In this case, first of all a heating current is applied to the integrated heating device and, furthermore, a measuring voltage is applied to the stress migration test structure for detecting the stress migration properties of the semiconductor module and a current flowing through the stress migration test structure is measured. The application of the heating current as well as the application of the measuring voltage can be carried out simultaneously or temporally separated from each other, whereby a further simplification of the test procedure and acceleration is obtained.
Die Erfindung wurde vorstehend anhand eines in einem Flip-Chip-Gehäuse gepackten Halbleiter-Bausteins beschrieben. Sie kann in gleicher Weise alle weiteren produktrelevanten Gehäuse aufweisen. In gleicher Weise kann die Stressmigrations-Teststruktur Weise alternative Formen und Ausgestaltungen umfassen, wobei eine integrierte Heizvorrichtung innerhalb oder in unmittelbarer Nähe der Stressmigrations-Teststruktur eine lokale Erwarmung herbeiführt.The invention has been described above with reference to a semiconductor chip packaged in a flip-chip package. It can have all other product-relevant housing in the same way. Likewise, the stress migration test structure may include alternative forms and configurations wherein an integrated heater within or in close proximity to the stress migration test structure causes local heating.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
- 11
- erster Leiterbahnbereichfirst trace area
- 22
- zweiter Leiterbahnbereichsecond trace area
- 33
- Verbindungsbereichconnecting area
- SMTSMT
- Stressmigrations-TeststrukturStress migration test structure
- ICIC
- Halbleiter-BausteinA semiconductor device
- BB
- Lötverbindungsolder
- TT
- Baustein-TrägerBlock-support
- TGTG
- Testgehäusetest case
- GG
- produktrelevantes GehäuseProduct-relevant housing
- EHEH
- externe Heizungexternal heating
- IH, IH1, IH2IH, IH1, IH2
- integrierte Heizungintegrated heating
- AC/DCAC / DC
- Heizstromheating
- VV
- Hohlraumcavity
- AA
- Anschlussbereichterminal area
- L1, L2, L3L1, L2, L3
- LeiterbahnschichtenWiring layers
- I1, I2I1, I2
- Isolierschichteninsulating
Claims (15)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002154756 DE10254756B4 (en) | 2002-11-23 | 2002-11-23 | Apparatus and method for detecting stress migration characteristics |
TW92132087A TWI234220B (en) | 2002-11-23 | 2003-11-14 | Device and method for detecting stress migration |
PCT/DE2003/003844 WO2004048985A1 (en) | 2002-11-23 | 2003-11-20 | Device and method for detecting stress migration properties |
CNB2003801039564A CN100554988C (en) | 2002-11-23 | 2003-11-20 | Detect the device and method of stress migration character |
US11/132,665 US7888672B2 (en) | 2002-11-23 | 2005-05-19 | Device for detecting stress migration properties |
US12/980,829 US8323991B2 (en) | 2002-11-23 | 2010-12-29 | Method for detecting stress migration properties |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002154756 DE10254756B4 (en) | 2002-11-23 | 2002-11-23 | Apparatus and method for detecting stress migration characteristics |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10254756A1 DE10254756A1 (en) | 2004-06-09 |
DE10254756B4 true DE10254756B4 (en) | 2011-07-07 |
Family
ID=32308683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2002154756 Expired - Fee Related DE10254756B4 (en) | 2002-11-23 | 2002-11-23 | Apparatus and method for detecting stress migration characteristics |
Country Status (4)
Country | Link |
---|---|
CN (1) | CN100554988C (en) |
DE (1) | DE10254756B4 (en) |
TW (1) | TWI234220B (en) |
WO (1) | WO2004048985A1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7397260B2 (en) | 2005-11-04 | 2008-07-08 | International Business Machines Corporation | Structure and method for monitoring stress-induced degradation of conductive interconnects |
US7858406B2 (en) | 2007-02-06 | 2010-12-28 | Infineon Technologies Ag | Semiconductor device test structures and methods |
US7851237B2 (en) | 2007-02-23 | 2010-12-14 | Infineon Technologies Ag | Semiconductor device test structures and methods |
US9076751B2 (en) | 2011-08-30 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices with self-heating structures, methods of manufacture thereof, and testing methods |
CN106684008B (en) * | 2015-11-05 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | The reliability testing structure and its test method of semiconductor devices |
CN111007387A (en) * | 2019-12-07 | 2020-04-14 | 苏州容启传感器科技有限公司 | Test chip and integration method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0656650A1 (en) * | 1993-06-21 | 1995-06-07 | OHMI, Tadahiro | Method of evaluating current-driven conductive material |
US5532600A (en) * | 1993-10-19 | 1996-07-02 | Sony Corporation | Method of and apparatus for evaluating reliability of metal interconnect |
JPH1131727A (en) * | 1997-07-11 | 1999-02-02 | Matsushita Electron Corp | Semiconductor device |
GB2368974A (en) * | 2000-06-27 | 2002-05-15 | Agere Syst Guardian Corp | Method of testing an integrated circuit by assessing a conductive region formed at the periphery of the substrate |
GB2368973A (en) * | 2000-06-27 | 2002-05-15 | Agere Syst Guardian Corp | Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177221A (en) * | 1992-12-07 | 1994-06-24 | Fujitsu Ltd | Semiconductor device for evaluating reliability and product lsi and wafer with built-in evaluation pattern for evaluating reliability |
JPH06188297A (en) * | 1992-12-18 | 1994-07-08 | Kawasaki Steel Corp | Testing reliability of lsi wiring |
JPH10107108A (en) * | 1996-10-02 | 1998-04-24 | Matsushita Electron Corp | Stress migration testing method and sample for evaluating wiring |
-
2002
- 2002-11-23 DE DE2002154756 patent/DE10254756B4/en not_active Expired - Fee Related
-
2003
- 2003-11-14 TW TW92132087A patent/TWI234220B/en not_active IP Right Cessation
- 2003-11-20 CN CNB2003801039564A patent/CN100554988C/en not_active Expired - Fee Related
- 2003-11-20 WO PCT/DE2003/003844 patent/WO2004048985A1/en not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0656650A1 (en) * | 1993-06-21 | 1995-06-07 | OHMI, Tadahiro | Method of evaluating current-driven conductive material |
US5532600A (en) * | 1993-10-19 | 1996-07-02 | Sony Corporation | Method of and apparatus for evaluating reliability of metal interconnect |
JPH1131727A (en) * | 1997-07-11 | 1999-02-02 | Matsushita Electron Corp | Semiconductor device |
GB2368974A (en) * | 2000-06-27 | 2002-05-15 | Agere Syst Guardian Corp | Method of testing an integrated circuit by assessing a conductive region formed at the periphery of the substrate |
GB2368973A (en) * | 2000-06-27 | 2002-05-15 | Agere Syst Guardian Corp | Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure |
Non-Patent Citations (4)
Title |
---|
J.A. Shideler et al., Solid State Technology, S. 47-54, März 1995 * |
N.R. Kamat et al., Proceedings of 5th International Workshop on Thermal Investigations of ICs and Microstructures, S. 277-280, Okt. 1999 * |
ROESCH,M. (u.a.): Flip chip on laminate reliability-failure mechanisms. In: Internat. Journal of Microcircuits and Electronic Packaging. ISSN 1063-1674. 2000, Vol. 23, Nr. 1, S. 53-61 * |
WILSON,K.J. (u.a.): Some problems in the correct failure analysis of plastic encapsulated semiconductor devices. In: 36th Electronic Components Conf. Proceedings. IEEE, 1986, S. 132-137 * |
Also Published As
Publication number | Publication date |
---|---|
CN100554988C (en) | 2009-10-28 |
TWI234220B (en) | 2005-06-11 |
DE10254756A1 (en) | 2004-06-09 |
WO2004048985A1 (en) | 2004-06-10 |
TW200415739A (en) | 2004-08-16 |
CN1714299A (en) | 2005-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1279966B1 (en) | Apparatus and method for determining the reliability of integrated semiconductor circuits at high temperatures | |
DE69734158T2 (en) | TEST HEAD STRUCTURE WITH SEVERAL ISOLATED TIPS | |
US6320201B1 (en) | Semiconductor reliability test chip | |
US8323991B2 (en) | Method for detecting stress migration properties | |
US20080231312A1 (en) | Structure for modeling stress-induced degradation of conductive interconnects | |
US7348792B2 (en) | Packaging reliability super chips | |
DE102008000217B4 (en) | Semiconductor device test structures, use and manufacturing method | |
DE102007020257B4 (en) | Unified test structure for load-dependent material migration tests | |
DE10254756B4 (en) | Apparatus and method for detecting stress migration characteristics | |
DE10255378B4 (en) | Test structure for determining the stability of electronic devices comprising interconnected substrates | |
US6897475B2 (en) | Test structure and related methods for evaluating stress-induced voiding | |
US6307162B1 (en) | Integrated circuit wiring | |
DE19630902B4 (en) | Device for temperature monitoring in a power electronic device | |
JP2974068B1 (en) | Semiconductor element for electromigration test | |
KR100352672B1 (en) | Integrated circuit and fabricating method and evaluating method of integrated circuit | |
DE69712368T2 (en) | THERMALLY INSULATED INTEGRATED CIRCUIT | |
DE10234648A1 (en) | Semiconductor wafer with electrically connected contact and test surfaces and after treatment process has passive contact region and test surfaces in active component region of chip | |
EP1109220A2 (en) | Dielectric filling of electrical wiring levels | |
DE10250634B4 (en) | Semiconductor structure with compliant interconnecting element and method of making the same | |
KR20170086382A (en) | Kelvin resistance test structure and method of manufacturing structure including the same | |
DE102005043270B4 (en) | Device for monitoring the temperature of planar field-effect transistors and associated production method | |
DE69600945T2 (en) | Arrangement for integrated circles and method for mounting them | |
DE102005043271B4 (en) | Device for measuring the temperature in vertically structured semiconductor devices during operation and combined test structure for detecting the reliability | |
DE102018210725B4 (en) | Semiconductor device and related manufacturing method | |
DE10062661B4 (en) | Test cell structure and method for determining electrical properties of closely spaced connection areas formed on a substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20111008 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |