CN109449168B - 导线结构及其制造方法、阵列基板和显示装置 - Google Patents

导线结构及其制造方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN109449168B
CN109449168B CN201811353181.0A CN201811353181A CN109449168B CN 109449168 B CN109449168 B CN 109449168B CN 201811353181 A CN201811353181 A CN 201811353181A CN 109449168 B CN109449168 B CN 109449168B
Authority
CN
China
Prior art keywords
conductive line
wire
gap
gate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811353181.0A
Other languages
English (en)
Other versions
CN109449168A (zh
Inventor
刘天真
段献学
徐德智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811353181.0A priority Critical patent/CN109449168B/zh
Publication of CN109449168A publication Critical patent/CN109449168A/zh
Priority to US16/512,664 priority patent/US11088180B2/en
Application granted granted Critical
Publication of CN109449168B publication Critical patent/CN109449168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开提供一种导线结构及其制造方法、阵列基板和显示装置。导线结构包括：第一导线和第二导线，其中第一导线的连接端与第二导线的连接端通过间隙间隔开，以便通过间隙释放在第一导线和第二导线上积累的电荷；电连接件，分别与第一导线的连接端与第二导线的连接端连接。本公开通过在电连接的第一导线和第二导线间设置间隙，通过间隙释放在第一导线和第二导线上积累的电荷。由此可有效避免因电荷释放而对器件造成的影响，有效提升产品良率。

Description

导线结构及其制造方法、阵列基板和显示装置
技术领域
本公开涉及显示技术领域，特别涉及一种导线结构及其制造方法、阵列基板和显示装置。
背景技术
在TFT(Thin Film Transistor，薄膜晶体管)器件的相关技术中，由于IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)具有较高的电子迁移率及较低的漏电流，因此利用IGZO制造的TFT能够满足更高性能和更大尺寸的驱动电路的需求。
发明内容
发明人通过研究发现，在基于IGZO的TFT的制造过程中，ESD(Electro-StaticDischarge，静电释放)发生率较高。同层相邻的金属走线间发生ESD，导致金属走线上的绝缘层被击穿。由此，相邻层之间的金属走线会发生短路。
本公开提出一种为ESD提供有效释放路径的方案。
根据本公开实施例的第一方面，提供一种导线结构，包括：第一导线和第二导线，其中所述第一导线的连接端与所述第二导线的连接端通过间隙间隔开，以便通过所述间隙释放在所述第一导线和所述第二导线上积累的电荷；电连接件，分别与所述第一导线的连接端与所述第二导线的连接端连接。
在一些实施例中，所述第一导线的延伸方向和所述第二导线的延伸方向重合。
在一些实施例中，所述间隙为5～10微米。
在一些实施例中，所述第一导线和所述第二导线的线宽为5～10微米。
在一些实施例中，所述第一导线和所述第二导线为栅极走线。
在一些实施例中，所述电连接件包括：第一连接部，与所述第一导线的连接端电连接；与所述第二导线的连接端连接；第二连接部，与所述第一导线的连接端电连接；第三连接部，与所述第一连接部和所述第二连接部电连接。
根据本公开实施例的第二方面，提供一种阵列基板，包括如上述任一实施例涉及的导线结构。
在一些实施例中，所述导线结构中的间隙位于显示区中。
根据本公开实施例的第三方面，提供一种显示装置，包括如上述任一实施例涉及的阵列基板。
根据本公开实施例的第四方面，提供一种导线结构的制造方法，包括：形成第一导线和第二导线，其中所述第一导线的连接端与所述第二导线的连接端通过间隙间隔开，以便通过所述间隙释放在所述第一导线和所述第二导线上积累的电荷；形成电连接件，其中所述电连接件分别与所述第一导线的连接端与所述第二导线的连接端连接。
在一些实施例中，所述第一导线的延伸方向和所述第二导线的延伸方向重合。
在一些实施例中，所述间隙为5～10微米。
在一些实施例中，所述第一导线和所述第二导线的线宽为5～10微米。
本公开通过在电连接的第一导线和第二导线间设置间隙，通过间隙释放在第一导线和第二导线上积累的电荷。由此可有效避免因静电释放而对器件造成的影响，有效提升产品良率。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是根据本公开一些实施例的导线结构的俯视示意图；
图2是图1所示实施例的截面示意图；
图3是根据本公开一些实施例的阵列基板的俯视示意图；
图4为根据本公开一些实施例的栅极移位寄存器的俯视示意图；
图5为根据本公开另一些实施例的栅极移位寄存器的俯视示意图；
图6为根据本公开又一些实施例的栅极移位寄存器的俯视示意图；
图7是根据本公开一些实施例的导线结构制造方法的流程示意图；
图8A至图8C是根据本公开一些实施例的导线结构制造方法中的若干阶段的结构的截面图。
应当明白，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在形成TFT的相关技术中，在同一平面上形成第一金属走线和第二金属走线。第一金属走线和第二金属走线相距较近，因此容易发生ESD现象。所释放的电荷会击穿第一金属走线和第二金属走线的绝缘层。由此，第一金属走线或第二金属走线就可能会与相邻平面上的其它金属走线电连接，从而导致短路情况发生。
相关技术中可通过将金属走线变短或改善器件静电状态来避免ESD现象的发生。但是，本公开的发明人发现，采用这些方法并不能为静电释放提供有效的释放路径，增加了后段制程中因静电持续积累而再次发生ESD现象的风险。
为了解决上述问题，本公开的一些实施例提供了一种为ESD提供有效释放路径的方案。
图1是根据本公开一些实施例的导线结构的俯视示意图。
如图1所示，导线结构包括第一导线10、第二导线20和电连接件30。第一导线10的连接端11与第二导线20的连接端21通过间隙40间隔开。电连接件30分别与第一导线10的连接端11与第二导线20的连接端21连接。由于在第一导线10和第二导线20间设有间隙40，因此在第一导线10和第二导线20上积累的电荷能够通过间隙40释放。
图2是图1所示实施例的截面示意图。
如图2所示，电连接件30包括第一连接部31、第二连接部32和第三连接部33。第一连接部31与第一导线10的连接端11电连接。第二连接部32与第二导线20的连接端21电连接。第三连接部33分别与第一连接部31和第二连接部32电连接。由此通过电连接件30，实现第一导线10和第二导线20的电连接。
需要说明的是，第一导线10和第二导线20位于第一平面上。电连接件30中的第三连接部33位于与第一平面相邻的第二平面上。在第一导线10和第二导线20上积累的电荷通过间隙40释放的过程中，第一导线10的连接端11上覆盖的绝缘层，以及第二导线20的连接端21上覆盖的绝缘层会被击穿。但绝缘层被击穿的部位对应于电连接件30中的第三连接部33。因此不会发生因释放电荷而导致第一导线10和第二导线20与相邻平面上的其它金属走线电连接的情况。
在一些实施例中，第一导线10的延伸方向和第二导线20的延伸方向重合。即，第一导线10的连接端11与第二导线20的连接端21正对设置，由此可确保第一导线10的连接端11与第二导线20的连接端21的正对面积最大，从而有效提升电荷释放的效率。
在一些实施例中，第一导线10的连接端11与第二导线20的连接端21之间的间隙40为5～10微米。在该范围内，在第一导线10和第二导线20上积累的电荷能够通过间隙40有效地得到释放。
在一些实施例中，第一导线10和第二导线20的线宽为5～10微米。第一导线10和第二导线20可为栅极走线，或者用于其它目的的金属走线。
例如，可将一根长的栅极走线分为两条正对设置的第一栅极走线和第二栅极走线，第一栅极走线和第二栅极走线间设有间隙。第一栅极走线和第二栅极走线通过电连接件进行连接。将第一栅极走线和第二栅极走线间的间隙作为静电释放的途径。
在本公开上述实施例提供的导线结构中，通过在电连接的第一导线和第二导线间设置间隙，通过间隙释放在第一导线和第二导线上积累的电荷。由此可有效避免因电荷释放而对器件造成的影响，有效提升产品良率。
本公开还提供一种阵列基板，该阵列基板可包括如图1或图2中任一实施例提供的导线结构。
图3是根据本公开一些实施例的阵列基板的俯视示意图。
如图3所示，为了进一步避免因静电释放对器件的影响，将第一导线10和第二导线20之间的间隙设置在显示区中。由此，可有效避免因静电释放给诸如公共金属走线的其它外围金属走线造成影响。
如图3所示，导线50是与第一导线10和第二导线20处于同一平面内的金属走线。导线60是与第一导线10和第二导线20处于不同平面内的金属走线。
本公开还提供一种显示装置，该显示装置可包括如图3中任一实施例提供的阵列基板。该显示装置可以为显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图4为根据本公开一些实施例的栅极移位寄存器的俯视示意图。
发明人注意到，栅极移位寄存器区域同样容易发生ESD现象。如图4所示，在栅极511与栅极跨接线52之间距离较近的情况下，在栅极511与栅极跨接线52之间的间隙会发生静电释放。由此导致栅极绝缘层被击穿，从而栅极511与相应的源漏极512电连接，造成分屏驱动不良的问题。
需要说明的是，栅极511的栅极跨接线513和栅极531的栅极跨接线533通过跳线54进行电连接。
图5为根据本公开另一些实施例的栅极移位寄存器的俯视示意图。
如图5所示，将栅极511的栅极跨接线513和栅极531的栅极跨接线533拉长并相互靠近，将栅极跨接线513和栅极跨接线533的正对距离控制在5～10μm之间。此外，将栅极跨接线52与栅极511的距离拉大。由此，电荷在积累到一定程度后，首先在栅极跨接线513和栅极跨接线533之间发生释放。这样能够保证源漏电极512、532在沉积时不会与下层金属发生短路，避免造成显示不良的问题。
图6为根据本公开又一些实施例的栅极移位寄存器的俯视示意图。
如图6所示，还可将栅极跨接线52移动到与栅极511的栅极跨接线513正对的位置。将栅极跨接线513和栅极跨接线52的正对距离控制在5～10μm之间。在电荷积累到一定程度后，会在栅极跨接线513和栅极跨接线52之间释放。尽管电荷释放会破坏栅极跨接线513和栅极跨接线52上的绝缘层，但由于静电释放位置对应于跳线跨接位置，因此并不会对显示造成不良影响。
图7是根据本公开一些实施例的导线结构制造方法的流程示意图。
在步骤701，形成第一导线和第二导线，其中第一导线的连接端与第二导线的连接端通过间隙间隔开，以便通过间隙释放在第一导线和第二导线上积累的电荷。
在一些实施例中，第一导线的延伸方向和第二导线的延伸方向重合。即，第一导线的连接端与第二导线的连接端正对设置，由此可确保第一导线的连接端与第二导线的连接端的正对面积最大，从而有效提升电荷释放的效率。
在一些实施例中，第一导线的连接端与第二导线的连接端之间的间隙为5～10微米。在该范围内，在第一导线和第二导线上积累的电荷能够通过间隙有效地得到释放。
在一些实施例中，第一导线和第二导线的线宽为5～10微米。第一导线和第二导线可为栅极走线，或者用于其它目的的金属走线。
在步骤702，形成电连接件，其中电连接件分别与第一导线的连接端与第二导线的连接端连接。
在本公开上述实施例提供的导线结构制造方法中，通过在电连接的第一导线和第二导线间设置间隙，通过间隙释放在第一导线和第二导线上积累的电荷。由此可有效避免因电荷释放而对器件造成的影响，有效提升产品良率。
图8A至图8C是根据本公开一些实施例的导线结构制造方法中的若干阶段的结构的截面图。
首先，如图8A所示，在基板81上形成第一导线82和第二导线83。第一导线82和第二导线83之间存在间隙84。间隙84用于释放在第一导线82和第二导线83上积累的电荷。
在一些实施例中，第一导线与第二导线之间的间隙为5～10微米。
在一些实施例中，第一导线和第二导线的线宽为5～10微米。
在一些实施例中，第一导线的延伸方向和第二导线的延伸方向重合。即，第一导线与第二导线正对设置，由此可确保第一导线与第二导线的正对面积最大，从而有效提升电荷释放的效率。
接下来，如图8B所示，在第一导线82的连接端形成第一过孔85，在第二导线83的连接端形成第二过孔86。
接下来，如图8C所示，通过第一过孔85和第二过孔86设置电连接件87。由此，第一导线82和第二导线83通过电连接件87实现电连接。
至此，已经详细描述了本公开的实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (11)

1.一种导线结构，包括：
第一导线和第二导线，其中所述第一导线为第一栅极跨接线，所述第二导线为第二栅极跨接线，所述第一导线的连接端与所述第二导线的连接端通过间隙间隔开，以便通过所述间隙释放在所述第一导线和所述第二导线上积累的电荷，所述第一导线的延伸方向和所述第二导线的延伸方向重合；
电连接件，分别与所述第一导线的连接端与所述第二导线的连接端连接；
第三栅极跨接线，与所述第一导线和所述第二导线之间存在间隙，其中所述第三栅极跨接线与所述第一导线之间的距离小于所述第一导线与所述第二导线之间的距离。
2.根据权利要求1所述的导线结构，其中：
所述间隙为5～10微米。
3.根据权利要求1所述的导线结构，其中：
所述第一导线和所述第二导线的线宽为5～10微米。
4.根据权利要求1-3中任一项所述的导线结构，其中：
所述第一导线和所述第二导线为栅极走线。
5.根据权利要求1所述的导线结构，其中，所述电连接件包括：
第一连接部，与所述第一导线的连接端电连接；
第二连接部，与所述第一导线的连接端电连接；
第三连接部，与所述第一连接部和所述第二连接部电连接。
6.一种阵列基板，包括如权利要求1-5中任一项所述的导线结构。
7.根据权利要求6所述的阵列基板，其中，
所述导线结构中的间隙位于显示区中。
8.一种显示装置，包括如权利要求6或7所述的阵列基板。
9.一种导线结构的制造方法，包括：
形成第一导线和第二导线，其中所述第一导线为第一栅极跨接线，所述第二导线为第二栅极跨接线，所述第一导线的连接端与所述第二导线的连接端通过间隙间隔开，以便通过所述间隙释放在所述第一导线和所述第二导线上积累的电荷，所述第一导线的延伸方向和所述第二导线的延伸方向重合；
形成电连接件，其中所述电连接件分别与所述第一导线的连接端与所述第二导线的连接端连接；
形成第三栅极跨接线，其中所述第三栅极跨接线与所述第一导线和所述第二导线之间存在间隙，所述第三栅极跨接线与所述第一导线之间的距离小于所述第一导线与所述第二导线之间的距离。
10.根据权利要求9所述的制造方法，其中：
所述间隙为5～10微米。
11.根据权利要求9所述的制造方法，其中：
所述第一导线和所述第二导线的线宽为5～10微米。
CN201811353181.0A 2018-11-14 2018-11-14 导线结构及其制造方法、阵列基板和显示装置 Active CN109449168B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811353181.0A CN109449168B (zh) 2018-11-14 2018-11-14 导线结构及其制造方法、阵列基板和显示装置
US16/512,664 US11088180B2 (en) 2018-11-14 2019-07-16 Conductive wire structure and manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811353181.0A CN109449168B (zh) 2018-11-14 2018-11-14 导线结构及其制造方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN109449168A CN109449168A (zh) 2019-03-08
CN109449168B true CN109449168B (zh) 2021-05-18

Family

ID=65552843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811353181.0A Active CN109449168B (zh) 2018-11-14 2018-11-14 导线结构及其制造方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US11088180B2 (zh)
CN (1) CN109449168B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449168B (zh) * 2018-11-14 2021-05-18 合肥京东方光电科技有限公司 导线结构及其制造方法、阵列基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203616554U (zh) * 2013-12-25 2014-05-28 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN106783842A (zh) * 2017-01-04 2017-05-31 京东方科技集团股份有限公司 一种静电保护电路、阵列基板、显示面板及显示装置
US9673225B2 (en) * 2012-12-11 2017-06-06 Boe Technology Group Co., Ltd. Array substrate, fabrication method thereof and display device
CN207925467U (zh) * 2018-03-29 2018-09-28 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure
TWI245426B (en) * 2004-01-07 2005-12-11 Hannstar Display Corp Shielded-junction TFT structure
US7532264B2 (en) * 2004-10-28 2009-05-12 Dpix Llc On-substrate ESD protection for array based image sensors
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
WO2012137711A1 (ja) * 2011-04-08 2012-10-11 シャープ株式会社 半導体装置および表示装置
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
CN102983134B (zh) * 2012-12-13 2015-03-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制备方法
KR102241249B1 (ko) * 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
CN103472647B (zh) * 2013-09-22 2016-04-06 合肥京东方光电科技有限公司 一种阵列基板、液晶显示面板及显示装置
KR102098220B1 (ko) * 2013-11-28 2020-04-07 엘지디스플레이 주식회사 표시장치용 표시패널
US9236363B2 (en) * 2014-03-11 2016-01-12 Freescale Semiconductor, Inc. Wedge bond foot jumper connections
CN105093751B (zh) * 2015-08-18 2018-09-11 京东方科技集团股份有限公司 预防esd的goa布局设计
US10690975B2 (en) * 2016-03-31 2020-06-23 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method therefor and display device
US10147718B2 (en) * 2016-11-04 2018-12-04 Dpix, Llc Electrostatic discharge (ESD) protection for the metal oxide medical device products
CN106876416B (zh) * 2017-03-30 2020-02-11 合肥鑫晟光电科技有限公司 静电放电单元、阵列基板和显示面板
CN206710762U (zh) * 2017-05-12 2017-12-05 合肥京东方光电科技有限公司 一种静电保护结构、阵列基板及显示装置
CN107479757B (zh) * 2017-08-25 2020-07-14 上海天马微电子有限公司 显示面板和显示装置
KR102369730B1 (ko) * 2017-08-31 2022-03-02 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
CN207250516U (zh) * 2017-10-18 2018-04-17 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
CN107894682A (zh) * 2017-11-03 2018-04-10 惠科股份有限公司 一种显示面板及制造方法
CN207424484U (zh) * 2017-11-27 2018-05-29 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN111971853B (zh) * 2018-03-14 2023-07-14 凸版印刷株式会社 环形天线、环形天线单元及电子设备
CN110308829B (zh) * 2018-03-27 2023-06-20 群创光电股份有限公司 触控显示装置
CN108535926B (zh) * 2018-03-29 2021-05-07 武汉华星光电技术有限公司 显示面板及显示装置
JP6753885B2 (ja) * 2018-04-16 2020-09-09 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
CN109449168B (zh) * 2018-11-14 2021-05-18 合肥京东方光电科技有限公司 导线结构及其制造方法、阵列基板和显示装置
CN109935583B (zh) * 2019-03-28 2021-03-02 京东方科技集团股份有限公司 阵列基板、显示面板及阵列基板的制造方法
CN110085584B (zh) * 2019-04-29 2023-05-30 深圳市华星光电半导体显示技术有限公司 Esd防护薄膜晶体管及esd防护结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673225B2 (en) * 2012-12-11 2017-06-06 Boe Technology Group Co., Ltd. Array substrate, fabrication method thereof and display device
CN203616554U (zh) * 2013-12-25 2014-05-28 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN106783842A (zh) * 2017-01-04 2017-05-31 京东方科技集团股份有限公司 一种静电保护电路、阵列基板、显示面板及显示装置
CN207925467U (zh) * 2018-03-29 2018-09-28 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
US20200152669A1 (en) 2020-05-14
US11088180B2 (en) 2021-08-10
CN109449168A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN110047816B (zh) 一种阵列基板、显示面板和显示装置
US10546851B2 (en) Substrate and display device containing the same
US10672843B2 (en) Display panel and display device
CN105679771B (zh) 阵列基板及其制作方法、包含其的显示面板
CN108873515B (zh) 显示面板和显示装置
CN109343285B (zh) 显示面板和显示装置
CN107065287B (zh) 一种显示面板和显示装置
WO2016155258A1 (en) Array substrates, methods for fabricating the same, and display device containing the same
US8946713B2 (en) Electrostatic discharge protection structure for an active array substrate
JP4410912B2 (ja) 静電保護回路
US20190164996A1 (en) Display panel and manufacturing method thereof, display device
WO2021088824A1 (zh) 阵列基板、显示装置和静电保护单元
WO2016201741A1 (zh) 走线结构及阵列基板
CN108666304B (zh) 一种阵列基板和显示面板
CN103150053A (zh) 可实现静电防护的触控面板
CN109449168B (zh) 导线结构及其制造方法、阵列基板和显示装置
CN205810810U (zh) 一种静电保护电路、阵列基板及显示装置
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
CN108490707B (zh) 阵列基板及显示面板
CN111430369B (zh) 一种阵列基板、显示面板及显示装置
US20170040351A1 (en) Array substrate and manufacturing method thereof, display device
CN113437086A (zh) 阵列基板及其制造方法和显示装置
CN109935583B (zh) 阵列基板、显示面板及阵列基板的制造方法
US20150187895A1 (en) Thin film transistor structure
CN105633097B (zh) 一种阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant