CN108258051A - Ldmos器件及其制造方法 - Google Patents

Ldmos器件及其制造方法 Download PDF

Info

Publication number
CN108258051A
CN108258051A CN201810024868.3A CN201810024868A CN108258051A CN 108258051 A CN108258051 A CN 108258051A CN 201810024868 A CN201810024868 A CN 201810024868A CN 108258051 A CN108258051 A CN 108258051A
Authority
CN
China
Prior art keywords
oxygen
drift region
layer
area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810024868.3A
Other languages
English (en)
Inventor
许昭昭
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810024868.3A priority Critical patent/CN108258051A/zh
Publication of CN108258051A publication Critical patent/CN108258051A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件，漂移区场氧由第一场氧和第二场氧叠加而成，第一场氧采用局部场氧化工艺形成，第二场氧采用氧化层淀积加刻蚀工艺形成；第一场氧在漂移区场氧的第一侧形成一个鸟嘴使得栅介质层和漂移区场氧的第一侧的鸟嘴接触，消除单独采用第二场氧时在栅介质层和漂移区场氧接触处电场强度增加的缺陷，从而能提高器件的击穿电压；第二场氧叠加在第一场氧的表面上用于在保证漂移区场氧的总厚度保持不变的条件下减少第一场氧的厚度，从而减少漂移区场氧的底部和第一外延层表面之间的距离，用以降低器件的导通电阻。本发明还公开了一种LDMOS器件的制造方法。本发明能提高器件的击穿电压，降低器件的导通电阻和关态漏电流。

Description

LDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOS器件；本发明还涉及一种LDMOS器件的制造方法。
背景技术
双扩散金属氧化物半导体场效应管(Double-diffused MOS)由于具有耐压稿，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。DMOS包括垂直双扩散金属氧化物半导体场效应管(VDMOS)和LDMOS(LDMOS)，在LDMOS器件中，导通电阻是一个重要的指标。BCD工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低特征电阻和导通电阻的要求，LDMOS在本底器区和漂移区的条件与 CMOS现有的工艺条件共享的前提下，其导通电阻与击穿电压(BV)存在矛盾和折中，往往无法满足开关管应用的要求，导通电阻通常采用特征电阻(Rsp)表示。因此在获得相同的关态击穿电压(offBV)，应尽量降低Rsp以提高产品的竞争力。
如图1所示，是现有第一种LDMOS器件的结构示意图；以N型器件为例，现有第一种LDMOS器件包括：
N型的第一外延层2，在所述第一外延层2的选定区域中形成有P型的漂移区4 和N型的体区5；所述漂移区4和所述体区5横向隔离有距离。
在所述第一外延层2的底部形成有P型重掺杂的第一埋层1；所述第一埋层1形成于半导体衬底表面。通常，所述半导体衬底为硅衬底，所述第一外延层2为硅外延层。
在所述漂移区4的选定区域中形成由漂移区场氧3。
在所述体区5的表面形成有由栅介质层如栅氧化层6和多晶硅栅7叠加而成的栅极结构，被所述多晶硅栅7覆盖的所述体区5表面用于形成沟道。
所述栅介质层6的第二侧和所述漂移区场氧3的第一侧相接触，所述多晶硅栅7 的第二侧延伸到所述漂移区场氧3的表面上。
源区8a形成于所述体区5表面且所述源区8a的第二侧和所述多晶硅栅7的第一侧自对准。
漏区8b形成于所述漂移区4中且所述漏区8b的第一侧和所述漂移区场氧3的第二侧自对准。
在所述体区5的表面还形成有N型重掺杂的体引出区9，所述体引出区9和所述源区8a的第一侧的侧面相接触。所述体引出区9和所述源区8a会通过相同的接触孔连接到由正面金属层组成的源极。
漏区8b则会通过接触孔连接到由正面金属层组成的漏极，多晶硅栅7则会通过接触孔连接到由正面金属层组成的栅极。
图1中，所述漂移区场氧3为凹陷到第一外延层2的一定深度的结构，通常，所述漂移区场氧3采用浅沟槽隔离工艺(STI)或采用局部氧化工艺(LOCOS)形成。其中，采用STI工艺形成所述漂移区场氧3的步骤包括：a)对硅进行刻蚀形成浅沟槽， b)进行热氧化在浅沟槽表面形成氧化层，c)对沟槽进行氧化层填充，d)经化学机械研磨形成所述漂移区场氧3。而LOCOS工艺是通过对局部的硅进行氧化形成所述漂移区场氧3。在STI和LOCOS工艺中，所述漂移区场氧3越厚，越有利于提高器件的OffBV 和降低关态漏电流(Ioff)，但是越不利于器件的Rsp的降低。相反，所述漂移区场氧3越薄，越有利于降低Rsp，但是会导致OffBV减小且漏电Ioff增大。
图2是现有第二种LDMOS器件的结构示意图；和图1所示的现有第一种结构的区别之处为，现有第二种LDMOS器件中具有如下特征：
图2中，漂移区场氧3a形成于第一外延层2的表面上方的结构，所述漂移区场氧3a采用氧化层淀积加光刻刻蚀工艺形成。现有第二种LDMOS的缺点在于高耐压时，容易在栅介质层6和漂移区场氧3a交接处形成高电场，因此击穿往往发生在该交接处。为了避免这种现象，不得不拉大器件的横向尺寸。但是，拉大横向尺寸会导致器件的Rsp迅速增大。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，能提高器件的击穿电压，降低器件的导通电阻和关态漏电流。为此，本发明还提供一种LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的LDMOS器件包括：
第二导电类型的第一外延层，在所述第一外延层的选定区域中形成有第一导电类型的漂移区和第二导电类型的体区；所述漂移区和所述体区横向接触或隔离有距离。
在所述漂移区的选定区域中形成由漂移区场氧。
在所述体区的表面形成有由栅介质层和多晶硅栅叠加而成的栅极结构，被所述多晶硅栅覆盖的所述体区表面用于形成沟道。
所述栅介质层的第二侧和所述漂移区场氧的第一侧相接触，所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上。
源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准。
漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准。
所述漂移区场氧由第一场氧和第二场氧叠加而成，所述第一场氧采用局部场氧化工艺形成，所述第二场氧采用氧化层淀积加刻蚀工艺形成。
所述第一场氧在所述漂移区场氧的第一侧形成一个鸟嘴使得所述栅介质层和所述漂移区场氧的第一侧的鸟嘴接触，消除单独采用所述第二场氧时所述栅介质层和所述第二场氧直接接触所带来在所述栅介质层和所述漂移区场氧接触处的电场强度增加的缺陷，从而能提高器件的击穿电压。
所述第二场氧叠加在所述第一场氧的表面上用于在保证所述漂移区场氧的总厚度保持不变的条件下减少所述第一场氧的厚度，从而减少所述漂移区场氧的底部和所述第一外延层表面之间的距离，用以降低器件的导通电阻。
进一步的改进是，在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
进一步的改进是，所述第一场氧的局部场氧化工艺对所述第一外延层的消耗量为
进一步的改进是，所述第二场氧的厚度为
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，在所述体区的表面还形成有第二导电类型重掺杂的体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
进一步的改进是，LDMOS为N型器件，第一导电类型为N型，第二导电类型为P 型；或者，LDMOS为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的LDMOS器件的制造方法包括如下步骤：
步骤一、提供第二导电类型的第一外延层。
步骤二、采用局部场氧化工艺在所述第一外延层的选定区域中形成第一场氧。
步骤三、采用氧化层淀积加刻蚀工艺在所述第一场氧的顶部形成第二场氧，由所述第一场氧和所述第二场氧叠加形成漂移区场氧。
步骤四、采用第一导电类型离子注入工艺在所述第一外延层的选定区域中形成漂移区，所述漂移区场氧位于所述漂移区的部分区域中。
步骤五、依次形成栅介质层和第一多晶硅层。
步骤六、进行第一次光刻定义出多晶硅栅的第一侧的侧面位置，依次对所述第一多晶硅层和所述栅介质层进行刻蚀形成所述多晶硅栅的第一侧的侧面并将所述多晶硅栅的第一侧的侧面外的所述第一外延层表面露出。
步骤七、采用第二导电类型离子注入工艺进行形成体区，所述体区位于所述多晶硅栅的第一侧的侧面外的所述第一外延层中，所述体区在退火后延伸到所述多晶硅栅的第一侧的底部，被所述多晶硅栅覆盖的所述体区表面用于形成沟道。
步骤八、进行第二次光刻定义出多晶硅栅的第二侧的侧面位置，对所述第一多晶硅层进行刻蚀形成所述多晶硅栅的第二侧的侧面并形成所述多晶硅栅，由所述栅介质层和所述多晶硅栅叠加形成栅极结构；所述栅介质层的第二侧和所述漂移区场氧的第一侧相接触，所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上。
步骤九、进行第一导电类型重掺杂离子注入同时形成源区和漏区，源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准。
所述第一场氧在所述漂移区场氧的第一侧形成一个鸟嘴使得所述栅介质层和所述漂移区场氧的第一侧的鸟嘴接触，消除单独采用所述第二场氧时所述栅介质层和所述第二场氧直接接触所带来在所述栅介质层和所述漂移区场氧接触处的电场强度增加的缺陷，从而能提高器件的击穿电压。
所述第二场氧叠加在所述第一场氧的表面上用于在保证所述漂移区场氧的总厚度保持不变的条件下减少所述第一场氧的厚度，从而减少所述漂移区场氧的底部和所述第一外延层表面之间的距离，用以降低器件的导通电阻。
进一步的改进是，步骤一中在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
进一步的改进是，步骤二中所述第一场氧的局部场氧化工艺对所述第一外延层的消耗量为
进一步的改进是，步骤二中所述第一场氧的形成区域采用第一氧化层和第二氮化层进行定义，在所述第一场氧的形成区域的所述第二氮化层和所述第一氧化层去除之后，还包括对所述第一场氧的形成区域的所述第一外延层进行的过刻蚀的步骤，之后进行局部热氧化形成所述第一场氧。
进一步的改进是，所述第二场氧的厚度为
进一步的改进是，步骤九之后还包括步骤：
步骤十、进行第二导电类型重掺杂离子注入在所述体区的表面形成体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
本发明对漂移区场氧的结构做了有针对性的设计，主要为本发明将漂移区场氧设计成由局部场氧化工艺形成的第一场氧和由采用氧化层淀积加刻蚀工艺形成的第二场氧叠加而成，能够利用第一场氧和第二场氧的不同的特性实现功能互补并且互相克服各自的缺陷，从而能达到单独采用任何一种场氧都不能达到的整体效果，具体为：
本发明的第一场氧的具有鸟嘴结构，在具有第一场氧的情形下，栅介质层会和漂移区场氧的第一侧的鸟嘴接触，从而能消除单独采用第二场氧时栅介质层和第二场氧直接接触所带来在栅介质层和漂移区场氧接触处的电场强度增加的缺陷，从而能提高器件的击穿电压，也即相对于相同厚度的单独由第二场氧组成的漂移区场氧，本发明能提高器件的击穿电压；
而且，本发明通过减少第一场氧的厚度以及增加第二场氧的厚度来使得整个漂移区场氧的厚度不变，能降低器件的关态漏电流。
本发明在通过第一场氧降低了栅介质层和漂移区场氧的第一侧的接触位置处的电场强度，能够通过减少第一场氧的厚度以及增加第二场氧的厚度来使得整个漂移区场氧的厚度不变，也即相对于相同厚度的单独由第一场氧组成的漂移区场氧，本发明的漂移区场氧由于厚度得到了保持，故器件的击穿电压能够得到保持。
另外，相对于相同厚度的单独由第一场氧组成的漂移区场氧的结构，本发明能降低第一场氧的厚度，所以能够降低第一场氧凹入到第一外延层中的深度，这也使得漂移区电流经过的路径变短，能够降低器件的导通电阻。
总之，本发明能同时克服采用相同厚度的单独由第二场氧组成的漂移区场氧所具有耐压受到栅介质层和漂移区场氧接触位置处的电场强度限制以及关态漏电流较大的缺陷以及克服采用相同厚度的单独由第一场氧组成的漂移区场氧所具有的导通电阻较大的缺陷，本发明能提高器件的击穿电压，在击穿电压得到保证的条件下降低器件的导通电阻和关态漏电流。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种LDMOS器件的结构示意图；
图2是现有第二种LDMOS器件的结构示意图；
图3是本发明实施例LDMOS器件的结构示意图；
图4A-图4E是本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例LDMOS器件的结构示意图；本发明实施例LDMOS器件包括：
第二导电类型的第一外延层102，在所述第一外延层102的选定区域中形成有第一导电类型的漂移区104和第二导电类型的体区105；所述漂移区104和所述体区105 横向隔离有距离。在其它实施例中也能为：所述漂移区104和所述体区105横向接触。
本发明实施例中，在所述第一外延层102的底部形成有第一导电类型重掺杂的第一埋层101；所述第一埋层101形成于半导体衬底表面。较佳为，所述半导体衬底为硅衬底，所述第一外延层102为硅外延层。
在所述漂移区104的选定区域中形成由漂移区场氧103。
在所述体区105的表面形成有由栅介质层106和多晶硅栅107叠加而成的栅极结构，被所述多晶硅栅107覆盖的所述体区105表面用于形成沟道。较佳为，所述栅介质层106为栅氧化层。
所述栅介质层106的第二侧和所述漂移区场氧103的第一侧相接触，所述多晶硅栅107的第二侧延伸到所述漂移区场氧103的表面上。
源区108a形成于所述体区105表面且所述源区108a的第二侧和所述多晶硅栅 107的第一侧自对准。
漏区108b形成于所述漂移区104中且所述漏区108b的第一侧和所述漂移区场氧103的第二侧自对准。
在所述体区105的表面还形成有第二导电类型重掺杂的体引出区109，所述体引出区109和所述源区108a的第一侧的侧面相接触。所述体引出区109和所述源区108a 会通过相同的接触孔连接到由正面金属层组成的源极。
漏区108b则会通过接触孔连接到由正面金属层组成的漏极，多晶硅栅107则会通过接触孔连接到由正面金属层组成的栅极。
所述漂移区场氧103由第一场氧1032和第二场氧1031叠加而成，所述第一场氧1032采用局部场氧化工艺形成，所述第二场氧1031采用氧化层淀积加刻蚀工艺形成。
所述第一场氧1032在所述漂移区场氧103的第一侧形成一个鸟嘴使得所述栅介质层106和所述漂移区场氧103的第一侧的鸟嘴接触，消除单独采用所述第二场氧 1031时所述栅介质层106和所述第二场氧1031直接接触所带来在所述栅介质层106 和所述漂移区场氧103接触处的电场强度增加的缺陷，从而能提高器件的击穿电压。
所述第二场氧1031叠加在所述第一场氧1032的表面上用于在保证所述漂移区场氧103的总厚度保持不变的条件下减少所述第一场氧1032的厚度，从而减少所述漂移区场氧103的底部和所述第一外延层102表面之间的距离，用以降低器件的导通电阻。
较佳为，所述第一场氧1032的局部场氧化工艺对所述第一外延层102的消耗量为也即通过对所述第一外延层102的消耗量即可得到所述第一场氧 1032的厚度。
本发明实施例中的所述第一场氧1032相对于其它区域中用于隔了出有源区的场氧的厚度大大减少，是一个缩小版的局部场氧(Mini-LOCOS)。
所述第二场氧1031的厚度为
本发明实施例中，LDMOS为N型器件，第一导电类型为N型，第二导电类型为P 型，所述半导体衬底为P型掺杂。在其它实施例中也能为：LDMOS为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例LDMOS器件可以集成在BCD工艺中。由上可知，与现有的工艺不同，漂移区场氧103是一个由上下两部分组成的结构。第一场氧1032是通过对硅表面的实行局部热氧化形成一个非常浅的Mini-LOCOS，该Mini-LOCOS在两端的会形成小且短的鸟嘴(bird’s beak)，短的鸟嘴不会影响栅介质层106的厚度。浅的Mini-LOCOS 可以缩短电流路径，即明显降低器件的Rsp，LOCOS的鸟嘴可以明显减小高耐压状态下栅介质层106和漂移区场氧103连接处的电场，因此可以提高器件的击穿电压。第二场氧1031是场氧区的上半部分，是通过其他方式形成的，其目的是为增厚整个漂移区场氧103的厚度以提高器件的关态击穿电压(OffBV)，其中Mini-LOCOS形成的场氧区的厚度不能太厚，太厚会明显增加Rsp，但是漂移区场氧103的厚度不能太薄，太薄会降低OffBV，所以本发明实施例通过第二场氧1031的设置能够在保证第一场氧 1032较薄的条件下形成较厚的漂移区场氧103。如前所述，Mini-LOCOS的作用是在栅介质层106和漂移区场氧103连接处形成一个bird’s beak以降低连接处的电场，提高器件的击穿电压(BV)，该鸟嘴相比于现有LOCOS形成的鸟嘴要小并且短，故能本发明实施例器件结构能降低器件的Rsp，提高器件的性能。
进行测试可以得到：
相比于图1所示的现有第一种结构和图2所示的现有第二种结构，本发明实施例器件在BV为29V时能降低7％～9％的Rsp，而关态漏电流(Ioff)能降低一个数量级。
如图4A至图4E所示，是本发明实施例LDMOS器件的制造方法的各步骤中的器件结构示意图，本发明实施例LDMOS器件的制造方法包括如下步骤：
步骤一、如图4A所示，提供第二导电类型的第一外延层102。
本发明实施例方法中，在所述第一外延层102的底部形成有第一导电类型重掺杂的第一埋层101；所述第一埋层101形成于半导体衬底表面。
较佳为，所述半导体衬底为硅衬底，所述第一外延层102为硅外延层。
步骤二、如图4A所示，采用局部场氧化工艺在所述第一外延层102的选定区域中形成第一场氧1032。本发明实施例方法中，所述第一场氧1032的局部场氧化工艺对所述第一外延层102的消耗量为
较佳为，所述第一场氧1032的形成区域采用第一氧化层111和第二氮化层110 进行定义，在所述第一场氧1032的形成区域的所述第二氮化层110和所述第一氧化层111去除之后，还包括对所述第一场氧1032的形成区域的所述第一外延层102进行的过刻蚀的步骤，对所述第一外延层102进行刻蚀工艺的刻蚀角度为45 度～85度，之后进行局部热氧化形成所述第一场氧1032。
步骤三、如图4B所示，采用氧化层淀积加刻蚀工艺在所述第一场氧1032的顶部形成第二场氧1031，由所述第一场氧1032和所述第二场氧1031叠加形成漂移区场氧103。
在氧化层淀积之前需要先将第一氧化层111和第二氮化层110去除。形成的所述第二场氧1031的厚度为
步骤四、如图4B所示，采用第一导电类型离子注入工艺在所述第一外延层102 的选定区域中形成漂移区104，所述漂移区场氧103位于所述漂移区104的部分区域中。
步骤五、如图4C所示，依次形成栅介质层106和第一多晶硅层107。较佳为，所述栅介质层106为栅氧化层，采用热氧化工艺形成。
步骤六、如图4C所示，进行第一次光刻定义出多晶硅栅107的第一侧的侧面位置，依次对所述第一多晶硅层107和所述栅介质层106进行刻蚀形成所述多晶硅栅107 的第一侧的侧面并将所述多晶硅栅107的第一侧的侧面外的所述第一外延层102表面露出。
步骤七、如图4C所示，采用第二导电类型离子注入工艺进行形成体区105，所述体区105位于所述多晶硅栅107的第一侧的侧面外的所述第一外延层102中，所述体区105在退火后延伸到所述多晶硅栅107的第一侧的底部，被所述多晶硅栅107覆盖的所述体区105表面用于形成沟道。
较佳为，进行所述体区105的离子注入时需要采用带光刻胶注入，光刻胶即为步骤六中定义所述多晶硅栅107的第一侧的侧面位置的光刻胶。
步骤八、如图4C所示，进行第二次光刻定义出多晶硅栅107的第二侧的侧面位置，对所述第一多晶硅层107进行刻蚀形成所述多晶硅栅107的第二侧的侧面并形成所述多晶硅栅107，由所述栅介质层106和所述多晶硅栅107叠加形成栅极结构；所述栅介质层106的第二侧和所述漂移区场氧103的第一侧相接触，所述多晶硅栅107 的第二侧延伸到所述漂移区场氧103的表面上。
步骤九、如图4D所示，进行第一导电类型重掺杂离子注入同时形成源区108a和漏区108b，源区108a形成于所述体区105表面且所述源区108a的第二侧和所述多晶硅栅107的第一侧自对准；漏区108b形成于所述漂移区104中且所述漏区108b的第一侧和所述漂移区场氧103的第二侧自对准。
较佳为，相邻的LDMOS器件的所述体区105共用，在进行形成所述源区108a和所述漏区108b的离子注入时同一所述体区105的相邻两个所述源区108a之间的区域用光刻胶阻挡。相邻的LDMOS器件的所述漏区108b共用，所述漏区108b的两侧都为所述漂移区场氧103，所述漏区108b的位置直接由两侧的所述漂移区场氧103自对准定义。
所述第一场氧1032在所述漂移区场氧103的第一侧形成一个鸟嘴使得所述栅介质层106和所述漂移区场氧103的第一侧的鸟嘴接触，消除单独采用所述第二场氧 1031时所述栅介质层106和所述第二场氧1031直接接触所带来在所述栅介质层106 和所述漂移区场氧103接触处的电场强度增加的缺陷，从而能提高器件的击穿电压；
所述第二场氧1031叠加在所述第一场氧1032的表面上用于在保证所述漂移区场氧103的总厚度保持不变的条件下减少所述第一场氧1032的厚度，从而减少所述漂移区场氧103的底部和所述第一外延层102表面之间的距离，用以降低器件的导通电阻。
步骤十、进行第二导电类型重掺杂离子注入在所述体区105的表面形成体引出区109，所述体引出区109和所述源区108a的第一侧的侧面相接触。在进行所述体引出区109时需要先将所述体引出区109的形成区域打开，其它区域用光刻胶阻挡，之后在进行注入形成所述体引出区109。
本发明实施例方法中，LDMOS为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为P型掺杂。在其它实施例中也能为：LDMOS为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种LDMOS器件，其特征在于，包括：
第二导电类型的第一外延层，在所述第一外延层的选定区域中形成有第一导电类型的漂移区和第二导电类型的体区；所述漂移区和所述体区横向接触或隔离有距离；
在所述漂移区的选定区域中形成由漂移区场氧；
在所述体区的表面形成有由栅介质层和多晶硅栅叠加而成的栅极结构，被所述多晶硅栅覆盖的所述体区表面用于形成沟道；
所述栅介质层的第二侧和所述漂移区场氧的第一侧相接触，所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上；
源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；
漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准；
所述漂移区场氧由第一场氧和第二场氧叠加而成，所述第一场氧采用局部场氧化工艺形成，所述第二场氧采用氧化层淀积加刻蚀工艺形成；
所述第一场氧在所述漂移区场氧的第一侧形成一个鸟嘴使得所述栅介质层和所述漂移区场氧的第一侧的鸟嘴接触，消除单独采用所述第二场氧时所述栅介质层和所述第二场氧直接接触所带来在所述栅介质层和所述漂移区场氧接触处的电场强度增加的缺陷，从而能提高器件的击穿电压；
所述第二场氧叠加在所述第一场氧的表面上用于在保证所述漂移区场氧的总厚度保持不变的条件下减少所述第一场氧的厚度，从而减少所述漂移区场氧的底部和所述第一外延层表面之间的距离，用以降低器件的导通电阻。
2.如权利要求1所述的LDMOS器件，其特征在于：在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
3.如权利要求2所述的LDMOS器件，其特征在于：所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
4.如权利要求1所述的LDMOS器件，其特征在于：所述第一场氧的局部场氧化工艺对所述第一外延层的消耗量为
5.如权利要求1所述的LDMOS器件，其特征在于：所述第二场氧的厚度为
6.如权利要求1所述的LDMOS器件，其特征在于：所述栅介质层为栅氧化层。
7.如权利要求1所述的LDMOS器件，其特征在于：在所述体区的表面还形成有第二导电类型重掺杂的体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
8.如权利要求1至7中任一权项所述的LDMOS器件，其特征在于：LDMOS为N型器件，第一导电类型为N型，第二导电类型为P型；或者，LDMOS为P型器件，第一导电类型为P型，第二导电类型为N型。
9.一种LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供第二导电类型的第一外延层；
步骤二、采用局部场氧化工艺在所述第一外延层的选定区域中形成第一场氧；
步骤三、采用氧化层淀积加刻蚀工艺在所述第一场氧的顶部形成第二场氧，由所述第一场氧和所述第二场氧叠加形成漂移区场氧；
步骤四、采用第一导电类型离子注入工艺在所述第一外延层的选定区域中形成漂移区，所述漂移区场氧位于所述漂移区的部分区域中；
步骤五、依次形成栅介质层和第一多晶硅层；
步骤六、进行第一次光刻定义出多晶硅栅的第一侧的侧面位置，依次对所述第一多晶硅层和所述栅介质层进行刻蚀形成所述多晶硅栅的第一侧的侧面并将所述多晶硅栅的第一侧的侧面外的所述第一外延层表面露出；
步骤七、采用第二导电类型离子注入工艺进行形成体区，所述体区位于所述多晶硅栅的第一侧的侧面外的所述第一外延层中，所述体区在退火后延伸到所述多晶硅栅的第一侧的底部，被所述多晶硅栅覆盖的所述体区表面用于形成沟道；
步骤八、进行第二次光刻定义出多晶硅栅的第二侧的侧面位置，对所述第一多晶硅层进行刻蚀形成所述多晶硅栅的第二侧的侧面并形成所述多晶硅栅，由所述栅介质层和所述多晶硅栅叠加形成栅极结构；所述栅介质层的第二侧和所述漂移区场氧的第一侧相接触，所述多晶硅栅的第二侧延伸到所述漂移区场氧的表面上；
步骤九、进行第一导电类型重掺杂离子注入同时形成源区和漏区，源区形成于所述体区表面且所述源区的第二侧和所述多晶硅栅的第一侧自对准；漏区形成于所述漂移区中且所述漏区的第一侧和所述漂移区场氧的第二侧自对准；
所述第一场氧在所述漂移区场氧的第一侧形成一个鸟嘴使得所述栅介质层和所述漂移区场氧的第一侧的鸟嘴接触，消除单独采用所述第二场氧时所述栅介质层和所述第二场氧直接接触所带来在所述栅介质层和所述漂移区场氧接触处的电场强度增加的缺陷，从而能提高器件的击穿电压；
所述第二场氧叠加在所述第一场氧的表面上用于在保证所述漂移区场氧的总厚度保持不变的条件下减少所述第一场氧的厚度，从而减少所述漂移区场氧的底部和所述第一外延层表面之间的距离，用以降低器件的导通电阻。
10.如权利要求9所述的LDMOS器件的制造方法，其特征在于：步骤一中在所述第一外延层的底部形成有第一导电类型重掺杂的第一埋层；所述第一埋层形成于半导体衬底表面。
11.如权利要求10所述的LDMOS器件的制造方法，其特征在于：所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
12.如权利要求9所述的LDMOS器件的制造方法，其特征在于：步骤二中所述第一场氧的局部场氧化工艺对所述第一外延层的消耗量为
13.如权利要求12所述的LDMOS器件的制造方法，其特征在于：步骤二中所述第一场氧的形成区域采用第一氧化层和第二氮化层进行定义，在所述第一场氧的形成区域的所述第二氮化层和所述第一氧化层去除之后，还包括对所述第一场氧的形成区域的所述第一外延层进行的过刻蚀的步骤，之后进行局部热氧化形成所述第一场氧。
14.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述第二场氧的厚度为
15.如权利要求9所述的LDMOS器件的制造方法，其特征在于：步骤九之后还包括步骤：
步骤十、进行第二导电类型重掺杂离子注入在所述体区的表面形成体引出区，所述体引出区和所述源区的第一侧的侧面相接触。
CN201810024868.3A 2018-01-11 2018-01-11 Ldmos器件及其制造方法 Pending CN108258051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810024868.3A CN108258051A (zh) 2018-01-11 2018-01-11 Ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810024868.3A CN108258051A (zh) 2018-01-11 2018-01-11 Ldmos器件及其制造方法

Publications (1)

Publication Number Publication Date
CN108258051A true CN108258051A (zh) 2018-07-06

Family

ID=62726360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810024868.3A Pending CN108258051A (zh) 2018-01-11 2018-01-11 Ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN108258051A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515017A (zh) * 2019-10-24 2019-11-29 南京邮电大学 一种超高灵敏度磁场传感器
CN111785640A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种调整ldmos晶体管中氧化物场板角度的方法
CN111785639A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN113140619A (zh) * 2020-06-09 2021-07-20 成都芯源系统有限公司 一种自对准的dmos器件的制造方法
CN113594254A (zh) * 2021-07-29 2021-11-02 上海华虹宏力半导体制造有限公司 改善跨导的ldmos器件结构
CN114429985A (zh) * 2022-04-07 2022-05-03 广州粤芯半导体技术有限公司 具有栅场板结构的横向功率器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4721687A (en) * 1986-05-31 1988-01-26 Kabushiki Kaisha Toshiba Method of increasing the thickness of a field oxide
US20150279969A1 (en) * 2013-11-14 2015-10-01 Tower Semiconductor Ltd. Double-Resurf LDMOS With Drift And PSURF Implants Self-Aligned To A Stacked Gate "BUMP" Structure
CN105789311A (zh) * 2016-03-16 2016-07-20 上海华虹宏力半导体制造有限公司 横向扩散场效应晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4721687A (en) * 1986-05-31 1988-01-26 Kabushiki Kaisha Toshiba Method of increasing the thickness of a field oxide
US20150279969A1 (en) * 2013-11-14 2015-10-01 Tower Semiconductor Ltd. Double-Resurf LDMOS With Drift And PSURF Implants Self-Aligned To A Stacked Gate "BUMP" Structure
CN105789311A (zh) * 2016-03-16 2016-07-20 上海华虹宏力半导体制造有限公司 横向扩散场效应晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张波 等: "《功率半导体器件电场优化技术》", 31 December 2015 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515017A (zh) * 2019-10-24 2019-11-29 南京邮电大学 一种超高灵敏度磁场传感器
CN110515017B (zh) * 2019-10-24 2020-01-14 南京邮电大学 一种超高灵敏度磁场传感器
CN113140619A (zh) * 2020-06-09 2021-07-20 成都芯源系统有限公司 一种自对准的dmos器件的制造方法
CN111785640A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种调整ldmos晶体管中氧化物场板角度的方法
CN111785639A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN111785639B (zh) * 2020-08-26 2024-02-02 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN113594254A (zh) * 2021-07-29 2021-11-02 上海华虹宏力半导体制造有限公司 改善跨导的ldmos器件结构
CN113594254B (zh) * 2021-07-29 2024-01-23 上海华虹宏力半导体制造有限公司 改善跨导的ldmos器件结构
CN114429985A (zh) * 2022-04-07 2022-05-03 广州粤芯半导体技术有限公司 具有栅场板结构的横向功率器件及其制备方法

Similar Documents

Publication Publication Date Title
CN108258051A (zh) Ldmos器件及其制造方法
US8829614B2 (en) Integrated Schottky diode in high voltage semiconductor device
CN109244140A (zh) Ldmos器件及其制造方法
CN105206660A (zh) 一种用于制备半导体功率器件的方法
CN102315247B (zh) 具有沟槽型终端结构的超级结半导体器件
US9000516B2 (en) Super-junction device and method of forming the same
CN104465404B (zh) 射频ldmos器件的制造方法
CN107799601A (zh) 屏蔽栅沟槽功率mostet器件及其制造方法
CN101261992A (zh) 一种功率沟槽式mos场效应管及其制造方法
CN104332494A (zh) 一种绝缘栅双极晶体管及其制造方法
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN103489916A (zh) 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法
CN109148583A (zh) Snldmos器件及其制造方法
CN104425520B (zh) 半导体器件及形成方法
CN102723278B (zh) 半导体结构形成方法
CN103137688B (zh) 一种沟槽mos结构半导体装置及其制造方法
CN104576732B (zh) 一种寄生FinFET的横向双扩散半导体器件
CN105118857A (zh) 一种沟槽型功率mosfet的制造方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN107785427A (zh) 垂直双扩散金属氧化物半导体器件及其制备方法
CN115274859B (zh) Ldmos晶体管及其制造方法
CN102214561A (zh) 超级结半导体器件及其制造方法
CN108666363A (zh) Ldmos器件及其制造方法
CN108511346A (zh) Ldmos器件的制造方法
CN112687735B (zh) 一种屏蔽栅功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180706