CN104897938A - 包括使用谐波混频的异步时间交错数字化器的测试和测量仪器 - Google Patents

Abstract

一种测试和测量仪器包括：分离器，被配置成将具有特定带宽的输入信号分离成多个分离信号，每个分离信号基本上包括所述输入信号的整个带宽；多个谐波混频器，每个谐波混频器被配置成将多个分离信号中的相关联的分离信号与相关联的谐波信号进行混频，以产生相关联的混频信号；以及多个数字化器，每个数字化器被配置成对所述多个谐波混频器中的相关联的谐波混频器的混频信号进行数字化。与所述谐波混频器相关联的至少一个谐波信号的一阶谐波与至少一个数字化器的有效采样率不同。

Description

包括使用谐波混频的异步时间交错数字化器的测试和测量仪器

背景技术

本发明涉及测试和测量仪器，并且更特别地涉及包括一个或多个异步时间交错数字化器的测试和测量仪器，该一个或多个异步时间交错数字化器利用谐波混频来减少噪音。

诸如数字示波器之类的测试和测量仪器的可用带宽可能会受到用于对输入信号进行数字化的模数转换器(ADC)的限制。ADC的可用带宽可以被限制到模拟带宽或者ADC的最大采样率的一半中的较小者。已经开发了各种技术以利用现有的ADC来对较高带宽的信号进行数字化。

例如，同步时间交错可以被用于实现有效的较高采样率。多个ADC可以在单个采样周期内及时地对输入信号偏离进行采样。数字化后的输出可以被组合到一起，以达到有效的倍增采样率。然而，如果ADC的模拟带宽变为限制因子，则需要诸如多路交错跟踪和保持放大器之类的高带宽前端来实现较高带宽。

常规的基于跟踪和保持放大器的时间交错系统使得跟踪和保持放大器以类似于或慢于ADC信道带宽的采样率来设置时钟，从而ADC将具有足够的时间稳定到保持值。ADC与跟踪和保持放大器同步设置时钟以便数字地捕获每一个保持值。对于跟踪和保持放大器的这种限制继而限制了ADC采样率。此外，为了满足奈奎斯特采样定理，ADC采样率被降低到低于ADC信道带宽的两倍。结果，需要许多时间交错ADC信道以实现期望的性能。

随着ADC信道数量的增加，系统的整体成本和复杂性也增加。例如，前端芯片现在必须驱动更多的ADC信道，包括附加的ADC电路、设置时钟电路等等，以得到达到适当的值的总的净采样率。芯片的尺寸和复杂性也导致更长的通信路径，并且因此导致寄生电容、电磁噪声、设计难度等的增加。

在另一技术中，输入信号的子频带可以被下变频到可通过较低采样率ADC的频率范围。换句话说，宽的输入带宽可以被分离成多个较低带宽ADC信道。在数字化之后，子频带可以被数字地上变频到各自的原始频率范围并且被组合成输入信号的表示。该技术的一个显著缺点是当对任意输入信号进行数字化时的固有噪声惩罚，其中所述任意输入信号的频率组成能够被路由至仅一个ADC信道。再组合的输出将包含来自仅一个ADC的信号能量，但包含来自所有ADC的噪声能量，从而使信噪比(SNR)降级。

因此，仍然需要用于在异步时间交错构架中由所有ADC信道对任何频率的输入信号进行数字化从而避免噪声惩罚的改进设备和方法。

附图说明

图1为根据本发明的实施例的用于使用谐波混频的测试和测量仪器的ADC系统的框图。

图2-8示出了在图1的用于测试和测量仪器的ADC系统中的各种信号的频谱分量的示例。

图9-12为图1的谐波混频器的示例的框图。

图13为图1的具有补偿振荡器的异步时间交错(ATI)数字化器的框图的实施例。

图14为图1的具有补偿振荡器的ATI数字化器的框图的另一实施例。

具体实施方式

本公开描述了用于使用谐波混频的测试和测量仪器的ADC系统的实施例。

图1为根据本发明实施例的用于使用谐波混频的测试和测量仪器的ADC系统的框图。在该实施例中，所述仪器包括分离器10，所述分离器10被配置成将具有特定频谱的输入信号12分离成多个分离信号14和16，每个分离信号基本上包括输入信号12的整个频谱。分离器10可以是能够将输入信号12分离成多个信号的任何种类的电路。例如，分离器10可以是电阻分压器。因此，输入信号12的基本上所有频率分量可以存在于每个分离信号14和16中。然而，根据路径数、所使用的谐波信号等等，对于分离器10的各种分离信号的频率响应可以是不同的。

分离信号14和16分别是到谐波混频器18和24的输入。谐波混频器18被配置成将分离信号14与谐波信号20混频从而产生混频信号22。类似地，谐波混频器24被配置成将分离信号16与谐波信号26混频从而产生混频信号28。

如这里所使用的，谐波混频器是一种被配置成将信号与多个谐波混频的设备。尽管已经结合谐波混频描述了乘法和/或混频，如下面将进一步详细描述的，可使用具有将信号与多个谐波相乘的效果的设备作为谐波混频器。

在一些实施例中，多个谐波可以包括零阶谐波或DC分量。例如，在一些实施例中，谐波信号20可以是由等式(1)表示的信号：

1+2cos(2πF₁t)  (1)

这里，F₁表示一阶谐波，并且t表示时间。因此，具有等式(1)形式的信号具有处于DC和频率F₁的谐波。

谐波信号26可以是由等式(2)表示的信号：

1-2cos(2πF₁t)  (2)

类似于谐波信号20，谐波信号26具有处于DC和频率F₁的谐波。然而，频率F₁处的一阶谐波相对于谐波信号20中类似的一阶谐波是异相180度的。

数字化器30被配置成对混频信号22进行数字化。类似地，数字化器32被配置成对混频信号28进行数字化。数字化器30和32可以是任何种类的数字化器。尽管未说明，但每个数字化器30和32可以根据需要具有前置放大器、滤波器、衰减器和其它模拟电路。因此，输入到数字化器30的混频信号22例如可以在数字化前被放大、衰减或者以其他方式被滤波。

数字化器30和32被配置成以有效采样率操作。在一些实施例中，数字化器30可以包括单个模数转换器(ADC)。然而，在其它的实施例中，数字化器30可以包括以较低采样率操作的多个交错的ADC，以实现较高的有效采样率。

谐波信号20和26中的至少一个的一阶谐波与数字化器30和32中的至少一个的有效采样率不同。例如，谐波信号20的一阶谐波F₁可以是34GHz。数字化器30的采样率可以是50GS/s。因此，一阶谐波F₁不同于有效采样率。

在一些实施例中，谐波信号的一阶谐波不需要是至少一个数字化器的有效采样率的整数倍或者约数。换句话说，在一些实施例中，与谐波混频器相关联的谐波信号的一阶谐波不是至少一个数字化器的有效采样率的整数倍或者约数。

在一些实施例中，谐波信号的一阶谐波可以处于至少一个数字化器的有效采样率和至少一个数字化器的有效采样率的一半之间。特别地，如下面将进一步详细描述的，这种频率允许高于和/或低于一阶谐波的较高频率分量被下混频至频率低于数字化器30的采样率的一半。因此，这种频率分量可以由数字化器30有效地进行数字化。

应当理解的是，输入信号12的所有频带通过所有路径。换句话说，当多于一个的信道被组合以用于处理单个输入信号12时，每个信道或路径基本上接收输入信号12的整个带宽。由于输入信号12通过所有的数字化器进行传送，所以信噪比被明显地改进。

滤波器36可以被配置成对来自数字化器30的数字化后的混频信号34进行滤波。类似地，滤波器42可以被配置成对来自数字化器32的混频信号40进行滤波。谐波混频器46和52被配置成将滤波后的混频信号38和44分别与谐波信号48和54混频。在一些实施例中，谐波信号48和54可以在频率和相位上与相应的谐波信号20和26基本上相似。尽管谐波信号20和26为模拟信号并且谐波信号48和54为数字信号，针对这些谐波信号的缩放因子可以彼此相同或类似。输出信号50和56被称为再混频信号50和56。组合器58被配置成将再混频信号50和56组合为重构的输入信号60。在一些实施例中，组合器58可以不仅仅实现信号的相加。例如，可以在组合器58中实现平均、滤波、缩放等等。

滤波器36和42、谐波混频器46和52、谐波信号48和54、组合器58和其它相关联的元件可以被数字地实现。例如，数字信号处理器(DSP)、微处理器、可编程逻辑器件、通用处理器或者具有根据期望的适当外围设备的其它处理系统，可以被用于实现处理数字化后的信号的功能。介于完全集成与全部分立组件之间的任何变型均可以被用于实现该功能。

使用谐波信号20、26、48和54的一些同步形式。例如，谐波信号20和26的谐波可以被锁定到与数字化器30和32相关的时钟。在另一个示例中，谐波信号可以被数字化。因此，一阶谐波将可用于同步谐波信号48和54。在另一个示例中，频带外的音调可以被添加到混频信号22和28中的一个或多个。利用34GHz、19.125GHz和21.25GHz音调或者34GHz的9/16和10/16的一阶谐波可以被添加到混频信号22。由于这些音调位于由滤波器36最终建立的滤波带宽(即根据过渡频带大约为18GHz)之外，所以这些音调能够对重构的信号60具有基本上可忽略的影响。然而，由于音调可能小于奈奎斯特频率，即对于50GS/s的采样率小于25GHz，所以所述音调可以通过在滤波之前利用数字化后的混频信号34来获取。无论使用何种技术，谐波信号20和26与数字谐波信号48和54之间的相位和频率关系可以被维持。

图2-8图示了图1中的用于测试和测量仪器的ADC系统中的各种信号的频谱分量的示例。参照图1和2，频谱100可以是输入信号12并且因此是分离信号14的频谱。使用在等式(1)中限定的谐波信号的以上示例，分离信号14的DC分量通过，如频谱100所表示的。然而，输入信号12中的频谱100还与在频率F₁处的一阶谐波混频。产生的频谱102是这种混频的产物。因此，混频信号22包括频谱100和频谱102的分量。这里以及在其它图中，频谱分量被图示为单独和重叠的，然而，实际的频谱将是频谱100和102的组合。

参考图1和3，频谱110类似地表示由于输入信号12与谐波信号26的DC谐波混频而产生的混频信号28的分量。然而，对比图2，频谱112相对于图2的频谱102具有180度的相位差。如上所述，谐波信号26的一阶谐波从谐波信号20的一阶谐波相移180度。谐波信号26中的该180度相移引起频谱112中的180度相移。该180度相位差以虚线图示。

图4和5表示滤波后的混频信号38和44的频谱。在一些实施例中，滤波可以是相应数字化器30和32、滤波器36和42等等的固有的滤波功能。尽管在图1中图示的滤波出现在数字化器36和42之后，但是滤波可以在其它位置执行。例如，一些滤波可以在数字化前出现。混频信号22和28可以利用具有接近数字化器30和32的有效采样率的一半的截止频率的低通滤波器进行滤波。滤波器36和42的滤波可以被添加到这种固有的和/或引起的滤波。

在一些实施例中，混频信号22和28的净滤波可以导致基本上补充谐波信号20和26的一阶谐波的频率的大约一半的频率响应。也就是说，高于频率F₁/2的给定偏离处的频率响应和低于频率F₁/2处的给定偏离处的频率响应可以被相加为一。尽管一已经被用作示例，但是根据需要可以使用其它的值，诸如用于信号的缩放。此外，上面的示例被描述为理想的情况。也就是说，所实现的滤波可以具有不同的响应，以计及非理想分量、校准等。

在频率响应的特定示例中，使用上面描述的34GHz的F₁，频率F₁/2可以是17GHz。从DC到16GHz，频率响应可以是一。从16到18GHz，频率响应可以从一线性地改变到零，穿过17GHz处的1/2。

图4中的结果产生的表示滤波后的混频信号38的频谱分量包括频谱100的较低频率部分(由频谱120所示)，以及频谱102的较低频率部分(由频谱122所示)。注意到由于混频，频谱122包括频谱100的较高子频带的频率分量，但是在频率上是相反的。类似地，图5的频谱分量130和132对应于图3的频谱110和112的较低频率分量。频谱112的180度相位关系在频谱132中被保留。

因此，通过谐波混频，输入信号12的两个子频带已经被数字化，即使子频带的跨度已经超出与数字化器30和32相关联的奈奎斯特带宽。在该实施例中，每个混频信号，不论是模拟的、数字的、滤波后的等等，包括输入信号12的每个子频带的分量。也就是说，在该示例中，从混频信号22和28到滤波后的数字化混频信号38和44的每个信号均包括频谱100的低频子频带和高频子频带二者。

特别地，输入信号12的子频带已经被频移到处于基带子频带的带宽内。在一些实施例中，输入信号12的每个子频带可以被频移到处于单个子频带的带宽内。然而，根据谐波信号和子频带的数量，每个子频带可以不存在于每个混频信号中。

图6和7表示再混频信号50和56的频谱。参照图1和6，频谱表示再混频信号50。如上所述，滤波后的数字化混频信号38可以在谐波混频器46中与谐波信号48混频，其中所述谐波信号48在频率和相位上基本上类似于谐波信号20。因此，图4的频谱与DC分量和一阶谐波混频。

频谱140和142表示来自将图4的频谱120和122与DC分量混频的频谱。频谱144表示将频谱120与一阶谐波混频的结果。频谱146和148表示图4的频谱122与一阶谐波的混频。

类似地，图7表示再混频信号56的频谱。频谱150和152表示DC分量与图5的频谱的混频。频谱154表示谐波信号54的一阶谐波与图5的频谱130的混频。特别地，由于谐波信号54的一阶谐波具有相对180度相移，所以结果产生的频谱154也具有由虚线表示的180度相移。

图5的频谱132还与谐波信号54的一阶谐波进行混频；然而，频谱132已经具有180度引起的相移。因此，附加的180度相移导致由频谱156和158的实线表示的有效的0度相移。

图8图示了图1的重构的输入信号60的频谱160。频谱162和164表示形成频谱160的分量子频带。频谱166表示来自针对图6和7描述的混频的附加边频带。在该实施例中，频谱166可以被滤除；然而，在其它的实施例中，子频带可以扩展超过一阶谐波频率F₁。在这样的实施例中，从较低频率子频带产生的频谱166可以通过相消(destructive)组合被消除。

由于对再混频信号50和56的分量的相对定相，在其原始频率范围中的子频带相长(constructively)组合，而在其原始频率范围之外的子频带被定相成相消组合。参照图6-8，当组合时，频谱140和150相长组合，从而产生了频谱162。频谱142和152相消组合，因为频谱是180度异相的。因此，在基带子频带内的频谱中，剩余子频带为原始子频带。

类似地，对于从大约F₁/2到F₁的子频带，频谱146和156相长组合成频谱164，而频谱144和154相消组合。频谱148和158相长组合成频谱166；然而，频谱166可以在其超出期望的输入频率范围时被滤除，在这种情况下，该输入频率范围约小于频率F₁。

如频谱162和164所示，过渡发生在频率F₁/2附近。该过渡为以上参照图4和5描述的滤波的结果。特别地，频谱162和频谱164的斜率是互补的。因此，当频谱162和164的频率分量被组合时，频谱160的结果产生部分基本上与原始频率频谱匹配。

因此，通过将输入信号12与各种谐波信号混频，输入信号12的子频带可以通过数字化器的较低带宽。尽管混频信号包括重叠子频带，由于谐波信号的定相，当按照如上所述的进行组合时，子频带进行相长和相消组合，从而产生输入信号12的基本准确的表示。

图9-12为图1的谐波混频器的示例的框图。在一些实施例中，混频器可以被用于将分离信号14和16与相应的谐波信号20和26进行混频。在所有端口上可以通过DC和基带信号的混频器可以被用作谐波混频器。

图9A和9B图示了谐波混频器的示例，所述谐波混频器可以表示上面讨论的谐波混频器18、24、46和/或52中的任何一个或多个。图9A图示了2路时间交错开关。图9B图示了N路时间交错开关。

在这些实施例中，开关180和/或181被配置成接收输入信号182。当使用2路开关180时，输入信号182响应于控制信号188而被切换至输出184和186。当利用N路开关181时，输入信号182响应于控制信号188而被切换至输出184、186、直到第N个输出187。例如，开关181可以是三掷开关、四掷开关等，一直到N掷开关，其中N掷开关使得输入信号182在每个点或输出处花费其时间的1/N。由于添加了进一步的路径和子频带，谐波信号的谐波可以被适当地定相。在一些实施例中，谐波信号的相对相移可以通过由多个子频带划分的一个周期的时移在相位上分隔开。

当脉冲变得与整个时钟周期相比更短时，谐波组成变得更加丰富。例如，对于两路或三路开关，零阶谐波(DC)和一阶谐波被使用。对于四路或五路开关，零阶谐波、一阶谐波和二阶谐波可以被使用。对于六路或七路开关，零阶谐波、一阶谐波、二阶谐波和三阶谐波可以被使用。随着N的增加，脉冲变得更窄，从而产生更为丰富的谐波组成。控制信号188可以是具有一阶谐波的基频或者上面描述的其它适当的谐波频率的信号。

输入信号182的所有频带通过所有路径，即至每个输出路径(例如，184、186、直到第N个输出187)。

例如，参照开关180，控制信号188可以是具有基频34GHz的方波。作为切换的结果，输出184将在控制信号的一半周期期间接收输入信号182，并且将在相反的半个周期期间近似为零。实际上，输出184为输入信号182乘以在0和1之间以34GHz振荡的方波。这种方波可以由等式(3)表示。

$0.5+\frac{2}{\mathrm{\π}}\sin \left(2\mathrm{\π}{F}_{1}t\right)+\frac{2}{3\mathrm{\π}}\sin \left(6\mathrm{\π}{F}_{1}t\right)+...---\left(3\right)$

等式(3)为这种方波的泰勒级数展开式。DC和前两个谐波被列出。这里，F₁为34GHz。尽管分量的幅度不同，但等式(1)和(3)包括相似的谐波。

输出186类似于输出184；然而，在输入信号182被路由至输出186的时间段相对输出184被反转。效果是再次类似于将输入信号182与由等式(4)定义的方波相乘。

$0.5-\frac{2}{\mathrm{\π}}\sin \left(2\mathrm{\π}{F}_{1}t\right)-\frac{2}{3\mathrm{\π}}\sin \left(6\mathrm{\π}{F}_{1}t\right)+...---\left(4\right)$

类似于等式(3)，等式(4)类似于如在以上等式(2)中描述的谐波信号。因此，开关180的切换的相乘效果是基本上类似于上面描述的分离信号与谐波信号的混频。另外，在该示例中，开关能够充当分离器10和谐波混频器18和24二者。然而，在其它的实施例中，开关180可以是单刀单掷开关，并且充当单个谐波混频器。

尽管DC分量和一阶谐波的相对幅度不同，但这种不平衡可以通过适当路径中的补偿滤波器进行校正。例如，上面描述的在频率F₁/2和频率F₁之间的子频带可以具有在组合器58中的再组合期间施加的与基带子频带不同的增益。

另外，上面的等式(3)和(4)还列出了三阶谐波。在一些实施例中，三阶谐波可能是期望的。然而，如果不是的话，这样的谐波的影响可以利用适当的滤波进行补偿。例如，输入信号12可以被滤波，以去除高于频率F₁的频率分量。因此，这样的频率分量将不存在与3*F₁处的频率进行混频。而且，在数字化器之前的滤波可以去除否则可能由于混叠而影响数字化后的信号的任何较高阶的频率分量。

在由于模拟失配出现交错误差的情况下，可以做出硬件调节，以用于混合时钟幅度和相位。调节然后可以被校准，以将交错失配杂散最小化。可替换地，或者除以上方法之外，硬件失配可以被表征，并且线性的时变校正滤波器可以被用来消除交错杂散。此外，在一些情况下，开关可能未始终完美地操作。例如，错误的开关可能会在一个方向上比其它方向上花费更多的时间，从而导致偏斜的占空比。数字谐波混频器46和52可以被配置成通过对数字谐波信号48和/或54的幅度或相位进行微调来补偿可能存在于模拟谐波信号20和/或26中的相位或幅度误差。

图10为另一个谐波混频器的示例。开关电路200被配置成响应于控制信号206交替地将两个输入信号202和204切换到输出208和210。控制信号206再次可以是方波或者其它相似的信号，从而使开关电路200的开关能够切换。在控制信号206的一半周期期间，输入信号202被切换到输出208，而输入信号204被切换到输出210。在另一半周期期间，输入信号202被切换到输出210，而输入信号204被切换到输出208。

在一些实施例中，输入信号204可以是输入信号202的反转和缩放版本。上面描述的这种输入和切换的结果是来自以上针对图9A的开关180描述的电平的DC和其它谐波的再平衡。例如，输入信号204可以是输入信号202的分数反转版本。例如，取代利用图9A的开关180在1和0之间进行切换的是，输出208和210的有效输出可以在1和(2-π)/(2+π)之间进行切换。因此，幅度和DC电平可以按照期望调节，以产生谐波之间期望的平衡。

图11图示了谐波混频器的可替换示例。谐波混频器170包括分离器172、混频器175和组合器177。分离器172被配置成将输入信号171分离成信号173和174。信号174被输入到组合器177中。由于信号174不与另一信号进行混频，所以信号174可以充当上面描述的谐波混频器的DC分量。

信号173被输入到混频器175。信号176与信号173进行混频。在一些实施例中，信号176可以是单个谐波，诸如上面描述的频率F₁。如果附加的谐波为期望的，则附加的混频器可以被提供，并且各自的输出在组合器177中被组合。

在另一个实施例中，信号176可以包括多个谐波。只要混频器175的端口带宽可以容纳期望的频率范围，单个混频器175就可以被使用。然而，由于上面描述的谐波信号的DC分量由不同的路径传送到组合器177，所以接收信号173和176的混频器的端口不需要对DC进行操作。因此，可以使用较宽种类的混频器。一旦信号179和174在组合器177中被组合，输出信号178就可以基本上类似于上面描述的混频信号。

在一些实施例中，分离器172可以但并不必要对称地分离输入信号171。例如，输出信号174的分离器的一侧可以具有处于或高于上面描述的滤波截止频率的带宽。输出信号173的分离器172的一侧可以具有以信号176的谐波为中心的频率范围以及两倍或更多于上面描述的滤波截止频率的带宽。换句话说，分离器172的频率响应对于每个路径不必是相同的，并且可以按照需要调整。

图12为图9A的一般拓扑结构的谐波混频器的另一示例。在该实施例中，谐波信号224可以通过变换器225被输入到与混频器类似的二极管环220。输入信号222可以被输入到变换器225的抽头。因此，根据谐波信号224，输入信号222可以在输出226和228之间被切换。例如，谐波信号224使得当变换器的底端为正并且顶端为负时，左二极管227导通，或者当变换器的极性相反时，右二极管229导通。以这种方式，输入信号222被可交替地路由到输出228和输出226。在一些实施例中，附加的二极管环可以被用于终止输出和/或注入输入信号222的子频带的反转部分，以达到较高的增益、补偿不平衡的谐波等，如在图10的拓扑结构中那样。

在一些实施例中，实现了两个路径和两个重叠子频带。然而，如上面提到的，可以使用任何数量的路径和子频带。在这种实施例中，所使用的谐波数量可以等于子频带数量的一倍半的四舍五入，其中DC作为零阶谐波被包含在内。例如，对于三个子频带，可以仅使用两个谐波。使用上面的频率范围作为示例，一阶谐波能够将高于频率F₁的频率频移到基带子频带。谐波信号的一阶谐波可以以120度的相对相移被定相。

因此，当在组合器58中的组合期间子频带处于合适的频率范围中时，子频带频谱将具有相同的相移，诸如0度的相对相移。相反，不正确的频率范围内的子频带的三个分量将在相位上彼此间偏离120度。结果产生的频谱将相消组合，以消除不正确的子频带。当添加进一步的路径和子频带时，谐波信号的谐波可以被适当地定相。在一些实施例中，谐波信号的相对相移可以通过由多个子频带划分的一个周期的时移在相位上分隔开。

尽管上面描述了其中数字化后的信号可以基本上被立即处理的实施例，但这种数字化后的处理可以按期望延迟。例如，来自数字化器30和32的数字化后的数据可以被存储在存储器中，以用于后续处理。

此外，尽管数字滤波、混频和组合已经被描述为分立的操作，但这种操作可以被组合、并入其它功能中等等。另外，当以上讨论假定理想分量时，可以将附加的补偿适当地引入这种处理中，以校正非理想分量。此外，当处理数字化后的信号时，改变频率范围、混频等能够导致表示这种变化的较高采样率。数字化后的信号可以被适当地上采样、内插等。

如上面提到的，数字谐波混频器46和52可以被配置成通过对数字谐波信号48和/或54的幅度或相位进行微调，来补偿可能存在于模拟谐波信号20和/或26中的相位误差。各种分量随时间或温度的时延偏移可能引起不可接受量的相移。在产生模拟谐波信号的电路中、在模拟混频器中和/或在模数信道孔径中的时延偏移都将分别对在模拟混频器18和24与数字混频器46和52之间的相位误差有贡献。

如果相位误差未被校正，混频相位误差将在重构的波形的上频带内的频率分量中招致相等的相位误差，从而导致系统的阶跃响应上的失真。另外地，幅度误差将导致交叉频带内的频率分量(作为表示频率分量的未被转换的和两次转换后的向量，如下面将更加详细地讨论的)当在重构过程快结束的时候被加在一起时将未被正确地对准。

测试和测量仪器的一些实施例包含补偿振荡器300和开关302，如图13中所示。来自补偿振荡器300的补偿振荡信号304可以通过开关302被切换到上面描述的ATI数字化器的输入中。补偿振荡器300可以被用于确定相位和幅度误差，如下面更加详细地讨论的，因而相位和幅度误差可以被消除。

补偿振荡器300和开关302被包括在用于ATI数字化器的集成电路中，因而补偿振荡器300为系统添加了很少的成本或功率开销。此外，补偿振荡器300在比集成电路处理不确定中心频率更宽的频率范围上是可调谐的，从而确保系统能够发现适当的调谐电压以将补偿振荡器300的频率放置在交叉频带内。

由于来自补偿振荡器300的补偿信号304的频率被调谐到交叉频带内，补偿信号304以其原始频率并且作为被下变频和随后数字地被上变频的频率分量行进通过ATI数字化器的ADC信道。补偿信号304的原始频率分量的相位未受到模拟的和数字的谐波混频信号之间的相位误差的影响，但两次转换后的分量的相位受到影响。

基于补偿信号304的未受相位误差影响的原始频率分量和已经被行进通过ATI数字化器的一个ADC信道的相位误差影响的两次转换后的分量的比较，可以确定相位误差值。比较这些数值提供了在那个ADC信道中的模拟和数字混频器之间的相位误差值。如果在上ADC信道中，相位误差能够随后被用于调节模拟混频器18或数字混频器46的混频功能。调节混频器18或46之一的混频功能，或者如果在图13的下ADC信道中，调节混频器24和52之一的混频功能，允许相位误差从重构的波形中被消除。可替换地，通过改变上ADC信道中的数字滤波器36或者下ADC信道中的数字滤波器42的时延，可以消除相位误差，这是因为在至数字混频器46和52的任一输入中的相移将影响输出中的相移。

优选地，补偿振荡器300的补偿信号304在采集待测信号之后而不是之前立刻通过开关302切换到输入，这是由于相位误差的测量可以被应用来校正数字混频器46和52的混频功能或者数字滤波器36和42的时延。信息是不需要的，直到信号的ATI重构在采集后出现为止。

如在图14中所看到的，存储器400可以被设置在上ADC信道中的数字化器30和滤波器36之间，并且存储器402可以被设置在下ADC信道中的数字化器32和滤波器42之间。可以执行采集，并且数字化后的混频信号34或数字化后的混频信号40在分别被发送到滤波器36和42之前可以分别被存储在存储器400和402中。

在数字化后的混频信号34和40已经分别被存储在存储器400和402中之后，开关302可以被触发，以自动地提供来自补偿振荡器300的补偿信号304，而无需用户输入。例如，数字信号处理器(DSP)、微处理器、可编程逻辑器件、通用处理器，或者如所期望的具有适当外围设备的其它处理系统，可以被用于自动地切换到来自补偿振荡器300的补偿信号304。相位误差可以被确定，如上所讨论的，并且数字混频器46和52的混频功能或者数字滤波器36和42的时延可以被调节。一旦已经基于相位误差修改了混频功能或滤波器时延，则数字化后的混频信号34和40可以通过ADC信道的剩余部分被处理，如上针对图1所讨论的。

在采集之后运行补偿最小化了在补偿和采集模式之间的相位漂移的机会。信号采集之前运行的补偿可以在信号采集之前任意时间执行，这是由于没有办法知道采集将运行多长时间以等待触发事件。然而，如果系统相位稳定性足够好，则补偿过程可以在采集之前被运行。而且，如果用户判定补偿是期望的，则用户可以通过测试和测量仪器上的菜单启动补偿。

当补偿振荡器300被启用时，输入信号采集通过开关302自动地关闭，并且被补偿信号304代替，从而允许运行补偿而无需用户交互。此外，在已检测到触发事件后，利用处理器等可以导通补偿信号304，而无需用户输入，如上所讨论的。在每次信号采集之后，补偿振荡器300也可以被自动地导通，以提供补偿信号304来确定相位或幅度误差。

数字化器30和32可能遭受在它们的相应采样时钟之间的相位漂移，从而通过模拟混频器的未被转换的信号未同时被采样。而且，数字化器30和32本身可以使用交错技术，诸如同步时间交错，以实现它们的有效采样率。在那种情况下，数字化器30和32内的交错采集管可能类似地遭受它们的相应采样时钟的相位漂移。补偿振荡器300也可以被用于通过ATI前端提供补偿信号304至每一个ADC信道，以用于确定ADC信道内和/或之间的采集管的相位误差。这可以通过将补偿振荡器300调谐出交叉频带而完成，从而从每个ADC信道的带宽内的模拟混频器18和24输出仅一个音调。可替换地，如果补偿振荡器300频率被留在交叉频带内，用于测量每个ADC管道的相位的正弦拟合算法可以被设定成刚好拟合未被转换的频率分量并且不是图像分量(image component)，或者反之亦然。

测得的相位误差可以被用于调节数字滤波器36和42的相位响应，以校正采样时间误差的影响。相对于其它的数字滤波器调节一个数字滤波器的时延可以补偿数字化器30和32之间的相位误差。如果数字化器30和32是内部交错的，则管道相关的相移可以被应用在每个数字滤波器36和42内，以分别补偿每个数字化器30和32内的相位误差。可替换地，相位误差可用于调节采集管道的采样时钟定时，以最小化后续的采集中的误差。

补偿振荡器300可以从交叉耦合的NPN差动对放大器建立，以产生负电阻和缩短的传输线短截线(stub)，以设置额定频率。补偿振荡器300被导通并且通过设置差动对放大器中的发射器电流而被调谐。一旦电流高到足以提供充分的跨导来支持振荡，则电流中的进一步增加用于增加设备的输入电容，这继而加载传输线并且降低谐振频率。也就是说，可调谐的补偿振荡器300主要通过改变至少一个双极结型晶体管的输入电容而被调谐。

与在这些频率处的可变电抗器调谐相比，输入电容调谐的使用提供了相对大并且线性的调谐范围。大的调谐范围有助于克服处理建模不确定性和处理可变性。如果补偿振荡器300的大调谐范围在补偿采集的持续时间内引起过度的频率不稳定性，则已获得的补偿记录可以被分离成多个较短的段并且利用单独的正弦拟合针对相位误差被分析，其中在每个段中潜在的有不同频率。在每个段中，在未被转换的和两次转换后的分量之间的测得的相位误差表示模拟的和数字的谐波信号之间的相位误差，并且与所使用的补偿信号的确切频率无关。因此，段的相位误差测量的结果可以被平均，以获得与单个长记录相同的噪声抗扰性。

如上面简单地提到的，使用补偿振荡器300也能够确定幅度误差。为了确定幅度误差，ATI数字化器的输入可以使用补偿信号304在至少两个在交叉频带内对称地相对的频率上被扫描。当输入频率低于交叉频带的中心时，数字化后的信号在被转换的频率和输入频率处的幅度之比将是变频增益和数字化器频率响应滚降(roll-off)的乘积。当输入频率对称地位于交叉频带的中心之上时，数字化后的信号在被转换的频率和输入频率处的幅度之比将是变频增益和数字化器频率滚降之比。这两个幅度比的几何平均于是表示变频增益。模拟混频功能20、26或者数字混频功能48、54的幅度可以随后被调节，以将变频增益带至期望的值，通常为1.0。

另一实施例包括在计算机可读介质上体现的计算机可读代码，当计算机可读代码被执行时，致使计算机执行上面描述的任何操作。如这里所使用的，计算机为可以执行代码的任何设备。微处理器、可编程逻辑器件、多处理器系统、数字信号处理器、个人计算机等等均是这种计算机的所有示例。在一些实施例中，计算机可读介质可以是被配置成以非暂态方式存储计算机可读代码的有形计算机可读介质。

尽管已经描述了特定的实施例，将意识到的是本发明的原理不限于那些实施例。可以在不偏离如在所附权利要求中阐述的本发明的原理的情况下做出修改和变型。例如，预期的是数字滤波、混频和/或组合的再排序可允许数字处理的更有效的执行，同时仍提供输入信号的数字表示的重构。

Claims (15)

1.一种测试和测量仪器，包括：

异步时间交错(ATI)数字化器；

补偿振荡器，被配置成将补偿信号提供至所述ATI数字化器；

开关，被配置成将输入信号或所述补偿信号发送至所述ATI数字化器；以及

处理器，被配置成基于发送至所述ATI数字化器的所述补偿信号确定至少一个补偿值。

2.根据权利要求1所述的测试和测量仪器，其中，所述ATI数字化器包括多个模拟混频器，并且其中，所述补偿振荡器、所述开关和至少两个模拟混频器被集成在集成电路内。

3.根据权利要求1所述的测试和测量仪器，其中所述补偿振荡器为可调谐的补偿振荡器。

4.根据权利要求3所述的测试和测量仪器，其中，所述可调谐的补偿振荡器主要通过改变至少一个双极结型晶体管的输入电容而被调谐。

5.根据权利要求1所述的测试和测量仪器，其中，所述至少一个补偿值为相位误差值。

6.根据权利要求5所述的测试和测量仪器，其中，所述处理器进一步被配置成基于行进通过所述ATI数字化器的所述补偿信号的原始频率分量和行进通过所述ATI数字化器的所述补偿信号的两次转换后的频率分量之间的相位上的差来确定所述相位误差值。

7.根据权利要求5所述的测试和测量仪器，其中，所述ATI数字化器包括多个模拟混频器和多个数字混频器，并且基于所述相位误差值来修改至少一个数字混频器的混频功能。

8.根据权利要求5所述的测试和测量仪器，其中，所述ATI数字化器包括滤波器，所述滤波器被配置成对数字化后的信号进行滤波并且对所述相位误差值进行响应。

9.根据权利要求1所述的测试和测量仪器，其中，在输入信号采集之后，所述开关自动地从所述输入信号切换到所述补偿信号。

10.根据权利要求1所述的测试和测量仪器，其中，所述补偿值为幅度误差值。

11.根据权利要求1所述的测试和测量仪器，其中，所述补偿值在输入信号采集之前被确定。

12.根据权利要求1所述的测试和测量仪器，还包括在模拟混频器之一和数字混频器之一之间的存储器，其中，输入信号采集在通过模拟混频器所述之一处理后被存储在所述存储器中，并且补偿误差值在通过数字混频器所述之一处理所存储的输入信号采集之前被确定。

13.根据权利要求1或9所述的测试和测量仪器，其中，所述补偿值在每个输入信号采集之后被自动地确定。

14.一种用于在测试和测量仪器中的异步时间交错(ATI)数字化器内确定补偿值的方法，包括：

在所述ATI数字化器处在输入信号与来自补偿振荡器的补偿信号之间进行切换；以及

当所述补偿信号经由切换在所述ATI数字化器处被接收时，经由处理器基于行进通过所述ATI数字化器的所述补偿信号的原始频率分量和行进通过所述ATI数字化器的所述补偿信号的两次转换后的频率分量之间的相位上的差来确定补偿值。

15.根据权利要求14所述的方法，还包括基于所确定的补偿值来修改数字混频器的数字混频功能。