CN104795326A - 一种硅纳米线结构的制造方法 - Google Patents
一种硅纳米线结构的制造方法 Download PDFInfo
- Publication number
- CN104795326A CN104795326A CN201410020189.0A CN201410020189A CN104795326A CN 104795326 A CN104795326 A CN 104795326A CN 201410020189 A CN201410020189 A CN 201410020189A CN 104795326 A CN104795326 A CN 104795326A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- hard mask
- silicon
- sacrificial material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 87
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 87
- 239000010703 silicon Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000002070 nanowire Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 44
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000001039 wet etching Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000010790 dilution Methods 0.000 claims description 3
- 239000012895 dilution Substances 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 125000006850 spacer group Chemical group 0.000 abstract 2
- 238000001035 drying Methods 0.000 abstract 1
- 238000009740 moulding (composite fabrication) Methods 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种硅纳米线结构的制造方法，包括：提供半导体衬底，在其上形成用于构成硅纳米线结构的硅层，且硅层的顶部形成有硬掩膜层；在半导体衬底上沉积形成牺牲材料层，覆盖硬掩膜层和硅层；对牺牲材料层实施图案化工艺，使牺牲材料层仅覆盖半导体衬底的上表面的两侧部分以及硬掩膜层和硅层的两侧，位于硅层的两侧的牺牲材料层构成侧墙；实施大剂量离子注入并退火，在未被牺牲材料层遮蔽的半导体衬底中形成离子注入区；实施湿法蚀刻去除离子注入区以及位于侧墙和硅层下方的半导体衬底部分，以在半导体衬底的上方形成由硅层构成的硅纳米线结构；去除剩余的牺牲材料层和硬掩膜层。根据本发明，形成硅纳米线结构的工艺窗口更大，精度更易控制。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种硅纳米线（Nanowire）结构的制造方法。
背景技术
根据摩尔定律，半导体器件的尺寸逐步按比例减小，在此情况下，为了更有效的控制短沟道效应，具有非平面结构的半导体器件得到广泛应用，例如鳍式场效应晶体管（FinFET）和纳米线场效应晶体管（Nanowire FET）。
对于纳米线场效应晶体管而言，形成纳米线的工艺十分复杂，例如，首先，在半导体衬底上形成自下而上层叠的锗硅层和用于实施蚀刻以形成纳米线的硅层；接着，在硅层上形成第一硬掩膜层，图形化第一硬掩膜层；然后，形成覆盖经过图形化的第一硬掩膜层的第二硬掩膜层，图形化第二硬掩膜层，以露出部分第一硬掩膜层；接着，以经过图形化的第二硬掩膜层为掩膜，蚀刻去除所述露出的第一硬掩膜层及其下方的硅层，以露出锗硅层；最后，蚀刻去除锗硅层，形成纳米线结构。在上述工艺过程中，需要形成两次硬掩膜层，并分别对两个硬掩膜层实施不同的图形化过程，由于受到器件特征尺寸的制约，对上述图形化过程以及后续实施的蚀刻过程的工艺窗口以及参数条件有着极为严格的要求，对实施上述工艺过程的精度控制的难度非常大，极易出现偏差，进而造成最终形成的纳米线结构达不到器件设计的要求。
因此，需要提出一种方法，通过更为简单易行的工艺过程来制作纳米线结构。
发明内容
针对现有技术的不足，本发明提供一种硅纳米线结构的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成用于构成所述硅纳米线结构的硅层，且所述硅层的顶部形成有硬掩膜层；在所述半导体衬底上沉积形成牺牲材料层，以覆盖所述硬掩膜层和所述硅层；对所述牺牲材料层实施图案化工艺，以使所述牺牲材料层仅覆盖所述半导体衬底的上表面的两侧部分以及所述硬掩膜层和所述硅层的两侧，其中，位于所述硅层的两侧的牺牲材料层构成侧墙；实施大剂量离子注入并退火，以在未被所述牺牲材料层遮蔽的半导体衬底中形成离子注入区；实施湿法蚀刻去除所述离子注入区以及位于所述侧墙和所述硅层下方的半导体衬底部分，以在所述半导体衬底的上方形成由所述硅层构成的所述硅纳米线结构；去除剩余的所述牺牲材料层和所述硬掩膜层。
进一步，形成所述顶部具有硬掩膜层的硅层的步骤包括：在所述半导体衬底上沉积形成硬掩膜层；通过旋涂、曝光、显影工艺形成具有所述硅层的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层，形成具有所述硅层的顶部图案的硬掩膜层；通过灰化工艺去除所述光刻胶层；以所述具有所述硅层的顶部图案的硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述硅层。
进一步，所述硬掩膜层的厚度为20-500埃，所述硅层的宽度为5-50nm，所述硅层的高度为5-50nm，所述硬掩膜层的材料为氮化硅或氮氧化硅。
进一步，所述牺牲材料层的厚度为2-50nm，所述牺牲材料层的材料为氮化硅或氮氧化硅。
进一步，所述离子注入的注入离子为砷或者磷，注入剂量大于1.0×e18离子/平方厘米，注入能量为2-50KeV，注入离子的入射方向相对于与所述半导体衬底相垂直的方向之间的角度为0-7度，所述退火的温度高于1000℃。
进一步，去除所述离子注入区实施的所述湿法蚀刻的腐蚀液为对于所述离子注入区和所述半导体衬底的未形成掺杂离子的部分具有高选择性的化学物质。
进一步，所述湿法蚀刻的腐蚀液为浓度为1:10的稀释的HF酸。
进一步，采用湿法蚀刻工艺实施对所述剩余的所述牺牲材料层和所述硬掩膜层的去除。
进一步，所述湿法蚀刻的腐蚀液为磷酸
根据本发明，形成硅纳米线结构所需实施的光刻、蚀刻等工艺的工艺窗口更大，工艺简单易行，工艺精度更容易控制。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1E为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的俯视图；
图2A-图2E为分别对应于图1A-图1E的沿着半导体衬底的中部与硅纳米线结构相垂直的走向得到的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的硅纳米线结构的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
参照图1A-图1E和图2A-图2E，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的俯视图和对应的沿着半导体衬底的中部与硅纳米线结构相垂直的走向得到的器件的示意性剖面图。
首先，如图1A和图2A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。
接下来，在半导体衬底100上形成用于构成硅纳米线结构的硅层101，且硅层101的顶部形成有硬掩膜层102。在本实施例中，形成顶部具有硬掩膜层102的硅层101的工艺步骤包括：在半导体衬底100上沉积形成硬掩膜层102，其构成材料优选氮化硅或氮氧化硅；通过旋涂、曝光、显影等工艺形成具有硅层101的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层102，形成具有硅层101的顶部图案的硬掩膜层102；通过灰化工艺去除所述光刻胶层；以具有硅层101的顶部图案的硬掩膜层102为掩膜，蚀刻半导体衬底100，以形成硅层101。硬掩膜层102的厚度为20-500埃，硅层101的宽度为5-50nm，硅层101的高度为5-50nm。
然后，在半导体衬底100上沉积形成牺牲材料层103，以覆盖硬掩膜层102和硅层101。接着，如图1B和图2B所示，对牺牲材料层103实施图案化工艺，以使牺牲材料层103仅覆盖半导体衬底100的上表面的两侧部分以及硬掩膜层102和硅层101的两侧，其中，位于硅层101的两侧的牺牲材料层103构成侧墙。在本实施例中，牺牲材料层103的材料优选氮化硅或氮氧化硅，牺牲材料层103的厚度为2-50nm。
接着，如图1C和图2C所示，实施大剂量离子注入104并退火，以在未被牺牲材料层103遮蔽的半导体衬底100中形成离子注入区。在本实施例中，大剂量离子注入104的注入离子为砷或者磷，注入剂量大于1.0×e18离子/平方厘米，注入能量为2-50KeV，注入离子的入射方向相对于与半导体衬底100相垂直的方向之间的角度为0-7度，退火的温度高于1000℃。
接着，如图1D和图2D所示，实施湿法蚀刻去除所述离子注入区以及位于所述侧墙和硅层101下方的半导体衬底100部分，以在半导体衬底100的上方形成由硅层101构成的硅纳米线结构。在本实施例中，所述湿法蚀刻的腐蚀液为浓度为1:10（HF:H2O）的稀释的HF酸或者其它对于所述离子注入区和半导体衬底100的未形成掺杂离子的部分具有高选择性的化学物质。
接着，如图1E和图2E所示，去除剩余的牺牲材料层103和硬掩膜层102。在本实施例中，采用湿法蚀刻工艺实施所述去除，所述湿法蚀刻的腐蚀液为磷酸。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，形成硅纳米线结构所需实施的光刻、蚀刻等工艺的工艺窗口更大，工艺简单易行，工艺精度更容易控制。
参照图2，其中示出了根据本发明示例性实施例的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在半导体衬底上形成用于构成硅纳米线结构的硅层，且硅层的顶部形成有硬掩膜层；
在步骤202中，在半导体衬底上沉积形成牺牲材料层，以覆盖硬掩膜层和硅层；
在步骤203中，对牺牲材料层实施图案化工艺，以使牺牲材料层仅覆盖半导体衬底的上表面的两侧部分以及硬掩膜层和硅层的两侧，其中，位于硅层的两侧的牺牲材料层构成侧墙；
在步骤204中，实施大剂量离子注入并退火，以在未被牺牲材料层遮蔽的半导体衬底中形成离子注入区；
在步骤205中，实施湿法蚀刻去除所述离子注入区以及位于所述侧墙和硅层下方的半导体衬底部分，以在半导体衬底的上方形成由硅层构成的硅纳米线结构；
在步骤206中，去除剩余的牺牲材料层和硬掩膜层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种硅纳米线结构的制造方法，包括：
提供半导体衬底（100），在所述半导体衬底上形成用于构成所述硅纳米线结构的硅层（101），且所述硅层的顶部形成有硬掩膜层（102）；
在所述半导体衬底上沉积形成牺牲材料层（103），以覆盖所述硬掩膜层和所述硅层；
对所述牺牲材料层实施图案化工艺，以使所述牺牲材料层仅覆盖所述半导体衬底的上表面的两侧部分以及所述硬掩膜层和所述硅层的两侧，其中，位于所述硅层的两侧的牺牲材料层构成侧墙；
实施大剂量离子注入并退火，以在未被所述牺牲材料层遮蔽的半导体衬底中形成离子注入区；
实施湿法蚀刻去除所述离子注入区以及位于所述侧墙和所述硅层下方的半导体衬底部分，以在所述半导体衬底的上方形成由所述硅层构成的所述硅纳米线结构；
去除剩余的所述牺牲材料层和所述硬掩膜层。
2.根据权利要求1所述的方法，其特征在于，形成所述顶部具有硬掩膜层的硅层的步骤包括：在所述半导体衬底上沉积形成硬掩膜层；通过旋涂、曝光、显影工艺形成具有所述硅层的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层，形成具有所述硅层的顶部图案的硬掩膜层；通过灰化工艺去除所述光刻胶层；以所述具有所述硅层的顶部图案的硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述硅层。
3.根据权利要求2所述的方法，其特征在于，所述硬掩膜层的厚度为20-500埃，所述硅层的宽度为5-50nm，所述硅层的高度为5-50nm，所述硬掩膜层的材料为氮化硅或氮氧化硅。
4.根据权利要求1所述的方法，其特征在于，所述牺牲材料层的厚度为2-50nm，所述牺牲材料层的材料为氮化硅或氮氧化硅。
5.根据权利要求1所述的方法，其特征在于，所述离子注入的注入离子为砷或者磷，注入剂量大于1.0×e18离子/平方厘米，注入能量为2-50KeV，注入离子的入射方向相对于与所述半导体衬底相垂直的方向之间的角度为0-7度，所述退火的温度高于1000℃。
6.根据权利要求1所述的方法，其特征在于，去除所述离子注入区实施的所述湿法蚀刻的腐蚀液为对于所述离子注入区和所述半导体衬底的未形成掺杂离子的部分具有高选择性的化学物质。
7.根据权利要求6所述的方法，其特征在于，所述湿法蚀刻的腐蚀液为浓度为1:10的稀释的HF酸。
8.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻工艺实施对所述剩余的所述牺牲材料层和所述硬掩膜层的去除。
9.根据权利要求8所述的方法，其特征在于，所述湿法蚀刻的腐蚀液为磷酸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410020189.0A CN104795326A (zh) | 2014-01-16 | 2014-01-16 | 一种硅纳米线结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410020189.0A CN104795326A (zh) | 2014-01-16 | 2014-01-16 | 一种硅纳米线结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104795326A true CN104795326A (zh) | 2015-07-22 |
Family
ID=53560044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410020189.0A Pending CN104795326A (zh) | 2014-01-16 | 2014-01-16 | 一种硅纳米线结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104795326A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415902A (zh) * | 2020-03-05 | 2020-07-14 | 中国科学院微电子研究所 | 一种金属纳米结构及其制作方法、电子器件、电子设备 |
| CN112490118A (zh) * | 2019-09-12 | 2021-03-12 | 长鑫存储技术有限公司 | 半导体器件、硬掩膜结构及硬掩膜结构的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006078281A2 (en) * | 2004-07-07 | 2006-07-27 | Nanosys, Inc. | Systems and methods for harvesting and integrating nanowires |
| US20080237684A1 (en) * | 2007-03-26 | 2008-10-02 | Michael Specht | Method of manufacturing a nanowire transistor, a nanowire transistor structure, a nanowire transistor field |
| CN103021806A (zh) * | 2012-09-18 | 2013-04-03 | 上海集成电路研发中心有限公司 | 一种单晶硅衬底上制备硅纳米线的方法 |
| US20130224924A1 (en) * | 2012-02-27 | 2013-08-29 | International Business Machines Corporation | Pad-less gate-all around semiconductor nanowire fets on bulk semiconductor wafers |
| CN103295903A (zh) * | 2012-03-05 | 2013-09-11 | 中国科学院微电子研究所 | 围栅结构的鳍式半导体器件的制造方法 |
-
2014
- 2014-01-16 CN CN201410020189.0A patent/CN104795326A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006078281A2 (en) * | 2004-07-07 | 2006-07-27 | Nanosys, Inc. | Systems and methods for harvesting and integrating nanowires |
| US20080237684A1 (en) * | 2007-03-26 | 2008-10-02 | Michael Specht | Method of manufacturing a nanowire transistor, a nanowire transistor structure, a nanowire transistor field |
| US20130224924A1 (en) * | 2012-02-27 | 2013-08-29 | International Business Machines Corporation | Pad-less gate-all around semiconductor nanowire fets on bulk semiconductor wafers |
| CN103295903A (zh) * | 2012-03-05 | 2013-09-11 | 中国科学院微电子研究所 | 围栅结构的鳍式半导体器件的制造方法 |
| CN103021806A (zh) * | 2012-09-18 | 2013-04-03 | 上海集成电路研发中心有限公司 | 一种单晶硅衬底上制备硅纳米线的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490118A (zh) * | 2019-09-12 | 2021-03-12 | 长鑫存储技术有限公司 | 半导体器件、硬掩膜结构及硬掩膜结构的制造方法 |
| CN112490118B (zh) * | 2019-09-12 | 2022-05-17 | 长鑫存储技术有限公司 | 半导体器件、硬掩膜结构及硬掩膜结构的制造方法 |
| CN111415902A (zh) * | 2020-03-05 | 2020-07-14 | 中国科学院微电子研究所 | 一种金属纳米结构及其制作方法、电子器件、电子设备 |
| CN111415902B (zh) * | 2020-03-05 | 2023-07-14 | 中国科学院微电子研究所 | 一种金属纳米结构及其制作方法、电子器件、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103050533B (zh) | 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺 | |
| CN102446972B (zh) | 具有带凹口的鳍片结构的晶体管及其制造方法 | |
| KR100858882B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US20130065326A1 (en) | Method for manufacturing semiconductor device | |
| KR102237584B1 (ko) | 2개의 폴리실리콘 증착 단계들을 이용하여 3-게이트 비휘발성 플래시 메모리 셀들의 쌍을 형성하는 방법 | |
| DE102016204414A1 (de) | Wire-last-gate-all-around-nanodraht-fet | |
| US9449820B2 (en) | Epitaxial growth techniques for reducing nanowire dimension and pitch | |
| CN103794498A (zh) | 一种半导体器件及其制备方法 | |
| CN107533960B (zh) | 制造三维装置的方法以及形成多栅极式晶体管的方法 | |
| CN104795326A (zh) | 一种硅纳米线结构的制造方法 | |
| CN103855021A (zh) | 一种FinFET器件的制造方法 | |
| US20150287782A1 (en) | Integrated circuits and methods of fabrication thereof | |
| CN102956484B (zh) | 一种半导体器件的制造方法 | |
| CN112599606A (zh) | 薄膜晶体管及其制造方法、显示面板和显示装置 | |
| JP2001203284A (ja) | フラッシュメモリ素子の製造方法 | |
| CN103855019B (zh) | 一种半导体器件的制造方法 | |
| CN108074798B (zh) | 一种自对准曝光半导体结构的制作方法 | |
| CN107424930B (zh) | 半导体结构的制作方法 | |
| US10008495B2 (en) | Method for forming FinFET device | |
| CN111128725A (zh) | 一种igbt器件制备方法 | |
| KR101140060B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102856378B (zh) | 包角晶体管及其制造方法 | |
| TWI689098B (zh) | 複合型溝槽式金氧半場效應電晶體及其製造方法 | |
| CN104752221A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104124142B (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150722 |