CN102439695A - 应变材料层的松弛和转移 - Google Patents

应变材料层的松弛和转移 Download PDF

Info

Publication number
CN102439695A
CN102439695A CN2010800069384A CN201080006938A CN102439695A CN 102439695 A CN102439695 A CN 102439695A CN 2010800069384 A CN2010800069384 A CN 2010800069384A CN 201080006938 A CN201080006938 A CN 201080006938A CN 102439695 A CN102439695 A CN 102439695A
Authority
CN
China
Prior art keywords
layer
crystal seed
seed substrate
substrate
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800069384A
Other languages
English (en)
Other versions
CN102439695B (zh
Inventor
法布里斯·勒泰特
布鲁斯·富尔
帕斯卡·昆纳德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102439695A publication Critical patent/CN102439695A/zh
Application granted granted Critical
Publication of CN102439695B publication Critical patent/CN102439695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及形成至少部分地松弛的应变材料层的方法，所述方法包括以下步骤：提供晶种基板；对所述晶种基板进行图案化；在经图案化的所述晶种基板上生长应变材料层；将所述应变材料层由经图案化的所述晶种基板转移到中间基板上；和通过热处理来至少部分地松弛所述应变材料层。

Description

应变材料层的松弛和转移
技术领域
本发明涉及在半导体器件制造中所使用的可协变基板(compliant substrate)的领域，特别是涉及应变材料岛的松弛以及将至少部分地松弛的应变材料岛向某一支撑基板的转移，其可以适当地用于进一步的半导体制造工艺。
背景技术
通过异质外延在衬底上生长薄膜是半导体技术中重要的制造步骤。例如，在发光半导体器件或太阳能电池领域中，为了形成最终的半导体器件，需要在蓝宝石或SiC等基板上生长异质外延膜。在将异质外延膜转移至另一个基板之后，这些膜例如可以用于外延生长在电子和光电子应用中使用的层。
但是，当在基板上通过异质外延来形成晶格常数和热膨胀系数不同于所述基板的膜时，压缩/拉伸应变以及相应产生的诸如位错、破裂和塑性松弛等缺陷造成对所述膜上生长的层的材料质量的有害效果，导致了对其上生长的层的材料质量的有害效果。
因而，在本领域中，已在异质外延膜与目标基板之间设置了可协变层(例如，低粘度层)，以通过热处理来缓解应力。
然而，目前所使用的使应变异质外延膜松弛的方法通常对于抑制翘曲等方面不能显示出令人满意的结果。此外，在包括某一晶种层的晶种(生长)基板上生长的异质外延膜向被用于进一步制造特定半导体的另一基板的转移提出了保持异质外延膜完好的问题，这是一般来讲，具体地，提出了移除晶种基板而不损伤异质外延膜的问题。
因此，本发明的根本问题是提供一种形成可靠地松弛且完好的材料层(岛)的方法，该方法适于制造半导体器件。
发明内容
通过根据权利要求1所述的形成至少部分地松弛的应变材料层的方法来解决上述问题，该方法包括以下步骤：
提供晶种基板；
对所述晶种基板进行图案化；
在经图案化的晶种基板上生长应变材料层；
将所述应变材料层由所述图案化的晶种基板转移到中间基板上；和
通过热处理来至少部分地松弛所述应变材料层。
术语“应变材料层”选择性地表示连续的的层或显示岛的不连续的层。晶种基板可以是块状均匀基板或混合基板，所述混合基板包括接合至某一支撑基板或在支撑基板上生长的晶种层。在将应变材料层由图案化的晶种基板转移到中间基板的过程中，所述晶种基板可以通过刻蚀、机械抛光、研磨、电磁照射或激光照射等中的一种或多种而移除。转移后可能残留在应变材料层顶上的晶种基板的剩余材料可通过抛光或刻蚀移除。
表述“图案化”使用其最普通的意义，包括a)对晶种基板的表面进行结构化，例如通过刻蚀，特别是通过等离子体刻蚀或化学刻蚀，或者划线照射，并形成岛和凹陷，和b)在晶种基板的表面上沉积图案化掩模，基本上不移除该晶种基板的任何材料。
特别是，根据一个实施方式，提供一种用于形成至少部分地松弛的应变材料岛的方法，所述方法包括：
提供晶种基板；
对所述晶种基板进行图案化以形成晶种基板岛；
在经图案化的晶种基板上，特别是在所述晶种基板岛上生长应变材料层；
将所述应变材料层由经过所述图案化的晶种基板转移到中间基板上；
形成所述应变材料层的岛；和
通过热处理来至少部分地松弛所述应变材料岛。
通过根据晶种基板岛的表面的形状来外延生长应变材料层并在生长的应变材料岛汇聚之前停止生长，或者通过由首先根据晶种基板岛的表面的形状来外延生长应变材料层然后通过已形成的应变材料岛的汇聚来形成平坦表面而获得的应变材料的相对平坦的表面而形成岛，可以直接实现应变材料岛的形成。
应当注意，通常而言，形成应变材料层的岛的步骤可以在由图案化的晶种基板转移到中间基板上之前执行，或在该转移之后执行。
作为选择，在晶种基板上沉积包括遮蔽和敞开区域(分别覆盖和曝露晶种基板的表面)的图案化掩模，然后在晶种基板上的掩模的敞开区域(晶种基板表面上的曝露区域)中生长应变材料岛。所生长的应变材料岛随后转移到中间基板上，并在转移后对其进行热处理，从而至少部分地松弛所述中间基板上的应变材料岛。
通过经图案化的晶种基板而形成的应变材料岛可以具有任何所期望的形状，例如，矩形条文状或圆形，它们具有的尺寸可为约100×100微米至若干平方毫米。各个应变材料岛可以以几个10微米至大约100微米彼此间隔。晶种基板中分隔应变材料岛的凹陷(沟槽)的深度可以从数纳米至几十微米。可以根据材料中的热机应变来改变岛和沟槽的尺寸。
利用上述实例之一的本发明的方法，通过在晶种基板的表面上外延生长应变材料，可以在经图案化的晶种基板上直接获得应变材料岛。特别是，本发明的方法提供的有利之处在于，所生长的应变材料的晶体质量明显高于在晶种层的连续表面上进行外延生长的现有技术。特别是，避免了破裂。因为应变材料岛与晶种基板间的热膨胀系数差对晶体质量的影响不大，因此特别避免了生长材料中的破裂。换言之，与常规制造的应变材料层相比，在本发明中可以使用相对于所选的应变材料，例如GaN或InGaN具有较大的热膨胀系数差的晶种基板，而且仍然获得了相同的所期望的晶体质量。
由于可以使用高失配的晶种基板，因此可以使用本领域中不被允许的低成本基板。这些低成本基板可以被移除并处理，无需用于再循环。例如，硅晶种基板可用于通过外延来生长III/V材料，如GaN和InGaN。如果在外延生长前对硅晶种基板进行图案化，则可以在没有有害影响的情况下进行GaN和InGaN在硅晶种基板上的外延。
此外，由于使用经图案化的晶种基板使得外延材料中的应变水平较低，因此相比于传统工艺可以使用具有较大晶格错配的晶种基板，并获得相同的晶体质量。
另外，由于采用经图案化的晶种基板使得应变水平较低，因而与平坦表面的相同晶种材料相比，所得到的应变材料岛具有更大的厚度，且没有破裂。
在本文的情况中，还应注意，为了进一步提高应变材料的晶体质量，可以在晶种基板与应变材料之间提供本领域中已知的某一缓冲层。所述缓冲层可因经图案化的晶种基板的岛所致而显示出岛，或者在与晶种基板的岛对应的缓冲层材料的岛经历汇聚之前形成为连续的层。
例如，GaN缓冲物优选沉积在经图案化的硅晶种基板上，而后进行InGaN材料的外延。由于在GaN缓冲层中可避免破裂，与使用常规方法的情况相比InGaN的质量受到的损害较少。此外，GaN缓冲物中的晶格错配应变也更加不显著，以致InGaN材料中的应变也更加不显著。因而与现有技术相比允许了更大的层厚度或者允许使用InGaN层中的更高的铟含量。
根据一个实例，优选的是，在岛的汇聚开始之前停止应变材料岛的生长，即岛彼此隔开。
作为选择，还可以包括在具有岛的晶种基板上生长应变层(应变材料层的顶上具有岛)，岛的尺寸足够小以致允许应变材料发生汇聚。图案的尺寸取决于生长条件和材料，不过晶种岛的规模通常为约纳米级。在该情况中，可消灭应变层中的位错，从而得到更小的位错密度以及更少的缺陷和破裂。用于形成应变材料岛的方法与用于对晶种基板进行图案化的方法相同。其可以在将应变层转移到中间基板上用于松弛处理之前或之后执行。
在使用缓冲层的情况中，有利的是在经图案化的晶种基板上生长缓冲层直到该层汇聚为止。将需松弛的应变材料随后沉积在连续的缓冲层上。缓冲层中的低位错密度避免了对位错点的应变材料的损害。
对于将应变材料层(岛)转移到中间基板上的处理，晶种基板必须与应变材料分离开。以下方式有助于该分离：通过在应变材料层下面的晶种基板中注入离子以形成弱化层，并通过热处理使应变材料层在所述弱化层处与晶种基板分离开。
作为选择，可在应变材料层中注入离子以形成弱化层，并通过热处理使应变材料层在所述弱化层处与晶种基板分离开。特别是，由此可以实现不带有残留晶种基板材料的应变材料层的分离。不言而喻，为分离晶种基板所进行的热处理的热预算与为松弛应变材料所进行的热处理的热预算不同。
在以上的实例中，将应变材料层由晶种基板转移到中间基板上的步骤可以包括在应变材料层上沉积低粘度层，特别是沉积隐埋可协变层和将所述低粘度层接合至所述中间基板。
所述低粘度层可以包括硼磷硅玻璃(BPSG)或SiO2-含硼或磷的化合物，或由它们组成。类似的层可以沉积在中间基板上，而后使其接合至应变材料层(岛)以用于转移处理。之后，用于松弛转移到中间基板上的应变材料的热处理允许低粘度材料层的一些回流，从而导致应变材料的至少部分地松弛。通过“低粘度”这一表述，具体表示了热处理时的回流性质。用于形成应变材料岛的过程可以包括相应地对沉积的低粘度层进行图案化(参见以下的详细描述)。根据玻璃的实际组成，硼磷硅玻璃在温度为约800℃或850℃时显示出所期望的回流特性，从而允许松弛InGaN等应变材料。
部分地松弛的应变材料岛可以转移到目标基板上。为此，可以在至少部分地松弛的应变材料岛上形成高粘度层，例如包括氧化物(热氧化物材料)或由其组成的隐埋层并与目标基板接合。术语“高粘度”是指玻璃化转变温度高于“低粘度”材料。例如，包含4.5％的硼和2％的磷的低粘度BPSG层在温度为约800℃时显示出所期望的回流特性。大多数低粘度氧化物材料具有的玻璃化转变温度大约为600℃～700℃。另一方面，高粘度氧化物材料的玻璃化转变温度高于1000℃，优选高于1200℃。所述目标基板可以具有与例如晶种基板或中间基板相同的材料。
当应变材料具有极性时，对于c平面III/N材料，当通过以下步骤来进行处理时，可以保持松弛应变材料的与在晶种物质上生长的面相对的面的极性并且该极性适于任何随后的层外延生长：在晶种物质上生长应变材料，然后进行两步转移处理，即，从晶种物质转移到中间物质，和从中间物质转移到目标物质。特别是对于III/N材料，如果在晶种物质上生长之后曝露面显示出III族元素的极性，则两步转移处理之后的曝露面将也显示出III族元素的极性，这对于随后的III/N层的外延生长是非常合适的。如果生长之后的曝露面是N表面，则一步转移处理足以允许随后的正确极性的外延。
当最初的应变材料是非极性的时，可避免两步转移处理，可以在与中间基板接合的至少部分地松弛的材料上进行外延生长。在该情况中，可优选选择低粘度层来保持稳定，使得在外延的温度时没有回流。
此外，本发明提供用于制造半导体器件的方法，所述方法包括根据以上实例之一所述的在目标基板上提供至少部分地松弛的应变材料，还包括在所形成的至少部分地松弛的应变材料层/岛上外延生长至少一个材料层，特别是用于LED器件层或光伏器件层或激光器件层的层。
此外，提供一种晶片，所述晶片包括：
支撑结构体，特别是，由蓝宝石构成的支撑结构体；
高粘度层，
至少部分地松弛的应变材料岛，所述应变材料岛由以上实例之一所述的方法获得，特别是，具有从100微米×100微米到1mm×1mm的面积尺寸；和大于500埃的厚度。
所述晶片可包括位于所述松弛的应变材料层/岛上的至少一个有源层，特别是LED器件层、激光器件层或光伏器件层。
将参照附图描述本发明的附加特征和优点。在描述中，对用于图示本发明的优选实施方式的附图进行了引用。应理解的是，这样的实施方式不代表本发明的全部范围。
图1示出了本发明的方法的一个实例，所述方法包括以下步骤：通过刻蚀对晶种基板进行图案化，以及在经图案化的晶种基板上生长应变材料层。
图2示出了本发明的方法的另一个实例，所述方法包括以下步骤：在晶种基板上沉积包括敞开区域的掩模，和在晶种基板上的未被掩模覆盖的区域中生长应变材料岛。
图3示出了本发明的方法的另一个实例，其中在由经图案化的晶种基板上的形成有平坦表面的缓冲层上生长应变材料层。
下面参考图1和图2来描述本文所公开的用于形成至少部分地松弛的应变材料层的方法的两个可选其一的实施方式。如图1所示，提供用于应变材料层生长的晶种基板1。晶种基板1例如可以是蓝宝石基板或硅基板。通过刻蚀对晶种基板1进行图案化以获得由凹陷分隔开的晶种基板岛1’。所述晶种基板岛可具有例如1毫米×1毫米的尺寸并以约10微米至1000微米间隔。所述凹陷可具有约1微米的深度。
在对晶种基板1进行图案化之后，执行诸如含有10％的铟的InGaN等应变材料的外延，直至应变材料层2的厚度为约250纳米。为了改善应变材料层2的晶体质量，可以在经图案化的晶种基板(特别是在晶种基板岛1’)上沉积缓冲层(未示出)，然后生长应变材料层2。所述缓冲层可包括沉积在硅表面上、数微米厚的GaN层下的50nm至100nm厚的AlN成核层。在材料汇聚之前停止缓冲层的生长。
低粘度(可协变)层3沉积在应变材料层2上，特别是沉积在晶种基板岛1’之上。低粘度层3的厚度可以为约500纳米。
在向其上将转移应变材料层2的中间基板4上沉积与低粘度层3类似的低粘度层。中间基板4可以与晶种基板1的材料相同，例如，由硅制成。沉积在中间基板4上的低粘度层的厚度例如可为约1微米。然后，对沉积在应变材料层2上的低粘度层3和沉积在中间基板4上的低粘度层进行抛光。在可以得到厚度为约1微米的低粘度材料的该抛光步骤之后，应变材料层2经由低粘度层接合至中间基板4。
接合步骤之后，通过例如等离子体刻蚀或化学刻蚀和/或研磨移除晶种基板1。此外，在移除晶种基板1之后，通过刻蚀可以获得低粘度材料岛3’。作为选择，在接合/转移至中间基板4之前，对沉积在应变材料层2上的低粘度层3进行刻蚀。在该情况中，转移后，在应变材料岛2’之间的空隙内对在接合步骤之前沉积在中间基板4上的低粘度材料进行刻蚀，以获得图1所示的低粘度材料岛3’。
图2显示了用于获得中间基板4上的应变材料岛2’和低粘度材料岛3’的方法的替代性实例。如图2所示，提供晶种基板1(例如，由硅或蓝宝石构成)，并使其被掩模层5部分地覆盖。掩模层5包括敞开区域，可以包含SiO2材料或SiN材料。在所述敞开区域中，应变材料2(例如，GaN或铟含量为约10％的InGaN)生长至厚度为500纳米，低粘度层3沉积在应变材料2和掩模上。低粘度层3与沉积在中间基板4上的低粘度层的接合，以及随后移除晶种基板1，使得应变材料岛2’转移到中间基板4上。如果需要改善随后的松弛步骤，在应变材料岛2’之间的空隙内向下刻蚀出低粘度材料岛3’直至中间基板。
应当注意，在图1和图2所示的实例中，作为选择也可以将应变材料岛2’设置在中间基板4上的连续的低粘度材料层上(即，具体来说，未对中间基板4上所沉积的低粘度层进行刻蚀)。
图1和2的底部所示的结构体包括低粘度材料岛3’顶上的应变材料岛2’，对该结构体进行热处理，例如，在约800℃或850℃进行约4小时，从而通过低粘度材料岛3’(例如硼磷硅玻璃(BPSG)或SiO2-含硼或磷的化合物)的回流/塑性变形来获得至少部分地松弛的应变材料岛2’，例如，含有10％的铟的部分地松弛的InGaN岛。
随后，可以在至少部分地松弛的应变材料岛2’上和/或目标基板上沉积接合层。至少部分地松弛的应变材料岛2’经由接合层与目标基板接合之后，中间基板4和低粘度材料岛3’可以通过例如刻蚀或电磁照射而移除，从而恢复至少部分地松弛的应变材料岛2’如InGaN岛的表面。至少部分地松弛的应变材料岛2’可随后用于有结构的材料层的外延生长，特别是，用于晶体层的外延或均匀外延生长，而所述晶体层将用于制造可用于电子、光伏或者光电应用(例如，LED或者激光器)的特殊半导体器件。
图3中显示了本发明的方法的另一个实例，其中在经图案化的晶种基板1’上形成有平坦表面的缓冲层7生长应变材料层2。根据图3所示的实例，在经图案化的晶种基板1’上形成AlN成核层6。随后，在AlN成核层6之上沉积包含例如GaN的缓冲层7。在沉积的过程中，首先缓冲层7采取了经图案化的晶种基板1’的岛的形状。然而，根据所示的实例，沉积缓冲层7直到岛状表面形状变平(缓冲层7的岛的汇聚)为止，以致形成缓冲层7的平坦的上表面。
在缓冲层7的平坦表面的顶上外延生长应变材料2，在所生长的应变材料层2的顶上沉积硼磷硅玻璃层8。随后，对硼磷硅玻璃层8和应变材料层2进行图案化，以获得应变材料岛2’和硼磷硅玻璃层岛8’。在该图案化处理之后，利用形成在中间基板4上的硼磷硅玻璃层的岛3’进行向中间基板4的转移。应当注意，对硼磷硅玻璃层8和应变材料层2的图案化也可以在向中间基板4的转移之后进行。转移了应变材料岛2’之后，如上所述进行松弛。
所有之前讨论的实施方式不旨在进行限制，而是用作阐释本发明的特征和优点的示例。应当理解的是，一些或所有上述描述的特征也可以以不同方式进行组合。

Claims (18)

1.用于形成至少部分地松弛的应变材料层的方法，所述方法包括以下步骤：
提供晶种基板；
对所述晶种基板进行图案化；
在经图案化的晶种基板上生长应变材料层；
将所述应变材料层由所述图案化的晶种基板转移到中间基板上；和
通过热处理来至少部分地松弛所述应变材料层。
2.如权利要求1所述的方法，其中
通过对所述晶种基板的图案化来形成晶种基板岛；
在所述晶种基板岛上生长所述应变材料层；
并且所述方法还包括
形成所述应变材料层的岛，而且其中
通过所述热处理来至少部分地松弛所述应变材料岛。
3.如权利要求1所述的方法，其中
对所述晶种基板进行图案化包括在所述晶种基板的表面上沉积包括敞开区域的掩模；
在所述晶种基板的表面上在所述晶种基板上的所述掩模的所述敞开区域中生长应变材料岛；
将所述应变材料岛由经图案化的所述晶种基板转移到所述中间基板上；和
通过热处理来至少部分地松弛所述应变材料岛。
4.如前述权利要求中任一项所述的方法，其中，将所述应变材料层由所述图案化的晶种基板转移到所述中间基板上的步骤还包括
在所述应变材料层下面的所述图案化的晶种基板中注入离子以形成弱化层；和
通过热处理使所述应变材料层在所述弱化层处与所述图案化的晶种基板分离开。
5.如前述权利要求中任一项所述的方法，其中，将所述应变材料层由所述图案化的晶种基板转移到所述中间基板上的步骤还包括
在所述应变材料层中注入离子以形成弱化层；和
通过热处理使所述应变材料层在所述弱化层处与所述图案化的晶种基板分离开。
6.如权利要求1～3中任一项所述的方法，其中，将所述应变材料层由所述图案化的晶种基板转移到所述中间基板上的步骤包括所述图案化的晶种基板的移除步骤，其中，具体来说，所述移除步骤包括对所述图案化的晶种基板的电磁照射、研磨、机械抛光或刻蚀。
7.如权利要求1或2所述的方法，其中，在所述图案化的晶种基板上生长所述应变材料层之前生长至少一个缓冲层。
8.如前述权利要求中任一项所述的方法，其中，将所述应变材料层由所述图案化的晶种基板转移到所述中间基板上的步骤包括在所述应变材料层上沉积低粘度层，特别是隐埋可协变层，和将所述低粘度层接合至所述中间基板。
9.如权利要求8所述的方法，其中，所述低粘度层包含硼磷硅玻璃、BPSG或SiO2-含硼或磷的化合物，或者由硼磷硅玻璃、BPSG或SiO2-含硼或磷的化合物组成。
10.如前述权利要求中任一项所述的方法，所述方法还包括将所述至少部分地松弛的所述应变材料层转移到目标基板上的步骤。
11.如前述权利要求中任一项所述的方法，其中，所述晶种基板、所述中间基板和所述目标基板包含蓝宝石或硅，或者由蓝宝石或硅构成。
12.如前述权利要求中任一项所述的方法，其中，所述应变材料层由InGaN或GaN构成或者包含InGaN或GaN。
13.如权利要求12所述的方法，其中，所述应变材料层是包含至少3％的In，特别是至少10％的In的InGaN层。
14.如权利要求9～12中任一项所述的方法，其中，将所述至少部分地松弛的应变材料层转移到目标基板上包括移除所述中间基板，特别是对所述中间基板进行刻蚀、机械抛光、研磨或者进行电磁照射。
15.如权利要求14所述的方法，其中，将至少部分地松弛的应变材料岛转移到所述目标基板上的步骤包括在所述至少部分地松弛的应变材料岛上沉积高粘度层，特别是隐埋层，和将所述高粘度层接合至所述目标基板。
16.用于制造半导体器件的方法，所述方法包括根据权利要求15所述在目标基板上提供至少部分地松弛的应变材料，还包括在所形成的至少部分地松弛的应变材料上外延生长至少一个材料层，特别是用于LED器件层或光伏器件层或激光器件层的层。
17.一种晶片，所述晶片包括：
支撑结构体，特别是由蓝宝石或硅构成的支撑结构体；
高粘度层，
至少部分地松弛的应变材料岛，所述应变材料岛由前述权利要求中任一项所述的方法获得，特别是，具有100微米×100微米至1mm×1mm的面积尺寸；和大于500埃的厚度。
18.如权利要求17所述的晶片，所述晶片还包括位于所述松弛的应变材料上的至少一个有源层，特别是LED器件层、激光器件层或光伏器件层。
CN201080006938.4A 2009-02-19 2010-01-11 应变材料层的松弛和转移 Active CN102439695B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09290100A EP2221853B1 (en) 2009-02-19 2009-02-19 Relaxation and transfer of strained material layers
EP09290100.8 2009-02-19
PCT/EP2010/000090 WO2010094371A2 (en) 2009-02-19 2010-01-11 Relaxation and transfer of strained material layers

Publications (2)

Publication Number Publication Date
CN102439695A true CN102439695A (zh) 2012-05-02
CN102439695B CN102439695B (zh) 2015-05-13

Family

ID=40844878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080006938.4A Active CN102439695B (zh) 2009-02-19 2010-01-11 应变材料层的松弛和转移

Country Status (9)

Country Link
US (1) US9041165B2 (zh)
EP (2) EP2221853B1 (zh)
JP (1) JP5713921B2 (zh)
KR (1) KR101512777B1 (zh)
CN (1) CN102439695B (zh)
AT (1) ATE555494T1 (zh)
SG (1) SG173541A1 (zh)
TW (1) TWI474402B (zh)
WO (1) WO2010094371A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105765695A (zh) * 2013-12-24 2016-07-13 英特尔公司 异质半导体材料集成技术
CN105789338A (zh) * 2011-06-15 2016-07-20 奥斯兰姆奥普托半导体有限责任公司 光电子半导体本体和用于制造光电子半导体本体的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US9362113B2 (en) 2013-03-15 2016-06-07 Semprius, Inc. Engineered substrates for semiconductor epitaxy and methods of fabricating the same
US10535685B2 (en) 2013-12-02 2020-01-14 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
US20180053662A1 (en) * 2016-08-17 2018-02-22 Globalfoundries Inc. Texturing of silicon surface with direct-self assembly patterning

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040206299A1 (en) * 1999-03-17 2004-10-21 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US20070022940A1 (en) * 2004-06-03 2007-02-01 Alice Boussagol Method for making a composite substrate and composite substrate according to the method
WO2007030368A2 (en) * 2005-09-07 2007-03-15 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators and their fabrication methods

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273616A (en) 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5362682A (en) 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5588994A (en) 1980-04-10 1996-12-31 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
DE3176676D1 (en) * 1980-04-10 1988-04-07 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices amde therefrom
JPS62172715A (ja) * 1986-01-27 1987-07-29 Nippon Telegr & Teleph Corp <Ntt> 半導体エピタキシヤル薄膜の製造方法
JP2658493B2 (ja) * 1990-04-27 1997-09-30 日立電線株式会社 エピタキシャル層と基板の分離方法
JP3024584B2 (ja) * 1997-03-10 2000-03-21 日本電気株式会社 半導体装置の製造方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3471685B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
JP3518455B2 (ja) * 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2851847B1 (fr) * 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
WO2005104192A2 (en) 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
FR2894989B1 (fr) * 2005-12-21 2009-01-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite et substrat composite selon ledit procede
CN1697205A (zh) 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
CN100372137C (zh) 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040206299A1 (en) * 1999-03-17 2004-10-21 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US20070022940A1 (en) * 2004-06-03 2007-02-01 Alice Boussagol Method for making a composite substrate and composite substrate according to the method
WO2007030368A2 (en) * 2005-09-07 2007-03-15 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators and their fabrication methods

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAIZHOU YIN ET AL: "Tunable uniaxial vs biaxial in-plane strain using compliant substrates", 《APPLIED PHYSICS LETTERS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789338A (zh) * 2011-06-15 2016-07-20 奥斯兰姆奥普托半导体有限责任公司 光电子半导体本体和用于制造光电子半导体本体的方法
CN105789338B (zh) * 2011-06-15 2017-09-01 奥斯兰姆奥普托半导体有限责任公司 光电子半导体本体和用于制造光电子半导体本体的方法
CN105765695A (zh) * 2013-12-24 2016-07-13 英特尔公司 异质半导体材料集成技术
CN105765695B (zh) * 2013-12-24 2019-08-20 英特尔公司 异质半导体材料集成技术

Also Published As

Publication number Publication date
EP2221853B1 (en) 2012-04-25
WO2010094371A3 (en) 2011-11-24
EP2466626A3 (en) 2012-07-04
KR20110120325A (ko) 2011-11-03
US20110291247A1 (en) 2011-12-01
JP2012518284A (ja) 2012-08-09
TW201036067A (en) 2010-10-01
WO2010094371A2 (en) 2010-08-26
CN102439695B (zh) 2015-05-13
JP5713921B2 (ja) 2015-05-07
ATE555494T1 (de) 2012-05-15
SG173541A1 (en) 2011-09-29
EP2221853A1 (en) 2010-08-25
US9041165B2 (en) 2015-05-26
KR101512777B1 (ko) 2015-04-16
EP2466626A2 (en) 2012-06-20
TWI474402B (zh) 2015-02-21

Similar Documents

Publication Publication Date Title
TWI793755B (zh) 用於功率及rf應用的工程基板結構
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
US8048693B2 (en) Methods and structures for relaxation of strained layers
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
CN100505164C (zh) 氮化物半导体衬底的制造方法及复合材料衬底
CN102439695B (zh) 应变材料层的松弛和转移
KR20070028234A (ko) 반도체 헤테로구조 및 그 제조방법
CN100447948C (zh) 氮化物半导体外延层的生长方法
CN103123895B (zh) 应变层的松弛
US8912081B2 (en) Stiffening layers for the relaxation of strained layers
KR20050083237A (ko) 질화갈륨 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant