WO2018092758A1

WO2018092758A1 - タッチセンサ付き液晶表示装置およびその駆動方法

Info

Publication number: WO2018092758A1
Application number: PCT/JP2017/040901
Authority: WO
Inventors: 冨永　真克; 義仁原; 吉田　昌弘
Original assignee: シャープ株式会社
Priority date: 2016-11-21
Filing date: 2017-11-14
Publication date: 2018-05-24
Also published as: US20190339557A1; CN110023887B; US10866449B2; CN110023887A

Abstract

タッチセンサ付き液晶表示装置（１０１）は、第１基板（１０）と、第２基板（２０）と、第１基板と第２基板との間に設けられた液晶層（８）と、液晶層に電圧を印加するための複数の画素電極２および第１の共通電極（４）と、タッチセンサ用の複数の第１電極および複数の第２電極とを備え、液晶層は負の誘電率異方性を有する液晶を含み、第１基板は、複数の画素電極（２）と、複数の画素電極と絶縁層を介して配置された第１の共通電極（４）とを有し、第２基板は、第２透明基板（２１）と、第２透明基板の液晶層側に形成された第２の共通電極（９）とを有し、第１の共通電極（４）は、タッチセンサ用の複数の第１電極を兼ねた複数の第１の共通電極部分（４ｐ）を含み、第２の共通電極（９）は、タッチセンサ用の複数の第２電極を兼ねた複数の第２の共通電極部分（９ｐ）を含む。

Description

タッチセンサ付き液晶表示装置およびその駆動方法

　本発明は、タッチセンサ付き液晶表示装置およびその駆動方法に関し、特に静電容量方式のタッチセンサを備えた液晶表示装置およびその駆動方法に関する。

　近年、タッチセンサを備えた表示装置（以下、「タッチパネル」という）は、スマートフォン、タブレット型携帯端末等に広く利用されている。タッチセンサには、抵抗膜式、静電容量式、光学式など、種々の方式のものが知られている。これらの内、多点タッチに対応することが可能で、精度の高いタッチ位置検出が可能な、投影型静電容量方式のタッチセンサの利用が広がっている。静電容量方式のタッチセンサは、誘電体層を挟んで互いに対向配置された駆動電極（以下、「タッチスキャン電極」と呼ぶ）およびタッチ検出電極を有する。タッチスキャン電極とタッチ検出電極との間に形成される静電容量は、物体（例えば指）の接触の有無によって変化する。従って、静電容量の変化に応じた検出信号を形成することで、接触の有無を検出できる。

　タッチパネルには、外付け型（観察者側に配置された偏光板のさらに観察者側にタッチセンサを配置したもの）と、内蔵型とがある。内蔵型タッチパネルには、オンセル型タッチパネルとインセル型タッチパネルとがある。ここで、セルは表示セル（以下では、「表示パネル」という。）を指し、例えば、液晶表示パネルは、液晶層を間に介して互いに対向する一対の基板（例えばＴＦＴ基板と対向基板）を含み、偏光板を含まない。「インセル型」は、表示パネル内にタッチパネル機能を担う層を有するものをいう。一方、「オンセル型」は、タッチパネル機能を担う層が、表示パネルと偏光板との間（例えば対向基板と偏光板との間）に配置されているものをいう。また、タッチパネル機能を担う層を、表示パネル内と、表示パネルと偏光板との間とのそれぞれに配置した「ハイブリッド型」もあるが、ここでは、この「ハイブリッド型」も、タッチパネル機能を担う層の少なくとも一部が表示パネルと偏光板との間に配置されている点から「オンセル型」と呼ぶことにする。内蔵型タッチパネルは、外付け型タッチパネルよりも薄型化、軽量化などに有利であり、光の透過率の高められるという利点を有している。

　特許文献１および２は、横電界モードの液晶表示パネルを用いた内蔵型タッチパネルにおいて、ＴＦＴ基板に設けられた共通電極を、タッチスキャン電極として利用することを開示している。これにより、利用者（指）の電位に影響を受けにくいタッチセンサが得られる。

　例えば、特許文献２には、Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードの液晶表示パネルを用いたインセル型およびオンセル型のタッチパネルが開示されている。液晶層にはポジ型液晶材料が用いられている（特許文献２の図１０参照）。特許文献２のインセル型タッチパネルでは、ＴＦＴ基板に形成された共通電極をタッチスキャン電極として利用し、かつ、タッチ検出電極を対向基板の液晶層側に形成している（特許文献２の図１３、図１４等）。オンセル型タッチパネルでは、ＴＦＴ基板に形成された共通電極をタッチスキャン電極として利用し、かつ、タッチ検出電極を対向基板の観察者側（対向基板と偏光板との間）に形成している（特許文献２の図９等）。このオンセル型タッチパネルでは、対向基板の透明基板（ガラス基板）における、カラーフィルタ層などが形成される液晶層側表面とは反対側の表面にタッチ検出電極を形成する必要があり、インセル型タッチパネルと比べて、製造コストが高い、ガラス基板の薄板化が難しいなどの問題がある。

特開２０１４－１０９９０４号公報特開２００９－２４４９５８号公報

　しかしながら、本発明者が検討したところ、特許文献２に開示されているインセル型タッチパネルでは、タッチ検出動作時に、タッチスキャン電極への駆動信号の印加に伴い、光の透過率の低下、表示ムラの発生などの問題が生じ得ることを見出した。また、液晶表示動作（画素電極への書き込み動作）時に、液晶配向の乱れによって、高い表示品位が得られない場合があることが分かった。詳細は後述する。

　本発明の実施形態は、上記事情を鑑みてなされたものであり、その目的は、光透過率および表示品位を高めることの可能な、タッチセンサ付き液晶表示装置を提供することにある。

　本発明の一実施形態のタッチセンサ付き液晶表示装置は、第１方向および前記第１方向と交差する第２方向に２次元に配列された複数の画素を含む表示領域と、前記表示領域の周辺に位置する周辺領域とを有するタッチセンサ付き液晶表示装置であって、第１基板と、前記第１基板に対向するように配置された第２基板と、前記第１基板と前記第２基板との間に設けられた液晶層と、前記液晶層に電圧を印加するための複数の画素電極および第１の共通電極と、タッチセンサ用の複数の第１電極および複数の第２電極であって、前記複数の第１電極および複数の第２電極の一方は複数のタッチ検出電極であり、他方は複数のタッチスキャン電極である、複数の第１電極および複数の第２電極とを備え、前記表示領域は複数のタッチ検出単位を含み、前記複数のタッチ検出単位のそれぞれは、前記複数のタッチ検出電極の１つと前記複数のタッチスキャン電極の１つとが交差した部分であり、前記液晶層は、負の誘電率異方性を有する液晶を含み、前記第１基板は、第１透明基板と、それぞれが前記第１方向に延設された複数のゲート線と、それぞれが前記第２方向に延設された複数のソース線と、前記第１透明基板の前記液晶層側に配置された、前記複数の画素電極と、前記第１透明基板の前記液晶層側に、前記複数の画素電極と絶縁層を介して配置された前記第１の共通電極とを有し、前記第２基板は、第２透明基板と、前記第２透明基板の前記液晶層側に形成された第２の共通電極とを有し、前記第１の共通電極は、複数の第１の共通電極部分を含み、前記複数の第１の共通電極部分はタッチセンサ用の前記複数の第１電極を兼ねており、前記第２の共通電極は、複数の第２の共通電極部分を含み、前記複数の第２の共通電極部分はタッチセンサ用の前記複数の第２電極を兼ねている。

　ある実施形態において、前記第２基板は、前記第１基板の観察者側に配置されており、前記複数の第１の共通電極部分は前記複数のタッチスキャン電極を兼ねており、前記複数の第２の共通電極部分は前記複数のタッチ検出電極を兼ねている。

　ある実施形態において、前記周辺領域において、前記第１基板は、前記複数の第１の共通電極部分に接続されたスキャンドライバと、半導体チップが搭載された半導体チップ搭載領域とをさらに有し、前記スキャンドライバは、前記半導体チップ搭載領域または前記半導体チップ搭載領域と前記表示領域との間に配置されている。

　ある実施形態において、前記第１基板は、前記複数の第１の共通電極部分と前記スキャンドライバとを接続する複数のスキャン配線をさらに備え、前記複数のスキャン配線のそれぞれは、前記表示領域内に位置する部分を有する。

　ある実施形態において、前記複数の第１の共通電極部分のそれぞれに対して２以上の前記スキャン配線が設けられている。

　ある実施形態において、前記複数の第１の共通電極部分のそれぞれは、前記表示領域を前記第１方向に延び、前記複数の第２の共通電極部分のそれぞれは、前記表示領域を前記第２方向に横切って延びている。

　ある実施形態において、記複数の第１の共通電極部分のそれぞれは、前記表示領域を前記第２方向に横切って延び、前記複数の第２の共通電極部分のそれぞれは、前記表示領域を前記第１方向に横切って延びている。

　ある実施形態において、前記第１基板は、前記第２基板の観察者側に配置されており、前記複数の第１の共通電極部分は前記複数のタッチ検出電極を兼ねており、前記複数の第２の共通電極部分は前記複数のタッチスキャン電極を兼ねている。

　ある実施形態において、前記複数の第１の共通電極部分のそれぞれは、前記表示領域を前記第２方向に横切って延び、前記複数の第２の共通電極部分のそれぞれは、前記表示領域を前記第１方向に横切って延びている。

　ある実施形態において、前記複数の第１の共通電極部分のそれぞれは、前記表示領域を前記第１方向に横切って延び、前記複数の第２の共通電極部分のそれぞれは、前記表示領域を前記第２方向に横切って延びている。

　ある実施形態において、前記第２の共通電極部分のそれぞれは、前記表示領域を横切って、前記周辺領域まで延びており、前記第２の共通電極部分のそれぞれにおける前記周辺領域に位置する部分は、前記第１基板と前記第２基板との間に配置されたコンタクト柱を介して、前記第１基板側に電気的に接続されている。

　ある実施形態において、前記第２基板は、カラーフィルタ層をさらに備え、前記第２の共通電極は前記カラーフィルタ層と前記第２透明基板との間に配置されている。

　ある実施形態において、前記第２基板は、カラーフィルタ層をさらに備え、前記第２の共通電極は前記カラーフィルタ層と前記液晶層との間に配置されている。

　ある実施形態において、前記画素電極は、前記第１の共通電極と前記液晶層との間に配置されている。

　ある実施形態において、前記第１の共通電極は、前記画素電極と前記液晶層との間に配置されている。

　ある実施形態において、上記タッチセンサ付き液晶表示装置は、前記複数のゲート線に接続されたゲートドライバと、前記複数のソース線に接続されたソースドライバと、前記複数のタッチスキャン電極に接続されたスキャンドライバと、前記複数のタッチ検出電極に接続された検出ドライバと、前記ゲートドライバ、前記ソースドライバ、前記スキャンドライバおよび前記検出ドライバの制御を行う制御回路とをさらに備え、前記複数のタッチスキャン電極のそれぞれは、前記表示領域を前記第１方向に延びており、前記表示領域は、前記表示領域を前記第１方向に分割した複数のサブ領域を有し、前記制御回路は、選択したサブ領域に対するタッチ検出動作および画素の書き込み動作が終了した後で、次のサブ領域に対するタッチ検出動作および画素の書き込み動作を行い、かつ、各サブ領域に対して、画素の書き込み動作を停止した状態でタッチ検出動作を行った後、タッチ検出動作を停止した状態で画素の書き込み動作を行うように、前記制御を行う。

　本発明の一実施形態のタッチセンサ付き液晶表示装置の駆動方法は、上記に記載のタッチセンサ付き液晶表示装置の駆動方法であって、前記複数のタッチスキャン電極のそれぞれは、前記表示領域を前記第１方向に延びており、前記表示領域は、前記表示領域を前記第１方向に分割した複数のサブ領域を有し、前記複数のサブ領域のそれぞれは、前記複数のタッチ検出単位における１つまたは２以上のタッチ検出単位に対応しており、前記駆動方法は、（Ａ）前記複数のサブ領域のうちの選択されたあるサブ領域について、画素書き込み動作を停止した状態で、タッチ検出動作を行うタッチ検出工程であって、前記複数のタッチスキャン電極のうち前記選択されたサブ領域に配置された選択タッチスキャン電極にスキャン信号を入力し、前記複数のタッチ検出電極に共通信号を入力し、前記複数のタッチ検出電極のうち前記選択されたサブ領域に配置された選択タッチ検出電極の電位の変化を検出信号として読み取る工程を含む、タッチ検出工程と、（Ｂ）前記選択されたサブ領域について、タッチ検出動作を停止して、画素書き込み動作を行う画素書き込み工程であって、前記複数のタッチスキャン電極および前記複数のタッチ検出電極には共通信号を入力する、画素書き込み工程とを包含し、全てのサブ領域について前記工程（Ａ）および（Ｂ）を繰り返す。

　ある実施形態において、前記工程（Ａ）では、前記複数のタッチスキャン電極のうち前記選択タッチスキャン電極以外の非選択タッチスキャン電極には共通信号が入力されているか、または前記非選択タッチスキャン電極はフローティング状態である。

　ある実施形態において、前記工程（Ａ）では、前記複数のゲート線のうち前記選択されたサブ領域に配置された選択ゲート線に、前記スキャン信号と同相かつ同振幅のゲート信号を供給する。

　ある実施形態において、前記工程（Ｂ）では、前記複数のゲート線のうち前記選択ゲート線以外の非選択ゲート線にはゲートオフ電圧Ｖｇｌが供給されているか、または前記非選択ゲート線はフローティング状態である。

　本発明の実施形態によると、光透過率および表示品位を高めることの可能な、タッチセンサ付き液晶表示装置が提供される。

（ａ）および（ｂ）は、それぞれ、第１の実施形態のタッチパネル１０１の上面図および断面図である。（ａ）は、第１基板１０の表示領域８０の一部を示す拡大平面図であり、（ｂ）は、タッチパネル１０１における単一の画素の構造を示す断面図である。（ａ）および（ｂ）は、それぞれ、タッチパネル１０１の変形例を例示する断面図である。タッチパネル１０１の第１基板１０における周辺領域９０の構造を説明するための模式的な平面図である。タッチパネル１０１におけるタッチ検出方法を説明するための模式図である。（ａ）および（ｂ）は、タッチ検出単位ＴＵに生じる静電容量を説明するための断面図である。（ａ）および（ｂ）は、それぞれ、タッチスキャン電極ＴＤに入力するスキャン信号、およびタッチ検出電極ＴＳから出力される検出信号の波形を例示する図である。（ａ）は、タッチパネル１０１における、タッチ検出時の液晶配向を説明するための断面図であり、（ｂ）は、ポジ型液晶材料を用いた比較例１のタッチパネル１００１の液晶配向を示す断面図である。タッチパネル１０１におけるタッチスキャン配線ＴＤＬの数を説明するための平面図である。（ａ）および（ｂ）は、比較例２のタッチパネル１００２の断面図およびタッチスキャン配線ＴＤＬの数を説明するための図である。（ａ）および（ｂ）は、それぞれ、第１基板１０において、タッチスキャン電極ＴＤとタッチスキャン配線ＴＤＬとの接続例を示す平面図である。（ａ）は、第１の実施形態の他のタッチパネル１０２を示す平面図であり、（ｂ）はタッチパネル１０２における画素構造を示す断面図である。第１の実施形態のさらに他のタッチパネル１０３における画素構造を示す断面図である。第１の実施形態のさらに他のタッチパネル１０４における画素構造を示す断面図である。第１の実施形態のさらに他のタッチパネル１０５を示す平面図である。（ａ）および（ｂ）は、それぞれ、第２の実施形態のタッチパネル２０１を例示する平面図および断面図であり、（ｃ）は、タッチパネル２０１における画素構造を示す断面図である。第２の実施形態の他のタッチパネル２０２を例示する平面図である。第２の実施形態の他のタッチパネル２０３を例示する平面図である。（ａ）および（ｂ）は、それぞれ、第２の実施形態の他のタッチパネル２０４を例示する平面図および断面図である。（ａ）～（ｄ）は、それぞれ、駆動方法を説明するための模式的な平面図である。タッチ検出工程および画素書き込み工程におけるタッチスキャン電極ＴＤおよびタッチ検出電極ＴＳの信号波形の一例を示す図である。タッチ検出工程および画素書き込み工程におけるゲート線ＧＬの信号波形の一例を示す図である。

　従来のインセル型タッチパネルには次のような問題がある。

　特許文献２に開示された内蔵型タッチパネルは、誘電率異方性が正であるポジ型液晶材料を用いており、液晶分子は、その長軸方向が電界方向に揃おうとする性質を有する。従って、タッチ検出電極とＴＦＴ基板側電極とで電気力線が生じると、液晶分子は電気力線に対して平行になるように配向し、液晶分子が縦方向（液晶層の厚さ方向）を向いてしまう。この結果、光の透過率が大きく低下するおそれがある。例えば、タッチ検出時には、タッチスキャン電極を動作させる（すなわちタッチスキャン電極の電位を変える）ときに、タッチ検出電極とタッチスキャン電極との間に生じる垂直方向の電気力線が変化する。このため、タッチスキャン電極のパターンに応じた縞状の表示ムラが生じる場合がある。

　特にインセル型タッチパネルでは、タッチ検出電極は、対向基板における透明基板（例えばガラス基板）よりも液晶層側に配置され、液晶層を介して、ＴＦＴ基板に配置された電極（画素電極およびタッチスキャン電極、以下、「ＴＦＴ基板側電極」と呼ぶ）と対向している。このため、ガラス基板を間に介してタッチ検出電極とＴＦＴ基板側電極とが対向配置されるオンセル型タッチパネルと比べて、タッチ検出電極とＴＦＴ基板側電極との間で生じる電気力線が液晶層に与える影響が大きくなり、表示ムラが生じやすくなる。

　そこで、本発明者は、誘電率異方性が負であるネガ型液晶材料を液晶層に用いる構成を検討した。ネガ型液晶材料は、液晶分子の短軸方向が電界方向に揃おうとする性質を有する。このため、タッチ検出電極とＴＦＴ基板側電極とで電気力線が生じても、液晶分子は電気力線に対して垂直になるように横方向に配向し、縦方向には変化しない。従って、ポジ型液晶材料を用いる場合と比べて、電極間の電気力線に起因する透過率の低下や表示ムラの発生を抑制できる。

　しかしながら、ネガ型液晶材料を用いても、例えば対向基板側に物体(帯電した人など)が接触した場合などに、対向基板側に横方向（基板と平行）の電界成分が生じることがある。横方向の電界成分が生じると、液晶分子は縦方向に配向しようとして回転してしまう。このような液晶配向の乱れは、表示ムラの要因となる。

　これに対し、本発明者は、対向基板に設けられたタッチセンサ用の電極を、共通電極として利用する構成を採用した。本明細書では、ＴＦＴ基板に設けられた共通電極を「第１の共通電極」、対向基板に設けられた共通電極を「第２の共通電極」と呼ぶ。画素電極への電位書き込み動作時には、第１および第２の共通電極には共通信号が供給される。第２の共通電極を設けることで、対向基板側への物体の接触等によって電荷が発生しても、その電気力線は第２の共通電極に吸収され、液晶配向に影響を及ぼさない。このため、第１の共通電極と第２の共通電極との間で、液晶の配向をより安定化させることができる。また、タッチセンサ用の電極と第２の共通電極とを兼用させることで、対向基板に別途導電層を形成する必要がない。従って、タッチパネルの厚さや製造コストの増大を抑えつつ、液晶配向の乱れに起因する表示品位の低下を抑制できる。

　以下、本発明の実施形態によるタッチセンサ付き液晶表示装置（以下、「タッチパネル」）をより具体的に説明する。本発明の実施形態によるタッチパネルは、以下に説明するタッチパネルに限られない。また、以下の図面において、実質的に同じ機能を有する構成要素は、共通の参照符号で示し、その説明を省略することがある。

　（第１の実施形態）
　本発明による第１の実施形態のタッチパネルは、横電界モード（例えばＦＦＳモード）の液晶表示パネルを用いたインセル型タッチパネルである。

　＜タッチパネル１０１の全体構造＞
　図１（ａ）および（ｂ）は、それぞれ、第１の実施形態のタッチパネル１０１の上面図および断面図である。図１（ｂ）は、図１（ａ）におけるＩ－Ｉ’線に沿った断面を示す。

　タッチパネル１０１は、表示領域８０と、表示領域８０の周辺に位置する周辺領域９０とを有する。図示していないが、表示領域８０は、ｘ方向（第１方向）に略平行に延設された複数のゲート線と、ｙ方向（第２方向）に略平行に延設された複数のソース線と、ｘ方向およびｙ方向に２次元に配列された複数の画素とを含む。ｙ方向は、ｘ方向と交差する方向であり、ｘ方向と直交していてもよい。

　表示領域８０は、さらに、２次元に配列された複数のタッチ検出単位ＴＵを含む。図示する例では、タッチ検出単位ＴＵはｘ方向およびｙ方向に２次元に配列されている。各タッチ検出単位ＴＵは、例えば、２以上の画素に対応して配置されていてもよい。

　一方、周辺領域９０には、駆動回路を含む周辺回路、端子部などが設けられる。周辺領域９０に、一部または全部の駆動回路を含む半導体チップ１６が搭載されていてもよい。図示していないが、駆動回路は、ゲートドライバ、ソースドライバ、スキャンドライバおよび検出ドライバを含む。これらの駆動回路は、例えば第１基板１０に設けられている（実装または一体的に形成されている）。本明細書では、周辺領域９０のうち、表示領域８０に対してゲート線の延びる方向（ｘ方向）に隣接する領域を第１周辺領域９０ｘ、表示領域８０に対してソース線の延びる方向（ｙ方向）に隣接する領域を第２周辺領域９０ｙと呼ぶ。図１（ａ）では、周辺領域９０のうち表示領域８０の右側および左側に位置する部分が第１周辺領域９０ｘであり、表示領域８０の下側および上側に位置する部分が第２周辺領域９０ｙである。一例として、第２周辺領域９０ｙに、ソースドライバ、スキャンドライバおよび検出ドライバを含む半導体チップ１６が搭載され、第１周辺領域９０ｘにゲートドライバが一体的（モノリシック）に形成されていてもよい。

　タッチパネル１０１は、ＴＦＴ基板（以下、「第１基板」）１０と、第１基板１０に対向するように配置された対向基板（以下、「第２基板」）２０と、第１基板１０と第２基板２０との間に設けられた液晶層８とを有する。

　液晶層８は、負の誘電異方性を有する（ネガ型）ネマチック液晶材料を含む水平配向型液晶層である。ネガ型液晶材料を用いることにより、後で詳述するように、タッチ検出動作時の光透過率の低下や表示ムラを抑制できる。ネガ型液晶材料は、第１基板１０と第２基板２０との間にシール材１２によって封入されている。

　タッチパネル１０１は、液晶層８に電圧を印加するための一対の電極と、タッチセンサ用の一対の電極とを有する。液晶層８に電圧を印加するための電極として、第１基板１０に、複数の画素電極２および第１の共通電極４が設けられている。タッチセンサ用の電極として、第１基板１０に第１電極、第２基板２０に第２電極が設けられている。第１電極および第２電極の一方は、タッチセンサの受信側電極であるタッチ検出電極ＴＳであり、他方がタッチセンサの送信側電極であるタッチスキャン電極ＴＤである。典型的には、第１基板１０および第２基板２０のうち観察者側に配置された基板の電極がタッチ検出電極ＴＳ、非観察者側に配置された基板の電極がタッチスキャン電極ＴＤである。タッチパネル１０１の法線方向から見たとき、タッチスキャン電極ＴＤ（ここでは第１の共通電極部分４ｐ）およびタッチ検出電極ＴＳ（ここでは第２の共通電極部分９ｐ）が交差する部分が、それぞれ、タッチ検出単位ＴＵとなる。ここでは、第２基板２０が、第１基板１０の観察者側に配置されており、第１電極がタッチ検出電極ＴＳ、第２電極がタッチ検出電極ＴＳである例を説明する。

　第１基板１０は、第１透明基板（例えばガラス基板）１１と、第１透明基板１１の液晶層８側に形成された第１の共通電極４および複数の画素電極２とを有する。画素電極２と第１の共通電極４とは絶縁層を介して配置されている。図１では、画素電極２は第１の共通電極４の液晶層８側に配置されているが、第１の共通電極４の第１透明基板１１側に配置されていてもよい。画素電極２は、画素ごとに電気的に独立である。第１の共通電極４は、間隔４ｇを空けて配列された複数の第１の共通電極部分４ｐを含んでいる。この例では、ｘ方向に延びる第１の共通電極部分４ｐが、間隔４ｇを空けてｙ方向に配列されている。各第１の共通電極部分４ｐは、タッチスキャン電極ＴＤを兼ねている。第１の共通電極部分４ｐは、複数の画素に対応して配置されてもよい。各第１の共通電極部分４ｐは、タッチスキャン配線ＴＤＬを介して、不図示のスキャンドライバに接続されている。スキャンドライバは、例えば半導体チップ１６に配置されていてもよい。

　第２基板２０は、第２透明基板（例えばガラス基板）２１と、第２透明基板２１の液晶層８側に形成された第２の共通電極９とを有する。図示していないが、第２基板２０は、カラーフィルタ層をさらに有していてもよい。第２の共通電極９は、間隔９ｇを空けて配列された複数の第２の共通電極部分９ｐを含んでいる。この例では、ｙ方向に延びる第２の共通電極部分９ｐが、間隔９ｇを空けてｘ方向に配列されている。各第２の共通電極部分９ｐは、タッチ検出電極ＴＳを兼ねている。第２の共通電極部分９ｐは、複数の画素に対応して配置されてもよい。各第２の共通電極部分９ｐは、タッチ検出配線ＴＳＬを介して検出ドライバに接続されている。検出ドライバは、例えば半導体チップ１６に配置されていてもよい。

　各第２の共通電極部分９ｐは、周辺領域９０において、第１基板１０と第２基板２０との間に配置されたコンタクト柱１４を介して、第１基板１０側に電気的に接続されていてもよい。コンタクト柱１４としては柱状の導電性部材が使用できるが、この例では、シール材１２として、導電性が付与されたシール材（例えば球状の導電性粒子を含有する樹脂を含むシール材）を用い、シール材１２の一部をコンタクト柱１４として利用している。このように、第２の共通電極部分９ｐをコンタクト柱１４を介して第１基板１０側に接続させることにより、検出ドライバを第１基板１０に設けることが可能になる。この結果、第１基板１０側からの信号入力のみでタッチセンサ用の２つの電極を駆動させることが可能になり、第２基板２０にタッチセンサ用の駆動回路を別途実装する必要がない。従って、第２基板２０に別途タッチセンサ用の駆動回路を実装する場合と比べて、タッチパネル１０１の厚さを大幅に低減できる。

　スキャンドライバは、第２周辺領域９０ｙに配置されていてもよい。例えば、スキャンドライバは、第２周辺領域９０ｙにおいて、半導体チップ搭載領域内（半導体チップ１６上を含む）、または半導体チップ搭載領域と表示領域８０との間に配置されていてもよい。この場合、タッチスキャン配線ＴＤＬは、第２周辺領域９０ｙから表示領域８０に延設され、かつ、表示領域８０において、対応する第１の共通電極部分４ｐまでｙ方向に延びていてもよい。このように、各タッチスキャン配線ＴＤＬの一部を表示領域８０内（画素内）に配置することにより、各タッチスキャン配線ＴＤＬの全体を周辺領域９０に配置する場合と比べて、周辺領域９０の面積を縮小できる。

　タッチ検出単位ＴＵの配置は特に限定しないが、好ましくは、ｘ方向およびｙ方向にマトリクス状に配列される。本明細書では、ｘ方向に配列された複数のタッチ検出単位ＴＵを「タッチ検出単位行」、ｙ方向に配列された複数のタッチ検出単位ＴＵを「タッチ検出単位列」と呼ぶ。タッチ検出単位行ごとに１つの分離されたタッチ検出電極ＴＳ（またはタッチスキャン電極ＴＤ）が配置され、タッチ検出単位列ごとに１つの分離されたタッチスキャン電極ＴＤ（またはタッチ検出電極ＴＳ）が配置されていてもよい。上記構成によると、十分な幅を有するタッチスキャン電極ＴＤおよびタッチ検出電極ＴＳを形成できるので、タッチスキャン電極ＴＤおよびタッチ検出電極ＴＳを例えば透明導電膜のみで形成しても、電気抵抗を十分に低くできる。従って、これらの電極を低抵抗な金属膜でアシストしなくても、タッチ検出動作を行うことが可能であり、積層数の増大を抑制できる。

　図１に示す例では、第１の共通電極部分４ｐのそれぞれは、１つのタッチ検出単位行に対応し、ｘ方向に延びている。第２の共通電極部分９ｐのそれぞれは、１つのタッチ検出単位列に対応し、ｙ方向に延びている。なお、後述するように、各第１の共通電極部分４ｐはｙ方向に延び、各第２の共通電極部分９ｐはｘ方向に延びていてもよい。また、ｘ方向に一行に配置された画素からなる行を「画素行」、ｙ方向に一列に配置された画素からなる列を「画素列」とすると、第１の共通電極部分４ｐは、１または２以上の画素行（または画素列）に対応して配置され、第２の共通電極部分９ｐは、１または２以上の画素列（または画素行）に対応して配置されていてもよい。

　なお、上記では、タッチ検出単位ＴＵが配列された領域（タッチセンサアレイ領域）と表示領域８０とが略同じとして説明したが、タッチセンサアレイ領域は表示領域８０と少なくとも部分的に重なっていればよく、例えば表示領域８０よりも大きくてもよいし、小さくてもよい。

　＜タッチパネル１０１の各画素の構造＞
　次いで、タッチパネル１０１における各画素の構造をより詳しく説明する。

　図２（ａ）は、第１基板１０の表示領域８０の一部を示す拡大平面図であり、２つ分の画素を示している。

　第１基板１０の表示領域８０は、ｘ方向に延びるゲート線ＧＬと、ｙ方向に延びるソース線ＳＬと、ｘ方向およびｙ方向にマトリクス状に配列された複数の画素領域Ｐｉｘとを有している。画素領域Ｐｉｘはタッチパネル１０１における画素に対応する領域である。この例では、各画素領域Ｐｉｘは、ゲート線ＧＬおよびソース線ＳＬによって画定されている。

　各画素領域Ｐｉｘは、第１透明基板に支持されたＴＦＴ３０と、画素電極２と、第１の共通電極（不図示）とを備える。画素電極２は、画素ごとに少なくとも１つのスリットまたは切り欠き部を有している。ＴＦＴ３０は、特に限定しないが、例えばボトムゲート型のＴＦＴである。ＴＦＴ３０は、ゲート電極３２と、半導体層３４と、ゲート電極３２と半導体層３４との間に配置されたゲート絶縁層と、半導体層３４に電気的に接続されたソース電極３６およびドレイン電極３８とを有する。ゲート電極３２は対応するゲート線ＧＬに電気的に接続され、ソース電極３６は対応するソース線ＳＬに電気的に接続されている。ゲート電極３２はゲート線ＧＬと同一の層（ゲートメタル層）内に形成され、ソース電極３６およびドレイン電極３８はソース線ＳＬと同一の層（ソースメタル層）内に形成されていてもよい。ドレイン電極３８は画素電極２に電気的に接続されている。本明細書では、ドレイン電極３８と画素電極２との接続部を「画素コンタクト部」と呼ぶ。この例では、画素コンタクト部において、ドレイン電極３８と画素電極２とは、これらの間に位置する絶縁層に設けられた開口部（以下、「画素コンタクトホール」）ＣＨ１内で接続されている。

　表示領域８０には、また、複数のタッチスキャン配線ＴＤＬが配置されている。タッチスキャン配線ＴＤＬは、各第１の共通電極部分に対して少なくとも１つ設けられていればよく、全ての画素領域Ｐｉｘに配置されていなくてもよい。

　タッチスキャン配線ＴＤＬは、対応する第１の共通電極部分まで、例えばｙ方向に延びていてもよい。この例では、第１基板１０の法線方向から見て、タッチスキャン配線ＴＤＬはソース線ＳＬと重なるように延びている。タッチスキャン配線ＴＤＬは、対応する第１の共通電極部分に電気的に接続されている。本明細書では、タッチスキャン配線ＴＤＬと第１の共通電極部分との接続部を「タッチスキャン電極コンタクト部」と呼ぶ。この例では、タッチスキャン電極コンタクト部において、タッチスキャン配線ＴＤＬと第１の共通電極部分とは、これらの間に位置する絶縁層に設けられた開口部（以下、「タッチスキャン電極コンタクトホール」）ＣＨ２内で接続されている。タッチスキャン電極コンタクト部は、１つの第１の共通電極部分に対して少なくとも１つ設けられていればよい。

　図示するように、各タッチスキャン配線ＴＤＬは、第１の幅を有する第１部分と、第１の幅よりも大きい第２の幅を有する第2部分とを含んでいてもよい。第２部分の幅（第２の幅）はソース線ＳＬの幅よりも大きくてもよい。第１部分および第２部分は、いずれも、対向基板に配置されたブラックマトリクスによって遮光される遮光領域内に配置されることが好ましい。例えば、第１基板１０の法線方向から見たとき、ゲート線ＧＬとソース線ＳＬとの交差部近傍に第２部分を配置することにより、幅の大きい第２部分も遮光領域内に配置できる。図示する例では、各タッチスキャン配線ＴＤＬは、ソース線ＳＬと重なるようにｙ方向に延びており、各タッチスキャン配線ＴＤＬのうちゲート線ＧＬと交差する部分が第２の幅を有する第２部分、隣接する２つの第２部分の間に位置する部分が第１の幅を有する第１部分である。タッチスキャン電極コンタクトホールＣＨ２は、タッチスキャン配線ＴＤＬの第２部分と重なるように配置されることが好ましい。これにより、タッチスキャン電極コンタクトホールＣＨ２のサイズを大きくでき、より低抵抗なコンタクト部を形成できる。

　図２（ｂ）は、タッチパネル１０１における単一の画素の構造を示す断面図であり、図２（ａ）のＩＩ－ＩＩ’線に沿った断面を示している。

　各画素は、第１基板１０と、第２基板２０と、これらの間に配置された液晶層８とを備える。第１基板１０の外側（液晶層８と反対側）には偏光板４１、第２基板２０の外側（液晶層８と反対側）には偏光板４２が配置されている。

　第１基板１０は、第１透明基板１１と、第１透明基板１１の液晶層８側に配置されたアクティブマトリクス層４３と、アクティブマトリクス層４３上に配置された第１絶縁層５０とを有する。アクティブマトリクス層４３は、ＴＦＴを含む層であり、ゲート線ＧＬおよびゲート電極を含むゲートメタル層と、ゲート絶縁層３３と、半導体層と、ソース線ＳＬおよびソース／ドレイン電極を含むソースメタル層とを含む。第１絶縁層５０は、ＴＦＴを覆う無機絶縁層（パッシベーション層）５０ａを含む。第１絶縁層５０は、無機絶縁層５０ａとその上に形成された有機絶縁層５０ｂとを含む積層構造を有していてもよい。

　第１絶縁層５０上には、第１の共通電極４を含む第１共通電極層４４と、画素電極２を含む画素電極層４６と、第１共通電極層４４と画素電極層４６との間に位置する第２絶縁層５２とが形成されている。第２絶縁層５２上に、タッチスキャン配線ＴＤＬを含むスキャン配線層４８がさらに形成されていてもよい。この例では、第１の共通電極４上に第２絶縁層５２が配置され、第２絶縁層５２上にタッチスキャン配線ＴＤＬおよび画素電極２が配置されている。図示していないが、第１基板１０は、配向膜をさらに有していてもよい。

　各タッチスキャン配線ＴＤＬの一部を表示領域８０内（画素内）に配置する場合、タッチスキャン配線ＴＤＬは、画素電極層４６、第１共通電極層４４、ソースメタル層およびゲートメタル層とは別層に形成される（言い換えると、画素電極２、ソース線ＳＬ、ゲート線ＧＬ、第１の共通電極４とは異なる導電膜を用いて形成される）ことが好ましい。

　第２基板２０は、第２透明基板２１と、カラーフィルタ層６０と、第２の共通電極９を含む第２共通電極層６２とを有している。この例では、第２共通電極層６２は、カラーフィルタ層６０よりも液晶層８側に配置されている。また、第２共通電極層６２とカラーフィルタ層６０との間に、オーバーコート層６４が設けられている。

　なお、第１基板１０および第２基板２０における積層順序は、図２（ｂ）に示す例に限定されない。

　第１基板１０において、タッチスキャン配線ＴＤＬは、第１の共通電極４よりも第１透明基板１１側に配置されてもよい。例えば図３（ａ）に示すように、第１絶縁層５０上にタッチスキャン配線ＴＤＬ、タッチスキャン配線ＴＤＬを覆う第３絶縁層５４、第１の共通電極４、第２絶縁層５２および画素電極２がこの順に配置されていてもよい。この例では、タッチスキャン電極コンタクトホールＣＨ２は第３絶縁層５４に設けられる。タッチスキャン配線ＴＤＬを第１の共通電極４よりも第１透明基板１１側に配置することにより、図２（ｂ）に示す例と比べて、タッチスキャン配線ＴＤＬの液晶配向への影響を抑えることが可能である。

　第２基板２０において、第２の共通電極９は第２透明基板２１よりも液晶層８側に配置されていることが好ましい。第２の共通電極９が第２透明基板２１よりも液晶層８側に配置されていると、コンタクト柱１４を介して、第２の共通電極９を第１基板１０側に接続することが可能である。このため、タッチセンサ用のドライバ（スキャンドライバおよび検出ドライバ）をいずれも第１基板１０に設けることができるので、部材点数のより少ないタッチパネルを実現できる。例えば図３（ｂ）に例示するように、第２の共通電極９は、カラーフィルタ層６０と第２透明基板２１との間に配置されていてもよい。

　＜タッチパネル１０１の周辺領域９０の構造＞
　周辺領域９０には、駆動回路として、ソースドライバ、ゲートドライバ、スキャンドライバおよび検出ドライバが設けられる。ソースドライバはソース線ＳＬ、ゲートドライバはゲート線ＧＬ、スキャンドライバはタッチスキャン電極ＴＤおよびタッチスキャン配線を駆動する。検出ドライバはタッチ検出電極ＴＳからの信号を検出する。

　ソースドライバおよびゲートドライバは、典型的には、第１基板１０に実装されるか、モノリシックに形成される。好ましくは、スキャンドライバも第１基板１０に実装されるか、モノリシックに形成される。これにより、スキャンドライバを第２基板２０側に実装する場合よりも、タッチパネル１０１全体の厚さを小さくできる。また、同一の半導体チップ上に、ソースドライバなどの他の駆動回路とスキャンドライバとを設けてもよい。これにより、部材点数の増加を抑えることができる。同様に、検出ドライバも、第１基板１０側に設けられることが好ましく、半導体チップ上に配置されてもよい。

　以下、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）実装方式によりソースドライバ、スキャンドライバおよび検出ドライバが第１基板１０に搭載され、かつ、ゲートドライバが第１基板１０にモノリシックに形成された例を説明する。

　図４は、タッチパネル１０１の第１基板１０における周辺領域９０の構造を説明するための模式的な平面図である。

　第１基板１０は、複数の画素領域Ｐｉｘおよびタッチ検出単位ＴＵを含む表示領域８０と、表示領域８０の周辺に位置する周辺領域９０とを有する。周辺領域９０には、ゲートドライバ７１、ソースドライバ７２、スキャンドライバ７３および検出ドライバ７４が設けられている。ゲートドライバ７１は複数のゲート線ＧＬに接続されており、ソースドライバ７２は複数のソース線ＳＬに接続されている。スキャンドライバ７３は、タッチスキャン配線ＴＤＬを介して複数のタッチスキャン電極ＴＤに接続されている。検出ドライバ７４は、タッチ検出配線ＴＳＬを介して複数のタッチ検出電極ＴＳに接続されている。

　この例では、表示領域８０の右側および左側に位置する第１周辺領域９０ｘのそれぞれに、ゲートドライバ７１が一体的（モノリシック）に形成されている。また、表示領域８０の下側に位置する第２周辺領域９０ｙに半導体チップ１６が実装されている。半導体チップ１６は、ソースドライバ７２、スキャンドライバ７３および検出ドライバ７４を含む。図４では、ソースドライバ７２の両側に検出ドライバ７４およびスキャンドライバ７３が２つずつ配置されているが、半導体チップ１６上のこれらの駆動回路の個数や配列順序はこの例に限定されない。

　第１基板１０は、また、制御部をさらに備える。制御部は、上記のドライバ７１～７４の動作を制御する制御回路７６を含む。各ドライバ７１～７４は、例えば、ＦＰＣを介して、制御回路７６が形成されたプリント基板に接続されている。制御回路７６は、例えばタイミングコントローラを含み、外部から供給された映像信号に基づいて、ドライバ７１～７４にそれぞれ制御信号を供給することで、これらの回路の動作を制御する。

　なお、ここでは、ゲートドライバ７１をモノリシックに形成しているが、ゲートドライバ７１を実装しても構わない。また、他のドライバ７２～７４の一部または全部をモノリシックに形成しても構わない。例えば、後述するように、スキャンドライバ７３を周辺領域９０にモノリシックに形成してもよい。

　＜タッチパネル１０１のタッチ検出動作＞
　次に、図５を参照して、タッチパネル１０１におけるタッチ検出方法を説明する。

　タッチセンサは、第１基板１０に設けられたタッチスキャン電極ＴＤと、第２基板２０に設けられたタッチ検出電極ＴＳとを有する。この例では、第１基板１０には、ｘ方向（図の左右方向）に延びる複数のタッチスキャン電極ＴＤが設けられている。タッチ検出動作を行う場合、各タッチスキャン電極ＴＤには、スキャンドライバから駆動信号（スキャン信号）が順次供給され、時分割的に順次走査駆動が行われる。複数のタッチ検出電極ＴＳはそれぞれｙ方向に延びており、検出ドライバに接続されている。タッチスキャン電極ＴＤとタッチ検出電極ＴＳとが互いに交差した部分（タッチ検出単位）には静電容量が形成される。

　スキャンドライバがタッチスキャン電極ＴＤにスキャン信号を供給することにより、タッチ検出電極ＴＳから検出ドライバに検出信号が出力され、タッチ検出が行われる。互いに交差した電極パターンは、タッチ検出単位ＴＵ（静電容量式タッチセンサ）をマトリクス状に構成しており、タッチ検出面全体に亘って走査することにより、タッチの有無の検出およびタッチ位置の座標の特定が可能となっている。

　図６（ａ）および（ｂ）は、タッチ検出単位ＴＵに生じる静電容量を説明するための断面図である。第１基板１０における第１の共通電極部分４ｐよりも下側の部分の図示を省略している。図６（ａ）は、第２基板２０の観察者側の表面に物体（例えば指）が接触していない状態、図６（ｂ）は、物体が接触している状態をそれぞれ示す。

　また、図７（ａ）および（ｂ）は、それぞれ、タッチスキャン電極ＴＤに入力するスキャン信号、およびタッチ検出電極ＴＳから出力される検出信号の波形を例示する図である。

　タッチ検出時には、図７（ａ）に示すように、タッチスキャン電極ＴＤに順次スキャン信号を入力してＡＣ駆動させる。ここでは、スキャン信号として、交流矩形波（Ｖcom±Ｖ_M）を用いる。

　図６（ａ）に示すように、物体の接触がない状態では、タッチスキャン電極ＴＤである第１の共通電極部分４ｐと、タッチ検出電極ＴＳである第２の共通電極部分９ｐとの間には、第１の容量Ｃ１が生じる。第１の容量Ｃ１は、タッチスキャン電極ＴＤとタッチ検出電極ＴＳとの重なり面積、これらの電極間に位置する誘電体の厚さおよび誘電率に応じた容量である。

　この状態では、タッチ検出電極ＴＳには常に共通電位Ｖｃｏｍが入力されるが、スキャン信号の影響で突き上げおよび突き下げを受ける。このため、図７（ｂ）に示すような波形を有する検出信号が得られる。

　タッチ検出単位ＴＵに、指などの導電体が接触または近接すると、図６（ｂ）に示すように、物体とタッチ検出電極ＴＳとの間に、第２の容量Ｃ２が生じる。このため、当該タッチ検出単位ＴＵに生じる容量値が変化する。この結果、図７（ｂ）に示すように、タッチ検出電極ＴＳの信号波形が変わる。従って、タッチ検出電極ＴＳからの検出信号を読み取ることで、接触の有無を検出することが可能である。

　タッチパネル１０１の駆動方法は特に限定されない。１フレームをタッチ検出時間と画素書き込み時間とに時分割してもよい。例えば、全タッチスキャン電極ＴＤを順次駆動させてタッチ検出動作を行った後、全ゲート線ＧＬを順次駆動させて画素書き込み動作を行ってもよい。あるいは、後述するように、表示領域８０を複数のサブ領域に分け、サブ領域ごとにタッチ検出および画素書き込み動作を行うことも可能である。

　次いで、タッチ検出動作の液晶配向への影響を説明する。

　図８（ａ）は、本実施形態のタッチパネル１０１における、タッチ検出時の液晶配向を説明するための断面図である。比較のため、ポジ型液晶材料を用いた比較例１のタッチパネル１００１の液晶配向を図８（ｂ）に示す。

　タッチ検出動作において、タッチスキャン電極ＴＤにスキャン信号が供給されると、液晶層８の厚さ方向に電気力線１１１が発生する。このとき、ポジ型液晶材料を用いた比較例１のタッチパネル１００１では、図８（ｂ）に示すように、液晶分子１１２は電気力線１１１に平行になるように配向するため、液晶層８の屈折率異方性がなくなる。このため、スキャン信号の有無で輝度差が生じ、表示ムラの要因となる。これに対し、ネガ型液晶材料を用いたタッチパネル１０１では、図８（ａ）に示すように、液晶分子１１２は電気力線１１１に垂直になるように配向する。つまり、液晶分子１１２は、液晶層８に電圧が印加されていない状態と同じ配向方向（水平方向）を保つ。このため、ポジ型液晶を用いた場合よりも、電気力線１１１による輝度の変化を抑制できるので、高い表示品位が得られる。

　＜タッチセンサ用の信号配線の数および配置＞
　タッチパネル１０１は、タッチセンサ用の信号配線として、タッチスキャン配線ＴＤＬおよびタッチ検出配線ＴＳＬを有する。タッチスキャン配線ＴＤＬは、共通配線を兼用していてもよい。例えば、タッチスキャン配線ＴＤＬは、画素書き込み時には第１の共通電極部分４ｐに共通信号Ｖｃｏｍを入力し、タッチ検出時には第１の共通電極部分４ｐにタッチセンサの駆動信号（スキャン信号）を入力するように構成されていてもよい。共通信号Ｖｃｏｍは、スキャン信号を兼用していてもよい。タッチ検出配線ＴＳＬも、共通配線を兼用していてもよい。例えば、画素書き込み時には第２の共通電極部分９ｐに共通信号Ｖｃｏｍを入力し、タッチ検出時には第２の共通電極部分９ｐから検出信号を出力するように構成されていてもよい。

　各タッチスキャン電極ＴＤに、１または２以上のタッチスキャン配線ＴＤＬが接続されていてもよい。同様に、各タッチ検出電極ＴＳに、１または２以上のタッチ検出配線ＴＳＬが接続されていてもよい。

　図９は、タッチパネル１０１におけるタッチスキャン配線ＴＤＬの数を説明するための平面図である。図１０（ａ）および（ｂ）は、比較例２のタッチパネル１００２の断面図およびタッチスキャン配線ＴＤＬの数を説明するための図である。

　比較例２のタッチパネル１００２は、タッチセンサ用の電極層が１層のみ形成されている（タッチ検出電極のみを有し、タッチスキャン電極を有していない）タッチパネルである。比較例２のタッチパネルでは、図１０（ａ）および（ｂ）に例示するように、第１基板１０に、タッチ検出単位ごと分離されたタッチ検出電極ＴＳを有している。共通電極４がタッチ検出電極ＴＳを兼用していてもよい。各タッチ検出電極ＴＳは信号配線ＴＬに接続されている。この構成では、信号配線ＴＬは、タッチ検出単位ＴＵごとに設けられる。例えば、タッチ検出単位ＴＵがＭ行およびＮ列にマトリクス状に配列されていると、Ｍ×Ｎのタッチ検出電極ＴＳおよび信号配線ＴＬが必要になる。

　これに対し、本実施形態では、タッチスキャン電極ＴＤおよびタッチ検出電極ＴＳの交差部をタッチ検出単位ＴＵとして利用する。これにより、タッチ検出単位ＴＵの数よりも信号配線の数を低減できる。

　一例として、複数のタッチ検出単位ＴＵをＭ行およびＮ列にマトリクス状に配列する場合、図９に示すように、行ごとにタッチスキャン電極ＴＤ（またはタッチ検出電極ＴＳ）を配置し、列ごとにタッチ検出電極ＴＳ（またはタッチスキャン電極ＴＤ）を配置する。そうすると、必要となる信号配線の数（タッチスキャン電極ＴＤに接続する信号配線ＴＤＬとタッチ検出電極ＴＳに接続する信号配線ＴＳＬとの合計数）はＭ＋Ｎとなる。従って、比較例２のタッチパネル１００２よりも、信号配線数を大幅に低減でき、レイアウトの自由度が大きくなる。

　なお、信号配線の数は、上述した信号配線の必要数（Ｍ＋Ｎ）よりも多くてもよい。例えば、１つのタッチスキャン電極ＴＤまたはタッチ検出電極ＴＳに対して２以上の信号配線を接続してもよい。

　図１１（ａ）および（ｂ）は、それぞれ、第１基板１０において、タッチスキャン電極ＴＤとして機能する各第１の共通電極部分４ｐに、複数（ここでは２つ）のタッチスキャン配線ＴＤＬを接続する例を示す平面図である。

　第１基板１０の法線方向から見て、表示領域８０には、複数（ここでは５つ）のタッチスキャン電極ＴＤ（１）～ＴＤ（５）が、ｙ方向に配列されている。周辺領域９０のうち表示領域８０の下側に位置する領域９０ｙには、スキャンドライバ７３が配置されている。タッチスキャン電極ＴＤ（１）～ＴＤ（５）は、それぞれ、タッチスキャン電極コンタクト部１８において、対応する２つのタッチスキャン配線ＴＤＬ（１）～ＴＤＬ（５）に接続され、タッチスキャン配線ＴＤＬ（１）～ＴＤＬ（５）を介してスキャンドライバ７３と電気的に接続されている。なお、簡単のため、ここでは５つのタッチスキャン電極を図示しているが、タッチスキャン電極の数はこれに限定されない。

　各タッチスキャン電極ＴＤに複数のタッチスキャン配線ＴＤＬを接続させることで、共通信号およびスキャン信号の遅延を改善できる。この結果、タッチ検出感度をさらに高めることが可能になる。また、グリーニッシュ（Ｇｒｅｅｎｉｓｈ）や縞状のムラが抑制され、表示品位を高めることができる。「グリーニッシュ」とは、共通信号の鈍りなどに起因して、特定の画素の液晶層に印加される電圧が異なることによって生じる色付き現象である。

　タッチスキャン配線ＴＤＬ（１）～ＴＤＬ（５）は、その長さの差ができるだけ小さくなるように配置されてもよい。これにより、共通信号およびスキャン信号が各タッチスキャン電極ＴＤに伝わる時間（遅延時間）の差を小さくできるので、表示特性およびタッチ検出特性の低下を抑制できる。例えば、図１１（ａ）に示すように、第２周辺領域９０ｙのｘ方向の幅の中央部近傍にスキャンドライバ７３が配置されている場合、タッチスキャン配線ＴＤＬ（１）～ＴＤＬ（５）は、表示領域８０において、より遠いタッチスキャン電極ＴＤに接続されるタッチスキャン配線ＴＤＬがより中央部側になるように配置されていてもよい。

　また、図１１（ｂ）に示すように、２つのスキャンドライバ７３ａ、７３ｂが、それぞれ、第２周辺領域９０ｙの両端部に１つずつ配置されていてもよい。この場合、１つのタッチスキャン電極ＴＤ（ｎ）（ｎ：１～５）に対し、スキャンドライバ７３ａに接続するタッチスキャン配線ＴＤＬａ（ｎ）と、スキャンドライバ７３ｂに接続するタッチスキャン配線ＴＤＬｂ（ｎ）とを設けてもよい。この例でも、タッチスキャン配線ＴＤＬａ（１）～ＴＤＬａ（５）、ＴＤＬｂ（１）～ＴＤＬ（５）は、その長さの差ができるだけ小さくなるように、表示領域８０において、より近いタッチスキャン電極ＴＤに接続されるタッチスキャン配線ＴＤＬａ、ＴＤＬｂがより中央部側に配置されていてもよい。

　さらに、図１１（ａ）および（ｂ）に示すように、第１基板１０の法線方向から見たとき、複数のタッチスキャン電極コンタクト部１８は、表示領域８０をｙ方向に横切る線１９に対して、略線対称に配置されていることが好ましい。つまり、各タッチスキャン電極ＴＤ（ｎ）における２つのタッチスキャン電極コンタクト部１８と線１９との距離は互いに等しいことが好ましい。線１９は、例えば表示領域８０をｙ方向に２等分する中心線であってもよい。これにより、第２周辺領域９０ｙのサイズ（特に表示領域８０とスキャンドライバ７３との間隔）を増大させることなく、スキャンドライバ７３からタッチスキャン電極ＴＤ（１）～ＴＤ（５）までの距離をより均一に近づけて抵抗差を抑えることができる。

　＜変形例＞
　次いで、本実施形態のタッチパネルの変形例を説明する。以下では、各変形例について、タッチパネル１０１と異なる点を主に説明し、タッチパネル１０１と重複する説明を省略する。

　図１２（ａ）は、本実施形態の他のタッチパネル１０２を示す平面図であり、図１２（ｂ）はタッチパネル１０２における画素構造を示す断面図である。

　タッチパネル１０２では、前述したタッチパネル１０１と同様に、第１基板１０に形成された第１の共通電極部分４ｐがタッチスキャン電極ＴＤを兼ね、第２基板２０に形成された第２の共通電極部分９ｐがタッチ検出電極ＴＳを兼ねている。ただし、第１の共通電極部分４ｐがｙ方向に延び、第２の共通電極部分９ｐがｘ方向に延びている点でタッチパネル１０１と異なる。

　各第１の共通電極部分４ｐは、表示領域８０内をｙ方向に横切って延びて、第２周辺領域９０ｙでタッチスキャン配線ＴＤＬに接続される。タッチスキャン配線ＴＤＬは、例えば半導体チップ１６上のスキャンドライバに接続されている。タッチスキャン配線ＴＤＬは、周辺領域９０（ここでは第２周辺領域９０ｙ）において、スキャンドライバと第１の共通電極部分４ｐのスキャンドライバ側の端部とを接続する。このように、タッチパネル１０２では、タッチスキャン配線ＴＤＬは周辺領域９０にのみ配置され、表示領域８０内（画素内）に位置しない。従って、各タッチスキャン配線ＴＤＬの一部を画素内に配置する場合よりも画素開口率を高くできる。

　一方、第２の共通電極部分９ｐは、表示領域８０をｘ方向に横切って延び、表示領域８０の両側にある第１周辺領域９０ｘで、コンタクト柱１４を介して、第１基板１０に形成されたタッチ検出配線ＴＳＬに接続されている。タッチ検出配線ＴＳＬは、検出ドライバに接続されている。この例では、タッチ検出配線ＴＳＬは第１周辺領域９０ｘ内を延びて、例えば第２周辺領域９０ｙの半導体チップ１６に配置された検出ドライバに接続されている。

　図１３は、本実施形態のさらに他のタッチパネル１０３における画素構造を示す断面図である。

　タッチパネル１０３は、第２基板２０において、第２の共通電極９の液晶層８側にオーバーコート層６４を配置する点で、タッチパネル１０１と異なる。なお、カラーフィルタ層６０と第２の共通電極９との間に、他のオーバーコート層をさらに設けてもよい。

　タッチパネル１０３では、タッチ検出電極ＴＳとタッチスキャン電極ＴＤとの間にオーバーコート層６４が位置している。このため、タッチ検出電極ＴＳとタッチスキャン電極ＴＤとの間にかかるスキャン電圧が、オーバーコート層６４にもかかるため、液晶層８にかかる電圧を小さくできる。従って、タッチスキャン電極ＴＤによるＡＣ駆動の液晶への影響を小さくできるので、タッチ検出時の表示不良（例えば縞状の表示ムラ）をより効果的に改善できる。

　図１４は、本実施形態のさらに他のタッチパネル１０４における画素構造を示す断面図である。

　タッチパネル１０４は、第１基板１０において、第１の共通電極４を画素電極２と液晶層８との間に配置する点で、タッチパネル１０１と異なる。この例では、第１絶縁層５０上に画素電極２およびタッチスキャン配線ＴＤＬが形成されている。画素電極２およびタッチスキャン配線ＴＤＬ上には、第２絶縁層５２を介して第１の共通電極４が形成されている。第１の共通電極４は、タッチ検出単位ごとに分離され、タッチスキャン電極ＴＤとして機能する。これに加えて、第１の共通電極４には、画素ごとにスリットまたは切り欠き部が設けられる。一方、画素電極２は、画素ごとに分離されていればよく、スリット等が形成されていなくてもよい。

　タッチパネル１０４では、タッチパネル１０１と比べて、タッチスキャン電極ＴＤをタッチ検出電極ＴＳ（第２の共通電極９）により近づけて配置することができる。このため、タッチスキャン電極ＴＤとタッチ検出電極ＴＳとの間隔をより小さくできるので、スキャン信号をよりダイレクトにタッチ検出電極ＴＳに伝えることが可能になる。従って、タッチ検出感度をより高めることができる。

　図１５は、本実施形態のさらに他のタッチパネル１０５の平面図である。

　タッチパネル１０５は、第１基板１０にスキャンドライバ７３をモノリシックに形成している点で、タッチパネル１０１と異なる。

　スキャンドライバ７３をモノリシックに形成することにより、半導体チップ１６に配置する場合と比べて、半導体チップ１６のコストを削減できる。また、スキャンドライバ７３を駆動させるために必要な信号配線７８（例えばクロック配線、開始信号線や定電位配線）の本数は、タッチスキャン配線ＴＤＬの本数より少なくてすむ。そのため、半導体チップ１６からの配線の数を削減できるので、周辺領域９０をより狭くできる。

　タッチパネル１０５では、第２周辺領域９０ｙに、２つのスキャンドライバ７３ａ、７３ｂ（以下、「スキャンドライバ７３」と総称する場合がある）が間隔を空けて配置されている。なお、スキャンドライバ７３の数は１つでもよいし、３以上でもよい。

　スキャンドライバ７３は、好ましくは表示領域８０と半導体チップ１６との間に配置され得る。この例では、第１基板１０を法線方向から見たとき、スキャンドライバ７３は、シール材１２で包囲された領域であって、かつ、表示領域８０の下側に位置する領域に配置されている。

　図示するように、スキャンドライバ７３ａ、７３ｂは、第２周辺領域９０ｙにおいて、ソースドライバとソース線ＳＬとを接続するソース信号引き出し線の両側にそれぞれ配置されていてもよい。スキャンドライバ７３ａ、７３ｂは、タッチスキャン配線ＴＤＬａ、ＴＤＬｂを介して各タッチスキャン電極ＴＤに接続されている。タッチスキャン配線ＴＤＬａ、ＴＤＬｂのそれぞれは、表示領域８０内（画素内）に位置し、画素列を横切って延びる部分を有していてもよい。

　なお、他のドライバの配置は特に限定しないが、例えば、ゲートドライバ（不図示）は第１周辺領域９０ｘにモノリシックに形成され、ソースドライバおよび検出ドライバ７４ａ、７４ｂは半導体チップ１６に設けられていてもよい。

　（第２の実施形態）
　第２の実施形態のタッチパネルは、ＴＦＴ基板が対向基板よりも観察者側に位置し、ＴＦＴ基板側にタッチ表面が配置される。従って、ＴＦＴ基板側に検出電極、対向基板側にスキャン電極が配置される点で、第１の実施形態と異なる。

　検出電極の電位変化は、スキャン電極の電位変化よりも小さい（図７参照）。本実施形態によると、ＴＦＴ基板に検出電極を配置するので、ＴＦＴ基板にスキャン電極を配置するよりも、検出電極と画素電極との結合容量が大きいため、タッチ検出時の検出電極と画素電極との電位差が小さくなる。そのため、表示品位への影響が少なくなる。

　図１６（ａ）は、第２の実施形態のタッチパネル２０１を例示する平面図であり、図１６（ｂ）は、図１６（ａ）におけるＩＩＩ－ＩＩＩ’線に沿った断面図である。また、図１６（ｃ）は、タッチパネル２０１における画素構造を示す断面図である。図１６では、タッチパネル１０１と同様の構成要素には同じ参照符号を付している。以下、タッチパネル１０１と異なる点を主に説明し、重複する説明は省略する。

　タッチパネル２０１では、第１基板１０は、対向基板である第２基板２０よりも観察者側に位置し、第１基板１０側がタッチ表面となる。第１基板１０における第１の共通電極４は、複数の第１の共通電極部分４ｐに分離されてタッチ検出電極ＴＳを兼ねている。また、第２基板２０における第２の共通電極９は、複数の第２の共通電極部分９ｐに分離されてタッチスキャン電極ＴＤを兼ねている。

　第１の共通電極部分４ｐのそれぞれは、表示領域８０をｙ方向に横切って延びていてもよい。この場合、第１の共通電極部分４ｐは、タッチ検出配線ＴＳＬを介して、例えば第２周辺領域９０ｙに配置された検出ドライバに電気的に接続される。これにより、タッチ検出配線ＴＳＬを周辺領域９０内にのみ配置できるので、タッチパネルの信号配線が画素内に位置することによる開口率の低下を抑制できる。

　一方、第２の共通電極部分９ｐのそれぞれは、表示領域８０をｘ方向に横切って延びていてもよい。この場合、第２の共通電極部分９ｐは、第１周辺領域９０ｘにおいて、コンタクト柱１４を介して第１基板１０上のタッチスキャン配線ＴＤＬに接続されてもよい。タッチスキャン配線ＴＤＬは、例えば第１周辺領域９０ｘから第２周辺領域９０ｙに延びて、第２周辺領域９０ｙに配置されたスキャンドライバに電気的に接続されてもよい。

　図示するように、タッチパネル１０２は２つのスキャンドライバ７３ａ、７３ｂを有し、各第１の共通電極部分４ｐは２つのスキャンドライバ７３ａ、７３ｂの両方と接続されていてもよい。例えば、各第１の共通電極部分４ｐの左側の端部はタッチスキャン配線ＴＤＬａを介してスキャンドライバ７３ａに接続され、右側の端部はタッチスキャン配線ＴＤＬｂを介してスキャンドライバ７３ｂに接続されてもよい。これにより、図１１を参照しながら前述したように、共通信号およびスキャン信号の遅延を改善できる。

　図１７および図１８は、それぞれ、第２の実施形態の他のタッチパネル２０２、２０３を例示する平面図である。これらの例では、スキャンドライバ７３を第１基板１０にモノリシックに配置している。これにより、半導体チップ１６のコストを削減できる。また、半導体チップ１６からの配線の数を削減できるので、周辺領域９０をより狭くできる。

　図１７に示すタッチパネル２０２では、第２周辺領域９０ｙに、２つのスキャンドライバ７３ａ、７３ｂ（以下、「スキャンドライバ７３」と総称する場合がある）がモノリシックに形成されている。なお、スキャンドライバ７３の数は１つでもよいし、３以上でもよい。スキャンドライバ７３は、第２周辺領域９０ｙにおいて、表示領域８０と半導体チップ１６との間に配置されていてもよい。

　この例では、スキャンドライバ７３ａ、７３ｂが、間隔を空けて配置されている。スキャンドライバ７３ａ、７３ｂは、第２周辺領域９０ｙにおいて、ソースドライバ７２とソース線ＳＬとを接続するソース信号引き出し線の両側にそれぞれ配置されていてもよい。第１基板１０の法線方向から見たとき、スキャンドライバ７３ａ、７３ｂは、それぞれ、第２周辺領域９０ｙの右側および左側の縁部近傍（例えば第１周辺領域９０ｘの下方）に配置されていることが好ましい。これにより、タッチスキャン配線ＴＤＬの長さを短縮できる。スキャンドライバ７３ａ、７３ｂの位置は特に限定しないが、その全体が、シール材１２の内側に配置されることが好ましい。これにより、スキャンドライバ７３ａ、７３ｂを構成するＴＦＴが、外部からの異物や電荷等による影響を受けることを抑制できるので、より高い信頼性を確保できる。なお、スキャンドライバ７３ａ、７３ｂは、シール材１２の外側に配置されてもよい。あるいは、スキャンドライバ７３ａ、７３ｂの一部のみがシール材１２の内側に配置されていてもよい。この場合、スキャンドライバ７３ａ、７３ｂは、シール材１２と重なっていてもよい。図示するように、スキャンドライバ７３ａ、７３ｂは、シール材１２をｘ方向に横切って、シール材１２の外側まで延びていてもよい。

　この例では、第２基板２０に形成された第２の共通電極部分９ｐ（タッチスキャン電極ＴＤ）は、ｘ方向に延び、第１周辺領域９０ｘでコンタクト柱１４を介して第１基板１０のタッチスキャン配線ＴＤＬａ、ＴＤＬｂに接続されている。タッチスキャン配線ＴＤＬａ、ＴＤＬｂは、第１周辺領域９０ｘ内を第２周辺領域９０ｙに向かって延び、スキャンドライバ７３ａ、７３ｂに接続されている。第２の共通電極部分９ｐのそれぞれは、２つのスキャンドライバ７３ａ、７３ｂの両方に接続されていてもよい。例えば、各第２の共通電極部分９ｐの左側の端部はタッチスキャン配線ＴＤＬａを介してスキャンドライバ７３ａに接続され、右側の端部はタッチスキャン配線ＴＤＬｂを介してスキャンドライバ７３ｂに接続されてもよい。

　図１８に示すタッチパネル２０３では、スキャンドライバ７３は、第１周辺領域９０ｘにモノリシックに形成されている。例えば２つのスキャンドライバ７３ａ、７３ｂが表示領域８０の右側および左側に位置する第１周辺領域９０ｘにそれぞれ配置されていてもよい。

　タッチパネル２０３では、第２基板２０に形成された第２の共通電極部分９ｐはｘ方向に第１周辺領域９０ｘまで延び、第１周辺領域９０ｘにおいて、コンタクト柱１４およびタッチスキャン配線ＴＤＬａ、ＴＤＬｂを介して、スキャンドライバ７３ａ、７３ｂに接続されている。このため、コンタクト柱１４とスキャンドライバ７３とをより近接して配置できるので、タッチスキャン配線ＴＤＬを形成するための領域を縮小できる。従って、第１周辺領域９０ｘをより狭小化できる。この例でも、各第２の共通電極部分９ｐは、２つのスキャンドライバ７３ａ、７３ｂの両方に接続されていてもよい。

　本実施形態のタッチパネルの構造は、図１６～図１８に示す例に限定されない。第１の共通電極４がタッチ検出電極ＴＳ、第２の共通電極９がタッチスキャン電極ＴＤを兼ねるように変更すれば、第１の実施形態で説明した種々のバリエーションを適用できる。第１基板１０および第２基板２０における積層順序を変更してもよいし、図１９に例示するように、タッチ検出電極ＴＳおよびタッチスキャン電極ＴＤの延びる方向を変更してもよい。

　（第３の実施形態）
　第３の実施形態のタッチパネルは、表示領域８０を複数のサブ領域に分け、サブ領域ごとにタッチ検出および画素書き込み動作を行うように構成されている。

　本実施形態のタッチパネルの構造は、前述した第１および第２の実施形態のタッチパネル１０１～１０５、２０１～２０３と同様であってもよい。ただし、本実施形態では、図１、図１６等に例示するように、タッチスキャン電極ＴＤがゲート線ＧＬと同じ方向（ｘ方向）に延びていることが好ましい。

　本実施形態では、制御回路７６が各ドライバの動作を制御して、１画面書き込み時間（１垂直走査期間または１フレームともいう）の間に、次のような駆動を行う。表示領域を複数のサブ領域に分け、選択した１つのサブ領域に対し、画素電位の書き込み動作（以下、「画素書き込み動作」）を停止した状態でタッチ検出動作を行う。この後、タッチ検出動作を停止して画素の書き込み動作を行う。続いて、次のサブ領域を選択し、同様に、タッチ検出動作および画素の書き込み動作を行う。このようにして、複数のサブ領域について、順次、タッチ検出動作および画素の書き込み動作を行う。

　選択したサブ領域に対して、タッチ検出動作を行った後に画素書き込み動作を行うので、タッチ検出時の電位変化による液晶配向の乱れ（ここではサブ領域単位で横方向に縞が生じ得る）が視認され難くなる。従って、より高い表示特性が得られる。タッチ検出動作の後、なるべく時間をおかずに（例えば１μｓｅｃ以内）画素書き込み動作を行うことが好ましい。

　以下、図面を参照しながら、本実施形態の駆動方法をより具体的に説明する。

　図２０（ａ）～（ｄ）は、それぞれ、駆動方法を説明するための模式的な平面図である。

　図示するように、表示領域８０を、ｘ方向に複数のサブ領域Ｂに分割する。各サブ領域Ｂは、１つまたは２以上のタッチ検出単位を含む。ここでは、表示領域８０をｎ個のサブ領域Ｂ１～Ｂｎに分割する。サブ領域Ｂ１～Ｂｎは、上からｙ方向に配列されている。各サブ領域Ｂは、例えば、１つのタッチスキャン電極ＴＤ（すなわち１つのタッチ検出単位行）に対応して配置されている。なお、各サブ領域Ｂは、２以上のタッチ検出単位行に対応していてもよい。

　本実施形態の駆動方法では、まず、複数のサブ領域Ｂのうちの１つのサブ領域Ｂ（ここではサブ領域Ｂ１）が選択される。本明細書では、選択されたサブ領域Ｂを、選択サブ領域Ｂ（Ｙ）と呼ぶ。

　次いで、図２０（ａ）に示すように、選択サブ領域Ｂ（Ｙ）について、画素書き込み動作を停止した状態で、タッチ検出動作を行う（タッチ検出工程）。選択サブ領域Ｂ（Ｙ）がタッチ信号検出領域となる。

　続いて、選択サブ領域Ｂ（Ｙ）のタッチ検出工程が終了すると、図２０（ｂ）に示すように、選択サブ領域Ｂ（Ｙ）について、タッチ検出動作を停止して、画素書き込み動作を行う（画素書き込み工程）。この工程では、選択サブ領域Ｂ（Ｙ）に位置する複数のゲート線をスキャン方向に沿って順次駆動させる。従って、図示するように、画素書き込み領域は選択サブ領域Ｂ（Ｙ）をスキャン方向に沿って移動する。

　選択サブ領域Ｂ（Ｙ）の画素書き込みが終了すると、次のサブ領域Ｂが選択される（ここではサブ領域Ｂ２）。

　この後、図２０（ｃ）に示すように、次の選択サブ領域Ｂ（Ｙ）の直前でゲート線のスキャンを停止し、画素書き込み動作が停止した状態で、上記と同様のタッチ検出工程を行う。続いて、図２０（ｄ）に示すように、選択サブ領域Ｂ（Ｙ）について上記と同様の画素書き込み工程を行う。

　このようにして、全てのサブ領域Ｂについて、順次、タッチ検出工程および画素書き込み工程を繰り返す。最後のサブ領域Ｂ（ｎ）の画素書き込み工程が終了すると、一画面の書き込みは終了する。

　図２１は、タッチ検出工程および画素書き込み工程におけるタッチスキャン電極ＴＤおよびタッチ検出電極ＴＳの信号波形の一例を示す図である。図２２は、タッチ検出工程および画素書き込み工程におけるゲート線ＧＬの信号波形の一例を示す図である。

　＜タッチ検出工程＞
　図２１に示すように、タッチ検出工程では、選択サブ領域Ｂ（Ｙ）に配置されたタッチスキャン電極（以下、「選択タッチスキャン電極」と呼ぶ）にスキャン信号を入力し、ＡＣ駆動させる。一方、選択サブ領域Ｂ（Ｙ）に配置されたタッチ検出電極（以下、「選択タッチ検出電極」）に共通信号Ｖｃｏｍを入力する。選択タッチ検出電極ＴＳは、スキャン信号の影響で、突き上げおよび突き下げを受けるので、選択タッチ検出電極ＴＳの波形は、スキャン信号を反映した波型になる。前述したように、タッチの有無で選択タッチ検出電極ＴＳの波形が変化する。従って、選択タッチ検出電極ＴＳの電位の変化を検出信号として読み取ることにより、タッチの有無を検出できる。

　非選択のサブ領域Ｂに配置された非選択のタッチ検出電極ＴＳおよびタッチスキャン電極ＴＤに、共通信号Ｖｃｏｍを入力してもよい。なお、非選択のタッチスキャン電極ＴＤはフローティング状態であってもよい。

　タッチ検出工程では、全てのサブ領域Ｂで画素電位が保持されている。すなわち、各画素に設けられたＴＦＴはオフである。全てのソース線はフローティング状態であってもよい。

　図２２に示すように、タッチ検出工程において、選択サブ領域Ｂ（Ｙ）に配置された複数のゲート線（以下、「選択ゲート線」）に、スキャン信号とほぼ同相かつほぼ同振幅のゲート信号を供給してもよい。これにより、スキャン信号の遅延を抑制し、検出信号に生じるノイズを低減できる。なお、選択ゲート線はフローティング状態でもよい。

　非選択のサブ領域Ｂに配置されたゲート線（非選択ゲート線）にはゲートオフ電圧Ｖｇｌが供給されていてもよい。ゲートオフ電圧Ｖｇｌは、ゲート線に供給され、画素のＴＦＴをオフにするための電圧である。なお、非選択ゲート線はフローティング状態であってもよい。

　＜画素書き込み工程＞
　図２１に示すように、画素書き込み工程では、選択および非選択のタッチ検出電極ＴＳおよびタッチスキャン電極ＴＤに共通信号Ｖｃｏｍを入力する。

　また、図２２に示すように、選択サブ領域Ｂ（Ｙ）に配置された複数の選択ゲート線を順次駆動（ゲートオン電圧Ｖｇｈを印加）する。ゲートオン電圧Ｖｇｈは、ゲート線に供給され、画素のＴＦＴをオンにするための電圧である。ＴＦＴがオンとなった画素に、ソース線ＳＬから映像信号に応じた電圧が印加される。このようにして、選択サブ領域Ｂ（Ｙ）内の、駆動された選択ゲート線に接続された１行分の画素に書き込みが行われる。

　タッチ検出工程および画素書き込み工程におけるゲート線ＧＬ、ソース線ＳＬ、タッチスキャン電極ＴＤおよびタッチ検出電極ＴＳの電圧を表１にまとめて示す。表中の「Ｖ_M」は、タッチスキャン信号の電圧振幅を表す。

　液晶ディスプレイに使用される液晶材料は、一般に誘電分散を有するので、周波数が高くなると（例えば数１０ｋＨｚ以上）、徐々に応答が悪くなる。例えば周波数が１０⁶～１０⁸Ｈｚ以上では、応答しなくなる場合がある。そのため、ＡＣ一周期の駆動時間は、１０μｓｅｃ以下が好ましく、０．０１μｓｅｃ以上１μｓｅｃ以下がより好ましい。

　本発明による実施形態のタッチセンサ付き液晶表示装置は、各種電子機器の分野において特に有用である。

２　　　　    画素電極
４　　　　    第１の共通電極
４ｐ　　　    第１の共通電極部分
８　　　　    液晶層
９　　　　    第２の共通電極
９ｐ　　　    第２の共通電極部分
１０　　　    第１基板
１１　　　    第１透明基板
１２　　　    シール材
１４　　　    コンタクト柱
１６　　　    半導体チップ
１８　　　    タッチスキャン電極コンタクト部
２０　　　    第２基板
２１　　　    第２透明基板
３２　　　    ゲート電極
３３　　　    ゲート絶縁層
３４　　　    半導体層
３６　　　    ソース電極
３８　　　    ドレイン電極
４１、４２　　　偏光板
４３　　　    アクティブマトリクス層
４４　　　    第１共通電極層
４６　　　    画素電極層
４８　　　    タッチスキャン配線層
５０　　　    第１絶縁層
５０ａ　　    無機絶縁層
５０ｂ　　    有機絶縁層
５２　　　    第２絶縁層
５４　　　    第３絶縁層
６０　　　    カラーフィルタ層
６２　　　    第２共通電極層
６４　　　    オーバーコート層
７１　　　    ゲートドライバ
７２　　　    ソースドライバ
７３、７３ａ、７３ｂ　　　スキャンドライバ
７４、７４ａ、７４ｂ　　　検出ドライバ
７６　　　    制御回路
８０　　　    表示領域
９０　　　    周辺領域
９０ｘ　　    第１周辺領域
９０ｙ　　    第２周辺領域
１０１、１０２、１０３、１０４、１０５、２０１、２０２、２０３、２０４　タッチセンサ付き液晶表示装置（タッチパネル）
１００１、１００２　　　比較例のタッチパネル
ＧＬ　　　    ゲート線
ＳＬ　　　    ソース線
ＴＤ　　　    タッチスキャン電極
ＴＤＬ、ＴＤＬａ、ＴＤＬｂ　　　タッチスキャン配線
ＴＳ　　　    タッチ検出電極
ＴＳＬ　　    タッチ検出配線
ＴＵ　　　    タッチ検出単位

Claims

　第１方向および前記第１方向と交差する第２方向に２次元に配列された複数の画素を含む表示領域と、前記表示領域の周辺に位置する周辺領域とを有するタッチセンサ付き液晶表示装置であって、
　第１基板と、
　前記第１基板に対向するように配置された第２基板と、
　前記第１基板と前記第２基板との間に設けられた液晶層と、
　前記液晶層に電圧を印加するための複数の画素電極および第１の共通電極と、
　タッチセンサ用の複数の第１電極および複数の第２電極であって、前記複数の第１電極および複数の第２電極の一方は複数のタッチ検出電極であり、他方は複数のタッチスキャン電極である、複数の第１電極および複数の第２電極と
を備え、
　前記表示領域は複数のタッチ検出単位を含み、前記複数のタッチ検出単位のそれぞれは、前記複数のタッチ検出電極の１つと前記複数のタッチスキャン電極の１つとが交差した部分であり、
　前記液晶層は、負の誘電率異方性を有する液晶を含み、
　前記第１基板は、
　　第１透明基板と、
　　それぞれが前記第１方向に延設された複数のゲート線と、
　　それぞれが前記第２方向に延設された複数のソース線と、
　　前記第１透明基板の前記液晶層側に配置された、前記複数の画素電極と、
　　前記第１透明基板の前記液晶層側に、前記複数の画素電極と絶縁層を介して配置された前記第１の共通電極と
を有し、
　前記第２基板は、
　　第２透明基板と、
　　前記第２透明基板の前記液晶層側に形成された第２の共通電極と
を有し、
　前記第１の共通電極は、複数の第１の共通電極部分を含み、前記複数の第１の共通電極部分はタッチセンサ用の前記複数の第１電極を兼ねており、
　前記第２の共通電極は、複数の第２の共通電極部分を含み、前記複数の第２の共通電極部分はタッチセンサ用の前記複数の第２電極を兼ねている、タッチセンサ付き液晶表示装置。
　前記第２基板は、前記第１基板の観察者側に配置されており、
　前記複数の第１の共通電極部分は前記複数のタッチスキャン電極を兼ねており、前記複数の第２の共通電極部分は前記複数のタッチ検出電極を兼ねている、請求項１に記載のタッチセンサ付き液晶表示装置。
　前記周辺領域において、前記第１基板は、
　　前記複数の第１の共通電極部分に接続されたスキャンドライバと、
　　半導体チップが搭載された半導体チップ搭載領域と
をさらに有し、
　前記スキャンドライバは、前記半導体チップ搭載領域または前記半導体チップ搭載領域と前記表示領域との間に配置されている、請求項２に記載のタッチセンサ付き液晶表示装置。
　前記第１基板は、前記複数の第１の共通電極部分と前記スキャンドライバとを接続する複数のスキャン配線をさらに備え、
　前記複数のスキャン配線のそれぞれは、前記表示領域内に位置する部分を有する、請求項３に記載のタッチセンサ付き液晶表示装置。
　前記複数の第１の共通電極部分のそれぞれに対して２以上の前記スキャン配線が設けられている、請求項４に記載のタッチセンサ付き液晶表示装置。
　前記複数の第１の共通電極部分のそれぞれは、前記表示領域を前記第１方向に延び、前記複数の第２の共通電極部分のそれぞれは、前記表示領域を前記第２方向に横切って延びている、請求項２から５のいずれかに記載のタッチセンサ付き液晶表示装置。
　前記複数の第１の共通電極部分のそれぞれは、前記表示領域を前記第２方向に横切って延び、前記複数の第２の共通電極部分のそれぞれは、前記表示領域を前記第１方向に横切って延びている、請求項２または３に記載のタッチセンサ付き液晶表示装置。
　前記第１基板は、前記第２基板の観察者側に配置されており、
　前記複数の第１の共通電極部分は前記複数のタッチ検出電極を兼ねており、前記複数の第２の共通電極部分は前記複数のタッチスキャン電極を兼ねている、請求項１に記載のタッチセンサ付き液晶表示装置。
　前記複数の第１の共通電極部分のそれぞれは、前記表示領域を前記第２方向に横切って延び、前記複数の第２の共通電極部分のそれぞれは、前記表示領域を前記第１方向に横切って延びている、請求項８に記載のタッチセンサ付き液晶表示装置。
　前記複数の第１の共通電極部分のそれぞれは、前記表示領域を前記第１方向に横切って延び、前記複数の第２の共通電極部分のそれぞれは、前記表示領域を前記第２方向に横切って延びている、請求項８に記載のタッチセンサ付き液晶表示装置。
　前記第２の共通電極部分のそれぞれは、前記表示領域を横切って、前記周辺領域まで延びており、
　前記第２の共通電極部分のそれぞれにおける前記周辺領域に位置する部分は、前記第１基板と前記第２基板との間に配置されたコンタクト柱を介して、前記第１基板側に電気的に接続されている、請求項１から１０のいずれかに記載のタッチセンサ付き液晶表示装置。
　前記第２基板は、カラーフィルタ層をさらに備え、前記第２の共通電極は前記カラーフィルタ層と前記第２透明基板との間に配置されている、請求項１から１１のいずれかに記載のタッチセンサ付き液晶表示装置。
　前記第２基板は、カラーフィルタ層をさらに備え、前記第２の共通電極は前記カラーフィルタ層と前記液晶層との間に配置されている、請求項１から１１のいずれかに記載のタッチセンサ付き液晶表示装置。
　前記画素電極は、前記第１の共通電極と前記液晶層との間に配置されている、請求項１から１３のいずれかに記載のタッチセンサ付き液晶表示装置。
　前記第１の共通電極は、前記画素電極と前記液晶層との間に配置されている、請求項１から１３のいずれかに記載のタッチセンサ付き液晶表示装置。
　前記複数のゲート線に接続されたゲートドライバと、
　前記複数のソース線に接続されたソースドライバと、
　前記複数のタッチスキャン電極に接続されたスキャンドライバと、
　前記複数のタッチ検出電極に接続された検出ドライバと、
　前記ゲートドライバ、前記ソースドライバ、前記スキャンドライバおよび前記検出ドライバの制御を行う制御回路と
をさらに備え、
　前記複数のタッチスキャン電極のそれぞれは、前記表示領域を前記第１方向に延びており、
　前記表示領域は、前記表示領域を前記第１方向に分割した複数のサブ領域を有し、
　前記制御回路は、選択したサブ領域に対するタッチ検出動作および画素の書き込み動作が終了した後で、次のサブ領域に対するタッチ検出動作および画素の書き込み動作を行い、かつ、各サブ領域に対して、画素の書き込み動作を停止した状態でタッチ検出動作を行った後、タッチ検出動作を停止した状態で画素の書き込み動作を行うように、前記制御を行う請求項１に記載のタッチセンサ付き液晶表示装置。
　請求項１に記載のタッチセンサ付き液晶表示装置の駆動方法であって、
　前記複数のタッチスキャン電極のそれぞれは、前記表示領域を前記第１方向に延びており、
　前記表示領域は、前記表示領域を前記第１方向に分割した複数のサブ領域を有し、前記複数のサブ領域のそれぞれは、前記複数のタッチ検出単位における１つまたは２以上のタッチ検出単位に対応しており、
　前記駆動方法は、
　（Ａ）前記複数のサブ領域のうちの選択されたあるサブ領域について、画素書き込み動作を停止した状態で、タッチ検出動作を行うタッチ検出工程であって、前記複数のタッチスキャン電極のうち前記選択されたサブ領域に配置された選択タッチスキャン電極にスキャン信号を入力し、前記複数のタッチ検出電極に共通信号を入力し、前記複数のタッチ検出電極のうち前記選択されたサブ領域に配置された選択タッチ検出電極の電位の変化を検出信号として読み取る工程を含む、タッチ検出工程と、
　（Ｂ）前記選択されたサブ領域について、タッチ検出動作を停止して、画素書き込み動作を行う画素書き込み工程であって、前記複数のタッチスキャン電極および前記複数のタッチ検出電極には共通信号を入力する、画素書き込み工程と
を包含し、全てのサブ領域について前記工程（Ａ）および（Ｂ）を繰り返す、タッチセンサ付き液晶表示装置の駆動方法。
　前記工程（Ａ）では、前記複数のタッチスキャン電極のうち前記選択タッチスキャン電極以外の非選択タッチスキャン電極には共通信号が入力されているか、または前記非選択タッチスキャン電極はフローティング状態である、請求項１７に記載の駆動方法。
　前記工程（Ａ）では、前記複数のゲート線のうち前記選択されたサブ領域に配置された選択ゲート線に、前記スキャン信号と同相かつ同振幅のゲート信号を供給する、請求項１７または１８に記載の駆動方法。
　前記工程（Ｂ）では、前記複数のゲート線のうち前記選択ゲート線以外の非選択ゲート線にはゲートオフ電圧Ｖｇｌが供給されているか、または前記非選択ゲート線はフローティング状態である、請求項１９に記載の駆動方法。