WO2005024925A1 - Ｓｏｉウェーハの作製方法 - Google Patents

Ｓｏｉウェーハの作製方法 Download PDF

Info

Publication number
WO2005024925A1
WO2005024925A1 PCT/JP2004/012822 JP2004012822W WO2005024925A1 WO 2005024925 A1 WO2005024925 A1 WO 2005024925A1 JP 2004012822 W JP2004012822 W JP 2004012822W WO 2005024925 A1 WO2005024925 A1 WO 2005024925A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
soi
active layer
heat treatment
layer
Prior art date
Application number
PCT/JP2004/012822
Other languages
English (en)
French (fr)
Inventor
Nobuyuki Morimoto
Hideki Nishihata
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to US10/570,353 priority Critical patent/US7563697B2/en
Priority to JP2005513676A priority patent/JP4552856B2/ja
Priority to EP04772771A priority patent/EP1662555B1/en
Publication of WO2005024925A1 publication Critical patent/WO2005024925A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to a method for manufacturing SOI ⁇ 18, and more particularly, to a method for manufacturing SOI ⁇ A18 for flattening the surface of SOI ⁇ ⁇ 18.
  • SOI wafers have advantages over conventional silicon wafers, such as isolation between elements, reduction of parasitic capacitance between elements and the substrate, and the possibility of three-dimensional structure, and are used for high-speed, low-power LSIs. Have been.
  • One of the manufacturing methods for SOI wafers is smart cut, in which hydrogen ions are implanted from the surface of silicon wafers and then bonded, and then a heat treatment for peeling is used to peel off part of the ion implanted layer at the boundary.
  • a heat treatment for peeling is used to peel off part of the ion implanted layer at the boundary.
  • the surface (peeled surface) of the SOI wafer after peeling becomes rough.
  • a method for manufacturing an SOI wafer described in Patent Document 1 includes a technique of flattening the wafer surface by oxidizing the peeled wafer and then performing heat treatment in a reducing atmosphere containing hydrogen. Proposed.
  • Patent Document 1 Japanese Patent Application Publication No. 2000-124092
  • the active layer wafer used for the SOI wafer includes a wafer having a crystal defect. If an active layer wafer with crystal defects is used, the acid of S ⁇ I wafer The electrical characteristics deteriorate, for example, the breakdown voltage of the oxide film decreases. Therefore, an expensive wafer such as a hydrogen anneal wafer, an epitaxial wafer, or a nitrogen-doped wafer is used as the active layer wafer.
  • Another object of the present invention is to provide a method for manufacturing an SOI wafer in which the thickness of the SOI layer is made uniform and the SOI layer is thinned.
  • Still another object of the present invention is to provide a method of manufacturing an SII wafer by using a silicon wafer having a crystal defect and reducing the number of crystal defects of the SII layer to produce an SOI wafer.
  • a hydrogen gas or a rare gas element is ion-implanted into an active layer wafer through an insulating film to form an ion-implanted layer in the active layer wafer, and then the active layer
  • the bonding wafer is bonded to the supporting wafer via the insulating film to form a bonding wafer, and thereafter, the bonded wafer is heat-treated, and a part of the active layer and the wafer is separated from the ion-implanted layer as a boundary.
  • This is a method for producing S ⁇ I ⁇ wafers by heat treatment of shellfish divination wafers, peeling off at the ion-implanted layer, and then placing S ⁇ I ⁇ ⁇ wafers in an inert gas atmosphere.
  • This is a method for fabricating SOI wafers to be heat treated at
  • the heat treatment of S ⁇ I ⁇ ⁇ 18 by the smart cut method includes a peeling heat treatment for peeling at the ion-implanted layer as a boundary and a bond strengthening heat treatment for strengthening the bond between the active layer wafer and the support wafer after peeling. There is. After the heat treatment for peeling, the SOI wafer has been damaged by peeling and its surface has become rough. Therefore, after the peeling heat treatment, the SOI ⁇ ⁇ 18 is maintained at a predetermined temperature in an inert gas atmosphere and the flat heat treatment is performed.
  • an ion-implanted layer is formed on a wafer for an active layer.
  • the active layer wafer is bonded to a supporting wafer via an insulating film.
  • a bonded wafer in which two wafers are bonded via an insulating film is produced.
  • the bonded wafer is subjected to a peeling heat treatment, whereby the two wafers are peeled from the ion-implanted layer as a boundary.
  • an SOI wafer is manufactured.
  • the SOI wafer is subjected to a flattening heat treatment at a temperature of 1100 ° C. to 1350 ° C. in an inert gas atmosphere such as an argon gas for a predetermined time.
  • an inert gas atmosphere such as an argon gas
  • the surface (peeled surface) of the SOI wafer is recrystallized (migrated), and the silicon crystal lattice is regularly arranged.
  • the surface (peeled surface) of the SI wafer is flattened.
  • the heat treatment in the inert gas atmosphere is performed by maintaining the S ⁇ I ⁇ wafer in an argon gas atmosphere at a temperature of 1100 ° C. to 1350 ° C. for about 2 hours or more. This is a method for producing SII wafers.
  • the atmosphere for heat treatment is an argon gas atmosphere
  • the effect of etching the surface of the silicon wafer is less than that of a hydrogen gas atmosphere, but the roughened surface of the silicon wafer after peeling is Slip force can be achieved by recrystallization (migration).
  • the heat treatment temperature is 1100 ° C-1350 ° C. If the temperature is lower than 1100 ° C., the surface of the SOI wafer cannot be recrystallized. On the other hand, when the temperature exceeds 1350 ° C, it takes a long time to reach a high temperature, and the throughput in the heat treatment decreases. Also, slip and dislocation defects are likely to occur.
  • the temperature at which the SOI wafer is heat-treated is maintained at 1100 ° C to 1350 ° C. Thereby, the surface of the SOI wafer is recrystallized (migrated), and the surface is flattened.
  • the temperature of the planarization heat treatment is in the range of 1100 ° C to 1350 ° C, the surface of the SOI wafer is sufficiently recrystallized.
  • this heat treatment for flatness can be used also as a heat treatment for strengthening the clam divination.
  • the peeling heat treatment when the peeling heat treatment completely separates the ion-implanted layer at the boundary, the S-18 and the remaining silicon 18 are subjected to the peeling heat treatment in the same furnace. It can be done continuously later. As a result, the surface (removed surface) of the remaining silicon wafer is also flattened, and can be reused as an active layer wafer or a supporting wafer.
  • a hydrogen gas or a rare gas element is applied to the active layer barrier via an insulating film.
  • a hydrogen gas or a rare gas element is applied to the active layer barrier via an insulating film.
  • To form an ion-implanted layer on the wafer for the active layer and then bond the wafer for the active layer to a supporting wafer via an insulating film to form a bonded wafer.
  • the bonded wafer is heat-treated and bonded with the ion-implanted layer as a boundary.
  • the bonded wafer for active layer which is a part of the bonded wafer, is peeled from the bonded wafer to form an S ⁇ I wafer.
  • an ion implantation layer is formed on the active layer wafer.
  • this active layer wafer is bonded to a supporting wafer via an insulating film.
  • a bonded plate 18 in which two plates 18 are bonded via the insulating film is produced.
  • the bonded wafer is subjected to a peeling heat treatment, whereby a part of the active layer wafer is peeled with the ion-implanted layer as a boundary.
  • an SOI wafer is manufactured.
  • the SOI wafer is subjected to a flattening heat treatment in which the SOI wafer is maintained at a temperature of 1100 ° C. to 1350 ° C. for a predetermined time in an inert gas atmosphere such as an argon gas. Thereby, the surface (peeled surface) of the SOI wafer is recrystallized (migrated), and the surface is planarized.
  • a flattening heat treatment in which the SOI wafer is maintained at a temperature of 1100 ° C. to 1350 ° C. for a predetermined time in an inert gas atmosphere such as an argon gas.
  • the SOI wafer is oxidized in an oxidizing atmosphere, for example, to form an oxide film having a predetermined thickness on the surface of the SOI layer. Then, this oxide film is removed by, for example, HF etching. This makes the thickness of the SOI layer uniform and thin.
  • the heat treatment in an inert gas atmosphere is carried out by an S ⁇ I ⁇
  • This is a method for producing SOI wafers in which the wafer is maintained at a temperature of 1100 ° C. to 1350 ° C. for about 2 hours or more in an argon gas atmosphere.
  • a fifth invention is the third invention, wherein after removing the oxide film on the surface of the active layer, the SOI wafer is re-oxidized to form an oxide film on the surface of the active layer. This is a method for fabricating SII IA8 to remove this oxide film.
  • the S ⁇ I ⁇ A8 that has been subjected to the planarization heat treatment is subjected to an oxidation treatment in an oxidizing atmosphere, and thereafter, the oxidation is performed.
  • the oxide film on the SOI wafer surface (S ⁇ I layer) formed by the treatment is removed.
  • the SOI layer 8 from which the oxide film has been removed is again subjected to an oxidation treatment in an oxidizing atmosphere.
  • the S ⁇ I layer can be further thinned. In other words, the formation of the oxide film and the removal of the oxide film twice further reduce the thickness of the SII layer.
  • a sixth invention is the method for producing an SOI wafer in which the oxidation treatment and the reoxidation treatment are performed at a temperature of 600 ° C to 1000 ° C in the third and fifth inventions.
  • the SOI wafer is heated at 1100 ° C to 1350 ° C in an argon gas atmosphere. Heat treatment (planarization heat treatment). Thereafter, the SOI wafer is oxidized in an oxidizing atmosphere.
  • the temperature during the oxidation treatment is in the range of 600 ° C to 1000 ° C. This oxidation treatment time is not limited.
  • the temperature in the oxidation treatment is 600. C-1000. C range, preferably 600. C-1 800. C. 600. If it is less than C, it is difficult to form a sufficiently thick oxide film on the surface of the SOI layer. On the other hand, when the temperature exceeds 1000 ° C, the surface roughness of the SOI layer cannot be maintained, and the thickness uniformity of the SII layer is reduced.
  • the SOI wafer is subjected to flattening heat treatment at a temperature of 1100 ° C. to 1350 ° C. in an inert atmosphere of argon gas.
  • the surface (peeled surface) of the SOI wafer is recrystallized (migrated), and the surface is flattened.
  • an oxide film having a predetermined thickness is formed on the surface of the SOI layer.
  • the oxide film is removed by, for example, HF etching.
  • the thickness of the SOI layer can be made uniform and the SOI layer can be made thinner.
  • planarization heat treatment and the oxidation treatment can be performed continuously and in the same furnace, and when the SOI wafer is completely separated by the peel heat treatment, the peel heat treatment or the bonding heat treatment is also performed continuously in the same furnace. Can be done.
  • the heat treatment in an inert gas atmosphere eliminates the crystal defects in the SOI layer.
  • FIG. 1 is a process chart showing a method for manufacturing an SOI wafer according to Embodiment 1 of the present invention.
  • FIG. 2 is a graph showing a relationship between a heat treatment temperature and a treatment time from a peeling heat treatment to an oxidation treatment in a method for manufacturing an SOI wafer according to a second embodiment of the present invention.
  • FIG. 3 is a process chart showing a method for manufacturing an SOI wafer according to a second embodiment of the present invention.
  • FIG. 4 is a process chart showing a method for manufacturing an SOI wafer according to Embodiment 3 of the present invention. Explanation of symbols
  • the smart cut method A method for manufacturing the SOI layer 11 for forming the SOI layer 13 will be described with reference to FIG.
  • the production of the SOI wafer 11 by the smart cut method according to the present embodiment is performed by steps shown in FIG.
  • silicon wafers single-sided mirror wafers grown from CZ method and sliced from a single-crystal silicon ingot with boron as a dopant were used.
  • One of these silicon wafers 18 is a wafer 10 for an active layer, and the other is a wafer 20 for a support. Then, as shown in the step S102 of FIG. 1, a silicon oxide film (SiO 2) 12a is formed on the surface of the silicon layer 18 which becomes the active layer wafer 10.
  • SiO 2 silicon oxide film
  • the silicon oxide film 12a is formed by charging a silicon wafer into an oxidation furnace and heating it to a predetermined temperature for a predetermined time. At this time, the thickness of the formed silicon oxide film 12a is 150 nm.
  • the active layer wafer 10 on which the silicon oxide film 12a is formed is set in a vacuum chamber of the ion implantation apparatus. Then, as shown in step S103 of FIG. 1, a predetermined dose of hydrogen ion is implanted from the surface (mirror side) of the active layer wafer 10 through the silicon oxide film 12a. Hydrogen ions are implanted from the surface of the active layer wafer 10 to a predetermined depth, and as a result, the ion implanted layer 14 is injected into the active layer wafer 10 at a predetermined depth position (a predetermined depth range in the silicon substrate). Is formed.
  • step S104 of FIG. 1 the wafer 10 for active layer into which hydrogen ions have been implanted is supported by using the surface (the surface of the silicon oxide film 12a) into which the ions have been implanted as a bonding surface.
  • ⁇ ⁇ Attach to AHA20 This bonding is performed by a known method in which mirror surfaces are overlapped at room temperature.
  • a bonded wafer 30 is formed in which an insulating film (silicon oxide film 12a) is interposed at the interface between the shells.
  • the silicon oxide film 12a at the junction between the active layer wafer 10 and the supporting wafer 20 becomes a buried silicon oxide film (insulating film) 12b.
  • the bonded wafer 30 is composed of the SOI wafer 11 in which the SOI layer 13 (part of the active layer wafer 10) is laminated on the supporting wafer 20 via the silicon oxide film 12b, and the remaining active layer wafer 10
  • the steps up to this point are the same as those in the general method of manufacturing SII wafer 11 by the smart cut method.
  • the flattening heat treatment is performed on the SII wafer 11 after the peeling heat treatment, as shown in step S106 of FIG.
  • This flattening heat treatment is to keep the SOI wafer 11 at a temperature of 1100 ° C. to 1350 ° C. for about 2 hours in an argon gas atmosphere.
  • the flattening heat treatment can be performed continuously by using the same furnace in the case where the bonded wafers 30 are completely separated by using the ion implantation layer 14 as a boundary by the peeling heat treatment.
  • the surface of the SII wafer 11 is observed with an atomic force microscope (AFM).
  • the RMS (Root Mean Square Roughness) value of the bonding surface of the bonded wafer 30 before the flattening heat treatment was approximately 8 nm (2 ⁇ 2 ⁇ m).
  • the surface of the SOI layer after peeling is in a state where the silicon crystal lattice disturbed by the implantation of hydrogen ions is exposed on the surface.
  • the RMS value of the surface (peeled surface) of the SOI / aero 11 is measured again using AFM. After heat treatment, the RMS value improved to less than 0.1 nm. This is because, by performing the planarization heat treatment, the exfoliated surface of the SOI layer is recrystallized (migrated), and the silicon crystal lattice is regularly arranged. As a result, the SOI layer surface (peeled surface) of the SOI wafer 11 is flattened. The crystal state of the wafer surface before peeling has a normal single-crystal structure, but the crystal state of the wafer surface after peeling has a disordered crystal lattice because the wafer surface is damaged by peeling.
  • the remaining silicon wafer (remaining wafer for the active layer) peeled off with the ion-implanted layer 14 as a boundary can also be heat-treated simultaneously under the same conditions as the SOI wafer 11.
  • the surface (peeled surface) of the silicon wafer is flattened, and the silicon wafer can be reused as the active layer 1810 or the support 1820.
  • a bonding strengthening heat treatment for firmly bonding the active layer wafer 10 and the supporting wafer 20 is performed in the SOI wafer 11.
  • the heat treatment is performed in an oxidizing gas atmosphere at a temperature of 1100 ° C. or more for approximately 2 hours.
  • the flattening heat treatment may be performed before or after the bonding strengthening heat treatment.
  • the SOI layer 13 is thinned to complete the SOI wafer 11.
  • the surface of the S ⁇ I layer 13 is ground, and the ground surface is mirror-polished.
  • SOI wafer 11 manufactured through the S101 step of FIG. 1 described above and S105 step of FIG. 1 was subjected to an anoregon gas atmosphere and a temperature of 1000. C, 1100 ° C, 1200. C, 1300.
  • the heat treatment (planarization heat treatment) shown in step S106 in FIG. 1 was performed for approximately 2 hours under the condition C. Thereafter, the RMS value of the surface of the SOI layer 13 of the SOI wafer 11 was measured using AFM. At the same time, the degree of bond strengthening and slip (reference) of SOI II wafer 11 were also evaluated. The results are shown in the table below.
  • the good description of the flattening in Table 1 indicates that the RMS value of the surface of the bonded wafer 30 before the flattening heat treatment has been improved to approximately 0.1 ⁇ (2 ⁇ 2 ⁇ ). On the other hand, an insufficient description in the table indicates that the RMS value has not been improved to approximately 0.1 nm (2 ⁇ 2/1 m).
  • a good description of the bond strengthening in Table 1 indicates that, after bonding, the active layer ⁇ wafer 10 and the supporting ⁇ wafer 20 after bonding are not separated by a known method after bonding, and an insufficient description is contrary. Is shown.
  • Embodiment 2 of the present invention will be described with reference to FIGS. 2 and 3.
  • the method of manufacturing the SI wafer 11 according to the present embodiment is the same as the method of manufacturing the SI wafer 11 according to the first embodiment except that the following changes are made.
  • a flattening treatment is performed, and then an oxidation treatment is performed on the SOI wafer, and an oxide film 40 having a predetermined thickness is formed on the surface of the SOI layer 13. Thereafter, the oxide film 40 was removed by, for example, etching with an HF solution.
  • the steps up to the step shown in S301 in FIG. 3—S306 in FIG. 3 are the same as the steps shown in S101 in FIG. 1—S106 in FIG.
  • the SOI wafer 11 is subjected to a wet oxidation treatment at 650 ° C. for one hour in an oxidizing atmosphere.
  • a wet oxidation treatment at 650 ° C. for one hour in an oxidizing atmosphere.
  • an oxide film 40 having a predetermined thickness is formed on the surface of SOI layer 13.
  • This oxidation treatment may be performed continuously after the above-mentioned planarization heat treatment (step S306 in FIG. 3) shown in FIG. Figure 2 shows that the peeling heat treatment at 500 ° C, the planarization heat treatment at 1100 ° C, and the oxidizing treatment at 650 ° C are performed consecutively in the same furnace.
  • the oxide film 40 is removed by, for example, HF etching. This makes the thickness of the SOI layer 13 uniform and thin.
  • the wet oxidation process has a higher silicon oxidation rate and a shorter heat treatment time than the oxidation process in a dry oxidation atmosphere. It is also effective to add hydrogen gas or use a gas form with a high oxidation rate such as HC1 oxidation.
  • the thickness of the S ⁇ I layer 13 is reduced while maintaining the surface flattened by the heat treatment in the argon gas atmosphere. Becomes possible.
  • the oxidation temperature at that time is in the range of 600 ° C to 1000 ° C, preferably 600 ° C to 800 ° C.
  • a bonding strengthening heat treatment for firmly bonding the active layer wafer 10 and the supporting wafer 20 of the SOI wafer 11 is performed.
  • Heat treatment The conditions (1) and (2) are performed in an oxidizing gas atmosphere at 1100 ° C or more for approximately 2 hours.
  • the heat treatment for planarization and the oxidation treatment may be performed before or after the heat treatment for bonding reinforcement.
  • an oxidation process (step S307 in FIG. 3) is performed for approximately one hour to form an oxide film 40 having a predetermined thickness on the surface of the SOI layer 13.
  • the oxide film 40 is removed by etching with an HF solution (step shown in S308 of FIG. 3).
  • a good description of the result of thinning in Table 2 indicates that the thickness of the SOI layer having a predetermined thickness (500 nm) was reduced to 100 nm after the planarization heat treatment. Insufficient description indicates that the film thickness is not reduced to 100 nm.
  • a good description of planarization indicates that the RMS value has been improved to approximately 0.1 nm or less (2 ⁇ 2 ⁇ m).
  • a somewhat good description indicates that the RMS value of a part of the wafer surface has been improved to about 0.1 nm or less (2 ⁇ 2 ⁇ m).
  • an insufficient description in the table indicates that the RMS value has not been improved to approximately 0.1 nm or less (2 ⁇ 2 ⁇ m).
  • the description of the uniformity of the thickness of the S ⁇ I layer 13 has the same meaning as the above-mentioned flattening.
  • the peeled SOI wafer 11 is subjected to a flattening heat treatment in an argon gas atmosphere at a temperature of 1100 ° C. to 1350 ° C., and then an oxidation treatment. Thereafter, by removing the oxide film 40, the thickness of the SOI layer 13 was made uniform. It has been clarified that the thickness of the SOI layer 13 can be reduced. Conversely, if the SOI wafer is oxidized without performing the flattening heat treatment in an inert gas atmosphere, thinning is possible, but the effect of flattening is small. The RMS value of the wafer surface> 0.1 ⁇ (2 ⁇ 2 ⁇ ), and the surface roughness required for device fabrication cannot be obtained.
  • the manufacturing method of the SI II wafer 11 according to the present embodiment is the same as the manufacturing method of the SI II wafer 11 according to the second embodiment, except that the following changes are made. That is, an oxide film 40 is formed on the SOI wafer after the planarization heat treatment (step S406 in FIG. 4), and after the oxide film 40 is removed, an oxidation process is performed again to form a predetermined thickness on the surface of the SOI layer 13. This means that the oxide film 40 is formed, and then the oxide film 40 is removed. That is, the oxidizing process and the process of removing the oxide film 40 are performed twice.
  • the steps from S401 in FIG. 4 to S408 in FIG. 4 are the same as the steps from S301 in FIG. 3 to S308 in FIG.
  • the SOI wafer 11 is subjected to a wet oxidation treatment at 650 ° C. for 1 hour in an oxidizing gas atmosphere, so that the surface of the SOI layer 13 has a predetermined thickness.
  • An oxide film 40 is formed.
  • the oxide film 40 is removed by, for example, HF etching.
  • the above series of steps (oxidation treatment and HF etching) is not limited to two times, and may be performed three times or more.
  • the SOI wafer is oxidized and oxidized.
  • the step of removing the oxide film 40 by, for example, HF etching is repeated, so that the SOI layer 13 is made thinner.
  • step S409 in FIG. 4 After the oxidation treatment (step S409 in FIG. 4) and the etching (step S410 in FIG. 4), a bonding heat treatment (step S411 in FIG. 4) and surface finish polishing (step S412 in FIG. 4) are performed.
  • the surface of the SOI layer can be thinned by grinding and mirror polishing.
  • the SOI layer 13 was easily thinned to less than 100 nm, and the surface roughness was improved to 0.1 nm or less.
  • Other steps are the same as in Example 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

　活性層用シリコンウェーハに絶縁膜を介して水素ガスをイオン注入し、これを絶縁膜を介して支持ウェーハに貼り合わせる。この貼り合わせウェーハを５００°Cに加熱することにより、その一部を剥離してＳＯＩウェーハを作製する。次に、このＳＯＩウェーハをアルゴンガス雰囲気で熱処理する。この後、ＳＯＩウェーハを酸化性雰囲気で酸化処理し、この酸化膜をＨＦ液により除去する。この結果、ＳＯＩウェーハの表面が再結晶化され、平坦化される。

Description

明 細 書
SOIゥヱーハの作製方法
技術分野
[0001] この発明は SOIゥヱ一八の作製方法、詳しくは SOIゥヱ一八の表面を平坦化する S OIゥエー八の作製方法に関する。
背景技術
[0002] SOIゥヱーハは、従来のシリコンゥヱーハに比べ、素子間の分離、素子と基板との 間の寄生容量の低減、 3次元構造が可能といった優越性があり、高速'低消費電力 の LSIに使用されている。
SOIゥエーハの作製方法の 1つに、シリコンゥエーハに対してその表面から水素ィォ ンを注入した後貼り合わせ、その後の剥離熱処理により、イオン注入層を境界として その一部を剥離するスマートカット法がある。しかし、この方法によれば、剥離後の S OIゥエーハの表面（剥離面）が粗くなつてしまうという問題があった。この問題に対し て、例えば特許文献 1に記載の SOIゥヱーハの作製方法には、剥離後のゥヱーハを 酸化処理した後に、水素を含む還元性雰囲気で熱処理して、ゥエーハ表面を平坦化 する技術が提案されている。
[0003] 特許文献 1 :日本国特開 2000—124092号公報
発明の開示
発明が解決しょうとする課題
[0004] しかし、上記特許文献 1に記載の SOIゥエーハの作製方法においては、水素ガスの エッチング効果を利用して平坦ィ匕処理を行うと、その表面にエッチングムラが生じや すくなる。そして、このエッチングムラにより、 SOI層（活性層）の膜厚が不均一となる。 また、水素ガスによる処理前にゥエーハ表面からの酸化膜除去が必要であり、プロセ スが煩雑になる。さらに、水素ガスを用いるための安全対策が必要となり、その設備 費が高額となるなどコスト面の問題がある。
[0005] また、 SOIゥエーハに使用される活性層用ゥエーハには、結晶欠陥が存在するもの が含まれる。結晶欠陥が存在する活性層用ゥエーハを使用すると、 S〇Iゥエーハの酸 化膜耐圧が低下するなど電気的特性が低下してしまう。このため、活性層用ゥエーハ として、水素ァニールゥエーハ、ェピタキシャルゥエーハまたは窒素ドープゥエーハな どの高価なゥエーハを用いることになる。
[0006] この発明は、スマートカット法による S〇Iゥエーハの作製において、剥離後の剥離面 を平坦化する S〇Iゥヱ一八の作製方法を提供することを目的とする。
また、この発明は、 SOI層の膜厚を均一化して、 SOI層を薄膜ィ匕する SOIゥヱーハ の作製方法を提供することを目的とする。
さらに、この発明は、結晶欠陥が存在するシリコンゥヱーハを用いても、 S〇I層の結 晶欠陥を低減させて、 SOIゥエー八が作製できる S〇Iゥエーハの作製方法を提供す ることを目的とする。
課題を解決するための手段
[0007] 第 1の発明は、活性層用ゥエーハに絶縁膜を介して水素ガスまたは希ガス元素をィ オン注入して、この活性層用ゥエーハにイオン注入層を形成し、次いで、この活性層 用ゥヱーハを絶縁膜を介して支持用ゥヱーハに貼り合わせて貼り合わせゥヱーハを 形成し、この後、この貼り合わせゥエーハを熱処理して、イオン注入層を境界として活 性層ゥエーハの一部を剥離することにより S〇Iゥエーハを作製する S〇Iゥエーハの作 製方法であって、貝占り合わせゥヱーハを熱処理して、イオン注入層を境界として剥離 した後、 S〇Iゥヱーハを不活性ガス雰囲気で熱処理する SOIゥヱーハの作製方法で ある。
[0008] スマートカット法による S〇Iゥヱ一八の熱処理には、イオン注入層を境界として剥離 する剥離熱処理と、剥離後の活性層用ゥエーハと支持ゥエーハとの結合を強化する 結合強化熱処理とがある。剥離熱処理後、 SOIゥエーハは、剥離によるダメージを受 け、その表面が粗くなつている。そこで、剥離熱処理後、 SOIゥヱ一八を不活性ガス 雰囲気で所定の温度に保持して平坦ィヒ熱処理を行う。
[0009] 第 1の発明に係る SOIゥエーハの作製方法にあっては、スマートカット法による SOI ゥエーハの作製方法において、活性層用ゥヱーハにイオン注入層を形成する。次い で、この活性層用ゥヱーハを絶縁膜を介して支持用ゥヱーハに貼り合わせる。この結 果、絶縁膜を介して 2枚のゥエーハが貼り合わされた貼り合わせゥヱーハが作製され る。この後、この貼り合わせゥエーハを剥離熱処理することにより、イオン注入層を境 界として 2枚のゥエーハを剥離する。この結果、 SOIゥエーハが作製されることとなる。 この後、この SOIゥエーハを、例えば、アルゴンガスなどの不活性ガス雰囲気、 1100 °C一 1350°Cの温度に所定時間に保持した平坦ィ匕熱処理を施す。これにより、 SOI ゥエーハの表面（剥離面）が再結晶化 (マイグレーション)され、シリコン結晶格子が規 則正しく配列する。この結果、 S〇Iゥエーハの表面（剥離面）が平坦ィ匕される。
[0010] 第 2の発明は、第 1の発明において上記不活性ガス雰囲気での熱処理は、 S〇Iゥ ヱーハをアルゴンガス雰囲気で、 1100°C— 1350°Cの温度に略 2時間以上保持する S〇Iゥヱーハの作製方法である。
熱処理する雰囲気がアルゴンガス雰囲気であれば、水素ガス雰囲気の場合に比べ て S〇Iゥヱーハの表面をエッチングする効果は少なレ、が、剥離後の S〇Iゥヱーハの 粗くなつている表面を、再結晶ィ匕（マイグレーション）により滑ら力、にすること力 Sできる。 また、熱処理する温度は、 1100°C— 1350°Cである。 1100°C未満であると、 SOIゥ エーハの表面を再結晶化させることができない。また、 1350°Cを超えると、高温にす るまでの時間がかかり、熱処理でのスループットが悪くなつてしまう。また、スリップや 転位欠陥が発生しやすい。
[0011] 第 2の発明に係る SOIゥヱーハの作製方法にあっては、 SOIゥヱーハを熱処理する 温度は、 1100°C— 1350°Cに保持される。これにより、 SOIゥエーハの表面が再結晶 ィ匕（マイグレーション）され、その表面が平坦ィ匕される。この平坦化熱処理の温度が 1 100°C— 1350°Cの範囲であれば、 SOIゥヱーハの表面は十分に再結晶化される。 また、この平坦ィ匕熱処理は、貝占り合わせ強化のための熱処理も兼用することができ る。
さらに、この平坦化熱処理は、剥離熱処理でイオン注入層を境界として完全に剥離 した場合、 S〇Iゥヱ一八と剥離した残りのシリコンゥヱ一八とを同じ炉内で、剥離熱処 理の後に連続して行える。これにより、残りのシリコンゥエーハの表面（剥離面)も平坦 化され、これを活性層用ゥエーハまたは支持用ゥエーハとして再利用することもできる
[0012] 第 3の発明は、活性層用ゥエー八に絶縁膜を介して水素ガスまたは希ガス元素をィ オン注入して、この活性層用ゥエーハにイオン注入層を形成し、次いで、この活性層 用ゥヱーハを絶縁膜を介して支持ゥヱーハに貼り合わせて貼り合わせゥヱーハを形 成し、この後、この貼り合わせゥエーハを熱処理して、イオン注入層を境界として貼り 合わせゥヱ一八からその一部である活性層用ゥヱ一八を剥離することにより S〇Iゥヱ ーハを作製する S〇Iゥヱーハの作製方法であって、貼り合わせゥヱーハを熱処理す ることにより、イオン注入層を境界として剥離した後、 S〇Iゥヱ一八を不活性ガス雰囲 気で熱処理し、この後、この S〇Iゥヱ一八を酸化処理してその活性層表面に酸化膜 を形成し、次いで、この酸化膜を除去する S〇Iゥヱーハの作製方法である。
[0013] 第 3の発明に係る SOIゥエー八の作製方法にあっては、スマートカット法による S〇I ゥエーハの作製方法において、活性層用ゥエーハにイオン注入層を形成する。次い で、この活性層用ゥエーハを絶縁膜を介して支持ゥエーハに貼り合わせる。この結果 、絶縁膜を介して 2枚のゥヱ一八が貼り合わされた貼り合わせゥヱ一八が作製される。 この後、この貼り合わせゥエーハを剥離熱処理することにより、イオン注入層を境界と して活性層用ゥエーハの一部が剥離される。この結果、 SOIゥエーハが作製される。 この後、この SOIゥエーハを、例えば、アルゴンガスなどの不活性ガス雰囲気、 1100 °C一 1350°Cの温度で所定時間保持するという平坦ィ匕熱処理を施す。これにより、 S OIゥエーハの表面（剥離面）が再結晶化（マイグレーション）され、その表面が平坦化 される。
また、この後、この SOIゥエーハを例えば酸化性雰囲気で酸化処理し、その SOI層 表面に所定厚さの酸化膜を形成する。そして、この酸化膜を例えば HFエッチングに より除去する。これにより、 SOI層の厚さが均一化され、かつ薄膜化される。
さらに、活性層となるシリコンゥヱーハ内に結晶欠陥（as— grown欠陥）が存在して レ、ても、これらの処理を行うことにより、 SOI層内の結晶欠陥が消滅する。すなわち、 アルゴンガス雰囲気で 1100°C— 1350°Cの熱処理を行うと、 SOI層に存在する結晶 欠陥（COP)の内壁酸化膜を除去し、さらにこの後、酸化処理を行うことにより、 SOI 層に格子間シリコンが注入され、結晶欠陥は消滅する。よって、活性層用ゥエーハと して、結晶欠陥が存在するシリコンゥヱ一八を使用することができる。
[0014] 第 4の発明は、第 3の発明にあって上記不活性ガス雰囲気での熱処理は、 S〇Iゥェ ーハをアルゴンガス雰囲気で、 1100°C— 1350°Cの温度に略 2時間以上保持する S OIゥエーハの作製方法である。
[0015] 第 5の発明は、第 3の発明にあって上記活性層表面の酸化膜を除去した後に、さら に、 SOIゥエーハを再酸化処理して活性層表面に酸化膜を形成し、次いで、この酸 化膜を除去する S〇Iゥエー八の作製方法である。
[0016] 第 5の発明に係る SOIゥヱ一八の作製方法にあっては、上記平坦化熱処理が施さ れた S〇Iゥエー八について酸化性雰囲気で酸化処理を施し、この後、この酸化処理 により形成された SOIゥヱーハの表面（S〇I層）の酸化膜を除去する。さらにこの後、 酸化膜が除去された SOIゥエー八について酸化性雰囲気で再び酸化処理を施す。 そして、この酸化膜を除去することにより S〇I層のより一層の薄膜化が可能となる。す なわち、 2回の酸化膜形成および酸化膜除去により S〇I層がより一層薄膜化される。
[0017] 第 6の発明は、第 3、第 5の発明にあって上記酸化処理および上記再酸化処理は、 600°C— 1000°Cの温度で処理する SOIゥエーハの作製方法である。
スマートカット法による SOIゥエーハの作製方法において、イオン注入層を境界とし てその活性層ゥエーハの一部を剥離除去した後、 SOIゥエーハを、アルゴンガス雰囲 気にて、 1100°C— 1350°Cの温度で熱処理を施す（平坦化熱処理）。そして、この後 、この SOIゥエーハを酸化性雰囲気で酸化処理する。酸化処理時の温度は、 600°C 一 1000°Cの範囲である。この酸化処理時間は限定されない。
[0018] 第 6の発明に係る SOIゥヱーハの作製方法にあっては、上記酸化処理での温度は 、 600。C一 1000。Cの範囲であり、好ましくは 600。C一 800。Cである。 600。C未満で は、 SOI層表面に十分な厚さの酸化膜を形成させることが困難である。一方、 1000 °Cを超えると、 SOIゥエー八の表面の粗さが維持できず、 S〇I層の厚さの均一性を低 下させる。
発明の効果
[0019] この発明によれば、スマートカット法による SOIゥエーハの作製方法において、 SOI ゥエーハを、アルゴンガスの不活性雰囲気で 1100°C— 1350°Cの温度で平坦化熱 処理する。これにより、 SOIゥエーハの表面（剥離面）が再結晶化（マイグレーション） され、その表面が平坦ィ匕される。 また、この後、 SOIゥエーハを酸化性雰囲気で酸化処理すると、 SOI層表面に所定 厚さの酸化膜が形成される。さらにこの後、この酸化膜を例えば HFエッチングにより 除去する。これにより、 SOI層の厚さが均一化され、かつ薄膜化も可能となる。
また、平坦化熱処理および酸化処理を、連続してかつ同一炉内で実施することが でき、 SOIゥヱーハが剥離熱処理により完全に分離した場合、剥離熱処理または結 合熱処理も、同じ炉内で連続して行える。
さらに、活性層となるシリコンゥヱーハ内に結晶欠陥が存在していたとしても、不活 性ガス雰囲気での熱処理を行うと、 SOI層内の結晶欠陥が消滅する。
図面の簡単な説明
[0020] [図 1]この発明の実施例 1に係る SOIゥエーハの作製方法を示す工程図である。
[図 2]この発明の実施例 2に係る SOIゥエーハの作製方法における剥離熱処理から酸 化処理までの熱処理温度と処理時間との関係を示すグラフである。
[図 3]この発明の実施例 2に係る SOIゥエーハの作製方法を示す工程図である。
[図 4]この発明の実施例 3に係る SOIゥエーハの作製方法を示す工程図である。 符号の説明
[0021] 10 活性層用ゥエーハ
11 S〇Iゥエーノヽ
12a シリコン酸化膜
12b 坦め込みシリコン酸化膜 (絶縁膜）
13 SOI層（活性層)
14 イオン注入層
20 支持用ゥエーハ
30 貼り合わせゥ工ーハ
発明を実施するための最良の形態
[0022] 以下、この発明の実施例を図面を参照して説明する。
実施例 1
[0023] 以下、この発明の一実施例を、図 1を参照して説明する。ここでは、スマートカット法 を用いて、 SOI層 13を形成する SOIゥエーハ 11の作製方法について説明する。 本実施例に係るスマートカット法による SOIゥエーハ 11の作製は、図 1に示すような 工程で行われる。
まず、図 1の S101工程に示すように、 CZ法により育成され、ボロンがドーパントとさ れた単結晶シリコンインゴットからスライスしたシリコンゥヱーハ（片面鏡面ゥヱーハ）を
2枚準備する。これらのシリコンゥヱ一八のうち、一方を活性層用ゥヱーハ 10として、 他方を支持用ゥエーハ 20とする。そして、図 1の S102工程に示すように、活性層用 ゥエーハ 10となるシリコンゥヱ一八の表面にシリコン酸化膜（SiO ) 12aを形成する。
2
シリコン酸化膜 12aの形成は、酸化炉内にシリコンゥエーハを装入し、これを所定時 間、所定温度に加熱することにより行われる。このとき、形成されるシリコン酸化膜 12a の厚さは 150nmである。
次に、シリコン酸化膜 12aが形成された活性層用ゥエーハ 10を、イオン注入装置の 真空チャンバの中にセットする。そして、図 1の S103工程に示すように、活性層用ゥ エーハ 10の表面 (鏡面側）よりシリコン酸化膜 12aを介して所定のドーズ量の水素ィ オンを注入する。水素イオンは、活性層用ゥエーハ 10の表面から所定深さの位置ま で注入され、この結果、活性層用ゥエーハ 10の所定深さ位置 (シリコン基板中の所定 深さ範囲）にイオン注入層 14が形成される。
次に、図 1の S104工程に示すように、水素イオンが注入された活性層用ゥエーハ 1 0を、そのイオンが注入された面（シリコン酸化膜 12a表面）を貼り合わせ面として、支 持用ゥエーハ 20に貼り合わせる。この貼り合わせは鏡面同士を室温で重ね合わせる 公知の手法による。この結果、貝占り合わせ界面に絶縁膜 (シリコン酸化膜 12a)が介在 された貼り合わせゥエーハ 30が形成される。このとき、活性層用ゥエーハ 10と支持用 ゥエーハ 20との接合部分のシリコン酸化膜 12aは、埋め込みシリコン酸化膜 (絶縁膜 ) 12bとなる。
そして、図 1の S105工程に示すように、この貼り合わせゥエーハ 30を略 500。C、窒 素ガス雰囲気で熱処理する。これを剥離熱処理という。すると、貼り合わせゥエーハ 3 0のイオン注入層 14において希ガス（水素ガス）のバブルが形成され、このバブルが 形成されたイオン注入層 14を境界として、活性層用ゥエーハ 10の一部（貼り合わせ ゥエーハ 30の一部）が残りの部分から剥離する。すなわち、貼り合わせゥエーハ 30は 、支持用ゥヱーハ 20にシリコン酸化膜 12bを介して SOI層 13 (活性層用ゥヱーハ 10 の一部）が積層された SOIゥエーハ 11と、残りの活性層用ゥエーハ 10とに分離される ここまでの工程は、一般的なスマートカット法による S〇Iゥエーハ 11の作製方法で の工程と同じである。
次に、剥離熱処理した後の S〇Iゥエーハ 11について、図 1の S106工程に示すよう に平坦化熱処理を行う。この平坦化熱処理は、 SOIゥヱーハ 11をアルゴンガス雰囲 気中で 1100°C— 1350°Cの温度に略 2時間保持することである。また、この平坦ィ匕 熱処理は、剥離熱処理でイオン注入層 14を境界として貼り合わせゥエーハ 30が完 全に分離した場合、同じ炉を用いて剥離熱処理に連続して行える。
ここで、 SOIゥヱーハ 11の剥離面の平坦化を確認するため、 S〇Iゥヱーハ 11の表 面を原子間力顕微鏡 (AFM)で観察しておく。平坦化熱処理前の貼り合わせゥエー ハ 30の貼り合わせ面の RMS (自乗平均平方根粗さ）値は、略 8nm (2 X 2 μ m)であ つた。すなわち、剥離後の SOI層の表面は、水素イオンの注入により乱れたシリコン 結晶格子が表面に露出した状態となっている。
また、上記略 2時間の平坦化熱処理後、再び AFMを用いて、 SOIゥエーハ 11の表 面（剥離面）の RMS値を測定する。熱処理を行った後では、 RMS値は 0. lnm以下 まで改善された。平坦化熱処理を行うことにより、 SOI層の剥離面が再結晶化（マイグ レーシヨン)され、シリコン結晶格子が規則正しく配列するからである。この結果、 SOI ゥエーハ 11の SOI層表面（剥離面）が平坦化される。剥離前におけるゥエーハ表面 の結晶状態は通常の単結晶構造であるが、剥離後のゥエーハ表面の結晶状態は、 剥離することでゥエーハ表面がダメージを受けるため、その結晶格子が乱れた配列と なる。
また、イオン注入層 14を境界として剥離された残りのシリコンゥェーハ（活性層用ゥ ヱーハの残り）も、この SOIゥヱーハ 11と同じ条件で同時に熱処理することもできる。 これにより、このシリコンゥヱーハの表面（剥離面）は平坦化され、このシリコンゥエー ハを活性層用ゥヱ一八 10または支持用ゥヱ一八 20として再利用することができる。 [0026] この後、図 1の S107工程に示すように、 SOIゥエーハ 11にあって、その活性層用ゥ エーハ 10と支持用ゥエーハ 20とを強固に結合するための貼り合わせ強化熱処理を 行う。熱処理の条件は、酸化性ガス雰囲気中で 1100°C以上、略 2時間の条件で行う 。なお、上記平坦化熱処理は、この貼り合わせ強化熱処理の前またはその後に連続 して行ってもよい。
最後に、図 1の S108工程に示すように、 SOI層 13の薄膜化処理を行い、 SOIゥヱ ーハ 11を完成させる。例えば、この S〇I層 13の表面を研削し、この研削面を鏡面研 磨する。
[0027] 次に、平坦化熱処理についてその処理条件を変更して行った実験の結果を報告 する。
上述の図 1の S101工程一図 1の S105工程を経て作製された SOIゥヱーハ 11を、 ァノレゴンガス雰囲気、温度を 1000。C、 1100°C、 1200。C、 1300。Cの条件でそれぞ れ略 2時間の図 1の S106工程に示す熱処理（平坦化熱処理）を行った。この後、 AF Mを用いて、 SOIゥエーハ 11の SOI層 13の表面の RMS値を測定した。また、同時 に、 SOIゥエーハ 11の結合強化度およびスリップ (参考）の評価も行った。この結果を 以下の表に示す。
なお、表 1中の平坦化の良好の記載は、平坦化熱処理前の貼り合わせゥヱーハ 30 の表面の RMS値が略 0· 1ηπι (2 Χ 2 μ ΐη)まで改善されていることを示す。一方、表 中の不十分の記載は、 RMS値が略 0. lnm (2 X 2 /1 m)まで改善されていないことを 示す。表 1中の結合強化の良好の記載は、貼り合わせ後の活性層用ゥエーハ 10と支 持用ゥエーハ 20との貼り合わせ後に公知手法によっては分離しないことを示し、不十 分の記載はその逆を示す。
[0028] [表 1] 曰
/ml f&= 1 0 0 0 °c 1 1 0 0 °c 1 2 0 0。C 1 3 0 0。C 平坦化 不十分 良好 良好 良好
結合強化 不十分 良好 良好 良好
スリップ 発生なし 発生なし 発生なし 発生あり [0029] 以上の実験の結果より、剥離した SOIゥエーハ 11を、アルゴンガス雰囲気で 1100 °C—1350°Cの温度に保持して平坦化熱処理すると、 SOIゥヱーハ 11の表面が再結 晶化され、平坦化されることも明らかとなった。
実施例 2
[0030] この発明の実施例 2を図 2および図 3を参照して説明する。
本実施例に係る S〇Iゥエーハ 11の作製方法は、上記実施例 1に係る S〇Iゥエーハ 11の作製方法に以下の変更を加えたものである。つまり、貝占り合わせゥエーハに剥 離熱処理を施した後、平坦化処理を施し、さらに、 SOIゥヱーハに酸化処理を行い、 その SOI層 13の表面に所定厚さの酸化膜 40を形成し、この後、この酸化膜 40を例 えば HF液によるエッチングにより除去した。
すなわち、図 3の S301—図 3の S306に示す工程までは、上記図 1の S101—図 1 の S106に示す工程と同じである。この後、図 3の S307工程に示すように、 SOIゥェ ーハ 11について、酸化性雰囲気中で、温度を 650°C、 1時間のウエット酸化処理を 行う。この結果、 SOI層 13の表面に所定厚さの酸化膜 40が形成される。この酸化処 理は、図 2に示す上記平坦化熱処理（図 3の S306工程）の後、連続して行ってもよい 。図 2には、 500°Cでの剥離熱処理、 1100°Cでの平坦化熱処理、 650°Cでの酸化 処理を同一炉で連続して行うことを示している。
そして、図 3の S308工程に示すように、この酸化膜 40を例えば HFエッチングによ り除去する。これにより、 SOI層 13の厚さが均一化され、かつ薄膜化される。
ウエット酸化処理は、ドライ酸化雰囲気で酸化処理を行うより、シリコンの酸化レート が大きぐ熱処理時間も短い。また、水素ガスの添加や、 HC1酸化のような酸化レート の速いガス形態を用いても効果的である。
また、酸化膜 40の形成が異方性となる低温領域で酸化処理することにより、ァルゴ ンガス雰囲気での熱処理により平坦ィ匕された表面を維持したままで、 S〇I層 13の薄 膜化が可能となる。そのときの酸化温度は、 600°C— 1000°Cの範囲であり、好ましく は 600°C— 800°Cである。
[0031] この後、図 3の S309工程に示すように、 SOIゥヱーハ 11の活性層用ゥヱーハ 10と、 支持用ゥエーハ 20とを強固に結合するための貼り合わせ強化熱処理を行う。熱処理 の条件は、酸化性ガス雰囲気中で 1100°C以上、略 2時間の条件で行う。平坦化熱 処理および酸化処理は、貼り合わせ強化熱処理の前またはその後に連続して行って あよい。
最後に、図 3の S310に示すように、 SOI層 13の薄膜ィ匕処理 (仕上げ研磨など）を 行い、 SOIゥヱーハ 11を完成させる。
[0032] 次に、上記平坦化熱処理および酸化処理についてそれぞれその条件を変更して 行った実験の結果を報告する。
上述の図 3の S301 図 3の S306に示す各工程を経て作製された S〇Iゥヱーハ 11 を、温度を 500°C、 600。C、 700°C、 800°C、 900。C、 1000°C、 1100。Cの条件で、 それぞれ略 1時間の酸化処理（図 3の S307に示す工程）を行レ、、 SOI層 13の表面 に所定厚さの酸化膜 40を形成する。この後、この酸化膜 40を HF液によるエッチング により除去する（図 3の S308に示す工程)。
そして、 AFMを用いて、各 SOIゥエーハ 11の表面の RMS値を測定した。同時に、 この SOIゥエーハ 11の SOI層 13の薄膜化、平坦化および SOI層 13の厚さの均一性 についての評価も行った。評価はいずれも公知の手法によった。この結果を以下の 表 2に示す。
また、活性層用ゥエーハとして用いたシリコンゥエーハ内に結晶欠陥（as— grown) が存在しても、平坦化熱処理を行うと、 SOIゥエーハ 11内の結晶欠陥は消滅すること が確認された。
なお、表 2中の薄膜化の結果の良好の記載は、所定厚さ（500nm)の SOI層に対し て平坦化熱処理後、膜厚が lOOnmまで薄膜化されたことを示す。不十分の記載は、 膜厚が lOOnmまで薄膜化されないことを示す。平坦化の良好の記載は、 RMS値が 略 0. lnm以下（2 X 2 x m)まで改善されていることを示す。やや良好の記載は、ゥヱ ーハ面内の一部の RMS値が略 0. lnm以下（2 X 2 μ m)に改善されてレ、ることを示 す。一方、表中の不十分の記載は、 RMS値が略 0. lnm以下（2 X 2 x m)まで改善 されていないことを示す。 S〇I層 13の厚さの均一性の記載も上記平坦化と同じ意味 である。
[0033] [表 2] 曰 ffr
/皿 λ¾ 5 0 0 °C 6 0 0。C 7 0 0 "C 8 0 O t 9 0 0で 1 0 0 o °c 1 1 0 0 °c 薄膜化 不十分 良好 良好 良好 良好 良好 良好 平坦化 良好 良好 良好 良好 やや良好 やや良好 不十分
S 0 I層の均一性 維持 維持 維持 維持 やや悪化 やや悪化 悪化
[0034] 以上の実験の結果より、剥離した SOIゥエーハ 11を、アルゴンガス雰囲気で 1100 °C一 1350°Cの温度に保持して平坦化熱処理を施し、次いで、酸化処理を施す。こ の後、この酸化膜 40を除去することで、 SOI層 13の膜厚が均一化された。し力も、 S OI層 13の薄膜化も可能であることが明らかとなった。逆に、不活性ガス雰囲気中で の平坦化熱処理を行わずに SOIゥエーハを酸化処理した場合、薄膜化は可能である 、平坦化の効果は少なぐゥエーハ表面の RMS値 >0· 1ηπι (2 Χ 2 μ ΐη)となり、 デバイスを作製するのに必要な表面粗さを得ることができない。
実施例 3
[0035] この発明の実施例 3を図 4を参照して説明する。
本実施例に係る S〇Iゥエーハ 11の作製方法は、上記実施例 2に係る S〇Iゥエーハ 11の作製方法に以下の変更を加えたものである。つまり、平坦化熱処理（図 4の S40 6工程）後の SOIゥエーハについて酸化膜 40を形成し、この酸化膜 40を除去した後 、さらに、再度酸化処理を行い、 SOI層 13の表面に所定厚さの酸化膜 40を形成し、 この後、酸化膜 40を除去したことである。すなわち、酸化処理および酸化膜 40除去 の処理を 2回行うことである。
具体的には、図 4の S401—図 4の S408に示す工程までは、上記図 3の S301—図 3の S308に示す工程と同じである。この後、さらに、図 4の S409工程に示すように、 SOIゥヱーハ 11について、酸化性ガス雰囲気中で、温度を 650°C、 1時間のウエット 酸化処理を行い、 SOI層 13表面に所定厚さの酸化膜 40を形成する。この後、図 4の S410工程に示すように、この酸化膜 40を例えば HFエッチングにより除去する。上 記一連の工程（酸化処理および HFエッチング）は、 2回に限らず、 3回以上行っても よい。
これにより、平坦化された粗さを維持したままで、 S〇I層 13の薄膜化がより可能であ る。すなわち、 SOI層 13の取り代が大きい場合は、 SOIゥヱーハを酸化処理して酸化 膜 40を形成した後、例えば HFエッチングによりこの酸化膜 40を除去する工程を繰り 返すことにより、 SOI層 13がより薄膜化される。
なお、酸化処理（図 4の S409工程）、エッチ（図 4の S410工程）の後に、貼り合わせ 強ィ匕熱処理（図 4の S411工程）及び表面仕上研磨（図 4の S412工程）を行う。
実施例 4
実施例 1にあって、上記アルゴンガス雰囲気での熱処理（平坦化熱処理）および貼 り合わせ強化熱処理を行った後、 SOI層の表面を研削および鏡面研磨によって薄膜 化処理を行うこともできる。その結果、 SOI層 13は lOOnm以下まで容易に薄膜化さ れ、その表面の粗さも 0. lnm以下まで改善された。他の工程は実施例 1と同じであ る。

Claims

請求の範囲
[1] 活性層用ゥエー八に絶縁膜を介して水素ガスまたは希ガス元素をイオン注入して、 この活性層用ゥエーハにイオン注入層を形成し、次いで、この活性層用ゥエーハを絶 縁膜を介して支持用ゥエーハに貼り合わせて貼り合わせゥエーハを形成し、この後、 この貼り合わせゥヱーハを熱処理して、イオン注入層を境界として活性層用ゥヱーハ の一部を剥離することにより S〇Iゥエーハを作製する S〇Iゥエー八の作製方法であつ て、
貝占り合わせゥエーハを熱処理して、イオン注入層を境界として剥離した後、 SOIゥェ ーハを不活性ガス雰囲気で熱処理する SOIゥヱーハの作製方法。
[2] 上記不活性ガス雰囲気における熱処理は、 SOIゥエーハをアルゴンガス雰囲気中 で 1100°C— 1350°Cの温度に略 2時間以上保持する請求項 1に記載の SOIゥエー ハの作製方法。
[3] 活性層用ゥヱーハに絶縁膜を介して水素ガスまたは希ガス元素をイオン注入して、 この活性層用ゥヱーハにイオン注入層を形成し、次いで、この活性層用ゥヱーハを絶 縁膜を介して支持用ゥエーハに貼り合わせて貼り合わせゥエーハを形成し、この後、 この貼り合わせゥヱーハを熱処理して、イオン注入層を境界として活性層用ゥヱーハ の一部を剥離することにより S〇Iゥエーハを作製する S〇Iゥエー八の作製方法であつ て、
貝占り合わせゥヱーハを熱処理することにより、イオン注入層を境界として剥離した後 、 S〇Iゥエーハを不活性ガス雰囲気で熱処理し、この後、この SOIゥエーハを酸化処 理して活性層表面に酸化膜を形成し、次いで、この酸化膜を除去する S〇Iゥエーハ の作製方法。
[4] 上記不活性ガス雰囲気での熱処理は、 S〇Iゥエーハをアルゴンガス雰囲気で、 11 00°C— 1350°Cの温度に略 2時間以上保持する請求項 3に記載の SOIゥヱ一八の 作製方法。
[5] 上記活性層表面の酸化膜を除去した後に、さらに、 SOIゥエーハを再酸化処理して 活性層表面に酸化膜を形成し、次いで、この酸化膜を除去する請求項 3に記載の S OIゥヱーハの作製方法。 [6] 上記酸化処理および上記再酸化処理は、 600°C— 1000°Cの温度で処理する請 求項 3または請求項 5に記載の SOIゥエーハの作製方法。
PCT/JP2004/012822 2003-09-05 2004-09-03 Ｓｏｉウェーハの作製方法 WO2005024925A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/570,353 US7563697B2 (en) 2003-09-05 2004-09-03 Method for producing SOI wafer
JP2005513676A JP4552856B2 (ja) 2003-09-05 2004-09-03 Ｓｏｉウェーハの作製方法
EP04772771A EP1662555B1 (en) 2003-09-05 2004-09-03 Method for producing soi wafer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-314756 2003-09-05
JP2003314757 2003-09-05
JP2003314756 2003-09-05
JP2003-314757 2003-09-05

Publications (1)

Publication Number Publication Date
WO2005024925A1 true WO2005024925A1 (ja) 2005-03-17

Family

ID=34277712

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012822 WO2005024925A1 (ja) 2003-09-05 2004-09-03 Ｓｏｉウェーハの作製方法

Country Status (4)

Country Link
US (1) US7563697B2 (ja)
EP (1) EP1662555B1 (ja)
JP (1) JP4552856B2 (ja)
WO (1) WO2005024925A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306166A (ja) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板の作製方法、および半導体装置の作製方法
WO2009116664A1 (ja) * 2008-03-21 2009-09-24 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP2010517258A (ja) * 2007-01-22 2010-05-20 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 粗界面を形成し制御するための方法
JP5292810B2 (ja) * 2005-12-19 2013-09-18 信越半導体株式会社 Ｓｏｉ基板の製造方法
WO2014038694A1 (ja) * 2012-09-07 2014-03-13 京セラ株式会社 複合基板およびその製造方法
JP2019501523A (ja) * 2015-11-20 2019-01-17 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
JP2020504439A (ja) * 2017-01-13 2020-02-06 ソイテックＳｏｉｔｅｃ セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2008085253A (ja) * 2006-09-29 2008-04-10 Oki Electric Ind Co Ltd 半導体装置の製造方法
SG144092A1 (en) * 2006-12-26 2008-07-29 Sumco Corp Method of manufacturing bonded wafer
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20130023108A1 (en) * 2011-07-22 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
EP3175021A1 (en) * 2014-07-31 2017-06-07 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
CN114005751A (zh) * 2021-10-29 2022-02-01 上海新昇半导体科技有限公司 一种soi晶圆的表面处理方法
CN114023643A (zh) * 2021-10-29 2022-02-08 上海新昇半导体科技有限公司 一种soi晶圆的表面处理方法
CN115922109B (zh) * 2023-01-05 2023-07-25 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
JP2003509838A (ja) * 1999-08-20 2003-03-11 エス オー イ テク シリコン オン インシュレータ テクノロジース マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
JP2003224247A (ja) * 2002-01-29 2003-08-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7713838B2 (en) * 2003-09-08 2010-05-11 Sumco Corporation SOI wafer and its manufacturing method
JP4552857B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2003509838A (ja) * 1999-08-20 2003-03-11 エス オー イ テク シリコン オン インシュレータ テクノロジース マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
JP2003224247A (ja) * 2002-01-29 2003-08-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1662555A4 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292810B2 (ja) * 2005-12-19 2013-09-18 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP2010517258A (ja) * 2007-01-22 2010-05-20 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 粗界面を形成し制御するための方法
JP2008306166A (ja) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板の作製方法、および半導体装置の作製方法
JP5572085B2 (ja) * 2008-03-21 2014-08-13 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
US8357586B2 (en) 2008-03-21 2013-01-22 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SOI wafer
WO2009116664A1 (ja) * 2008-03-21 2009-09-24 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
WO2014038694A1 (ja) * 2012-09-07 2014-03-13 京セラ株式会社 複合基板およびその製造方法
JPWO2014038694A1 (ja) * 2012-09-07 2016-08-12 京セラ株式会社 複合基板およびその製造方法
US9711418B2 (en) 2012-09-07 2017-07-18 Kyocera Corporation Composite substrate with a high-performance semiconductor layer and method of manufacturing the same
JP2019501523A (ja) * 2015-11-20 2019-01-17 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
US10818539B2 (en) 2015-11-20 2020-10-27 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
JP2020504439A (ja) * 2017-01-13 2020-02-06 ソイテックＳｏｉｔｅｃ セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
US11276605B2 (en) 2017-01-13 2022-03-15 Soitec Process for smoothing the surface of a semiconductor-on-insulator substrate
JP7159518B2 (ja) 2017-01-13 2022-10-25 ソイテック セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス

Also Published As

Publication number Publication date
US20090023269A1 (en) 2009-01-22
EP1662555A4 (en) 2008-07-30
EP1662555A1 (en) 2006-05-31
EP1662555B1 (en) 2011-04-13
JP4552856B2 (ja) 2010-09-29
US7563697B2 (en) 2009-07-21
JPWO2005024925A1 (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
JP3911901B2 (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
KR100668160B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
EP1981063B1 (en) Process for producing a soi wafer
TW201203358A (en) Method for finishing silicon on insulator substrates
EP0843346A2 (en) Method of manufacturing a semiconductor article
CN109314040B (zh) 贴合式soi晶圆的制造方法
EP1981064B1 (en) Process for producing a soi wafer
CN101188190B (zh) Soq基板以及soq基板的制造方法
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
WO2009031392A1 (ja) 貼り合わせウェーハの製造方法
JP4285244B2 (ja) Ｓｏｉウェーハの作製方法
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
JPH10242154A (ja) 薄膜半導体基板の表面処理方法
EP1965413B1 (en) Method for manufacturing soi substrate
JP4720164B2 (ja) Ｓｏｉウェーハの製造方法
JP3412449B2 (ja) Ｓｏｉ基板の製造方法
JPH10326883A (ja) 基板及びその作製方法
JPH11191617A (ja) Ｓｏｉ基板の製造方法
TWI549192B (zh) Method of manufacturing wafers
JP6500845B2 (ja) 貼り合わせウェーハの製造方法
JP4581349B2 (ja) 貼合せｓｏｉウェーハの製造方法
JP3452122B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005513676

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004772771

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10570353

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004772771

Country of ref document: EP