TWI240221B - Memory access device, semiconductor device, memory access method and recording medium - Google Patents

Description

1240221 ⑴ 玖、發明說明 . (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） & 先前技術 本發明係有關運用在包括繪圖顯示的繪圖電腦與娛樂裝 置之記憶體存取技術。更明確而言，本發明係有關可從不 同交錯圖案之一來高速存取記憶體之機構。 使用一繪圖電腦構成的典型娛樂裝置可讀取及執行來自 一記錄媒體的預定程式與資料，而且根據來自使用者的指 令來執行影像處理與聲音處理。在此情況的影像處理通常籲 可分成幾何處理與顯示處理。 熟諳此技者通常了解在此使用的術語“幾何處理，，是表示 根據觀點座標來處理座標轉換、根據距離、速度、與光源 · 計算的透視轉換是在構成物體影像的多角形上執行。隨著 · 幾何處理，較遠物體會以較小與暗淡呈現。幾何處理結果 能夠以亦稱為一“顯示清單”的影像顯示命令來產生。

在技藝中通常可了解在此使用的術語“顯示處理，，是表示 上述影像顯示命令可被解譯的處理，以便將影像資料（即 鲁 疋，具像素與z值的資料）緣製到一影像記憶體，且將繪圖 結果轉換成在一螢幕上顯示的預定信號格式。緣圖與轉換 是使用指定給一多角形的每個頂點的彩色資料及指定從像 素到眼睛平面距離的Z值（深度）來執行，以考慮z值與多角 形所有像素的顏色。例如，具影像資料的影像記憶體是每 v 1/60秒來更新。因此，物體便會在螢幕上出現移動。 W 影像能以多快顯不在營幕上是因對影像記憶體的存取（讀 取/寫入）速度而定，即是在顯示操作期間的綠圖速度。影 -6- 1240221 _ (3) 明績頁 。在此使用的術語“交錯圖案”可視為記憶體片段的組合圖 案’其中該專3己憶體片段的選取可於交錯處理中同時存取 。該等不同交錯圖案的每一者具有與從彼此不同組合的其 他交錯圖案相同數量的記憶體片段。 當記憶體存取裝置運用到例如一影像處理單元時，使用 的記憶體是影像記憶體’其中記憶體片段是像素片段。在 此情況，圖案選擇裝置是建構成選取一交錯圖案，以適於 於影像記憶體緣製的一影像形狀。在此使用的術語“像素 片段”是表示一像素寫入的記憶體區域。例如，具有16χ16 像素片段的陣列的影像3己憶體可用於2 5 6個像素。2 5 6個像 素可寫入影像§己憶體’且可當作一部份影像資料使用。圖 案選擇裝置可明確選取當作一適當交錯圖案的交錯圖案， 且該交錯圖案的存取周期數量可當具指定形狀的影像緣製 時變成最小。 影像記憶體是由一群複數個記憶體區塊組成。每個記憶 體區塊具有從交錯圖案觀點而存取的像素片段。每個記憶 體區塊包括可同時存取的記憶體排列數量。記憶體存取裝 置可建構使存取的像素片段可由一第一位址資訊及一第二 位址資訊的組合而指定。第一位址資訊是用於識別該等: 憶體區塊。第二位址資訊是用於識別在記憶體排列的該等 像素片段。該等複數個記憶體區塊的每一者具有矩陣^式 配置的像素片⑨，矩陣具有分成攔位址與列位址的位址： 。第二位址資訊是由一列位址、一攔位址、或組合而指定。 從改良交錯處理效率的觀點，一表格可提供來定義在記 (5) 1240221 發明說明績頁 本發明的的一記憶體存取裝置及一記憶體存取控制方法 可在具有例如圖1建構的一娛樂裝置中實施。 <娛樂裝置概述> 娛樂裝置是可於娛樂目的來讀取及執行電腦程式的一種 電腦，以根據來自使用者的指令來執行想要的影像處理與 聲音處理。影像處理可分成“幾何處理，，與“顯示處理”。這 些術語的意義是如前述。聲音處理是表示經由一喇叭或一 類似設備來產生與影像處理有關的例如語音與音執的聲音 處理。此可由圖1的一聲音處理單元（spu) 2S達成，以便 從一聲音記憶體29讀取聲音資料，及執行想要的操作。 幾何處理主要是由在圖1顯示的主匯流排1上的一主中央 處理單元（CPU) 11與一幾何轉換引擎（GTE) 17執行。GTE 疋輔助主中央處理早元11的一處理單元。顯示處理主要是 由一繪晝處理單元（GPU) 15執行，此繪畫處理單元是本發 明的一記憶體存取裝置的範例。繪畫處理單元丨5包含一處 理器（半導體裝置）。處理器本身可提供電腦的一主要功能 。更明確而言，處理器可讀取本發明的電腦程式，及將它 執行，以執行下面詳細描述的交錯處理。因此，唯一與獨 特的顯示處理能以相當不同於傳統相對物來達成。 在此具體實施例中，使用不昂貴影像記憶體的DRAM建 立的一訊框緩衝18是當作一記憶體使用，且該記憶體是由 GPU 15存取供顯示處理。 當使用一匯流排控制器1 6來連續關閉及開啟主與子匯流 排系統時，娛樂裝置便會操作。主匯流排系統包含一主中 (6) 1240221 發明說明縝頁 央處理早兀1 1、一主ip倍辨1 q 隐體12、一主動態記憶體存取#劍 器（DMAC) 13、一 MPEG解石弓5|…宜4 : 鮮馬裔（細寫成‘‘MDEC”）14、盥 GPU 1 5，其是經由一主匯、、亡姑1 /、 彼此連接。子匯流排系 、，先包含-子中央處理單元21、一子記憶體22、一子DMAC 23、-唯讀記憶體（R〇M)24、spU25、一輔助儲存裝置 7輸入裝置28、與一磁碟驅動器3〇,這些是經由 匯流排2而彼此連接。 當娛樂裝置開啟時’主中央處理單元11是從ROM 24載 入一驅動程式，且開始執行啟動程式，以使作業系統工作 。然後，主中央處理單心是從輔助健存裝置”將—娱樂 應用程式與其他必要資料載人主記憶體12、與與連接到子 匯二排2的裝置，以建立隨後操作所需的環境。主中央處 理單元11然後根據來自經由輸入裝置28供應的應用程式的 命^與指令而產生命令封包。如此，主中央處理單元11T 執行上述影像處理與聲音處理的控制。 當從輔助儲存裝置27讀取的資料是影像資料，且影像資 料是使用例如非連續餘弦轉換的正交轉換來壓縮及編碼時 ，MDEC 14可將資料解碼，及將他們記錄在主記憶體η。 主DMAC 13是控制例如DMA與連接到主匯流排丨的每個裝 置之間來回傳輸的操作。當匯流排控制器1 6開啟時，主 DMAC 13亦控制連接到子匯流排2的每個裝置。子dmac 23可控制例如DMA與連接到子匯流排2的每個裝置之間來 回傳輸的操作，其中該子匯流排2是透過子中央處理單元 21的控制。只有當匯流排控制器16關閉時，子DMac 便 1240221 發明說明縝頁 ⑺ 允许存取匯流排。 <GPU結構> ㈣15的一範例建構是在圖2顯示。Gpu 15係根據影像 顯不帝兮而透過在一預處理器32與一繪圖引擎33之間的合 作而將繪製每個多角形的影像資料寫入訊框緩衝㈣，其 中該等影像顯示命令是當作來自主中央處理單元i丄、或從 主DMAC 13經由主匯流排i到一封包引擎3ι的命令來傳送 此外GPU 15疋以-預定輸出格式而從訊框緩衝器^ 讀取影像資料m兄的影像㈣是透過像素或其他控 制資訊的組合而呈現。GPU 15然後將—影像顯示在顯示 螢幕（未在圖顯示）上，其中該影像是經由PCRTC 34而由影 像資料指；t。PCRTC 34是適於從主中央處理單元接收影 像信號與阿爾發值（傳輸係數）的一裝置，其中該等影像信 號與阿爾發值（傳輸係數）對於在顯示螢幕上顯示影像是需 要的。當讀取在訊框緩衝器18的影像資料時，PCRTC 34 亦具有用以產生顯示位址與其他控制資訊（例如，稍後描 述的遮罩資訊）的功能。對於顯示位址而言，一顯示位址 是在每個顯示時脈上產生。 吼框緩衝18是由一組記憶體區塊（在圖2的記憶體區塊 】[]到[L])組成。在像素寫入的訊框緩衝器1 g、記憶體區 塊與像素片段之中的關係是在圖3顯示。更明確而言，訊 框緩衝器18是分成複數個記憶體區塊。根據區塊位址 (BA-〇、BA=1、…），每個記憶體區塊是彼此不同。每個 記憶體區塊包含2«^2^像素片段，其中m*n是自然數。㈤ -12- 1240221 _ (9) 發明說明績頁 址斜面是[(U1-U0)/(Y1—Y〇)，（U2—U0)/(Y2-Y0)，（U1—U2)/(Y1 -Y2)]、[(VI-V0)/(Y1—Y〇)，（V2—V0)/(Y2-Y0)，（V1 -V2)/(Y1 - Y2)]等。此資訊是供應給一結構快取33F。 然後’多角形頂點座標（X0，Y0)，（X1，Y1)，（X2，Y2)]*W& 邊緣的頂點順序儲存，即是（ΧΟ,ΥΟ^^ΧΙΥυ-^χΐγ]) 、或在右邊緣的頂點順序，即是（Χ2，Υ2)->(Χ1，Υ1)->(χ〇 ，Υ0)。或者，掃描可在兩端點或結構位址上達成。 預處理器32是將上述預先處理獲得的資訊儲存在未在圖 顯示的一工作記憶體。當繪圖引擎33準備處理一隨後的多 角形時，預處理器32便會將處理此單一多角形的必要資訊 從工作記憶體傳送給數量Ν的多角形引擎33Α1、33Α2、… 、33AN。繪圖引擎33會反應此而開始新多角形的繪圖。 這些操作在所有多角形會重複。 繪圖引擎33包含數量N的多角形引擎33A1、33A2、…、 33AN ;數量N的結構引擎33B1、33B2、…、33BN ; —第 一匯流排開關器33C ;數量Μ的像素引擎33D1、33D2、… 、33DM ; —第二匯流排開關器be ; —結構快取33F ;及 一顏色查閱表（CLUT)快取33G。多角形引擎33Α1、33Α2 、··_、33AN是連接到預處理器32。結構引擎33B1、33B2 、…、33ΒΝ是分別連接到多角形引擎33Α1、33Α2、…、 3 3ΑΝ。第一匯流排開關器33C是連接到結構引擎33Β1、 3 3Β2、…、33ΒΝ。像素引擎 33D1、33D2、…、33DM是連 接到第一匯流排開關器33C。第二匯流排開關器33Ε是連 接到該等像素引擎33D1、33D2、…、33DM的每一者。結 1240221 發明說明縝頁 (10) 構快取33F是連接到第二匯流排開關器33E。顏色查閱表 (CLUT)快取33G是連接到結構快取33F。 數量N的多角形引擎33A1、33A2、…、33AN*透過使 用針對預處理器3 2所處理的多角形資料而根據影像顯示命 令來連續產生多角形。多角形引擎33A1、33A2、…、 33 AN然後執行例如每個產生多角形濃淡平行處理。 數量N的結構引擎33B1、33B2、…、33BN是多角形引擎 33A1、33A2、…、33AN使用結構資料所產生之每個多角 形平行執行結構映射及圖形映射操作，其中該等結構資料 疋使用經由CLUT快取33G而從結構快取33F提供。“結構映 射是將結構圖案的分開準備結構來源影像之一 2D影像（繪 圖）放置在一多角形表面的技術。當一 物件透過將像素 插入較低解析度而移動時，“圖形映射，，是使用在不同距離 上產生看起來是很好結構的一技術。 結構快取33F是先前使用來自預處理器32的位址資訊來 供應。此位址資訊是與具有在多角形上所放置結構圖案的 一結構片段有關’且該多角形是由數量N的結構引擎3 3B i 、3 3B2、…、33BN處理。結構映射的必要資料是根據此 位址資訊而從在訊框緩衝器18上的結構片段傳輸。此外， 只具有圖形映射所需解析度的資料是從所有相關資料選取 ’且疋以圖形映射結構資料傳輸。CLUT快取33G是使用來 自在訊框緩衝器18上的一 CLlJT片段的CLUT資料供應。 CLUT資料會用於繪製一多角形而被查閱。 透過數量N的結構引擎33B1、33B2、···、33BN的結構映 -15- 1240221 _ (13) 發明說明縝頁 該等像素引擎3301、3302、3303、...、330乂的每一者 包括用以計算位址的一 MAP計算單元。它可根據從選擇器 102接收的上述記憶體位址（xo、γο到χ15、γΐ5)與來自 PCRTC 34的RGB信號RGB0到RGB15來產生選擇資訊 (八（\0，丫0)到八（\15，丫15))與丫位址（丫0到丫15)，以選取記憶 體排列、與遮罩信號（MASK0到MASK15)到MUX/DMUXs 103a、103b、…、l〇3p。 選擇資訊A(X，Y)是用來指定來自像素引擎33D1、33D2 ' 3 3D3、· · ·、3 3DM的那一像素是寫入記憶體排列的資訊。 遮罩信號MASK是遮罩一特定記憶體排列的信號。當將 記憶體排列遮罩時，像素便不能寫入該記憶體排列。 Y位址（Y0到Y15)是位址資訊，以指定寫動作可在記憶 體排列中達成的位置。至於在用於交錯處理的記憶體區塊 中的位址負訊，當記憶體區塊是由矩陣形式配置的記憶體 排列組成時，兩或多個位址在單一記憶體排列是需要的。 相反地，存取範圍可根據此具體實施例而使用在交錯處理 中的每個記憶體排列的單一位址來指定。此是因為相同記 憶體排列在單一交錯圖案是從不允許冗餘。在此具體實施 例中，此位址是當作“γ位址，，使用。γ位址可簡化對存取 s己憶體的位址操作。γ位址是由map計算單元計算，以用 於在顯示處理的每個交錯圖案。 如圖7所示，每個記憶體區塊是以當作一高位址（八高）的 區塊位址BA來供應。上述γ位址是供應給當作一低位址（a 低）的記憶體區塊，以指定在使用區塊位址BA所標示之記 1240221 發明說明縝頁 (14) 憶體區塊中的記憶體排列A0到A1 5的位置。換句話說，這 兩位址可用來指定在記憶體區塊的那一像素位置應可被啟 動。當將啟動信號的遮罩信號MASK供應給一致能端時， RGB信號便會供應給每個記憶體區塊的一資料端。 在圖4，為了清楚緣故，記憶體區塊[X]的其他記憶體區 塊並未描述。然而，應了解這些其餘記憶體區塊是類似記 憶體區塊[X]的建構。 在寫入像素方面，MUX/DMUXs 103a、103b、…、103p 的每一者可根據選擇資訊（A(X，Y))而將γ位址、遮罩信 號（MASK)、與RGB信號（RGB)供應給每個記憶體區塊。在 讀取像素方面，MUX/DMUXs 103a、l〇3b、…、l〇3p的每 一者亦根據該選擇資訊A(X，Y)而將用於顯示的一 rgB信號 (ORGB)供應給 PCRTC 34。 其次’透過上述繪圖引擎33執行的本具體實施例的交錯 處理原理是描述與一傳統交錯處理的不同。為了方便緣故 ，傳統交錯處理是假設與具16個記憶體排列八〇到Ai5的本 的具體實施例的相同狀況。 &®8A ’具對角線的片段是同時指定來達成傳統交錯處 理的記憶體排列。此表示像素以2列與8襴的陣列形式而寫 入片段的範例。 在傳統父錯處理中 尤士廢雜 T在5己憶體區塊（記憶體位址）的存取 位址可決定自動士 θ m > ^ 勒此疋因父錯圖案而定。換句話說，當改 變父錯圖案時，因J：卜堂i ；!々德i — U此而要改變在存取記憶體區塊中的記憶 體位址。在圖〇 ΰ圮憶體位址是以“〇,〇,〇，···，，，、“m·，， -19- (15) 1240221 發明說明績頁 、“2,2,2，·.·，’’表示。具對角線（記憶體位址“〇。的片段是逐 一與在圖8A的交錯圖案對應。從上面可明顯看出，在記憶 區塊的交錯圖案與記憶體位址之間的關係是固定在傳統 父錯處理。使用不同交錯圖案來存取記憶體區塊的嘗試需 要複數個記憶體位址用來存取單一記憶體排列。此會消耗 存取數量。 相反地，如圖9B所示，本具體實施例的交錯處理可甚至 於不同交錯圖案不會改變在記憶體區塊的記憶體位址。在 記憶體區塊的存取區域只使用每個交錯圖案的上述“γ位址” 來指定。此一操作是可實施，因為記憶體排列入〇到A15不 會在相同交錯圖案中重疊，而不管使用的交錯圖案。因此 ，本具體實施例的交錯處理是不需要改變記憶體位址。因 此只有單一存取可達成。 在圖9A由虛線表示的界定區域是對應允許與在圖中 顯不相同交錯圖案的記憶體排列A〇到A1 5。由圖9B的虛線 表不的界定區域是表示在此情況的記憶體位址。 (交錯圖案的選擇） 對於交錯處理而言，選取一適當交錯圖案是需要的，此 是因多角形的形狀而定。在此具體實施例中，一多角形能 以最]、數里存取繪出的交錯圖案是以最適當交錯圖案來選 取。如何達成選擇是在下面描述。 首先’存取記憶體區塊的描述是與圖丨〇所示的三角形 TABC的情況有關。在圖10中，在X和Y方向的數目是對應 位址’以便當記憶體區塊使用4x4像素的交錯圖案存取時 1240221 發明說明縯頁 (16) 用來表示在每個交錯圖案的存取位置。使用交錯圖案的 存取相關位置是在p(x，y)。在每個交錯圖案的16個像素的 片段是對應上述16個記憶體排列A0到A1 5。 控制電路101是先指定要被存取的片段，以便在記憶體 區塊中繪製三角形TABC。 在圖10的三角形TABC是與20個片段有關。從圖U可看 出，他們是 P(x，y)=p(3，l)、Ρ(4，1)、ρ(ι，2)、p(2,2)、p(3,2) 、P(4,2) 、 P(i，3) 、 P(2,3) 、 p(3,3) 、 p(43) 、 p(53) 、 p(24) 、P(3,4) 、 P(4,4) 、 P(5,4) 、 P(3,5) 、 P(4,5) 、 P(5,5) 、 P(4,6) 和P(5,6)。控制電路ιοί是將像素寫入位址供應給選擇器 1 02 ’以允許存取能以上述方式偵測的2〇個片段。 選擇器102是使用從控制電路1〇1供應的像素寫入位址來 選取一像素引擎，以允許片段存取。此外，選擇器1〇2是 根據來自PCRTC 34的遮罩資訊MASK來指定應被遮罩的像 素引擎。例如’在對應圖1 2片段p(4,1)的記憶體排列A0到 A1 5 ’除了這些遮罩之外的記憶體排列是在圖丨3的A4、A5 、A6、A8、A9、A10、A12、A13、和 A14 (具對角線）， 且疋片段P(4,1)的一放大圖式。像素引擎可選取，所以這 些排列可同時選擇。 選取的像素引擎可將寫入的選擇資訊Α(χ，γ)、γ位址、 遮罩資訊（MASK)、與RGB信號供應給相關的MUX/DMUXs 。每個MUX/DMUX是經由輸入/輸出埠而連接像素引擎與 供應資訊指定的記憶體排列，以允許像素引擎到記憶體排 列的存取。因此，如圖10所示的三角形TABC可繪製。 (17) 1240221 發明說明績頁 其次’描述存取周期數量可於每個交錯圖案偵測。此範 例的多角形形狀是如圖14所示的一延長三角形丁DEF。 (4x4的交錯圖案） 從圖15可明顯看出，相關片段是下列17個：p(x，y)=p(u) 、P(2，l)、P(3，l)、！>(〇)、p(51)、p(〇 2)、p(i 2)、p(2 2) 、P(3,2) 、 P(4,2) 、 P(5,2) 、 p(6,2) 、 p(7,2) 、 p(8,2) 、 p(7,3) P(8,3)和P(9,3)。更明確而言，存取周期數量是等於i 7 ，以使用（4x4)的交錯圖案p來繪製三角形tdef。透過將 在父錯圖案P中的不需要存取的記憶體排列遮罩，要被存 取的記憶體排列是在圖16的虛線所表示的這些。 (8x2的交錯囷案） 從圖18可明顯看出，若要使用（8χ2)的交錯圖案η來存 取在圖17顯示的三角形TDEF ,相關片段是下列十六個：

Pl(x，y)=Pl(l，2)、P1(2,2)、P1(0,3)、pi(1，3)、pi(2,3)、 P1(〇,4)、叫1，4)、Pl(2,4)、Pl(3,4)、Pl(l，5)、Pl(2,5)、 Pl(3,5)、Pl(4,5)、Pl(5,5)、Pl(3,6)、和 Pl(4,6)。明確而 言’當使用（8x2)的交錯圖案存取三角形TDEF以存取三角 形之DEF之整個區域時，存取周期的數量是等於16。在將 此交錯圖案P1的記憶體排列遮罩之後，存取的記憶體排列 是由圖19的虛線表示的這些。 (16x1的圖案） 從圖21可看出，如圖2〇所示，若要使用（16x1)的交錯圖 案P2來存取三角形TDEF，相關片段是下列18個：p2(x，y) = P2(0,5)、P2(l，5)、P2(0,6)、P2(l，6)、P2(〇,7)、P2(l，7)、 -22- 1240221 發明說明縝頁 P2(0,8)、P2(l，8)、P2(0,9)、P2(l，9)、P2(0，10)、P2(l，l〇) 、P2(2，l〇)、P2(l，U)、、p2(1，12)、p2(2，12)、和 P2(2，13)。更明確而言，若要使用（16xl)的交錯圖案來存 取三角形TDEF，存取周期的數量是等於18，以使用交錯 圖案P2來存取三角形tdEF的整個區域。在將此交錯圖案 P2的記憶體排列遮罩之後，要被存取的記憶體排列是在圖 22表示的這些。 從上述可明顯看出，存取三角形TDEF的存取周期數量 是17’且具（4x4)的交錯圖案p。存取三角形tdEF的存取 周期數量是等於16，且具（8x2)的交錯圖案P1的。存取三 角形TDEF的存取周期數量是等於18，且具（16><1)的交錯圖 案P2。此表示當使用（8X2)的交錯圖案P1時，存取周期數 里疋二角形TDEF存取的最小量。因此，（8><2)的交錯圖案 P1認為是三角形TDEF的適當圖案。 控制電路1 01可執行下列操作，以便將交錯圖案改變成 適於繪製多角形的一者。 例如’當在記憶體區塊[X]寫入的多角形是如圖23顯示 的三角形（THIJ)時，從預處理器32供應的交錯控制資訊是 包括三角形 THIJ (H(xh，yh)、I(xi，yi)、和 j(xj，yj)的三個頂 點Η、I、和J的X-和y-座標的資訊。根據下列方程式，控 制電路101可透過使用在X方向的最大與最小值MAXx* MINx、與在y方向的最大與最小值MAXy和MINy而使用此 交錯控制資訊來計算三角形THIJ的外觀比R : R= dy/dx= (MAXy-MINy)/(MAXx-MINx)。 -23· 1240221 (19) 發明說明績頁 在圖 23顯不的範例，MAXx = xj、ΜΙΝχ = χί、MAXy = yh、和 MlNy = yi 〇 控制電路101可選取接近外觀比R的交錯圖案來當作適當 的交錯圖案。選擇可從如圖24所示的（1x16)、（2x8)、 (4X4)、（8x2)、和（16x1)的5個交錯圖案Pa到Pe達成。控制 電路1 0 1然後將用來存取三角形THIJ的交錯圖案改變成選 取的交錯圖案。 若要使用外觀比R來選取最適宜的交錯圖案，下表可使 用0 表1 外觀比R 交錯圖案 <0.1 Pa Π6χ1) 0.1-0.5 PW8x2) 0.5 - 2.0 Pc (4χ4) 2.0-8.0 Pd ί2χ8) >8.0 Pe Πχ16)

從上述可明顯看出，第二匯流排開關器33E是從圖24所 示的5個交錯圖案以到卜來選取一適當交錯圖案，此是因 繪製的多角形形狀而定。多角形能以最小數量的存取周期 而在記憶體區塊[X]中繪製，因為選取的交錯圖案是用於 存取記憶體區塊[X]。此操作可提供更有效率的記憶體存 取。GPU 15可增加影像在顯示螢幕上繪製的速度，因為 第一匯流排開關器3 3 E具有上述特徵。 然後，描述使用選取的交錯圖案的交錯處理細節。圖 25 A是顯示在交錯圖案（Pc)與在實際螢幕上使用圖24顯示 的交錯圖案Pc產生的顯示片段之間的關係。 -24- 1240221 發明說明續頁 (20) 如上面圖3的描述，在此具體實施例的訊框緩衝器丨8具 有對應顯示螢幕顯示片段的複數個記憶體區塊。每個記憶 ， 體區塊是由位址指定，且該位址具有顯示螢幕左上角的起 、 始點’即是，X座標PIXH與y座標Ρίχν。例如，與在圖25a ·

顯示三角形重疊的記憶體區塊（具對角線）具有“2，，的X座標 與“1”的y座標。因此，此記憶體區塊具有由^”表示的位 址。在圖25A顯示的記憶體區塊（2，1)是圖25B放大。圖25A 疋對應圖3的上圖，而在圖25B顯示的記憶體區塊放大圖式馨 是為應圖3的下圖。 父錯處理可於每個記憶體區塊執行。在此事件中，需要 於每個交錯圖案中選擇性允許在每個記憶體區塊的丨6個像 素引擎來配置記憶體排列。此目的的一程序是在圖26到3 i 描述° 在圖26到30，數字“0”是表示像素引擎〇;數字“1”是表 示像素引擎1 ;且數字“15”是表示像素引擎15等。與像素 弓丨擎有關的資訊是如此表示。 g 圖26到30是顯示當選取交錯圖案Pa到“時，在像素引擎 與像素之間的關係。更明確而言，當選取交錯圖案pa時， 允許像素是在16x1像素區域的這些，且是如圖26所示“〇到 15”來表示。16個像素引擎是允許此區域當作交錯單元使 用’且是以他們相關的記憶體排列配置。 ， 從上述可明顯看出，若要因選取的交錯圖案而定同時將 > 1 6個像素寫到記憶體區塊，需要將允許的丨6個像素引擎指 定給不同記憶體排列。此不能由傳統記憶體排列配置（即是 -25- 1240221 _ ^22) 發明說明績頁 X mod 2n= 20 X i[0] + 21 X i[l] + ··· + 2η-ι X i[n一1] =S2k x i[k] (i[k]: 0或 1) Y mod 2n=2°xj[0] + 21 x j [ 1 ] + ... + 2^1 xj[n^l] =22k x j[k] (j[k]: 0或 1)，然後， A(X，Y)= S2k χ (i[k] xor j[n-1-k])應用， 其中i，j是表示位元加權，Σ是表示從k=〇到災〜一丨的總 數，且XOR是表示互斥OR運算。

對於m>n而言，它能以下列二進位系統表示， X mod 2m=2°xi[〇] + 21 xi[l] + ... + 201-1 x i[m-l] =Z2k x i[k] (i[k]: 0或 1) Y mod 2m=2°xj[〇]+21 xj[l]+ ...+2-1 = 22kxj[k] (j[k]: 0或 1)，然後， A(X，Y)= [2k x (i[k] xor j[m-l—k])應用， 其中i ’ J表示位元的加權，Σ表示從的總數 且XOR表示互斥〇R運算。

例如，當m等於n時，具對角線的圖31顯示的像素g線潑 示G的位址（9,8)運用在規則，即是，“9”取代“χ,，，且 代“Υ”，且結果是以二進位系統表示，然後： 對於χ=9而言，i(3)等於h i⑺等於 i(〇)等於1，且 π〜 對於Υ=8而言，j(3)等於丨；j(2)等於 j(〇)專於o。因此，又=100113與¥=1〇〇扑可提供。 數字“1000,，和“ 1〇〇1”是二進位數 是以二進位系統表示。 ^子尾b”表示他們 27- (24) 1240221 發明說明縝頁 的任何記憶體存取操作。 $ 從上述可看A ’本發明可透較用在高速存取的-記憶 ，來提供增加存取速度的唯—特徵與效果，而不需使用在 门速存取的β己憶體。因此，使用的記憶體不必然是在高 速存取的一者，且當限制結果產品價格的不必要升高時， 可提供機構來增加整個資料處理的速度。 本專利疋來自2002年3月1日所申請的日本專利案號2〇〇2-56548、及在2003年1月7日所申請的2〇〇2和2003」595，其 揭示在此是以引用方式併入本文。 囷式簡單說明 圖1顯示應用本發明的一娛樂裝置建構方塊圖； 圖2是在娛樂裝置中的一gpu特殊建構圖； 圖3是顯示在一訊框緩衝器、記憶體區塊、與像素片段 之中的關係； 圖4是顯示在GPU的一第二匯流排開關器的建構及與記 憶體排列的關係； 圖5是一 MUX/DMUX的詳細建構圖； 圖6是顯示在一 PCRTC與一第二匯流排開關器之間的一 介面； 圖7是一記憶體排列的連接圖； 圖8描述一傳統交錯處理的原理圖，其中圖8A顯示一交 錯圖案的排列位址，且圖8B顯示對應記憶體位址； 圖9是根據本發明的一具體實施例而描述一交錯處理的 原理圖，其中圖9 A顯示排列位址，且圖9B顯示記憶體位 •29- 1240221 (27) 16 匯流排控制器 23 DMAC 24 唯讀記憶體 30 磁碟驅動器 27 輔助儲存裝置 28 輸入裝置 25 聲音處理單元 29 聲音記憶體 31 封包引擎 32 預處理器 34 PCRTC 33 繪圖引擎 33C， 33E 匯流排開關器 101 控制電路 102 選擇器 103a ，103b ， 103p 33D1 ，33D2，…，33D16 多工器/解多工器 像素引擎 匯流排 發明說明縝頁

-32-

Claims (1)

1240221 拾、申請專利範圍 1·一種用以從不同交钟 壯 乂錯圖案之一存取記憶體之記憶體存取 裝置，該記，障f目+ 心/、有矩陣形式配置的複數個片段之記憶 體，該記憶體存取裝置包含： 圖案k擇裝置’用以選取用於存取的一交錯圖案；及 片丰又存取裝置’用以同時存取分配給該選擇交錯圖案 的複數個§己憶體片段，而無須改變該等記憶體片段的位 址； 該片段存取裝置使用一記憶體片段配置，且該記憶體 片段不與在選取交錯圖案的其他記憶體片段重疊，而不 官父錯圖案是否由該圖案選擇裝置選取。 2·如申請專利範圍第1項之記憶體存取裝置，其中該記憶 體係一影像記憶體，其中該等記憶體片段係像素片段， 該圖案選擇裝置建構成可選取適於在影像記憶體繪製影 像形狀的一交錯圖案。 3·如申請專利範圍第2項之記憶體存取裝置，其中各交錯 圖案具有與在來自彼此的不同組合中的其他交錯圖案相 同的像素片段數量。 4·如申請專利範圍第2項之記憶體存取裝置，其中該圖案 選擇裝置可選取一交錯圖案，且形狀指定的影像能以最 小數量存取緣製。 5·如申請專利範圍第2項之記憶體存取裝置，其中該影像 記憶體係由一群複數個記憶體區塊組成，各記憶體區塊 具有從交錯圖案觀點存取的像素片段’ 1240221 申請專利範圍縝頁 各記憶體區塊包括可同時存取的記憶體排列數量； 该記憶體存取裝置的建構使存取的像素片段可經由一 第一位址資訊與一第二位址資訊的組合而指定，該第一 位址資訊用於識別該等記憶體區塊，該第二位址資訊用 於識別在§亥記憶體排列中的該等像素片段。 6·如申請專利範圍第5項之記憶體存取裝置，其中各複數 個記憶體區塊具有矩陣形式配置的像素片段，該矩陣具 有分成攔位址與列位址的位址線， 該第二位址資訊係透過一列位址、一攔位址、或其組 合而指定。 7·如申請專利範圍第6項之記憶體存取裝置，其進一步包 含一表格’以定義在記憶體區塊的各像素片段與一記憶 體排列之間的對應，該記憶體排列的存取係根據該表而 決定。 8·如申請專利範圍第5項之記憶體存取裝置，其中各複數 個記憶體方塊係由矩陣形式配置的2、2"個像素組成片段 ’該矩陣·具有分成X列位址與γ攔位址的位址線，該第一 位址資訊係由指定存取此像素片段的Α(χ，γ)指定，當套 用m<n時，該第二位址資訊Α(χ，γ)可由下列二進位表示 的方程式提供： X mod 2n= 2° X i[0] + 21 x i[l] + ... + 2^1 χ i[n~l] =S2k χ i[k] (i[k]: 0或 1) Y mod 2〇=2^][0] + 2] xj[l]+ ...+211·1 xj[n~l] = Z2kxj[k] (j[k]: 0或 1) 1240221 申請專利範圍縝頁 A(X，Y)= S2k X (i[k] xor j[n-1-k])， 其中i ’ j係表示位元加權，Σ係表示從k=0到k=n-1的總數 ’且XOR係表示互斥運算。 9·如申請專利範圍第5項之記憶體存取裝置，其中各複數 個記憶體區塊係由矩陣形式配置的2、211像素片段組成， 該矩陣具有分成X列位址與γ欄位址的位址線，該第二位 址資訊係由指定來存取此像素片段的A(X，Y)指定，當套 用m>n時’該第二位址資訊Α(χ，γ)可由下列二進位表示 的方程式提供： X mod 2m = 2〇 X i[〇] + 21 X i[l] + …+ 2111-1 X ifmq] =E2k χ i[k] (i[k]: 〇或 1) Y mod 2-=24(^ + 21 xj[l] +…W1 = I2kxj[k] (j[k]: 〇或 1) A(X，Y)= Z2k x (i[k] xor j[m-1 -k]) 其中i，j表示位元的加權，Σ表示從k=〇到k==m—丨的總數 ，且XOR表示互斥〇R運算。 10.—種適於存取記憶體而安裝在電腦之半導體裝置，該纪 憶體具有矩陣形式配置的複數個記憶體片段，該半導體 裝置建構成： / _ 使電腦來建立圖案選擇裝置，以選取用於存取的—交 錯圖案；及片段存取裝置，用以同時存取對應該選取= 錯圖案的複數個記憶體片段；及 操作電腦，以致於記憶體的存取可從該等不同交錯圖 案之-達成’而無須經由配置給片段存取裝置來心該 1240221 _ 申諝專利範圍縝頁 等記憶體片段的位址，一記憶體片段不與在選取的交錯 圖案中的其他記憶體片段重疊，而不管選取的交錯圖案。 11 · 一種用以控制由電腦執行的記憶體之方法，該存取係由 不同交錯圖案之一來達成，該記憶體具有矩陣形式配置 的複數個記憶體片段，該方法包含下列步驟： 指定存取可同時達成的複數個記憶體片段，以致於該 等相同記憶體片段不會在交錯圖案重疊，而不管選取的 交錯圖案； 選取用於存取的交錯圖案；及 同時存取配置給選取交錯圖案的複數個記憶體片段， 而無須將他們的位址改變。 12·種用以記錄電腦程式之電腦可讀記錄媒體，其中 用來將一電腦當作記憶體存取裝置操作的電腦程式可 被記錄，其中該電腦程式可存取具有矩陣形式配置的複 數個記憶體片段的記憶體，該記憶體存取裝置包含： 圖案選擇裝置，用以選取用於存取的交錯圖案；及 片段存取裝置，用以同時存取指定給選取交錯圖案的 複數個記憶體片段，而無須改變該等記憶體片段的位址； =片段存取裝置使用一記憶體片段配置，且該記憶體 不與在選取交錯圖案的其他記憶體片段重疊，而不 管交錯圖案是否、經由該圖案選擇冑置選取。