TW298666B - - Google Patents

Download PDF

Info

Publication number
TW298666B
TW298666B TW083103805A TW83103805A TW298666B TW 298666 B TW298666 B TW 298666B TW 083103805 A TW083103805 A TW 083103805A TW 83103805 A TW83103805 A TW 83103805A TW 298666 B TW298666 B TW 298666B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
metal
oxide
etching
Prior art date
Application number
TW083103805A
Other languages
English (en)
Original Assignee
At & T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by At & T Corp filed Critical At & T Corp
Application granted granted Critical
Publication of TW298666B publication Critical patent/TW298666B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部中央標準局貝工消費合作社印裝 C7 D7 五、創作説明（2 ) 本發明之範園 本發明一般地係關於製造稹«m路且係特別關於製造 稹體m路之多層閘叠層之方法。 本發明之背量_ 將一個閘叠層或多層構造典型地使用於mo s和 cmo s稹體電路中作爲閘電極或互連。所建議之一種閘 叠靨係由各靥的經摻雜之多晶矽或非晶矽，二矽化鎢（ fs i 2)和二氧化矽（s i 〇2)所組成。使氧化物層形 成圖型並使用作爲硬掩軍以便隨後蝕刻下面之多晶矽層和 矽化物厝。在以此種方式使閘叠層形成圖型後，將氧化物 硬掩軍保留在最後閘構造中。因此該閘叠餍的總髙度包括 氧化物掩罩層之高度，它構成多達3 0 %的閘叠靥之總高 度。 在使閘叠層形成圖型後不能移去該氧化物掩罩靥因爲 將它移去亦可能使場氧化物層變薄而因此不利地影響及相 鄰電晶體間之隔離。因爲氣化物掩罩及場氧化物層兩者均 是氧化物，所以其中間之蝕刻選擇性不良。使場氧化物層 變薄亦可能造成甚大之損害它可導致稹體m路之故障。 業經嘗試不同方法的降低閘*層高度但是由於成本效 益之考量所造成之低報酬率，並沒有一種方法証明是成功 的。一種方法涉及使用連同特殊濕蝕刻之B P T E 0 S硬 掩軍。使用BPTEOS作爲硬掩軍之一個問題是由於在 移除硬掩罩期間增加濕蝕刻率而侵襲場氧化物層尤其在場 本紙張尺度適用中國國家標準（CM ) Μ規格（BOX297公釐） ---------裝(.1 (請先閱讀背面之注意事項再填寫本頁) 訂 -線-J! C7 D7 經濟部中央梯準局貝工消費合作社印製 五、創作説明（） 2 氧化物的邊緣上於該處濕蝕刻速率特高。此方法中之另外 問題是硼和磷雜質在該氧化物中迅速擴散之趨勢。 避免使用氧化物硬掩軍之先前建議未能控制具有所需 要的精確性之電晶體尺寸且由於澱稹物形成在經形成圖型 之垂直側壁上之結果而蒙受不良之線幅控制。在較大之圖 型幾何學中，1 〇 〇至2 0 0A的澱稹物不致構成嚴重問 題：然而，在新產生的較小圖型幾何學中，所產生之不良 線宽控制可能導致有缺陷之電晶體或低報酬率。 本發明的概略及目的 本發明的一個目的在提供製造具有降低構形之一種閘 叠層構造之稹體m路之方法。 本發明的另外目的在提供製造稹體電路之方法，其中 可將閘叠層構造的硬氧化物掩罩經由一種簡單而可靠之方 法予以移除。 降低閘叠層之高度依照本發明予以實現即：經由移除 二氧化矽掩蔽層，只留下一個金靥曆和一個多晶矽厝在最 後閘叠層中。可以移除使金屬層形成圖型所使用之氧化物 硬掩軍因爲使用多晶矽層來保護場氧化物層不受選擇性移 除氧化物掩罩所使用之蝕刻劑的侵襲。該蝕刻係使用經形 成圖型之金屬作爲屛蔽來蝕刻多晶矽層下至閘氧化物予以 完成而不須使該場氧化物層薄化。當與傅統式閘製造方法 相比較時本發明方法的優點包括降低構形，處理均勻性及 簡單性。 (請先閱讀背面之注意事項再填寫本頁) .裝( -訂 -線J! 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) C7 D7 母 經濟部中央梂準局員工消費合作社印製 298666 五、創作説明（） 3 圖式之簡單概述_ 本發明的前述各種特徵自連同附隨之圖式下文中所陳 述之其特殊舉例說明之具體實施例的下列詳述可更爲完全 了解，此等圖式中圖1至4係舉例說明依照本發明其製造 的_縯階段時稹體電路之横截面圖。 本發明之詳細敘述 述及圖1，依照本發明製造閘叠層係自矽基質1 0開 始，如在傅統式中一樣，’形成一個閘氧化物層1 2和一個 環繞之場氧化物層1 4，後者提供接鄰電晶體間之隔離。 將一層的摻雜之多晶矽16或非晶矽形成在各氧化物層 1 2，1 4上並將一個耐火之金屬層1 8例如二矽化鎢（ WS ί 2)或氮化鈦（T i N))形成在多晶矽層1 6上 將一個二氧化矽層2 0形成在金靥層1 8上及一餍之光致 抗蝕劑2 2形成在氧化物層2 0上。各屠1 6，1 8與 2 0之厚度每一者可能是大約1 0 0 0A。 其次，如圖2中所示，如在傳統式中一樣，將該光致 抗蝕靥2 2經由照相石印術方法予以形成圖型而形成光致 抗蝕掩蔽2 4並將下面之氧化矽層2 0蝕刻掉而留下一二 氧化矽的一個經形成圚型之餍2 6在經形成圖型之光致抗 触劑2 4下面。 其後，如圓3中所示，將光致抗蝕掩蔽2 4以傅統方 式移除。依照本發明，採用現在露出之經形成圖型之氧化 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐〉 (請先閱讀背面之注意事項鼻填寫本貫) 經濟部中央標準局員工消費合作社印製 C7 D7 五、創作説明（) 4 物層2 6作爲硬掩罩來蝕刻掉所露出之金屬屠1 8而留下 金靥的一個經形成圖型之層2 8，並亦部份地蝕刻掉所露 出之多晶矽層1 6。 如果金屬層和多晶矽層具有顯著之蝕刻選擇性，則於 達到多晶矽層之上（表）面時可停止蝕刻金腯層。可蝕刻 掉一部份的多晶矽厝16大約經由蝕刻選擇性所決定之數 量〇 隨著選擇性蝕刻金屬層後，將氧化物硬掩軍2 4經由 —種所熟知之技術完全移除，如圖4中所示，此技術可包 括乾蝕刻或濕蝕刻。在移除硬掩軍期間，其餘之多晶矽層 16具有充分之厚度來保護場氧化物層14不受此處理步 驟中所使用之蝕刻劑侵襲。然後使用現在露出之經形成圖 型之金靥矽化物層2 8作爲硬掩罩以便蝕刻掉其餘之多晶 矽層24如圖4中所示而形成一個經形成圚型之多晶矽層 3 0在閘氧化物屠1 2上。此蝕刻步驟可以安全地實施而 不會侵襲閘和場氧化物等屉因爲多晶矽靥對氧化物的蝕刻 選擇性高，大約2 0 : 1。 如圖4中所示，該方法產生一個閘叠屠3 2包括經形 成圇型之多晶矽屠3 0和經形成圖型之金饜層2 8而與傳 統式閘叠層（它僅包括一個盖覆在上之氧化物層）相對比 。以此種方式所製造之閘叠磨簡化了配線之後（終）端過 程等等（係由於降低閘叠屠之高度的結束）。如圖4中所 示，該閘叠層可構成MO SS晶體的閘電極或定位於場區 域中之互連。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） ---------裝(-----訂------線^-ί (請先閣讀背面之注意事項再填寫本頁)
Cl D7 五、創作説明（） 5 上述之方法僅是本發明原理的舉例說明。只要不逮離 本發明的要旨和範園，對於通常精於此項技藝之人士而言 ，其眾多變型及適應係顯然可見。 裝(-----訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐）

Claims (1)

  1. A8 B8 C8 D8 經濟部中央揉準局負工消费合作社印製 六、申請專利範圍 1 第 83103805號 專 利 串 請 案 1 1 中 文 串 請 專 利 範 圍 修 正 本 1 民 國 85年 7月修正 X—S I 請 1 I 1 -* 種 製 造 閘 曼 層 在 稹 體 電 路 中 之 方 法 包 括 下 列 各 閲 1 I 讀 1 步 驟 背 ιέ 1 I 之 1 a ) 形 成 — 個 多 晶 矽 層 在 基 質 上 注 1 | b ) 形 成 一 個 耐 火 之 金 屬 層 在 該 多 晶 矽 層 上 » 事 項 再 1 1 | c ) 形 成 —· 個 氧 化物 層 在 金 屬 厝 上 填 窝 本 -> ·* 頁 1 d ) 形 成 _ 個 光 致 抗 蝕 層 在 該 氧 化 物 層 上 » 1 e ) 使 該 光 致 抗 蝕 層 和 下 面 之 氧 化 物 W 形 成 圓 型 9 1 1 f ) 移 除 經 形 成 圖 型 之 光 致 抗 蝕 層 1 1 g ) 使 用 其 餘 之 經 形 成 圖 型 之 氧 化 物 層 作 爲 硬 掩 模 9 訂 1 蝕 刻 掉 金 靥 層 的 所 露 出 部 份 1 I h ) 移 除 該 氧 化物 硬 掩 模 及 1 I i ) 使 用 該 經 形 成 na? 圖 型 之 金 靥 層 作 爲 掩 模 蝕 刻 掉 所 1 1 露 出 之 多 晶 矽 層 1 其 中 經 形 成 圖 型 之 金 屬 掩 蔽 和 在 該 金 屬 下 面 之 經 形 成 1 1 圖 型 之 多 晶 矽 層 形 成 低 高 度 之 閘 叠 層 〇 1 1 1 2 如 串 請 專 利 範 圍 第 1 項 之 方 法 > 其 中 蝕 刻 金 屬 層 1 1 I 的 所 露 出 部 份 之 步 驟 亦 包 括 部 份 蝕 刻 所 霣 出 之 多 晶 矽 層 〇 1 I 3 - 如 串 請 專 利 範 圍 第 1 項 之 方 法 y 其 中 其 餘 之 多 晶 1 1 I 層 在 蝕 刻 所 露 出 之 金 屬 層 的 步 驟 期 間 充 作 場 氧 化 物 層 之 蝕 1 1 刻 掩 模 〇 1 1 本紙張尺度適用中國國家梂準（CNS > A4規格（210X297公釐） A8 B8 C8 e r D8申請專利乾圍4.如申請專利範圍第3項之方法，其中金屬層包括 選自包括二矽化鎢和氮化鈦之該團的一種金靥。 (請先閲讀背面之注意事項再填寫本頁) 訂 A ! 經濟部中央標準局員工消費合作社印裝 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW083103805A 1994-01-03 1994-04-27 TW298666B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/176,600 US5438006A (en) 1994-01-03 1994-01-03 Method of fabricating gate stack having a reduced height

Publications (1)

Publication Number Publication Date
TW298666B true TW298666B (zh) 1997-02-21

Family

ID=22645037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083103805A TW298666B (zh) 1994-01-03 1994-04-27

Country Status (5)

Country Link
US (1) US5438006A (zh)
EP (1) EP0665579A1 (zh)
JP (1) JP3177572B2 (zh)
KR (1) KR100190261B1 (zh)
TW (1) TW298666B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135166B1 (ko) * 1993-07-20 1998-04-25 문정환 반도체장치의 게이트 형성방법
JP2638573B2 (ja) * 1995-06-26 1997-08-06 日本電気株式会社 半導体装置の製造方法
DE19535618A1 (de) * 1995-09-25 1997-03-27 Siemens Ag Verfahren zur Herstellung von mikroelektronischen Strukturen
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US7041548B1 (en) * 1996-07-16 2006-05-09 Micron Technology, Inc. Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof
US6613673B2 (en) * 1996-07-16 2003-09-02 Micron Technology, Inc. Technique for elimination of pitting on silicon substrate during gate stack etch
US7078342B1 (en) 1996-07-16 2006-07-18 Micron Technology, Inc. Method of forming a gate stack
US6087254A (en) * 1996-07-16 2000-07-11 Micron Technology, Inc. Technique for elimination of pitting on silicon substrate during gate stack etch
US5851926A (en) * 1996-10-01 1998-12-22 Applied Materials, Inc Method for etching transistor gates using a hardmask
US6369423B2 (en) 1998-03-03 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device with a thin gate stack having a plurality of insulating layers
US6399432B1 (en) 1998-11-24 2002-06-04 Philips Semiconductors Inc. Process to control poly silicon profiles in a dual doped poly silicon process
US6096653A (en) * 1998-12-07 2000-08-01 Worldwide Semiconductor Manufacturing Corporation Method for fabricating conducting lines with a high topography height
US6630405B1 (en) 1999-12-20 2003-10-07 Chartered Semiconductor Manufacturing Ltd. Method of gate patterning for sub-0.1 μm technology
TW552669B (en) * 2000-06-19 2003-09-11 Infineon Technologies Corp Process for etching polysilicon gate stacks with raised shallow trench isolation structures
DE10147791A1 (de) * 2001-09-27 2003-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters
SE0201566D0 (sv) * 2002-05-27 2002-05-27 Karlshamns Ab New composition
JP2006186276A (ja) 2004-12-28 2006-07-13 Toshiba Corp 半導体装置の製造方法
KR20070047624A (ko) * 2005-11-02 2007-05-07 주성엔지니어링(주) 박막 패턴 형성 방법
US8809179B2 (en) * 2006-04-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing topography of non-volatile memory and resulting memory cells
EP2802004B1 (en) 2013-05-08 2020-11-04 ams AG Method of structuring a device layer of a recessed semiconductor device and recessed semiconductor device comprising a structured device layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
JPH01189170A (ja) * 1988-01-25 1989-07-28 Seiko Epson Corp 半導体装置の製造方法
NL8800222A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
EP0704883A3 (en) * 1988-02-11 1997-07-09 Sgs Thomson Microelectronics Refractory metal silicide cap, to protect multi-layer polycide structures
US4971655A (en) * 1989-12-26 1990-11-20 Micron Technology, Inc. Protection of a refractory metal silicide during high-temperature processing using a dual-layer cap of silicon dioxide and silicon nitride
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JP2901423B2 (ja) * 1992-08-04 1999-06-07 三菱電機株式会社 電界効果トランジスタの製造方法
US5346586A (en) * 1992-12-23 1994-09-13 Micron Semiconductor, Inc. Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip

Also Published As

Publication number Publication date
EP0665579A1 (en) 1995-08-02
KR950024337A (ko) 1995-08-21
JPH07221193A (ja) 1995-08-18
KR100190261B1 (ko) 1999-06-01
US5438006A (en) 1995-08-01
JP3177572B2 (ja) 2001-06-18

Similar Documents

Publication Publication Date Title
TW298666B (zh)
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
JPH06216086A (ja) ”ハードマスク”を用いた集積回路プロセス
CN100589238C (zh) 形成半导体存储器件位线的方法
JP2002009056A (ja) 微細パターン形成方法およびその方法により製造した装置
US20050277276A1 (en) Decoupled complementary mask patterning transfer method
JP3313776B2 (ja) 半導体素子の微細パターンの形成方法
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
TW471024B (en) Lithography etching method
JPS61263130A (ja) 半導体装置の製造方法
TW411515B (en) Method for alleviating photolithography error caused by difference of pattern density after chemical mechanical polishing
JPH09260647A (ja) 半導体装置およびその製造方法
TW386277B (en) A method for manufacturing the high voltage mixed-mode component
TW426952B (en) Method of manufacturing interconnect
TW465068B (en) Manufacturing method of polysilicon plug
TW408444B (en) Method for forming bonding pad by self alignment
JPH05129549A (ja) 半導体装置およびその製造方法
TW469581B (en) Line-width reducing method
TW569311B (en) Method for shrinking space between floating gates
TW480634B (en) Manufacturing method of metal interconnect
TW508722B (en) Submicron semiconductor device having a self-aligned channel stop region and a method for fabricating the semiconductor device using a trim and etch
TW519698B (en) Manufacture method of selective partial salicide
TW396461B (en) Method for forming the gate oxide layer of MOS devices
JP3651638B2 (ja) 半導体装置の製造方法
TW508651B (en) Deep sumicron MOS device fabrication method

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent