KR960000149Y1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR960000149Y1 KR960000149Y1 KR2019950018901U KR19950018901U KR960000149Y1 KR 960000149 Y1 KR960000149 Y1 KR 960000149Y1 KR 2019950018901 U KR2019950018901 U KR 2019950018901U KR 19950018901 U KR19950018901 U KR 19950018901U KR 960000149 Y1 KR960000149 Y1 KR 960000149Y1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- chip
- heat
- semiconductor device
- heat sink
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 수지봉지형 반도체 장치의 일예를 나타낸 단면도1 is a cross-sectional view showing an example of a resin-encapsulated semiconductor device
제 2 도 및 제 3 도는 각각 다른 실시예를 나타낸 단면도2 and 3 are cross-sectional views showing different embodiments, respectively.
제 4 도는 또 다른 실시예를 나타낸 부분 단면도4 is a partial cross-sectional view showing yet another embodiment
제 5 도는 세라믹 패키지에 응용한 실시예를 나타낸 단면도5 is a cross-sectional view showing an embodiment applied to the ceramic package
제 6 도는 서 딥프타입(cer-dlp type)의 패키지에 응용한 실시예의 단면도6 is a cross-sectional view of an embodiment applied to a package of a cer-dlp type.
제 7 및 제 8 도는 각각 다른 실시예를 나타낸 단면도7 and 8 are cross-sectional views showing different embodiments, respectively.
제 9∼제 11 도는 종래의 수지봉지형 반도체 장치의 예를 나타낸 단면도9 to 11 are cross-sectional views showing examples of conventional resin-encapsulated semiconductor devices.
본 고안은 방열성이 우수한 반도체 장치에 관한 것이다.The present invention relates to a semiconductor device excellent in heat dissipation.
종래의 반도체 장치에서는 제 9 도에 예시한 것과 같이 반도체 칩(10)과 리드프레임(13)과 함께 히트싱크(12)를 수지 봉지하여 반도체 칩으로부터의 열을 히트싱크(12)을 봉하여 리드 또는 봉지 수지로 확산시켜 방열하도록 하고 있다. 또는 제 10 도에 나타낸 것과 같이 리드프레임을 2층으로 형성하여 넓은 면적을 갖는 다이패드(12)로부터 리드등을 통하여 방열을 도모할 수 있게 한 반도체 장치도 알려져 있다. 또 제 11 도와 같이 다이패드(12)를 두껍게 하여 패키지의 표면까지 노출시켜서 더욱 방열성을 향상시키는 타입도 알려져 있다.In the conventional semiconductor device, as illustrated in FIG. 9, the heat sink 12 is resin-sealed together with the semiconductor chip 10 and the lead frame 13 to seal heat from the semiconductor chip and the heat sink 12 is sealed. Or it spreads | diffuses with sealing resin and is made to radiate heat. Alternatively, as shown in FIG. 10, a semiconductor device is known in which a lead frame is formed in two layers so that heat radiation can be achieved through a lead or the like from a die pad 12 having a large area. Moreover, the type which thickens the die pad 12 and exposes to the surface of a package like 11th figure also improves heat dissipation is also known.
그런데 최근에 반도체 칩은 더욱 더 고집적화되는 일로에 있고 발열량도 크므로 상기 종래의 반도체 장치로는 방열성이 충분치 않다.However, in recent years, since the semiconductor chip is increasingly integrated and generates a large amount of heat, the heat dissipation is not sufficient for the conventional semiconductor device.
따라서 본 고안은 상기 문제점을 해소하려고 행해진 것으로 그 목적은 방열성이 한층 더 우수한 반도체 장치를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor device with more excellent heat dissipation.
상기 목적에 따른 본 고안에 의한 반도체 장치에서는 반도체 칩이 패키지내에 봉입된 반도체 장치에 있어서 상기 반도체 칩의 전크숀 패턴이 존재하는 칩면에 반도체 칩의 열팽창계수와 가까운 열팽창계수를 갖는 소재로 된 히트싱크를 칩 코트층을 거쳐서 접합시킨 것을 특징으로 하고 있다.In the semiconductor device according to the present invention according to the above object, in a semiconductor device in which a semiconductor chip is enclosed in a package, a heat sink made of a material having a thermal expansion coefficient close to that of the semiconductor chip on a chip surface on which a chip cushion pattern of the semiconductor chip exists Is bonded through a chip coat layer.
또 상기 히트싱크가 패키지의 덮개체를 겸용하는 동시에 히트싱크에 설비된 돌출부가 칩코트층을 거쳐서 반도체 칩의 전크숀패턴이 존재하는 칩면에 접합되어 있는 것을 특징으로 하고 있다.In addition, the heat sink serves both as a cover of the package, and the protrusion provided on the heat sink is bonded to the chip surface on which the full sink pattern of the semiconductor chip exists via the chip coat layer.
반도체 칩은 전크숀패턴이 있는 칩면에서의 발열량이 크지만 이 발열량이 큰 칩면측에 히트싱크를 설비하였으므로 방열성이 우수하여 고집적화, 대형화된 반도체 칩에 양호하게 사용될 수 있게 되었다.The semiconductor chip has a large heat generation amount on the chip surface with the full cushion pattern, but since the heat sink is installed on the chip surface side with the large heat generation amount, the heat dissipation is excellent, so that the semiconductor chip can be used in a highly integrated and large sized semiconductor chip.
이하에 본 고안의 일실시예를 첨부도면에 의해서 상세하게 설명하겠다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제 1 도는 2층 타입의 리드프레임(20)을 사용한 수지봉지형 반도체 장치의 예를 나타내고 있다. 21은 그 인너리드, 22는 아우터리드, 23은 다이패드이다. 다이패드(23)는 다이패드위에 고착된 반도체 칩(24)의 방열성을 높이기 위하여 주연부가 인너리드(21)와 겹칠 정도로 크게 형성되어 절연성 접착제에 의해서 인너리드(21)에 접합되어 있다.1 shows an example of a resin encapsulated semiconductor device using a two-layer type lead frame 20. 21 is its inner lead, 22 is an outer lead, and 23 is a die pad. The die pad 23 is formed so that its periphery overlaps with the inner lead 21 so as to increase the heat dissipation of the semiconductor chip 24 fixed on the die pad, and is bonded to the inner lead 21 by an insulating adhesive.
다이패드(23)위에는 Au - Si 공정 합금등을 거쳐서 반도체 칩(24)이 고착되고 이 반도체 칩(24)과 인너리드(21)와 와이어(25)에 의해서 전기적으로 접속된다. 다이패드(23)는 접지 쓸레인으로서 기능시켜도 좋다.The semiconductor chip 24 is fixed on the die pad 23 by Au-Si eutectic alloy etc., and is electrically connected by this semiconductor chip 24, the inner lead 21, and the wire 25. As shown in FIG. The die pad 23 may function as a ground heater.
이 경우에 다이패드(23)는 단자를 거쳐서 인너리드중의 접지라인에 접속된다.또 반도체 칩(24)과 다이패드(23) 사이의 열적 스트레스를 경감시키기 위하여 리드프레임(20)은 적어도 다이패드(23)를 반도체 칩(24)과 열팽창 계수가 비슷한 소재, 예를 들면 42합금(Fe-Ni 합금)재를 사용한다.In this case, the die pad 23 is connected to the ground line in the inner lead via a terminal. In order to reduce thermal stress between the semiconductor chip 24 and the die pad 23, the lead frame 20 has at least a die. The pad 23 is made of a material similar in thermal expansion coefficient to the semiconductor chip 24, for example, a 42 alloy (Fe-Ni alloy) material.
26은 히트싱크이고 본 실시예에서는 폴리 이미드수지등의 절연성을 갖는 칩코트층(27)을 거쳐서 반도체 칩(24)의 전크숀패턴이 존재하는 칩면에 고착된다.26 is a heat sink and in this embodiment is fixed to the chip surface on which the full cushion pattern of the semiconductor chip 24 exists via the chip coat layer 27 having insulation such as polyimide resin.
히트싱크(26)의 재질은 반도체 칩(24)과의 열적 스트레스를 경감시키기 위하여 반도체 칩(24)과 열팽창 계수가 비슷한 소재, 예를 들면 Mo 재, AlN재, SiC재, Cu-W재를 사용한다. 또 히트싱크(26)는 넓은 방열면을 확보하기 위하여 반도체 칩(24)보다도 크게 하는 것이 바람직하지만 이 경우에는 와이어(25)와의 접촉을 피하기 위하여 측면에 凹부를 형성하여 와이어가 피할 공간을 형성하도록 한다.The heat sink 26 may be formed of a material having a similar thermal expansion coefficient to that of the semiconductor chip 24, for example, a Mo material, an AlN material, a SiC material, and a Cu-W material to reduce thermal stress with the semiconductor chip 24. use. In addition, the heat sink 26 is preferably larger than the semiconductor chip 24 in order to secure a wide heat dissipation surface. However, in this case, a recess is formed on the side to avoid contact with the wire 25 so as to form a space to be avoided by the wire. do.
따라서, 이 경우에는 와이어 본딩후에 히트싱크(26)를 반도체 칩(24)의 칩면에 접합할 필요가 있다. 또 제 1 도에 파선으로 나타낸 것과 같이 히트싱크(26)를 와이어본딩에 지장없는 크기로 형성화면 히트싱크(26)를 반도체 칩(24)의 칩면에 접합시킨 후에 와이어 본딩하는 것도 가능해진다.Therefore, in this case, it is necessary to join the heat sink 26 to the chip surface of the semiconductor chip 24 after wire bonding. In addition, as shown by the broken line in FIG. 1, the heat sink 26 can be wire bonded after the formed screen heat sink 26 is bonded to the chip surface of the semiconductor chip 24 in a size that does not interfere with wire bonding.
28은 봉지수지이며반도체 칩(24), 다이패드(23), 인너리드(21), 와이어(25), 히트싱크(26)를봉지한다.28 is an encapsulating resin and encapsulates the semiconductor chip 24, the die pad 23, the inner lead 21, the wire 25, and the heat sink 26.
이 경우에 히트싱크(26)가 봉지수지(28)중에 매몰되도록 해도 좋으나 방열성을 높이기 위하여 히트싱크(26) 상면을 봉지수지(28) 표면에 노출시키도록 하면 좋다.In this case, the heat sink 26 may be buried in the encapsulating resin 28. However, in order to improve heat dissipation, the heat sink 26 may be exposed on the encapsulating resin 28 surface.
또 방열성을 한층 더 향상시키기 위하여 제 1 도에 파선으로 나타낸 것과 같이 히트싱크(26)상면에 방열핀(29)을 부착하면 한층 더 바람직하다.In order to further improve heat dissipation, it is more preferable to attach the heat dissipation fin 29 to the upper surface of the heat sink 26 as shown by the broken line in FIG.
상기와 같이 본 실시예에서는 종래와 같이 반도체 칩(24)으로부터의 열을 반도체 칩(24) 하면측에서 다이패드(23), 리드를 통하여 방열시킬 수 있을 뿐만 아니라 전크숀패턴이 있는 발열량이 큰 반도체 칩(24)의 칩면으로 부터 직접 히트싱크(26)를 통하여 방열시킬수 있으므로 방열성이 극히 우수하여 반도체 칩(24)의 고집적화에 대처할 수 있다.As described above, in the present embodiment, not only can the heat from the semiconductor chip 24 be dissipated through the die pad 23 and the lead at the lower surface side of the semiconductor chip 24, but also the amount of heat generated with the full cushion pattern is large. Since heat can be radiated directly from the chip surface of the semiconductor chip 24 through the heat sink 26, heat dissipation is extremely excellent and coping with high integration of the semiconductor chip 24 is possible.
또 봉지수지(28)는 일반적으로 열팽창계수가 높고 반도체 칩(24)과 열팽창계수를 접합시키기 곤란하나 본실시예에서는 반도체 칩(24)의 상하면을 히트싱크(26), 다이패드(23)로 샌드위치시킨 구조로 하고 있으므로 반도체 칩(24)을 중심으로 하는 상하의 구조적인 밸런스가 춰해져 봉지수지(28)의 열수축에 의한 휘임을 없앨수 있어 반도체 칩(24)의 대형화에 대처할 수 있다.In general, the encapsulation resin 28 has a high thermal expansion coefficient and it is difficult to bond the semiconductor chip 24 and the thermal expansion coefficient. In this embodiment, the upper and lower surfaces of the semiconductor chip 24 are formed by the heat sink 26 and the die pad 23. Since the structure is sandwiched, the structural balance of the upper and lower sides centering on the semiconductor chip 24 is achieved, thereby eliminating the warpage caused by the heat shrinkage of the encapsulating resin 28, thereby coping with the enlargement of the semiconductor chip 24.
제 2 도는 통상의 1층의 리드프레임을 사용한 실시예를 나타내고 있다.2 shows an embodiment using a conventional lead frame of one layer.
본 실시예에서는 다이패드(23)가 작고 인너리드(21)와는 분리된 구조로 되어 있지만 발열량이 큰 반도체 칩(24)의 칩면측에 히트싱크(26)가 접합되어 있으므로 역시 발열성이 양호하고 또 반도체 칩(24)을 사이에 끼어 상하로 히트싱크(26), 다이패드(23)가 위치되므로 패키지의 휘임도 해소할 수 있다.In this embodiment, the die pad 23 has a small structure and is separated from the inner lead 21. However, since the heat sink 26 is bonded to the chip surface side of the semiconductor chip 24 having a large amount of heat generation, heat generation is also good. In addition, since the heat sink 26 and the die pad 23 are positioned up and down with the semiconductor chip 24 interposed therebetween, the warpage of the package can also be eliminated.
제 3 도는 반도체 칩(24)을 히트싱크겸용의 다이패드(23)위에 고착시킨 실시예이고 방열성이 특히 우수하고 또 패키지의 휘임도 생기지 않는다.3 is an embodiment in which the semiconductor chip 24 is fixed on the die pad 23 for heat sinking, and the heat dissipation is particularly excellent and no package warpage occurs.
상기 각 실시예에서는 반도체 칩(24)과 인너리드(21)를 와이어(25)로 접속한 예를 나타냈으나 와이어가 아닌 TAB(Tape Automated Bonding)리드를 사용하여 접속해도 좋다.In each of the above embodiments, an example in which the semiconductor chip 24 and the inner lead 21 are connected by the wire 25 has been shown. However, the TAB (Tape Automated Bonding) lead may be used instead of the wire.
또 TAB리드라 함은 TAB테이프를 사용한 것으로 지지테이프에 동박으로 된 리드를 다수개 지지한 TAB테이프를 사용하여 리드를 반도체 칩과 인너리드에 본딩시키고 지지테이프부분을 제거하여 리드만을 사용한것 또는 그대로 지지데이프를 남긴 것을 말한다.In addition, TAB lid is made of TAB tape, using TAB tape that supports a number of leads made of copper foil on the support tape, bonding the lead to the semiconductor chip and inner lead, and removing the support tape part. It means to leave support date.
제 4 도는 다층 리드프레임(30)과 TAB리드(34)를 사용한 예를 나타낸다.4 shows an example in which the multilayer leadframe 30 and the TAB lead 34 are used.
이 다층리드프레임(30)은 리드프레임(31)(신호층), 전원프레인(32), 접지플레인(33)을 절연쉬트를 거쳐서 적층한 3층으로 되고 전원플레인(32)과 접지 플레인(33)은 각각 단자(도시치 않음)를 거쳐서 리드프레임(31)의 전원라인, 점지라인에 접속되어 있다.The multilayer lead frame 30 has three layers in which a lead frame 31 (signal layer), a power plane 32, and a ground plane 33 are laminated via an insulating sheet. The power plane 32 and the ground plane 33 Are respectively connected to the power supply line and the branching line of the lead frame 31 via terminals (not shown).
반도체 칩(24)은 접지 플레인(33)위에 고착된다.The semiconductor chip 24 is fixed on the ground plane 33.
본 실시예에서도 상기 각 실시예와 같이 방열성이 우수하고 또 패키지의 휘임도 해소 된다.Also in this embodiment, the heat dissipation is excellent as in the above embodiments, and the curvature of the package is also eliminated.
또 상기 각 실시예에서는 수지 봉지형의 반도체 장치의 예를 나타냈으나, 본 고안은 이것에 한정되는 것은 아니다.Moreover, although each example of the resin sealing type semiconductor device was shown in the said each Example, this invention is not limited to this.
제 5 도는 다층 세라믹 패키지에 응용한 예를 나타냈다.5 shows an example of application to a multilayer ceramic package.
본 실시예에서는 반도체 칩(24)을 히트싱크(23)위에 탑재하는 동시에 반도체 칩(24)의 칩면에 칩 코트층(27)을 거쳐서 히트싱크 겸용의 덮개체(36)를 접합하고 있다.In this embodiment, the semiconductor chip 24 is mounted on the heat sink 23, and the cover body 36 for both heat sinks is bonded to the chip surface of the semiconductor chip 24 via the chip coat layer 27.
이 경우에 덮개체(36)하면에 돌출부(37)를 설비하고 이 돌출부(37)와 칩면을 접합한다.In this case, the projection part 37 is provided in the lower surface of the cover body 36, and this projection part 37 and the chip surface are joined.
본 실시예에서도 반도체 칩(24)의 칩면에서 발생되는 열을 칩코트층(27)을 거쳐서 덮개체(36)에서 직접 외부로 방열시킬 수 있어 방열성이 우수하다. 특히 세라믹 패키지에서는 내부에 전열성이 좋지 않은 공극이 생기기 때문에 방열성이 좋지 않으나 본 실시예에서는 이 류의 세라믹 패키지의 방열성을 개량했다. 또 하면측의 히트싱크는 반드시 있어야 하는 것은 아니다.Also in this embodiment, heat generated on the chip surface of the semiconductor chip 24 can be directly radiated to the outside from the cover body 36 via the chip coat layer 27, so that the heat dissipation is excellent. Particularly, in the ceramic package, heat dissipation is not good because voids are formed in which heat is not good. In addition, the heat sink of the lower surface side is not necessarily required.
제 6 도는 서답프 타임의 반도체 장치의 실시예를 나타내고 있다.6 shows an embodiment of the semiconductor device in the surf time.
본 실시예에서는 세라믹 또는 급속재의 베이스(40)위에 반도체 칩(24)을 탑재하고 이 베이스(40)의 주연부에 저융점 유리 또는 수지에 의해서 고정된 리드프레임(20)의 인너리드(21)와 상기 반도체 칩(24)과의 사이가 와이어(25)에 의해서 접속되고 또 세라믹 또는 금속제의 덮개체(36)가 반도체 칩(24)을 덮어 베이스(40)주연부에 인너리드(21)를 사이에 끼워서 저융점 유리 또는 수지에 의해서 고정되어 있다.In this embodiment, the semiconductor chip 24 is mounted on the base 40 of the ceramic or rapid material, and the inner lead 21 of the lead frame 20 fixed to the peripheral edge of the base 40 by low melting glass or resin is used. The semiconductor chip 24 is connected to the semiconductor chip 24 by a wire 25, and a cover 36 made of ceramic or metal covers the semiconductor chip 24 to cover the inner lead 21 between the base 40. It is pinched and fixed by low melting glass or resin.
본 실시예에서도 덮개체(36)내면에 돌출부(37)가 형성되고 이 돌출부(37)가 칩코트층(27)을 거쳐서 반도체 칩(24)의 칩면에 접합되어 있고 덮개체(36)가 히트싱크를 겸용한다.Also in this embodiment, the protrusion 37 is formed on the inner surface of the lid 36, and the protrusion 37 is bonded to the chip surface of the semiconductor chip 24 via the chip coat layer 27, and the lid 36 is heated. Combine the sink.
본 실시예에서도 반도체 칩(24)의 칩면에서 발생되는 열을 칩코트층(27)을 거쳐서 돌출부(37), 덮개체(36)로부터 직접외부로 방열할 수 있어 방열성이 우수하다.Also in this embodiment, heat generated on the chip surface of the semiconductor chip 24 can be directly radiated to the outside from the protrusions 37 and the cover body 36 via the chip coat layer 27, which is excellent in heat dissipation.
제 7 도 또다른 실시예를 나타내고 있다. 본 실시예에서는 캡상의 베이스(40)에 접착제에 의해서 반도체 칩(24)이 고정되고 또 반도체 칩(24)의 전크숀패턴이 존재하는 칩면이 히트싱크를 겸용하는 덮개체(36)에 설비한 돌출부(37)에 칩코트층(27)을 거쳐서 접합되고 베이스(40)의 주연부가 덮개체(36)주연부위에 고정되어 반도체 칩(24)이 밀봉되어 있다. 또 반도체 칩(24)의 단자부에는 범프에 의해서 금선등으로 된 와이어(25)가 접속되고 와이어(25)의 다른 단측은 덮개체(36)에 돌출 설비한 구멍에 끼어 통과하여 덮개체(36)외면으로 도출되고 이 외면위에 범프에 의해서 단자부를 형성하도록 하고 있다 29는 필요에 따라 베이스(40)외면에 고정된 방열핀 (fin ) 이다.7 shows another embodiment. In the present embodiment, the chip surface on which the semiconductor chip 24 is fixed by the adhesive to the cap-shaped base 40 and the chip pattern of the semiconductor chip 24 is provided is provided in the cover body 36 which also serves as a heat sink. The semiconductor chip 24 is sealed by joining the protruding portion 37 via the chip coat layer 27 and the peripheral portion of the base 40 fixed to the peripheral portion of the lid 36. Further, a wire 25 made of gold wire or the like is connected to the terminal portion of the semiconductor chip 24 by a bump, and the other end side of the wire 25 passes through a hole provided in the cover body 36 so as to pass through the cover body 36. A terminal portion is drawn out to the outer surface and bumps are formed on the outer surface. 29 is a heat radiation fin fin fixed to the outer surface of the base 40 as necessary.
덮개체(36)는 AlN 등의 방열성이 우수하고 실리콘의 열팽창계수와 비슷한 열팽창계수를 갖는 것을 사용하면 된다.The lid 36 may be one having excellent heat dissipation such as AlN and having a coefficient of thermal expansion similar to that of silicon.
또 41은 회로기판을 나타낸다.41 denotes a circuit board.
제 8 도에 나타낸 실시예는 PGA형의 것으로 형성한 것을 나타내고 있고 제 7 도의 것에 나타낸 덮개체(36)에 회로패턴을 형성하고 이 회로패턴과 반도체 칩(24)을 와이어(25)로 접속하고 또 회로패턴으로 외부 접속용 핀(42)을 접속한 것이다.The embodiment shown in FIG. 8 shows that the PGA type is formed, and a circuit pattern is formed in the cover body 36 shown in FIG. 7, and the circuit pattern and the semiconductor chip 24 are connected by a wire 25. The pin 42 for external connection is connected in a circuit pattern.
제 7 도 및 제 8 도에 나타낸 반도체 장치의 경우에도 반도체 칩(24)의 전크숀패턴이 존재하는 칩면으로부터의 열이 직접 돌출부(37)로 부터 덮개체(36)로 이동되어 방열성이 우수하다.Even in the semiconductor device shown in FIGS. 7 and 8, heat from the chip surface on which the precushion pattern of the semiconductor chip 24 exists is transferred directly from the protruding portion 37 to the cover 36 to provide excellent heat dissipation. .
이상 본 고안의 실시예에 대해서 여러가지 설명하였으나 본 고안은 상술한 실시예에 한정되는 것은 아니고 고안의 정신을 일탈하지 않는 범위에서 여러가지 개변을 실시할 수 있는 것은 물론이다.The embodiments of the present invention have been described in various ways, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the invention.
이상과 같이 본 고안에 의하면 방열성이 우수한 반도체 장치를 제공할 수 있다.According to the present invention as described above, it is possible to provide a semiconductor device excellent in heat dissipation.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950018901U KR960000149Y1 (en) | 1990-11-30 | 1995-07-27 | Semiconductor device |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90-340496 | 1990-11-30 | ||
| JP2340496A JPH04207061A (en) | 1990-11-30 | 1990-11-30 | Semiconductor device |
| KR1019910018793A KR920010792A (en) | 1990-11-30 | 1991-10-25 | Semiconductor devices |
| KR2019950018901U KR960000149Y1 (en) | 1990-11-30 | 1995-07-27 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910018793A Division KR920010792A (en) | 1990-11-30 | 1991-10-25 | Semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960000149Y1 true KR960000149Y1 (en) | 1996-01-04 |
Family
ID=27340966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950018901U KR960000149Y1 (en) | 1990-11-30 | 1995-07-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960000149Y1 (en) |
-
1995
- 1995-07-27 KR KR2019950018901U patent/KR960000149Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402906B2 (en) | Enhanced die-down ball grid array and method for making the same | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US5710695A (en) | Leadframe ball grid array package | |
| US5644163A (en) | Semiconductor device | |
| US7259457B2 (en) | Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| JP2825084B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| JPH04207061A (en) | Semiconductor device | |
| JPH10335577A (en) | Semiconductor device and its manufacture | |
| JP2905609B2 (en) | Resin-sealed semiconductor device | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| KR960000149Y1 (en) | Semiconductor device | |
| JP3570672B2 (en) | Semiconductor device | |
| EP0405330A2 (en) | Flagless leadframe, package and method | |
| JPH08162575A (en) | Semiconductor device and its manufacture | |
| JPH1012788A (en) | Semiconductor device, manufacture thereof and lead frame for the semiconductor device | |
| JP2736161B2 (en) | Semiconductor device | |
| US20040000703A1 (en) | Semiconductor package body having a lead frame with enhanced heat dissipation | |
| KR960000942Y1 (en) | Lead frame | |
| JP3918748B2 (en) | Semiconductor device | |
| JPH0797616B2 (en) | Method for manufacturing semiconductor device | |
| JPH08181168A (en) | Semiconductor device | |
| JP2003060132A (en) | Substrate structure, semiconductor device and manufacturing method therefor | |
| JP2504262Y2 (en) | Semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20051222 Year of fee payment: 11 |
|
| EXPY | Expiration of term |