Claims (4)
반도체소자의 스택캐패시터 제조방법에 있어서, 실리콘기판에 형성하고, 게이트 절연막, 게이트전극, 소오스전극, 드레인 전극으로 이루어지는 모스펫(MOSFET)을 형성하는 단계와, 전체구조상부에 평탄화 절연막, 제1 절연막을 순차적으로 형성하고, 저장전극 콘택마스크를 사용하여 소오스/드레인전극이 노출된느 콘택홀을 형성하는 단계와, 전체적으로 저장전극용 제1다결정실리콘층을 증착한 후, 저장전극마스크를 이용한 식각공정으로 제1다결정실리콘층패턴을 형성하는 단계와, 전체적으로 제2 절연막을 일정두께 증착한 후 상기 저장전극 콘택마스크를 사용하여 상기 제1다결정실리콘층패턴이 노출된 콘택홀을 형성하는 단계와, 제2다결정실리콘층을 선택적으로 과잉성장시켜 상기 콘택홀을 매립하는 동시에 상기 제2 절연막에 충분히 오버랩 되도록하는 단계와, 상기 저장전극용 제2다결정실리콘층을 마스크로하여 상기 제2 절연막을 습식식각하는 단계와, 상기 제1 다결정실리콘층패턴과 제2 다결정실리콘층이 전기적으로 접속된 저장전극의 표면적을 높이기 위해 저장전극의 저부에 있는 제1 절연막을 습식식각으로 제거하는 단계와, 저장전극의 표면에 유전체막과 플레이트전극을 형성하여 스택 캐패시터를 형성하는 단계를 포함하는 반도체소자의 스택 캐패시터 제조방법.A method of manufacturing a stack capacitor of a semiconductor device, the method comprising: forming a MOSFET formed on a silicon substrate, the MOSFET comprising a gate insulating film, a gate electrode, a source electrode, and a drain electrode; Forming sequentially, forming a contact hole in which the source / drain electrodes are exposed by using the storage electrode contact mask; depositing a first polysilicon layer for the storage electrode as a whole, and then etching using the storage electrode mask. Forming a first polysilicon layer pattern, depositing a second insulating film as a whole, and forming a contact hole to which the first polysilicon layer pattern is exposed using the storage electrode contact mask; Selectively overgrow the polysilicon layer to fill the contact hole and to fully overlap the second insulating film. Locking the second insulating film using the second polycrystalline silicon layer for the storage electrode as a mask, and the first polycrystalline silicon layer pattern and the second polysilicon layer electrically connected to each other. Manufacturing a stack capacitor of a semiconductor device, the method including: wet etching the first insulating layer at the bottom of the storage electrode to increase the surface area, and forming a stack capacitor by forming a dielectric film and a plate electrode on the surface of the storage electrode. Way.
제1항에 있어서, 상기 평탄화 절연막과 제1 절연막은 예정된 식각용액에서 식각비율이 다른 물질을 사용하는 것을 특징으로 하는 반도체소자의 스택 캐패시터 제조방법.The method of claim 1, wherein the planarization insulating layer and the first insulating layer are made of a material having a different etching rate from a predetermined etching solution.
제1항에 있어서, 상기 제2 다결정실리콘층 대신에 텅스텐을 선택적으로 증착하는 것을 특징으로 하는 반도체소자의 스택 캐패시터 제조방법.The method of claim 1, wherein tungsten is selectively deposited instead of the second polycrystalline silicon layer.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.