KR20160053548A - Method for silicon photomultiplier using diffusion barrier and apparatus - Google Patents
Method for silicon photomultiplier using diffusion barrier and apparatus Download PDFInfo
- Publication number
- KR20160053548A KR20160053548A KR1020140152753A KR20140152753A KR20160053548A KR 20160053548 A KR20160053548 A KR 20160053548A KR 1020140152753 A KR1020140152753 A KR 1020140152753A KR 20140152753 A KR20140152753 A KR 20140152753A KR 20160053548 A KR20160053548 A KR 20160053548A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- trench
- forming
- junction
- diffusion barrier
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 62
- 239000010703 silicon Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000004888 barrier function Effects 0.000 title claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 18
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 230000003247 decreasing effect Effects 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- -1 nitrogen ions Chemical class 0.000 claims description 6
- 238000000149 argon plasma sintering Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/035281—Shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
- H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 확산 방지층을 이용한 실리콘 광증배 소자(Silicon PhotoMultiplier device: SiPM) 및 제조하는 방법에 관한 것이다.The present invention relates to a Silicon PhotoMultiplier device (SiPM) using a diffusion barrier layer and a method of manufacturing the same.
실리콘 광증배 소자(Silicon Photomultiplier; SiPM)는 100만배로 신호를 증폭시킬 수 있어, 단일 광자의 측정이 가능하고, 초소형으로 제작이 가능하며, 동작전압이 낮고(일반적으로 25~100V), 자기장에 영향을 받지 않는 특징을 가지고 있다. Silicon Photomultiplier (SiPM) is capable of amplifying signals by a factor of one million, enabling single photon measurement, miniaturization, low operating voltage (typically 25-100V), magnetic field It has features that are not affected.
도 1은 일반적인 실리콘 광증배 소자 및 그에 포함된 어느 하나의 마이크로 픽셀을 나타낸 도면이고, 도 2는 도 1의 마이크로 픽셀에 있어서, 제 1 및 제 2 접합층 및 에피텍시층 각각의 도핑농도에 대응하여, 동작전압 인가에 따른 활성영역의 전기장 분포를 나타낸 도면이다.FIG. 1 is a view showing a general silicon light-diffusing element and any one of the micro-pixels included therein, and FIG. 2 is a graph showing the relationship between the doping concentration of each of the first and second bonding layers and the epitaxial layer And the electric field distribution of the active region corresponding to the application of the operating voltage.
실리콘 광증배 소자는 다수의 마이크로 픽셀(Micro-pixel)을 포함하여 이루어진다. 각 마이크로 픽셀의 크기는 25~100㎛로 1㎟의 면적당 마이크로 픽셀 100~1000개가 집적된다. 각 마이크로 픽셀은 p+ 전도성 타입의 기판 위에 5㎛ 이하의 두께로 형성된 p- 전도성 타입의 에피텍시층(Epitaxial Layer)과, 에피텍시층 내에 순차적으로 p 이온과 n+ 이온을 주입하여 형성된 PN 접합층(PN-Junction Layer)을 포함한다. The silicon photoemission element comprises a plurality of micro-pixels. The size of each micropixel is 25 to 100 μm, and 100 to 1000 micro pixels per 1
마이크로 픽셀의 간단한 동작 원리는 다음과 같다. PN 접합층에서는 n형에서 p형 방향으로 매우 강한 전기장이 형성됨에 따라 얇은 공핍 영역(Depletion Region)이 형성된다. 이때, 마이크로 픽셀로 입사되는 빛(광자)에 의해 생성된 전자-정공 짝(Electron-Hole Pair)이 형성되어 있는 전기장에 의해 가속된다. 이렇게 가속된 전자-정공 짝은 전자사태 방전(Avalanche Breakdown)을 야기시키고, 전자사태 방전에 의해 신호가 증폭된다. 각 마이크로 픽셀은 도 2에 도시된 가이거 영역(Geiger region)에서 동작하며, 센서내의 모든 마이크로 픽셀들의 신호는 하나의 출력으로 합쳐진다. 도 2는 일반적인 실리콘 광증배 소자에서 에피텍시층 내 전기장의 분포를 나타내는 도면이다. The simple operation principle of the micro-pixel is as follows. In the PN junction layer, a very depletion region is formed as a very strong electric field is formed from the n type to the p type direction. At this time, the electrons are accelerated by an electric field in which an electron-hole pair generated by the light (photon) incident on the micro-pixel is formed. This accelerated electron-hole pair causes an Avalanche Breakdown, and the signal is amplified by the electric field discharge. Each micro-pixel operates in the Geiger region shown in Fig. 2, and the signals of all the micro-pixels in the sensor are combined into one output. 2 is a diagram showing the distribution of the electric field in the epitaxial layer in a general silicon light diffusing device.
이러한 종래 실리콘 광증배 소자는 각 마이크로 픽셀을 광학적으로 서로 분리하기 위하여, 마이크로 픽셀 사이에 배치되는 트랜치 구조 또는 가드링을 포함한다. 즉, 트랜치 구조 또는 가드링은 마이크로 픽셀 간에 서로 미치는 영향을 감소시키기 위한 구성이다. Such a conventional silicon photoemission element includes a trench structure or a guard ring disposed between the micro-pixels to optically separate each micro-pixel from one another. That is, the trench structure or the guard ring is a structure for reducing mutual influence among the micro pixels.
한편, 한국등록특허 제10-1113364호(발명의 명칭: 실리콘 광전자 증배관 및 상기 실리콘 광전자 증배관을 위한 셀)는 종래 실리콘 광증배 소자의 구조를 개시하면서 이방성 에칭에 의해 마이크로 픽셀 사이에 형성되는 오목부 형상의 분리 요소에 대한 기술을 설명하고 있다.Korean Patent No. 10-1113364 (entitled "Silicon Photomultiplier Tubes and Cells for the Silicon Photomultiplier Tubes") discloses a structure of a conventional silicon photodiode element and is formed between micro pixels by anisotropic etching Describes a technique for a recessed separating element.
한편, 종래에는 실리콘 광증배 소자의 제조시, 마이크로 픽셀의 집적도를 향상시키기 위하여, 패턴의 선 폭이 줄어들고 있다. 선 폭이 줄어 들수록 PN접합층의 불순물이 후속 열처리 공정에서 트렌치로 확산됨에 따라 트렌치의 상부 및 모서리 부분에서 PN접합의 평면 영역보다 큰 전계값(전기장)을 형성하여 PN의 항복전압(breakdown voltage)을 감소시키는 문제가 있었다.On the other hand, in order to improve the degree of integration of micro-pixels in manufacturing a silicon photo-resist device, the line width of the pattern has been reduced. As the line width decreases, the impurity of the PN junction layer diffuses into the trench in the subsequent annealing process, so that an electric field (electric field) larger than the planar region of the PN junction is formed at the top and corner portions of the trench, .
본 발명의 일부 실시예는 실리콘 광증배 소자의 제조시 발생할 수 있는 PN접합층의 불순물의 확산으로 인한 PN 항복전압(breakdown voltage)이 감소되는 것을 방지하는 제조 방법을 제안하는 것을 목적으로 한다.Some embodiments of the present invention aim to propose a fabrication method that prevents the PN breakdown voltage from being reduced due to the diffusion of impurities in the PN junction layer that may occur in the fabrication of a silicon photodiode device.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법은 중간층에 단위 마이크로 픽셀을 구분하는 트렌치를 형성하는 단계, 마이크로 픽셀의 영역에 PN접합층을 형성하는 단계, PN접합층과 트렌치의 측벽 사이에 확산 방지층을 형성하는 단계, 실리콘 광증배 소자의 상부면에 절연층을 형성하는 단계, 절연층의 상부면에 폴리실리콘 저항층을 형성하는 단계, 및 폴리실리콘 저항층과 PN접합층을 연결하는 금속 전극을 형성하는 단계를 포함한다. According to a first aspect of the present invention, there is provided a method of manufacturing a silicon photoexposure device using a diffusion barrier layer, the method comprising: forming a trench for separating unit micro-pixels from an intermediate layer; Forming a PN junction layer between the PN junction layer and the sidewalls of the trench, forming a diffusion barrier layer between the PN junction layer and the sidewalls of the trench, forming an insulating layer on the upper surface of the silicon photoresist, And forming a metal electrode connecting the polysilicon resistive layer and the PN junction layer.
또한, 본 발명의 제 2 측면에 따른 확산 방지층을 이용한 실리콘 광증배 소자는 기판, 기판 위의 중간층, 중간층에 형성되며 단위 마이크로 픽셀 영역을 구분하는 트렌치, 중간층에 형성된 PN 접합층, PN접합층과 트렌치의 측벽 사이에 형성된 확산 방지층, 실리콘 광증배 소자의 상부면에 형성된 절연층, 절연층의 상부면에 형성된 폴리실리콘 저항층, 폴리실리콘 저항층과 PN접합층을 연결하는 금속전극을 포함한다.In addition, the silicon photoimageable device using the diffusion barrier layer according to the second aspect of the present invention includes a substrate, an intermediate layer on the substrate, a trench for defining a unit micro-pixel region, a PN junction layer formed on the intermediate layer, A diffusion preventing layer formed between the sidewalls of the trench, an insulating layer formed on the upper surface of the silicon light diffusing element, a polysilicon resistance layer formed on the upper surface of the insulating layer, and a metal electrode connecting the polysilicon resistance layer and the PN junction layer.
또한, 본 발명의 제 3 측면에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법은 중간층에 PN접합층을 형성하는 단계, PN접합층이 형성된 중간층을 단위 마이크로 픽셀로 구분하는 트렌치를 형성하는 단계, PN접합층과 트렌치의 측벽 사이에 확산 방지층을 형성하는 단계, 실리콘 광증배 소자의 상부면에 절연층을 형성하는 단계, 절연층의 상부면에 폴리실리콘 저항층을 형성하는 단계, 및 폴리실리콘 저항층과 PN접합층을 연결하는 금속 전극을 형성하는 단계를 포함한다.A method of manufacturing a silicon photoexposure device using a diffusion barrier layer according to a third aspect of the present invention includes the steps of forming a PN junction layer in an intermediate layer, forming a trench for separating an intermediate layer formed with a PN junction layer into unit micro- Forming a diffusion barrier layer between the PN junction layer and the sidewalls of the trench, forming an insulating layer on the top surface of the silicon photoresist, forming a polysilicon resistive layer on the top surface of the insulating layer, And forming a metal electrode connecting the resistance layer and the PN junction layer.
전술한 본 발명의 과제 해결 수단에 의하면, PN접합층과 트렌치의 측벽 사이에 확산 방지층을 형성하여, PN접합층의 불순물이 트렌치까지 확산되는 것을 방지하고, 이로 인해 트렌치의 측벽에서 PN 항복전압(breakdown voltage)이 감소되는 것을 방지하여 소자의 성능이 향상되는 효과가 있다.According to the above-mentioned object of the present invention, a diffusion preventing layer is formed between the PN junction layer and the sidewall of the trench to prevent the impurity of the PN junction layer from diffusing to the trench, thereby causing a PN breakdown voltage the breakdown voltage is prevented from being reduced, thereby improving the performance of the device.
도 1은 일반적인 실리콘 광증배 소자 및 그에 포함된 어느 하나의 마이크로 픽셀을 나타낸 도면이다.
도 2는 도 1의 마이크로 픽셀에 있어서, 제 1 및 제 2 접합층 및 에피텍시층 각각의 도핑농도에 대응하여, 동작전압 인가에 따른 활성영역의 전기장 분포를 나타낸 도면이다.
도 3a는 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 평면을 도시한 도면이다.
도 3b는 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 단면을 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제작 순서도이다.
도 5는 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제작 공정도이다.
도 6은 본 발명의 다른 실시예에 따른 실리콘 광증배 소자의 제작 순서도이다.
도 7은 본 발명의 일 실시예에 따른 확산 방지층의 공정과정을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제작 순서도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a general silicon light-diffusing element and any one of the micro-pixels included therein. FIG.
FIG. 2 is a diagram showing the electric field distribution of the active region according to application of the operating voltage, corresponding to the doping concentration of each of the first and second junction layers and epitaxial layers in the micro-pixel of FIG. 1;
FIG. 3A is a plan view of a silicon laser diffraction element using a diffusion prevention layer according to an embodiment of the present invention. FIG.
FIG. 3B is a cross-sectional view illustrating a silicon light diffusing device using a diffusion preventing layer according to an embodiment of the present invention.
4 is a flowchart illustrating a fabrication process of a silicon light diffusing device using a diffusion preventing layer according to an embodiment of the present invention.
5 is a view illustrating a manufacturing process of a silicon light diffusing device using a diffusion preventing layer according to an embodiment of the present invention.
6 is a flowchart illustrating a fabrication process of a silicon light diffusing device according to another embodiment of the present invention.
7 is a view for explaining a process of a diffusion preventing layer according to an embodiment of the present invention.
FIG. 8 is a flowchart illustrating a fabrication process of a silicon light diffusing device using a diffusion preventing layer according to another embodiment of the present invention.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자 및 제조 방법에 대하여 자세히 설명한다.Hereinafter, a silicon photodissociation device using a diffusion prevention layer according to an embodiment of the present invention and a manufacturing method thereof will be described in detail with reference to the drawings.
도 3a는 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 평면을 도시한 도면이다.FIG. 3A is a plan view of a silicon laser diffraction element using a diffusion prevention layer according to an embodiment of the present invention. FIG.
먼저, 도 3a에 도시된 바와 같이, 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자(10)의 기판은 p 전도성 타입 또는 n 전도성 타입으로 도핑되고, 실리콘 기판일 수 있다. 참고로, 실리콘 광증배 소자(10)의 단위 마이크로 픽셀 영역(Micro pixel, MP)은 마이크로 픽셀을 둘러싼 트렌치에 의하여 구분될 수 있다. 즉, 좌우 측면에 배치된 트렌치와 전후방에 배치된 트렌치가 마이크로 픽셀 영역을 둘러싸도록 할 수 있다.First, as shown in FIG. 3A, the substrate of the silicon
다음으로, 도 3b는 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 단면을 도시한 단면도이다.Next, FIG. 3B is a cross-sectional view showing a cross section of a silicon light diffusing device using a diffusion preventing layer according to an embodiment of the present invention.
도 3b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 실리콘 광증배 소자(10)는 기판(110), 중간층(120), 트렌치(130), P형 반도체층(140), N 형 반도체층(150), 절연층(160), 폴리실리콘 저항층(170), 금속 전극(180), 및 확산 방지층(190)을 포함한다. 3B, the silicon
기판(110)의 상부에 중간층(120)이 형성될 수 있다. 또한, 기판(110)은 p 전도성 타입 또는 n 전도성 타입으로 도핑되고, 실리콘 기판일 수 있다. 이때, 기판의 도핑 농도는 1016~1020cm-3의 고농도이거나, 자연적으로 발생하는 암전류(Dark Current)를 감소시키기 위해 1012~1016cm-3의 저농도일 수도 있다. The
중간층(120)은 기판(110)의 상부와 절연층(160)의 중간에 형성된다. 이때, 중간층(120)은 에피텍시(epitaxy)공정을 이용하여 형성시킬 수 있다. 또한, 트렌치(130)와 PN접합층은 중간층(120)상에 형성될 수 있다. The
또한, 중간층(120)은 기판(110)과 동일한 전도성 타입으로 도핑된다. 즉, 기판(110)이 p 전도성 타입이면 중간층(120)도 p 전도성 타입이다. 중간층(120)은 1014~1018cm-3과 같이 기판(110)과 다른 도핑 농도로 형성시킬 수 있고, 기판(110)에 자연적으로 발생하는 암전류(Dark Current)를 감소시키기 위해 1012~1016cm-3과 같이 기판(110)과 동일한 도핑 농도로 형성시킬 수도 있다.In addition, the
트렌치(130)는 중간층(120)에 형성될 수 있다. 또한, 트렌치(130)를 통하여 실리콘 광증배 소자(10)를 단위 마이크로 픽셀 영역으로 구분할 수 있다.The
참고로, P형 반도체층(140) 및 N형 반도체층(150)에 의해 중간층(120) 내에는 PN 접합층이 성장되고, PN 접합이 일어나 공핍 영역이 형성된다. 이러한 공핍 영역에서 발생되는 전자사태 방전은 마이크로 픽셀로 입사되는 빛의 증폭과 매우 밀접한 관계를 가진다. 즉, 2차 광자가 생성될 수 있고, 생성된 2차 광자에 의해 마이크로 픽셀의 광검출 효율에 악영향을 미치는 크로스토크 현상이 일어날 수 있다. 마이크로 픽셀로 입사되는 빛이 증폭되기 위해서는, 입사광이 PN 접합층까지 효율적으로 전달되어야 한다.For reference, a PN junction layer is grown in the
절연층(160)은 실리콘 광증배 소자(10) 내의 다중 픽셀을 격리시킬 수 있다. 또한, 절연층(160)은 트렌치(130)가 형성될 때, 트렌치(130)를 산화물로 채우기 전에 중간층(120)과 트렌치영역 사이에 형성되어 함께 트렌치(130)를 이루기도 하며, PN접합층이 형성된 후, 트렌치(130)를 제외한 영역 상에 절연층(160)이 형성되어 다중 픽셀을 격리시킬 수 있다.The insulating
한편, 절연층(160)을 통해서, 빛(광자)가 입사하면 빛에 의해 생성된 전자-정공 쌍(electron-hole pair)이 내부 자기장에 의해 가속화 됨에 따라 충돌 이온화(impact ionization)에 의해 캐리어 수가 기하급수적으로 증가하면서 신호가 증폭되어 나타날 수 있다. 또한, 빛(광자)은 폴리실리콘 저항층(170)을 통해서 입사될 수도 있다.On the other hand, when light (photon) is incident through the insulating
또한, 폴리실리콘 저항층(170)은 절연층(160)의 상부면에 형성될 수 있다. 이때, 폴리실리콘 저항층(170)은 Quenching 저항으로 실리콘 광증배 소자(10)의 마이크로 픽셀 내에 입사된 광에 의해 전자 사태(avalanche breakdown)가 발생되면 일정량의 전류가 흐른 후 전류를 차단함으로써 실리콘 광증배 소자(10) 내의 모든 마이크로 픽셀에서 출력되는 전류의 양을 동일하게 만들고, 마이크로 픽셀 내의 잔류 전류를 종식시킴으로써 마이크로 픽셀을 수십 나노 초 내에 동작 상태로 만들 수 있다. In addition, the
또한, 실리콘 광증배 소자(10)내에 폴리실리콘 저항층(170)과 PN접합층을 연결하는 금속 전극(180)이 형성될 수 있으며, 금속 전극(180)은 PN접합층과 폴리실리콘 저항층(170)을 전기적으로 연결할 수 있다.A
한편, 확산 방지층(190)은 PN영역의 불순물 주입 후 후속의 열처리 공정에서, 불순물이 트렌치(130)까지 확산되는 것을 방지한다. 종전의 구성에는 불순물이 트렌치(130)까지 확산되면, 트렌치(130)상부 및 모서리 부분의 거칠고 뾰족한 표면에서 PN접합의 평면 영역보다 큰 전계값을 갖게 되어, 센서의 PN 항복전압(breakdown voltage)이 감소되는 문제가 발생할 수 있었다. On the other hand, the
그러나, 본 발명의 일 실시예에 따른 확산 방지층(190)은 불순물이 트렌치(130)까지 확산되는 것을 방지하며, 이로 인하여 센서의 PN 항복전압(breakdown voltage)이 감소되는 것을 방지할 수 있다.However, the
이때, 확산 방지층(190)은 트렌치(130)의 측벽과 PN접합층 사이에 질소 이온을 주입한 이후 열처리를 함으로써 형성된 실리콘 질화물(Si3N4)일 수 있다. At this time, the
다음은 도 4를 참조하여, 실리콘 광증배 소자의 제작 방법에 대해서 자세히 설명하고자 한다. Next, referring to FIG. 4, a manufacturing method of a silicon light diffusing device will be described in detail.
도 4는 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제작 순서도이다.4 is a flowchart illustrating a fabrication process of a silicon light diffusing device using a diffusion preventing layer according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법은 기판(110) 위에 중간층(120)을 형성하고(S400), 중간층(120)에 단위 마이크로 픽셀을 구분하는 트렌치(130)를 형성하고(S410), 마이크로 픽셀의 영역에 PN접합층을 형성하고(S420), PN접합층과 트렌치(130)의 측벽 사이에 확산 방지층(190)을 형성하고(S430), 실리콘 광증배 소자(10)의 상부면에 절연층(160)을 형성하고(S440), 절연층(160)의 상부면에 폴리실리콘 저항층(170)을 형성하고(S450), 폴리실리콘 저항층(170)과 PN접합층을 연결하는 금속 전극(180)을 형성한다(S460).A method of manufacturing a silicon photoemission device using a diffusion barrier layer according to an embodiment of the present invention includes forming an
도 5를 참조하여 좀더 자세히 설명하면, 도 5는 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제작 공정도이다.FIG. 5 is a view illustrating a fabrication process of a silicon light diffusion device using a diffusion prevention layer according to an embodiment of the present invention. Referring to FIG.
먼저, 도 5의 (a)를 살펴보면, 기판(10) 위에 중간층(120)을 형성한다(S400). Referring to FIG. 5A, an
예를 들어, 기판(110)은 p 전도성 타입 또는 n 전도성 타입으로 도핑된 것으로, 1016~1020cm-3의 고농도로 도핑된 것이거나, 기판(110)에 자연적으로 발생하는 암전류(Dark Current)를 감소시키기 위해 1012~1016cm-3의 저농도 도핑을 할 수도 있다. For example, the
다음으로, 도 5 의 (b)에 도시된 바와 같이, 앞선 단계 S400에서 중간층(120)이 형성된 소자 내에 단위 마이크로 픽셀을 구분하는 트렌치(130)를 형성한다(S410). Next, as shown in FIG. 5B, a
이때, 트렌치(130)의 내부를 산화물(Oxide)로 채움으로 단위 마이크로 픽셀을 구분하는 트렌치(130)를 형성시킬 수 있다. At this time, the
한편, 실리콘 광증배 소자(10)는 복수의 마이크로 픽셀의 영역을 포함하며, 단위 마이크로 픽셀 영역은 마이크로 픽셀을 둘러싼 트렌치(130)에 의하여 구분될 수 있다. On the other hand, the
또한, 트렌치(130)는 픽셀 격리를 위한 절연층(160)을 함께 형성하여 만들 수도 있다. 이때 사용되는 절연체로는 이산화규소나 질화규소 등이 사용될 수 있다.In addition, the
다음으로, 도 5의 (c)에 도시된 바와 같이, 앞선 단계 S410에서 형성된 소자 위에 P형 반도체층(140)과 N형 반도체층(150)을 형성하여, 단위 마이크로 픽셀의 영역에 PN접합층을 형성한다(S420). Next, as shown in FIG. 5C, the P-
즉, PN접합층은 중간층(120)영역에서 형성될 수 있다. 이때의 PN접합층은 이온 주입 공정을 이용하여 형성될 수 있다. 그리고, PN 접합으로 인하여 공핍 영역이 형성된다. That is, the PN junction layer may be formed in the
다음으로, 도 5의 (d)에 도시된 바와 같이, 앞선 단계 S420에서 형성된 PN접합층과 트렌치(130)의 측벽 사이에 확산 방지층(190)을 형성한다(S430). Next, as shown in FIG. 5D, a
이때의 확산 방지층(190)은 PN영역에 불순물을 주입 후 후속의 열처리 공정에서 불순물이 트렌치(130)까지 확산 되는 것을 방지할 수 있다.At this time, the
또한, 확산 방지층(190)은 질소(Nitrogen)를 이온 주입하여 형성될 수 있다. 이후, 열처리 공정을 통해 실리콘과 결합하여 실리콘 질화물(Si3N4)을 형성시킬 수 있다. 보다 자세한 방법은 후술하는 도 6을 예를 들어 설명하도록 한다.Also, the
다음으로, 도 5의 (e)에 도시된 바와 같이, 앞선 단계 S430에서 형성된 실리콘 광증배 소자(10)의 상부면에 절연층(160)을 형성한다(S440). Next, as shown in FIG. 5E, the insulating
이때의 절연층(160)은 픽셀을 격리시키기 위한 절연체로서 이산화규소나 질화규소 등으로 이루어질 수 있으며, 절연층(160)을 통해 PN 접합층으로 광자가 입사되면 전자-정공 쌍이 발생하여 내부 전자기장에 의하여 가속화 되면서 충돌 이온화에 의해 전기적 항복이 일어날 수 있다.At this time, the insulating
다음으로, 도 5의 (f)에 도시된 바와 같이, 앞선 단계 S440에서 형성된 절연층(160)의 상부면에 폴리실리콘 저항층(170)을 형성할 수 있다(S450). Next, as shown in FIG. 5F, the
한편, 실시예에 따라, 절연층(160)의 상부면에 폴리실리콘 저항층(170)을 형성 후, 폴리실리콘 저항층(170)의 상부에 절연층(160)을 추가로 충진하며 형성할 수 있다. 절연층(160)의 증착에 따라 각 마이크로 픽셀에 입사되는 빛 중 반사되는 빛을 줄여 감도를 향상시킬 수 있다. According to an embodiment of the present invention, a
다음으로, 도 5의 (g)에 도시된 바와 같이, 앞선 단계 S450에서 형성된 폴리실리콘 저항층(170)과 PN접합층을 연결하는 금속 전극(180)을 형성한다(S460). Next, as shown in FIG. 5G, the
이때, 금속 전극(180)을 형성하는 단계는 절연층(160)을 통과하여, 폴리실리콘 저항층(170), PN접합층, 및 금속 전극(180)을 서로 전기적으로 연결하는 컨텍홀을 형성하는 단계를 포함할 수 있다. The step of forming the
컨택홀 형성을 위하여 폴리실리콘 저항층(170) 및 절연층(160)의 상부면에 포토레지스트를 적층하고, 마스크를 이용하여 특정 부분을 노광한 후, 의도하는 컨택홀의 형상대로 패턴을 현상하고, 습식 식각 또는 건식 식각을 통해 폴리실리콘 저항층(170)과 절연층(160)을 식각하는 공정을 수행할 수 있다.A photoresist is laminated on the upper surface of the
즉, 컨텍홀은 폴리실리콘 저항층(170) 및 절연층(160)을 식각하여 PN접합층의 일부를 노출시킴으로써 형성시킬 수 있다. 이때, 형성된 컨텍홀 상에 금속 전극(180)이 배치됨으로 폴리실리콘 저항층(170)과 PN접합층이 전기적으로 연결 될 수 있다.That is, the contact hole can be formed by exposing a part of the PN junction layer by etching the
한편, 실시예에 따라, 마이크로 픽셀의 영역에 PN접합층을 형성하는 단계(S420)이전에, 확산 방지층(190)을 먼저 형성할 수도 있다(S430).Meanwhile, according to the embodiment, the
도 6을 참조하면, 도 6은 본 발명의 다른 실시예에 따른 실리콘 광증배 소자의 제작 순서도이다.Referring to FIG. 6, FIG. 6 is a flowchart illustrating a fabrication process of a silicon light diffusing device according to another embodiment of the present invention.
도 6을 참조하면, 본 발명의 일 실시예에 따른 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법은 기판(110) 위에 중간층(120)을 형성하고(S600), 중간층(120)에 단위 마이크로 픽셀을 구분하는 트렌치(130)를 형성하고(S610), 트렌치(130)의 측벽에 인접하도록 확산 방지층(190)을 형성하고(S620), 마이크로 픽셀의 영역에 포함된 확산 방지층(190)들 사이에 PN접합층을 형성하고(S630), 실리콘 광증배 소자(10)의 상부면에 절연층(160)을 형성하고(S640), 절연층(160)의 상부면에 폴리실리콘 저항층(170)을 형성하고(S650), 폴리실리콘 저항층(170)과 PN접합층을 연결하는 금속 전극(180)을 형성한다(S660).Referring to FIG. 6, a method of fabricating a silicon photoemission device using a diffusion barrier layer according to an embodiment of the present invention includes forming an
한편, 도 7은 본 발명의 일 실시예에 따른 확산 방지층의 공정과정을 설명하기 위한 도면이다.Meanwhile, FIG. 7 is a view for explaining a process of a diffusion preventing layer according to an embodiment of the present invention.
도 7을 참조하면, 확산 방지층(190)은 PN영역의 불순물이 트렌치(130)의 측벽까지 확산되는 것을 방지하며, 이로 인해, 트렌치(130) 측벽 영역에서 PN 항복전압(breakdown voltage)이 감소되는 것을 방지할 수 있다.7, the
확산 방지층(190)의 형성을 위하여 PN접합층의 상부면에 포토레지스트(200)를 적층하고, 마스크를 이용하여 특정 부분을 노광한 후, 패턴을 현상한다. 이때의 특정 부분은 PN접합층과 트렌치(130) 측벽의 사이인데, PN접합층과는 떨어져 있고, 트렌치(130) 측벽의 절연층(160)과는 맞닿을 수 있다. 이 후, 질소 이온을 주입한 후, 열처리 공정을 하면 주입된 질소는 중간층(120)내의 실리콘과 결합하여 실리콘 질화물(Si3N4)이 형성되고, 불필요한 포토레지스트(200)는 아세톤(acetone)과 같은 유기용매로 제거하거나, 건식 또는 습식 식각하는 공정을 수행할 수 있다.To form the
한편, 실시예에 따라, 중간층(120)에 단위 마이크로 픽셀을 구분하는 트렌치(130)를 형성하기 전에, 먼저 중간층(120)에 PN접합층을 형성 후, 중간층(120)에 단위 마이크로 픽셀을 구분하는 트렌치(130)를 형성할 수 있다. According to an embodiment of the present invention, a PN junction layer is first formed on the
다음으로, 도 8은 본 발명의 다른 실시예에 따른 실리콘 광증배 소자의 제작 순서도이다.Next, FIG. 8 is a flowchart illustrating a fabrication process of a silicon light diffusing device according to another embodiment of the present invention.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 실리콘 광증배 소자의 제조 방법은 기판(110) 위에 중간층(120)을 형성하고(S800), 중간층(120)의 마이크로 픽셀로 설정된 영역에 PN접합층을 형성하고(S810), PN접합층이 형성된 중간층을 단위 마이크로 픽셀로 구분하는 트렌치(130)를 형성하고(S820), PN접합층과 트렌치(130)의 측벽 사이에 확산 방지층(190)을 형성하고(S830), 실리콘 광증배 소자(10)의 상부면에 절연층(160)을 형성하고(S840), 절연층(160)의 상부면에 폴리실리콘 저항층(170)을 형성하고(S850), 폴리실리콘 저항층(170)과 PN접합층을 연결하는 금속 전극(180)을 형성한다(S860). Referring to FIG. 8, a method of manufacturing a silicon photoemissive device according to another embodiment of the present invention includes forming an
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those skilled in the art that the foregoing description of the present invention is for illustrative purposes only and that those of ordinary skill in the art can readily understand that various changes and modifications may be made without departing from the spirit or essential characteristics of the present invention. will be. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
10: 실리콘 광증배 소자
110: 기판
120: 중간층
130: 트렌치
140: P형 반도체층
150: N형 반도체층
160: 절연층
170: 폴리실리콘 저항층
180: 금속 전극
190: 확산 방지층
200: 포토레지스트10: Silicone diffraction element
110: substrate
120: middle layer
130: trench
140: P-type semiconductor layer
150: N-type semiconductor layer
160: insulating layer
170: Polysilicon resistance layer
180: metal electrode
190: diffusion prevention layer
200: photoresist
Claims (12)
중간층에 단위 마이크로 픽셀을 구분하는 트렌치를 형성하는 단계;
상기 마이크로 픽셀의 영역에 PN접합층을 형성하는 단계;
상기 PN접합층과 상기 트렌치의 측벽 사이에 확산 방지층을 형성하는 단계;
상기 실리콘 광증배 소자의 상부면에 절연층을 형성하는 단계;
상기 절연층의 상부면에 폴리실리콘 저항층을 형성하는 단계; 및
상기 폴리실리콘 저항층과 상기 PN접합층을 연결하는 금속 전극을 형성하는 단계를 포함하는 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법. A manufacturing method of a silicon light diffusing device using a diffusion preventing layer,
Forming a trench for separating the unit micro-pixels from the intermediate layer;
Forming a PN junction layer in a region of the micro-pixel;
Forming a diffusion barrier layer between the PN junction layer and the sidewalls of the trench;
Forming an insulating layer on an upper surface of the silicon light diffusing device;
Forming a polysilicon resistive layer on an upper surface of the insulating layer; And
And forming a metal electrode connecting the polysilicon resistance layer and the PN junction layer.
상기 확산 방지층을 형성하는 단계는
상기 트렌치의 측벽과 상기 PN접합층 사이에 질소 이온을 주입한 후 열처리하여 실리콘 질화물(Si3N4)을 형성시키는 것인 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법.The method according to claim 1,
The step of forming the diffusion barrier layer
Wherein the silicon nitride (Si 3 N 4 ) is formed by injecting nitrogen ions between the sidewalls of the trench and the PN junction layer and then performing heat treatment.
상기 확산 방지층은
상기 PN접합층의 불순물이 상기 트렌치의 측벽까지 확산되는 것을 방지하여, 상기 트렌치의 측벽 영역에서 PN 항복전압(breakdown voltage)이 감소되는 것을 방지하는 것인 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법.The method according to claim 1,
The diffusion barrier layer
Thereby preventing impurities of the PN junction layer from diffusing to the sidewalls of the trench and preventing a PN breakdown voltage from decreasing in a sidewall region of the trench. .
기판;
상기 기판 위의 중간층;
상기 중간층에 형성되며 단위 마이크로 픽셀의 영역을 구분하는 트렌치;
상기 중간층에 형성된 PN 접합층;
상기 PN접합층과 상기 트렌치의 측벽 사이에 형성된 확산 방지층;
상기 실리콘 광증배 소자의 상부면에 형성된 절연층;
상기 절연층의 상부면에 형성된 폴리실리콘 저항층;
상기 폴리실리콘 저항층과 상기 PN접합층을 연결하는 금속 전극을 포함하는 확산 방지층을 이용한 실리콘 광증배 소자.In a silicon light diffusing element using a diffusion preventing layer,
Board;
An intermediate layer on the substrate;
A trench formed in the intermediate layer and defining a region of the unit micro-pixels;
A PN junction layer formed on the intermediate layer;
A diffusion barrier layer formed between the PN junction layer and the sidewalls of the trench;
An insulating layer formed on an upper surface of the silicon light-scattering element;
A polysilicon resistance layer formed on an upper surface of the insulating layer;
And a metal electrode connecting the polysilicon resistance layer and the PN junction layer.
상기 확산 방지층은
상기 트렌치의 측벽과 상기 PN접합층 사이에 질소 이온을 주입한 후 열처리하여 형성된 실리콘 질화물(Si3N4)인 것인 확산 방지층을 이용한 실리콘 광증배 소자.5. The method of claim 4,
The diffusion barrier layer
Wherein the silicon nitride (Si 3 N 4 ) is formed by injecting nitrogen ions between the sidewalls of the trench and the PN junction layer and then heat-treating the silicon nitride superlattice.
상기 확산 방지층은
상기 PN접합층의 불순물이 상기 트렌치의 측벽까지 확산되는 것을 방지하여, 상기 트렌치의 측벽 영역에서 PN 항복전압(breakdown voltage)이 감소되는 것을 방지하는 것인 확산 방지층을 이용한 실리콘 광증배 소자.5. The method of claim 4,
The diffusion barrier layer
Wherein the PN junction layer prevents impurities in the PN junction layer from diffusing to the sidewalls of the trench to prevent a PN breakdown voltage from decreasing in a sidewall region of the trench.
중간층에 단위 마이크로 픽셀을 구분하는 트렌치를 형성하는 단계;
상기 트렌치의 측벽에 인접하도록 확산 방지층을 형성하는 단계;
상기 마이크로 픽셀의 영역에 포함된 확산 방지층들 사이에 PN접합층을 형성하는 단계;
상기 실리콘 광증배 소자의 상부면에 절연층을 형성하는 단계;
상기 절연층의 상부면에 폴리실리콘 저항층을 형성하는 단계; 및
상기 폴리실리콘 저항층과 상기 PN접합층을 연결하는 금속 전극을 형성하는 단계를 포함하는 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법. A manufacturing method of a silicon light diffusing device using a diffusion preventing layer,
Forming a trench for separating the unit micro-pixels from the intermediate layer;
Forming a diffusion barrier layer adjacent the sidewalls of the trench;
Forming a PN junction layer between the diffusion preventing layers included in the region of the micro-pixel;
Forming an insulating layer on an upper surface of the silicon light diffusing device;
Forming a polysilicon resistive layer on an upper surface of the insulating layer; And
And forming a metal electrode connecting the polysilicon resistance layer and the PN junction layer.
상기 확산 방지층을 형성하는 단계는
상기 트렌치의 측벽과 상기 PN접합층 사이에 질소 이온을 주입한 후 열처리하여 실리콘 질화물(Si3N4)을 형성시키는 것인 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법.8. The method of claim 7,
The step of forming the diffusion barrier layer
Wherein the silicon nitride (Si 3 N 4 ) is formed by injecting nitrogen ions between the sidewalls of the trench and the PN junction layer and then performing heat treatment.
상기 확산 방지층은
상기 PN접합층의 불순물이 상기 트렌치의 측벽까지 확산되는 것을 방지하여, 상기 트렌치의 측벽 영역에서 PN 항복전압(breakdown voltage)이 감소되는 것을 방지하는 것인 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법.8. The method of claim 7,
The diffusion barrier layer
Thereby preventing impurities of the PN junction layer from diffusing to the sidewalls of the trench and preventing a PN breakdown voltage from decreasing in a sidewall region of the trench. .
중간층의 마이크로 픽셀로 설정된 영역에 PN접합층을 형성하는 단계;
상기 PN접합층이 형성된 중간층을 단위 마이크로 픽셀로 구분하는 트렌치를 형성하는 단계;
상기 PN접합층과 상기 트렌치의 측벽 사이에 확산 방지층을 형성하는 단계;
상기 실리콘 광증배 소자의 상부면에 절연층을 형성하는 단계;
상기 절연층의 상부면에 폴리실리콘 저항층을 형성하는 단계; 및
상기 폴리실리콘 저항층과 상기 PN접합층을 연결하는 금속 전극을 형성하는 단계를 포함하는 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법.A manufacturing method of a silicon light diffusing device using a diffusion preventing layer,
Forming a PN junction layer in an area set as a micro-pixel of the intermediate layer;
Forming a trench for dividing an intermediate layer formed with the PN junction layer into unit micro-pixels;
Forming a diffusion barrier layer between the PN junction layer and the sidewalls of the trench;
Forming an insulating layer on an upper surface of the silicon light diffusing device;
Forming a polysilicon resistive layer on an upper surface of the insulating layer; And
And forming a metal electrode connecting the polysilicon resistance layer and the PN junction layer.
상기 확산 방지층을 형성하는 단계는
상기 트렌치의 측벽과 상기 PN접합층 사이에 질소 이온을 주입한 후 열처리하여 실리콘 질화물(Si3N4)을 형성시키는 것인 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법.11. The method of claim 10,
The step of forming the diffusion barrier layer
Wherein the silicon nitride (Si 3 N 4 ) is formed by injecting nitrogen ions between the sidewalls of the trench and the PN junction layer and then performing heat treatment.
상기 확산 방지층은
상기 PN접합층의 불순물이 상기 트렌치의 측벽까지 확산되는 것을 방지하여, 상기 트렌치의 측벽 영역에서 PN 항복전압(breakdown voltage)이 감소되는 것을 방지하는 것인 확산 방지층을 이용한 실리콘 광증배 소자의 제조 방법.11. The method of claim 10,
The diffusion barrier layer
Thereby preventing impurities of the PN junction layer from diffusing to the sidewalls of the trench and preventing a PN breakdown voltage from decreasing in a sidewall region of the trench. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140152753A KR101638549B1 (en) | 2014-11-05 | 2014-11-05 | Method for silicon photomultiplier using diffusion barrier and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140152753A KR101638549B1 (en) | 2014-11-05 | 2014-11-05 | Method for silicon photomultiplier using diffusion barrier and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160053548A true KR20160053548A (en) | 2016-05-13 |
KR101638549B1 KR101638549B1 (en) | 2016-07-11 |
Family
ID=56023382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140152753A KR101638549B1 (en) | 2014-11-05 | 2014-11-05 | Method for silicon photomultiplier using diffusion barrier and apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101638549B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2575151A (en) * | 2019-04-25 | 2020-01-01 | X Fab Semiconductor Foundries Gmbh | Semiconductor device for light detection |
KR20200137248A (en) * | 2019-05-29 | 2020-12-09 | 한국과학기술원 | Photomultiplier and method of fabricating the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000035091A (en) * | 1998-11-20 | 2000-06-26 | 포만 제프리 엘 | Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall |
US20100148040A1 (en) * | 2008-12-17 | 2010-06-17 | Stmicroelectronics S.R.L. | Geiger-mode photodiode with integrated and adjustable quenching resistor, photodiode array, and manufacturing method thereof |
KR20120124559A (en) * | 2011-05-04 | 2012-11-14 | 한국과학기술원 | Method of forming trench guard ring of Silicon PhotomultiplierSiPM and the SiPM manufactured by using the same |
-
2014
- 2014-11-05 KR KR1020140152753A patent/KR101638549B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000035091A (en) * | 1998-11-20 | 2000-06-26 | 포만 제프리 엘 | Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall |
US20100148040A1 (en) * | 2008-12-17 | 2010-06-17 | Stmicroelectronics S.R.L. | Geiger-mode photodiode with integrated and adjustable quenching resistor, photodiode array, and manufacturing method thereof |
KR20120124559A (en) * | 2011-05-04 | 2012-11-14 | 한국과학기술원 | Method of forming trench guard ring of Silicon PhotomultiplierSiPM and the SiPM manufactured by using the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2575151A (en) * | 2019-04-25 | 2020-01-01 | X Fab Semiconductor Foundries Gmbh | Semiconductor device for light detection |
GB2575151B (en) * | 2019-04-25 | 2020-06-17 | X Fab Semiconductor Foundries Gmbh | Semiconductor device for light detection |
US11276787B2 (en) | 2019-04-25 | 2022-03-15 | X-Fab Semiconductor Foundries Gmbh | Semiconductor device for light detection |
KR20200137248A (en) * | 2019-05-29 | 2020-12-09 | 한국과학기술원 | Photomultiplier and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR101638549B1 (en) | 2016-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11329185B2 (en) | Avalanche diode along with vertical PN junction and method for manufacturing the same field | |
US7595213B2 (en) | Semiconductor devices, CMOS image sensors, and methods of manufacturing same | |
US9196646B2 (en) | Method for reducing crosstalk in image sensors using implant technology | |
WO2018061334A1 (en) | Avalanche photodiode | |
KR100869743B1 (en) | CMOS Image Sensor and Method of Manufaturing Thereof | |
JP5100988B2 (en) | Image sensor and manufacturing method thereof | |
JP2016092178A (en) | Solid state imaging device | |
US7928533B2 (en) | Nano-multiplication region avalanche photodiodes and arrays | |
JP2008235510A (en) | Optical semiconductor device | |
JP2007288136A (en) | Solid state imaging device and its manufacturing method | |
JP2008153566A (en) | Solid-state imaging apparatus, and method of manufacturing the same | |
KR101638549B1 (en) | Method for silicon photomultiplier using diffusion barrier and apparatus | |
KR100696995B1 (en) | Solid-state imaging device | |
US20070284624A1 (en) | Optical semiconductor device with sensitivity improved | |
JP2012174783A (en) | Photodiode and photodiode array | |
JP6194524B2 (en) | Photodiode with suppressed noise current and method of forming the same | |
KR100868646B1 (en) | Image sensor and method for manufacturing thereof | |
JP6570750B2 (en) | Infrared detector and method for manufacturing infrared detector | |
KR100935269B1 (en) | Image Sensor and Methof for Manufacturing Thereof | |
KR100619408B1 (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
KR101707896B1 (en) | Silicon photomultiplier | |
KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
US12142620B2 (en) | Complementary metal-oxide semiconductor (CMOS) image sensors with saddle-gate source follower for imaging pixels | |
KR20040058689A (en) | Fabricating method of cmos image sensor | |
KR101707897B1 (en) | Silicon photomultiplier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190702 Year of fee payment: 4 |