KR20160013636A - Linearizing Bias Circuit for GaN MMIC Amplifier - Google Patents

Linearizing Bias Circuit for GaN MMIC Amplifier Download PDF

Info

Publication number
KR20160013636A
KR20160013636A KR1020140095668A KR20140095668A KR20160013636A KR 20160013636 A KR20160013636 A KR 20160013636A KR 1020140095668 A KR1020140095668 A KR 1020140095668A KR 20140095668 A KR20140095668 A KR 20140095668A KR 20160013636 A KR20160013636 A KR 20160013636A
Authority
KR
South Korea
Prior art keywords
amplifier
fet
gallium nitride
stage amplifier
output
Prior art date
Application number
KR1020140095668A
Other languages
Korean (ko)
Other versions
KR101891619B1 (en
Inventor
노윤섭
최윤호
염인복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140095668A priority Critical patent/KR101891619B1/en
Publication of KR20160013636A publication Critical patent/KR20160013636A/en
Application granted granted Critical
Publication of KR101891619B1 publication Critical patent/KR101891619B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

The present invention relates to a signal amplifier through a gallium nitride integrated circuit which can output a high quality signal with high output power by improving linearity of an amplifier through a bias circuit differently applying gate voltage for each step of the amplifier to improve linearity of the amplifier; and can effectively apply to a small amplifier since the bias circuit can be embedded inside the integrated circuit without having an additional external power circuit.

Description

질화갈륨 집적회로 증폭기의 선형화 바이어스 회로 기술{Linearizing Bias Circuit for GaN MMIC Amplifier}Technical Field [0001] The present invention relates to a linearization bias circuit for a GaN integrated circuit amplifier,

본 발명은 질화갈륨 집적회로 증폭기에 관한 것으로서, 특히 질화갈륨 집적회로의 내장 바이어스 회로를 통하여 고 선형 특성을 갖는 신호 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gallium nitride integrated circuit amplifier, and more particularly to a signal amplifier having a high linear characteristic through a built-in bias circuit of a gallium nitride integrated circuit.

일반적으로 신호 증폭기는 입력된 전기적 신호의 전력을 증가시켜 출력한다. 이상적인 증폭기는 입력된 신호를 왜곡시키지 않고 선형적으로 신호의 크기만을 증가시켜야 하나, 증폭기의 비선형 특성 때문에 출력신호의 왜곡이 발생하게 된다. 증폭기에서 발생하는 왜곡은 입력신호의 증가에 따른 이득과 위상의 변화에 의해 발생한다.Generally, a signal amplifier increases the power of an input electrical signal and outputs it. The ideal amplifier needs to increase the signal size only linearly without distorting the input signal, but the output signal is distorted due to the nonlinear characteristics of the amplifier. Distortion in the amplifier is caused by a change in gain and phase as the input signal increases.

증폭기의 선형성 향상을 위한 방법으로는 일반적으로 전치왜곡(Predistortion)과 피드포워드(Feed-forward), 백오프(Backoff), 피드백(Feedback)기법이 사용된다. 이중 전치왜곡형 선형화기는 증폭기의 효율이 거의 저하되지 않을 뿐만 아니라 소형 및 저가로 구현 가능하면서 선형 특성을 향상시킬 수 있는 장점 때문에 널리 사용되고 있는 기술이다. 질화갈륨 증폭기는 높은 이득 특성 및 고 효율 특성을 가지나, 출력신호가 커짐에 따라서 이득 감소가 매우 큰 특성이 있다. 이에 따라서 선형성이 다른 종류의 증폭기에 비하여 우수하지 못하다.Predistortion, feed-forward, backoff, and feedback techniques are generally used to improve the linearity of the amplifier. The dual predistortion type linearizer is a widely used technology because it can not only reduce the efficiency of the amplifier but also can be implemented at a small size and low cost and can improve linear characteristics. Gallium nitride amplifiers have high gain characteristics and high efficiency characteristics, but the gain reduction is very large as the output signal increases. As a result, the linearity is not superior to other types of amplifiers.

대한민국특허등록번호 제10-0930200호(2009.11.27)Korean Patent Registration No. 10-0930200 (2009.11.27)

따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 질화갈륨 집적회로에 이득 왜곡(AM-AM)을 개선하는 바이어스 회로 기술을 적용하여 높은 선형성을 제공하는 신호 증폭기를 제공하는 데 있다. SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a signal amplifying device which applies a bias circuit technique for improving gain distortion (AM-AM) to a gallium nitride integrated circuit, .

먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의일면에 따른 입력 신호를 증폭하기 위한 증폭기는, 제1증폭기(예, 초단 증폭기)에서 제1FET(Field Effect Transistor)를 이용해 증폭한 출력을 제2증폭기(예, 출력단 증폭기)에서 제2FET를 이용해 다시 증폭하되, 상기 제1 FET와 상기 제2FET에 공통 전압이 인가되고, 상기 제1 FET와 상기 제2FET의 동작점 전류를 달리하여 선형적 증폭 특성을 향상시키도록 상기 제1 FET와 상기 제2FET 각각의 게이트 단자에 인가되는 서로 다른 바이어스 전압을 생성하기 위한 선형화 바이어스회로를 포함한다.In order to achieve the above object, an amplifier for amplifying an input signal according to an embodiment of the present invention includes a first FET (Field Effect Transistor) in a first amplifier (e.g., a first stage amplifier) Amplifying the amplified output using a second FET in a second amplifier (e.g., an output stage amplifier), wherein a common voltage is applied to the first FET and the second FET, and the operating point current of the first FET and the second FET And a linearization bias circuit for generating different bias voltages applied to the gate terminals of the first FET and the second FET to improve linear amplification characteristics.

상기 선형화 바이어스회로가 생성하는 상기 서로 다른 바이어스 전압에 의해 상기 제2 FET 보다 상기 제1FET에서 게이트-소스 단자간 낮은 동작점 전압에서 동작시켜서 상기 선형적 증폭 특성을 개선할 수 있다. The linear amplification characteristic can be improved by operating the first FET at a lower operating point voltage between the gate and source terminals than the second FET by the different bias voltages generated by the linearization bias circuit.

상기 입력 신호의 단자와 상기 제1증폭기 사이, 상기 제1증폭기와 상기 제2증폭기 사이, 또는 상기 제2증폭기와 출력 단자 사이에 임피던스 매칭을 위한 정합 회로를 더 포함할 수 있다.And a matching circuit for impedance matching between the terminal of the input signal and the first amplifier, between the first amplifier and the second amplifier, or between the second amplifier and the output terminal.

상기 제1 FET와 상기 제2FET는 3족과 5족 반도체 화합물로 제조되는 트랜지스터이며, 예를 들어, 상기 제1 FET와 상기 제2FET는 질화갈륨 트랜지스터일 수 있다. The first FET and the second FET are transistors made of Group 3 and Group 5 semiconductor compounds. For example, the first FET and the second FET may be gallium nitride transistors.

상기 선형화 바이어스회로는, 제1전원(예, 접지)과 제2전원(예, 음전원) 사이에 순차적으로 직렬 연결되기 위한 제1저항, 제2저항, 제3 FET 및 제3저항을 포함하고, 상기 제3 FET의 게이트 단자가 상기 제3저항의 끝단과 연결되며, 상기 제2저항의 양단의 전압을 각각 상기 제1 FET와 상기 제2FET 각각의 게이트 단자에 인가하기 위한 것을 특징으로 한다. The linearization bias circuit includes a first resistor, a second resistor, a third FET, and a third resistor for serially being connected in series between a first power source (e.g., ground) and a second power source A gate terminal of the third FET is connected to an end of the third resistor, and a voltage at both ends of the second resistor is applied to gate terminals of the first FET and the second FET, respectively.

상기 제3FET는 3족과 5족 반도체 화합물로 제조되는 트랜지스터이며, 예를 들어, 상기 제3FET는 질화갈륨 트랜지스터일 수 있다. The third FET is a transistor made of a Group 3 and Group 5 semiconductor compound. For example, the third FET may be a gallium nitride transistor.

피드백되는 상기 제3저항에 의해 상기 제3FET가 포화영역에서 동작하여 상기 상기 제2저항의 양단의 전압이 생성된다. The third FET is operated in the saturation region by the third resistor to generate a voltage across the second resistor.

상술한 바와 같이 본 발명의 질화갈륨 집적회로를 통한 신호 증폭기에 따르면, 증폭기의 선형성을 개선하기 위하여 증폭기 단별게이트 전압을 다르게 인가하는 바이어스 회로를 통하여 증폭기의 선형성을 개선하여 높은 출력전력에서 높은 품질의 신호를 출력해줄 수 있다. 바이어스 회로가 집적회로 내에 내장이 가능하여 추가적인 외부 전원 회로가 필요치 않아 소형 증폭기 모듈에 효과적으로 적용될 수 있다.As described above, according to the signal amplifier through the gallium nitride integrated circuit of the present invention, in order to improve the linearity of the amplifier, the linearity of the amplifier is improved through the bias circuit which applies the gate voltage for each amplifier unit differently, Signal can be output. The bias circuit can be embedded in the integrated circuit, so that an additional external power supply circuit is not required, so that it can be effectively applied to the small-sized amplifier module.

도 1은 본 발명의 일 실시예에 따른 선형화 바이어스 회로를 포함하는 2단 증폭기를 설명하기 위한 도면이다.
도 2는 일반적으로 FET에서의 바이어스 그래프의 일례이다.
도 3은 도 1의 초단 증폭기의 이득 왜곡(AM-AM) 특성 그래프의 일례이다.
도 4는 도 1의 2단 증폭기에서의 이득 왜곡(AM-AM) 특성 그래프의 일례이다.
도 5는 도 1의 2단 증폭기에서의 IMD3 특성 그래프의 일례이다.
FIG. 1 is a diagram for explaining a two-stage amplifier including a linearization bias circuit according to an embodiment of the present invention.
2 is an example of a bias graph in a FET in general.
3 is an example of a graph of a gain distortion (AM-AM) characteristic of the first stage amplifier of FIG.
4 is an example of a graph of a gain distortion (AM-AM) characteristic in the two-stage amplifier of Fig.
5 is an example of a graph of the IMD3 characteristic in the two-stage amplifier of Fig.

이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분이 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same components are denoted by the same reference symbols as possible. In addition, detailed descriptions of known functions and / or configurations are omitted. The following description will focus on the parts necessary for understanding the operation according to various embodiments, and a description of elements that may obscure the gist of the description will be omitted. Also, some of the elements of the drawings may be exaggerated, omitted, or schematically illustrated. The size of each component does not entirely reflect the actual size, and therefore the contents described herein are not limited by the relative sizes or spacings of the components drawn in the respective drawings.

도 1은 본 발명의 일 실시예에 따른 선형화 바이어스 회로(200)를 포함하는 2단 증폭기(100)를 설명하기 위한 도면이다.1 is a diagram illustrating a two-stage amplifier 100 including a linearization bias circuit 200 according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 증폭기(100)는, RF(Radio Frequency) 신호 입력을 위한 입력단자(301)와 증폭된 신호의 출력을 위한 출력단자(302) 사이에 결합된, 입력단 정합회로(321), 초단 증폭기(331), 중간단 정합회로(322), 출력단 증폭기(332), 출력단 정합회로(323) 및 선형화 바이어스회로(200)를 포함한다. 이와 같은 증폭기(100)는 위와 같은 각부 구성을 초고주파집적회로(MMIC, Monolithic Microwave Integrated Circuit)로 구현할 수 있다. 즉, 증폭기(100)는 수동 회로인 저항, 인덕터, 커패시터, 마이크로스트립 선로들 이외에도 질화갈륨으로 제조된 게이트 단자(G), 소스 단자(S), 드레인 단자(D)를 갖는 FET(Field Effect Transistor)를 포함하여 하나의 집적회로로 구현될 수 있다. Referring to FIG. 1, an amplifier 100 according to an embodiment of the present invention includes an input terminal 301 for inputting an RF (Radio Frequency) signal, and an output terminal 302 for outputting an amplified signal. An input stage matching circuit 321, a first stage amplifier 331, an intermediate stage matching circuit 322, an output stage amplifier 332, an output stage matching circuit 323 and a linearization bias circuit 200. The amplifier 100 may be configured as a monolithic microwave integrated circuit (MMIC). That is, the amplifier 100 includes a FET (Field Effect Transistor) having a gate terminal G, a source terminal S, and a drain terminal D made of gallium nitride in addition to a resistor, an inductor, a capacitor, ) May be implemented as one integrated circuit.

초단 증폭기(331)와 출력단 증폭기(332)는 각각 입력되는 신호의 전력, 즉,전압 또는 전류를 증폭하여 출력한다. 초단 증폭기(331)의 출력이 출력단 증폭기(332)에 의해 다시 증폭되는 2단 증폭 구조이다. 3개의 정합회로, 즉, 입력단 정합회로(321), 중간단 정합회로(322) 및 출력단 정합회로(323)는 각각의 해당 양단 사이에서 임피던스 정합하여 신호를 전달하는 기능을 수행한다. 경우에 따라 3개의 정합회로 중 어느 하나 이상이 생략될 수도 있다. The first-stage amplifier 331 and the output stage amplifier 332 amplify and output the power of the input signal, that is, the voltage or the current, respectively. Stage amplification structure in which the output of the first-stage amplifier 331 is amplified again by the output stage amplifier 332. The three matching circuits, that is, the input stage matching circuit 321, the intermediate stage matching circuit 322, and the output stage matching circuit 323 perform the function of impedance matching between the respective corresponding ends to transmit signals. In some cases, one or more of the three matching circuits may be omitted.

초단 증폭기(331)와 출력단 증폭기(332)는 위의 FET와 같은 질화갈륨 트랜지스터를 포함(다른 수동소자/능동소자 더 포함 가능)하며, 각각이 가지는 질화갈륨 트랜지스터의 액티브 영역의 면적에 따라 출력전력이 결정될 수 있다. The first-stage amplifier 331 and the output stage amplifier 332 include a gallium nitride transistor such as the above FET (including other passive elements / active elements), and the output power of the gallium nitride transistor Can be determined.

초단 증폭기(331)와 출력단 증폭기(332)에 포함된 각 질화갈륨 트랜지스터의 드레인 단자(D)는 소정의 DC 전압(VDD)이 공통적으로 인가된다. A predetermined DC voltage (VDD) is commonly applied to the drain terminal (D) of each gallium nitride transistor included in the first-stage amplifier 331 and the output stage amplifier 332.

초단 증폭기(331)와 출력단 증폭기(332)에 포함된 각 질화갈륨 트랜지스터의 게이트 단자(G)는 선형화 바이어스회로(200)를 통해 증폭기 단별(331/332) 동작점 전류를 다르게 하기 위한 서로 다른 전압(VG1, VG2)이 인가된다. The gate terminals G of the respective gallium nitride transistors included in the first stage amplifier 331 and the output stage amplifier 332 are connected to different voltages (VG1, VG2) are applied.

초단 증폭기(331)와 출력단 증폭기(332)에 대한 자세한 회로는 도시하지 않았지만, 이와 같은 각 질화갈륨 트랜지스터의 드레인 단자(D)와 게이트 단자(G)가 바이어스되고, 각 질화갈륨 트랜지스터의 소스 단자(S)를 통해 입력되는 신호가 증폭되어 드레인 단자(D)나 기타 부가적인 회로 등을 통하여 출력될 수 있다. 초단 증폭기(331)와 출력단 증폭기(332)에 대하여는 이 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 자세한 설명은 생략하기로 한다. Although detailed circuits for the first-stage amplifier 331 and the output stage amplifier 332 are not shown, the drain terminal D and the gate terminal G of each of these gallium nitride transistors are biased and the source terminal S may be amplified and output through the drain terminal D or other additional circuitry. The first-stage amplifier 331 and the output stage amplifier 332 are well known to those skilled in the art, so a detailed description thereof will be omitted.

일반적으로 증폭기에서 큰 동작점 전류로 동작할 때의 이득 감소는 크며 작은 동작점 전류로 동작할 때의 이득 감소는 상대적으로 작아지게 된다. 본 발명에서는 이러한 증폭기 특성에 따라 선형화 바이어스회로(200)를 이용하여 증폭기 단별(331/332) 동작점 전류를 달리하여 증폭기의 선형성을 개선할 수 있도록 하였다.Generally, the gain reduction when operating from a large operating point current in an amplifier is large and the gain reduction when operating with a small operating point current is relatively small. According to the present invention, the linearization bias circuit 200 is used to improve the linearity of the amplifier by varying the operating point current of the amplifier stage (331/332) according to the characteristics of the amplifier.

선형화 바이어스회로(200)는 제1전원(예, 접지)과 제2전원(VS)(예, 음전원) 사이에 결합된 저항 3개(R1, R2, R3)와 질화갈륨 트랜지스터(Q1)을 포함한다. 즉, 제2전원(VS)(예, 음전원)은 제1전원(예, 접지) 보다 낮은 전압을 갖는 전원이며, 제1전원(예, 접지)과 제2전원(VS)(예, 음전원) 사이에 R1, R2, Q1(R2와 R3 사이에 드레인 단자와 소스 단자가 연결됨) 및 R3가 직렬 연결되고, Q1의 게이트 단자(G)가 제2전원(VS)(예, 음전원) 또는 R3 끝단(직렬연결의 끝부분)에 연결된다. 이와 같은 선형화 바이어스회로(200) 전체는 트랜지스터 1개와 저항 3개로 간단히 구성이 되기 때문에 집적회로 내에 용이하게 집적이 가능하다.The linearization bias circuit 200 includes three resistors R1, R2, R3 coupled between a first power supply (e.g., ground) and a second power supply VS (e.g., a negative power supply) and a gallium nitride transistor Q1 . That is, the second power supply VS (e.g., negative power supply) is a power supply having a lower voltage than the first power supply (e. G., Ground) And the gate terminal G of Q1 is connected to the second power supply VS (e.g., a negative power supply) between R1, R2, and Q1 (a drain terminal and a source terminal are connected between R2 and R3) Or at the R3 end (the end of the series connection). The entire linearization bias circuit 200 as such can be easily integrated into an integrated circuit because it has a simple configuration of one transistor and three resistors.

질화갈륨 트랜지스터(Q1)의 게이트 단자(G)와 소스 단자(S) 사이에 피드백 저항(R3)이 연결되어 질화갈륨 트랜지스터(Q1)는 포화영역에서 동작하고, 이때 제1전원(예, 접지)에서 제2전원(VS)(예, 음전원) 방향으로 Q1의 드레인 전류(ID)가 형성되어 흐르게 된다. 이에 따라 저항 R1과 저항 R2에서 전압강하를 만들게 되고, [수학식1]과 같이, 출력단 증폭기(332)의 질화갈륨 트랜지스터의 게이트 단자(G)(342)에 입력되는 전압(VG1)(R1과 R2의 접점의 전압)과 초단 증폭기(331)의 질화갈륨 트랜지스터의 게이트 단자(G)(343)에 입력되는 전압(VG2)(R2와 Q1의 드레인 접점의 전압)가 생성될 수 있다. A feedback resistor R3 is connected between the gate terminal G and the source terminal S of the gallium nitride transistor Q1 so that the gallium nitride transistor Q1 operates in a saturation region where the first power supply The drain current ID of Q1 flows in the direction of the second power supply VS (e.g., negative power). As a result, the voltage VG1 (R1 and R2) input to the gate terminal (G) 342 of the gallium nitride transistor of the output stage amplifier 332 and the voltage The voltage VG2 (the voltage of the drain contact of R2 and Q1) input to the gate terminal (G) 343 of the gallium nitride transistor of the first stage amplifier 331 can be generated.

[수학식1][Equation 1]

Figure pat00001
Figure pat00001

VG1과 VG2는 저항 3개(R1, R2, R3)와 질화갈륨 트랜지스터(Q1)의 크기에 따라 달라질 수 있지만, 예를 들어, VG1=-2.6V, VG2= -2.8V 등과 같이 VG1보다 VG가 크므로, 초단 증폭기(331)의 질화갈륨 트랜지스터는 출력단 증폭기(332)의 질화갈륨 트랜지스터 보다 낮은 게이트 단자(G)와 소스 단자(S) 간 바이어스에 따라 게이트-소스 단자간 낮은 동작점 전압에 따른 전류가 흐르도록 동작하므로 증폭기의 선형성을 개선할 수 있게 된다. VG1 and VG2 may vary depending on the sizes of the three resistors (R1, R2, R3) and the gallium nitride transistor (Q1). For example, VG1 = -2.6V, VG2 = -2.8V, The gate voltage of the first stage amplifier 331 is lower than the gate voltage of the output stage amplifier 332 due to the lower operating point voltage between the gate terminal and the source terminal depending on the bias between the gate terminal G and the source terminal S lower than the gallium nitride transistor of the output stage amplifier 332 So that the linearity of the amplifier can be improved.

도 2는 일반적으로 FET에서의 바이어스 그래프의 일례이다. 2 is an example of a bias graph in a FET in general.

예를 들어, 일반적으로 FET에서 게이트 전압 VG가 도 2의 -2.6V와 같이 높은 값으로 결정하는 경우 증폭기의 이득이 높으나 출력신호가 커짐에 따라서 이득 감소 특성이 크게 나타난다. 반대로 게이트 전압 VG가 도 2의 -2.8V와 같이 낮은 값으로 결정하는 경우 증폭기의 이득은 다소 낮으나 출력신호가 커짐에 따라서 이득 감소 특성이 작게 나타난다. 따라서 도 1의 출력단 증폭기(332)의 질화갈륨 트랜지스터의 게이트 단자 전압 VG1로 -2.6V를 공급하여 일반적인 증폭기 동작과 같은 동작을 하게 하고, 초단 증폭기(331)의 질화갈륨 트랜지스터의 게이트 단자 전압 VG2로 -2.8V를 공급하여 동작점 드레인 전류를 낮추게 되면 출력신호에 다른 이득 감소 특성이 작게 되어 2단 증폭기(100)의 출력전력이 낮은 영역에서의 선형성을 개선할 수 있게 된다.For example, in general, when the gate voltage VG of the FET is determined to be as high as -2.6 V in FIG. 2, the gain of the amplifier is high, but the gain reduction characteristic becomes large as the output signal becomes large. Conversely, when the gate voltage VG is determined to be a low value as shown in -2.8 V in FIG. 2, the gain of the amplifier is somewhat low, but the gain reduction characteristic is small as the output signal becomes large. Thus, -2.6 V is supplied to the gate terminal voltage VG1 of the gallium nitride transistor of the output stage amplifier 332 of FIG. 1 to perform the same operation as a general amplifier operation, and the gate terminal voltage VG2 of the gallium nitride transistor of the first stage amplifier 331 When the operating point drain current is lowered by supplying -2.8 V, other gain reduction characteristics are reduced in the output signal, thereby improving the linearity in the region where the output power of the two-stage amplifier 100 is low.

도 3은 도 1의 초단 증폭기(331)의 이득 왜곡(AM-AM) 특성 그래프의 일례이다. 3 is an example of a graph of a gain distortion (AM-AM) characteristic of the first stage amplifier 331 of FIG.

초단 증폭기(331)의 질화갈륨 트랜지스터의 게이트 단자 전압 VG2를 -2.6V와 -2.8V인 경우에 대한 최종 출력전력에 따른 초단 증폭기(331)의 이득 왜곡 특성을 도식화 하였다. VG2를 -2.6V로 사용하는 경우 출력전력이 증가함에 따라서 이득이 2dB 이상 감소하는 반면, -2.8V를 사용하는 경우 0.5dB 이내로 감소하게 된다.The gain distortion characteristics of the first-stage amplifier 331 according to the final output power when the gate terminal voltage VG2 of the gallium nitride transistor of the first-stage amplifier 331 is -2.6 V and -2.8 V is schematized. When using VG2 at -2.6V, the gain decreases by more than 2dB as the output power increases, while when -2.8V is used, it decreases to less than 0.5dB.

도 4는 도 1의 2단 증폭기(100)에서의 이득 왜곡(AM-AM) 특성 그래프의 일례이다.4 is an example of a graph of a gain distortion (AM-AM) characteristic in the two-stage amplifier 100 of FIG.

출력단 증폭기(332)의 질화갈륨 트랜지스터의 게이트 단자 전압 VG1을 -2.6V로 공급하고, 초단 증폭기(331)의 질화갈륨 트랜지스터의 게이트 단자 전압 VG2를 -2.6V와 -2.8V인 경우에 대한 최종 출력전력에 2단 증폭기(100)의 진폭 이득 왜곡(AM-AM) 특성을 도식화 하였다. VG2를 -2.6V로 사용하는 경우 출력전력이 증가함에 따라서 초단 증폭기(331)와 출력단 증폭기(332)의 이득이 같이 감소하여 최종 이득이 7dB 감소하는 반면, VG2를 -2.8V로 사용하는 경우 초단 증폭기(331)의 이득 왜곡 값이 작아서 4.3dB 이내로 감소하게 된다. 따라서 AM-AM 특성 개선에 의한 2단 증폭기(100)의 선형성이 개선될 수 있음을 알 수 있다. The gate terminal voltage VG1 of the gallium nitride transistor of the output stage amplifier 332 is supplied at -2.6 V and the final output of the case where the gate terminal voltage VG2 of the gallium nitride transistor of the first stage amplifier 331 is -2.6 V and -2.8 V The amplitude gain distortion (AM-AM) characteristic of the two-stage amplifier 100 is plotted. In the case of using VG2 at -2.6 V, the gain of the first-stage amplifier 331 and the output stage amplifier 332 decreases as the output power increases, and the final gain decreases by 7 dB. When VG2 is used as -2.8 V, The gain distortion value of the amplifier 331 is small and is reduced to within 4.3 dB. Accordingly, it can be seen that the linearity of the two-stage amplifier 100 due to the AM-AM characteristic improvement can be improved.

도 5는 도 1의 2단 증폭기(100)에서의 IMD3 특성 그래프의 일례이다.5 is an example of an IMD3 characteristic graph in the two-stage amplifier 100 of FIG.

출력단 증폭기(332)의 질화갈륨 트랜지스터의 게이트 단자 전압 VG1을 -2.6V로 공급하고, 초단 증폭기(331)의 질화갈륨 트랜지스터의 게이트 단자 전압 VG2를 -2.6V와 -2.8V인 경우에 대한 최종 출력전력에 2단 증폭기(100)의 IMD3 특성을 도식화하였다. 일반적인 통신 시스템에서는 IMD3(3rd order Intermodulation Distortion) -25 dB를 요구하나, VG2를 -2.6V로 사용하는 경우 IMD3 -25dB를 만족하는 출력전력은 31.4dBm인 반면, VG2를 -2.8V로 사용하는 경우 IMD3 -25dB를 만족하는 출력전력은 37dBm으로 5.6dB 개선 됨을 알 수 있다.The gate terminal voltage VG1 of the gallium nitride transistor of the output stage amplifier 332 is supplied at -2.6 V and the final output of the case where the gate terminal voltage VG2 of the gallium nitride transistor of the first stage amplifier 331 is -2.6 V and -2.8 V The IMD3 characteristic of the two-stage amplifier 100 is plotted. In a typical communication system, IMD3 (3 rd order intermodulation distortion) is required to be -25 dB. However, when VG2 is -2.6 V, the output power satisfying IMD3 -25 dB is 31.4 dBm while VG2 is -2.8 V The output power satisfying IMD3 -25 dB is 37 dBm, which is improved by 5.6 dB.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 예를 들어, 위에서 질화갈륨 트랜지스터를 예로 들어 설명하였으나, 이에 한정되지 않으며, 위에서 언급한 질화갈륨 트랜지스터 대신에 GaAs, GaP 등 3족과 5족 반도체 화합물로 제조되는 트랜지스터를 이용할 수도 있다. 또한, MMIC에 적용을 위한 것으로 예시하였으나 이에 한정되지 않으며 다른 집적회로 또는 개별 소자를 이용하여 구현하는 것도 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and specific embodiments and drawings. However, it should be understood that the present invention is not limited to the above- Those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the essential characteristics of the invention. For example, although a gallium nitride transistor is described above as an example, the present invention is not limited thereto. Instead of the above-described gallium nitride transistor, a transistor made of a Group 3 or Group 5 semiconductor compound such as GaAs or GaP may be used. Also, the present invention is not limited to the MMIC, but it may be implemented using other integrated circuits or individual devices. Therefore, the spirit of the present invention should not be construed as being limited to the embodiments described, and all technical ideas which are equivalent to or equivalent to the claims of the present invention are included in the scope of the present invention .

Claims (1)

입력 신호를 증폭하기 위한 증폭기에 있어서,
제1증폭기에서 제1FET(Field Effect Transistor)를 이용해 증폭한 출력을 제2증폭기에서 제2FET를 이용해 다시 증폭하되, 상기 제1 FET와 상기 제2FET에 공통 전압이 인가되고,
상기 제1 FET와 상기 제2FET의 동작점 전류를 달리하여 선형적 증폭 특성을 향상시키도록 상기 제1 FET와 상기 제2FET 각각의 게이트 단자에 인가되는 서로 다른 바이어스 전압을 생성하기 위한 선형화 바이어스회로
를 포함하는 것을 특징으로 하는 증폭기.
An amplifier for amplifying an input signal,
Amplifying the output amplified by the first FET (Field Effect Transistor) in the first amplifier using the second FET in the second amplifier, applying a common voltage to the first FET and the second FET,
A linearization bias circuit for generating different bias voltages applied to the gate terminals of the first FET and the second FET to improve the linear amplification characteristic by differentiating the operating point currents of the first FET and the second FET,
≪ / RTI >
KR1020140095668A 2014-07-28 2014-07-28 Linearizing Bias Circuit for GaN MMIC Amplifier KR101891619B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140095668A KR101891619B1 (en) 2014-07-28 2014-07-28 Linearizing Bias Circuit for GaN MMIC Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140095668A KR101891619B1 (en) 2014-07-28 2014-07-28 Linearizing Bias Circuit for GaN MMIC Amplifier

Publications (2)

Publication Number Publication Date
KR20160013636A true KR20160013636A (en) 2016-02-05
KR101891619B1 KR101891619B1 (en) 2018-08-27

Family

ID=55353479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140095668A KR101891619B1 (en) 2014-07-28 2014-07-28 Linearizing Bias Circuit for GaN MMIC Amplifier

Country Status (1)

Country Link
KR (1) KR101891619B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170129457A (en) 2016-05-17 2017-11-27 (주)웨이비스 High frequency power amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742205A (en) * 1995-07-27 1998-04-21 Scientific-Atlanta, Inc. Field effect transistor cable television line amplifier
KR100930200B1 (en) 2007-03-29 2009-12-07 삼성전기주식회사 Power Amplifier with Linearizer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742205A (en) * 1995-07-27 1998-04-21 Scientific-Atlanta, Inc. Field effect transistor cable television line amplifier
KR100930200B1 (en) 2007-03-29 2009-12-07 삼성전기주식회사 Power Amplifier with Linearizer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. M. P. Swaroop, "Design Techniques for High Efficiency Highly Linear RF Power Amplifier," Ph.D. thesis, North Carolina State University, 2010.* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170129457A (en) 2016-05-17 2017-11-27 (주)웨이비스 High frequency power amplifier

Also Published As

Publication number Publication date
KR101891619B1 (en) 2018-08-27

Similar Documents

Publication Publication Date Title
CN108512515B (en) Power amplifying circuit
US8274336B1 (en) Saturated power amplifier system
US7952431B2 (en) Linearization circuits and methods for power amplification
JP6229369B2 (en) Power amplifier
CN108141184B (en) Linear power amplifier
US9722546B2 (en) Bias circuit for low quiescent current amplifier
US7911280B2 (en) Amplifier stage
US11444582B2 (en) Power amplifier circuit
US6262631B1 (en) Silicon power bipolar junction transistor with an integrated linearizer
WO2019019494A1 (en) Bias circuit and power amplification circuit
US20140354363A1 (en) Power amplifier
US8633771B2 (en) Power amplifier
TWI617131B (en) Amplifier circuit
US11070176B2 (en) Amplifier linearization and related apparatus thereof
KR101891619B1 (en) Linearizing Bias Circuit for GaN MMIC Amplifier
US20230155558A1 (en) Power amplifier circuit
US8736376B2 (en) Power amplifier module having bias circuit
EP2760130B1 (en) Bias circuit
JP2021005818A (en) Power amplification circuit
KR101801938B1 (en) Power amplifier
CN116896331A (en) power amplifier system
KR100591062B1 (en) Linear power amplifier for predistortion by using reverse diode
KR102029558B1 (en) Power amplifier with improved wideband linearity
US20230141220A1 (en) Power amplifier circuit
KR100688085B1 (en) Predistortion Linearizer apparatus for power amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant