KR20120086618A - Semiconductor device using carbon nano material, and fabricationg method for the device - Google Patents
Semiconductor device using carbon nano material, and fabricationg method for the device Download PDFInfo
- Publication number
- KR20120086618A KR20120086618A KR1020110007973A KR20110007973A KR20120086618A KR 20120086618 A KR20120086618 A KR 20120086618A KR 1020110007973 A KR1020110007973 A KR 1020110007973A KR 20110007973 A KR20110007973 A KR 20110007973A KR 20120086618 A KR20120086618 A KR 20120086618A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- carbon
- carbon nanomaterial
- semiconductor device
- graphene
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 144
- 229910052799 carbon Inorganic materials 0.000 title claims abstract description 53
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002041 carbon nanotube Substances 0.000 claims description 46
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 44
- 229910021389 graphene Inorganic materials 0.000 claims description 40
- 239000010410 layer Substances 0.000 description 54
- 230000000737 periodic effect Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 229910002804 graphite Inorganic materials 0.000 description 6
- 239000010439 graphite Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 6
- 239000004926 polymethyl methacrylate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002109 single walled nanotube Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000002048 multi walled nanotube Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910003472 fullerene Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000002071 nanotube Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910021387 carbon allotrope Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011533 mixed conductor Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것으로서, 더욱 상세하게는 그래핀이나 탄소 나노 튜브와 같은 탄소 나노 물질 기반의 나노 소자(Nano Device)에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a nano device based on carbon nanomaterials such as graphene or carbon nanotubes.
지난 1985년에 발견된 플러린(C60)과 1991년에 발견된 탄소나노튜브와 더불어 2004년~2005년에 이루어진 그래핀(graphene)의 성공적인 분리로 이제 탄소로만 이루어진 물질을 이용하여 0차원, 1차원 및 2차원 공간에서 전자 및 여러 입자들의 물리적 성질을 연구할 수 있게 되었다. The successful separation of graphene between 2004 and 2005, together with the fullerene (C60) found in 1985 and the carbon nanotubes found in 1991, now uses a carbon-only material to achieve The physical properties of electrons and various particles can be studied in both dimensional and two-dimensional spaces.
탄소 나노 튜브는 흑연판(graphite sheet)이 나노 크기의 직경으로 둥글게 말린 형태이며, 그 직경이 나노미터 수준으로 극히 작은 영역의 물질을 말한다. 탄소 나노 튜브는 구조에 따라 한 겹으로 된 단일벽 탄소나노튜브(SWCNT) , 여러겹의 탄소나노튜브가 동심원상을 이루는 다중벽 탄소나노튜브(MWCNT)로 크게 분류한다. Carbon nanotubes refer to a material in which a graphite sheet is rounded to a nano-sized diameter, and the diameter is extremely small to nanometers. Carbon nanotubes are classified into single-walled single-walled carbon nanotubes (SWCNTs) and multi-walled carbon nanotubes (MWCNTs) in which multiple layers of carbon nanotubes are concentric.
단일벽 탄소 나노 튜브(SWCNT)의 전기적 특성은 흑연판(graphite sheet)이 말린 각도에 따라 암체어(armchair), 지그재그(zigzag), 키랄(chiral) 타입으로 나눌 수 있는데 암체어(armchair) 나노튜브는 금속성을, 지그재그(zigzag) 나노튜브는 갭이 작은 반도체 이거나 준금속 성질을, 키랄(chiral) 나노튜브는 반도체 특성을 띠게 된다. 도 1은 탄소나노튜브의 여러 형태를 도시한 도면이다.The electrical properties of single-walled carbon nanotubes (SWCNTs) can be divided into armchair, zigzag, and chiral types depending on the angle at which the graphite sheet is curled. Zigzag nanotubes are semiconductors with small gaps or semimetals, and chiral nanotubes have semiconductor properties. 1 is a view showing various forms of carbon nanotubes.
다이아몬드와 흑연, 플러렌 등이 동소체에 속하며, SWCNT는 단순히 흑연판 한층을 말아 놓은 구조로 직경이 0.5~3nm이며 이중벽 탄소나노튜브는 단일벽 탄소 나노튜브 두 층이 동심축을 이룬 형태로 직경이 1.4~3nm 에 이른다. 다중벽 탄소나노튜브는 벽수가 3~15겹으로 층을 이루며 직경은 5~100nm에 이른다. Diamond, graphite, and fullerene belong to allotropes, and SWCNT is a structure in which a single layer of graphite plate is rolled up, and is 0.5 ~ 3nm in diameter. Up to 3nm. Multi-walled carbon nanotubes are layered with 3 to 15 layers of walls and 5 to 100 nm in diameter.
그래핀은 탄소 화합물로써 판상 구조를 가지는 그래파이트(graphite)의 한겹이며 2차원 물질이다. 주로 공유결합을 통해서 이루어진 탄소 동소체들은 4개의 최외각 전자들의 파동함수의 선형결합의 방식에 따라서 결정구조를 포함한 많은 물리적 성질이 결정된다. 도 2는 그래핀의 2차원적 구조를 도시한 도면이다. Graphene is a carbon compound, a layer of graphite (graphite) having a plate-like structure and is a two-dimensional material. Carbon allotrope, mainly through covalent bonds, determines many physical properties, including crystal structure, by the linear combination of wave functions of the four outermost electrons. 2 illustrates a two-dimensional structure of graphene.
그래핀은 탄소 원자 한 층으로 돼 있어 세상에서 가장 얇은 물질이면서도 구조적 화학적으로 안정적이며, 뛰어난 전기적 성질을 가지고 있다. 현재 반도체에서 사용되는 단결정 실리콘보다 전자를 100배 이상 빠르게 이동시키고 구리보다도 100배 많은 전류를 흐르게 할 수 있어 기존 기술을 대체할 차세대 트랜지스터 및 전극 소재로 주목받고 있다. Graphene is a layer of carbon atoms, the thinnest material in the world, structurally and chemically stable, and has excellent electrical properties. At present, it is attracting attention as a next-generation transistor and electrode material to replace the existing technology because it can move electrons 100 times faster than single crystal silicon used in semiconductors and can flow 100 times more current than copper.
그래핀은 열적, 전기적, 기계적 특성이 좋아 탄소나노튜브만큼 많은 영역에서 그 응용을 기대하고 있다. 특히, 그래핀이 가지고 있는 이차원 구조는 독특한 물리적 성질과 더불어 전기-전자적 응용 측면에서 여타의 탄소 동소체들과는 다른 매우 독특한 장점을 가지고 있다. Graphene is expected to have applications in as many areas as carbon nanotubes because of its good thermal, electrical, and mechanical properties. In particular, the two-dimensional structure of graphene has unique advantages over other carbon allotropees in terms of its unique physical properties and electro-electronic applications.
이차원 구조로 인하여 인쇄, 식각 등으로 대표되는 탑-다운(top-down) 방식의 일반적인 반도체 공정을 도입해서 전자회로를 구성할 수 있다는 장점이다.Due to the two-dimensional structure, an electronic circuit can be configured by introducing a top-down general semiconductor process represented by printing or etching.
그래핀(Graphene)은 2차원 구조로 π-오비탈의 전자들에 의해 생성되는 에너지 밴드 다이어그램(energy band diagram)을 보면 브릴루인 영역(brillouin zone) 내의 K 위치에서 E=0이 곳에 페르미 준위 (Fermi level)이 있게 되므로, 기본적으로 금속성(metal-like)의 성격을 가지고 있다. Graphene is a two-dimensional structure in which the energy band diagram generated by the electrons of the π-orbital shows that the Fermi level where E = 0 is at the K position in the brillouin zone. levels, which are basically metal-like in nature.
하지만, 그래핀(Graphene)이 전자 소자로서 활용되기 위해서는 반도체적 성질을 띠어야 하는데 이를 위해서는 그래핀(graphene)의 에너지 밴드 다이어그램(energy band diagram)에서 밴드갭(band gap)을 개방(open)해야 하는 필요가 있다. However, in order for graphene to be used as an electronic device, it must have semiconductor properties. To do this, it is necessary to open a band gap in an energy band diagram of graphene. I need to.
따라서 그래핀(graphene)의 에너지 밴드갭(Energy band gap)을 형성하기 위한 여러가지 다양한 방법들 (결함(defect) 형성등)이 제시되고 있으나, 현재까지는 기존의 실리콘(Si) 기반 트랜지스터(transistor)에 해당하는 스위칭 속도(switching speed)나 온/오프 전류비(On/Off ratio)를 구현하지는 못하고 있는 상황이다. Therefore, various methods for forming an energy band gap of graphene (defect formation, etc.) have been proposed, but so far, conventional silicon-based transistors have been proposed. It is not possible to implement the corresponding switching speed or on / off ratio.
한편, CNT의 경우도 완벽하게 도체성을 띠거나 반도체성을 띠는 CNT만을 분리하기 힘든 상황이며, 반도체적 성질을 띤 CNT라고 하더라도 어느 정도 도체 성질을 나태내는 성분들이 혼재된 상태로 대부분 존재하게 된다. Meanwhile, in the case of CNTs, it is difficult to separate only CNTs that are completely conductive or semiconducting, and even CNTs having semiconductor properties are mostly present with mixed components that exhibit some degree of conductor properties. do.
따라서 CNT를 전계 효과 트랜지스터(FET)의 반도체층으로 이용할 경우에도 혼재된 도체 성분들 때문에 또는 CNT 로드(rod)들 간에 형성된 네트워크(network) 내의 접촉(contact) 저항 등에 의해서 반도체적 성질을 나타나는데 제약이 생겨 반도체적 성질이 저하되는 부분이 있어 왔다.Therefore, even when CNT is used as a semiconductor layer of a field effect transistor (FET), there are limitations in exhibiting semiconductor properties due to mixed conductor components or contact resistance in a network formed between CNT rods. There has been a portion where the semiconductor properties are deteriorated.
본 발명은 상술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 그래핀이나 탄소 나노 튜브를 이용하여 보다 우수한 특성을 가지는 반도체 소자, 및 반도체 소자를 제조하는 방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor device having better characteristics using graphene or carbon nanotubes, and a method of manufacturing the semiconductor device.
상기 목적을 달성하기 위해 본 발명에 따른 탄소 나노 물질을 이용한 반도체 소자는 기판 상에 형성된 미리 설정된 형태를 가지는 패턴층, 패턴층상에 형성된 절연막층, 및 절연막층상에 형성된 미리 설정된 탄소 나노 물질층을 포함한다.In order to achieve the above object, a semiconductor device using a carbon nanomaterial according to the present invention includes a pattern layer having a predetermined shape formed on a substrate, an insulating film layer formed on the pattern layer, and a predetermined carbon nano material layer formed on the insulating film layer. do.
게이트 시그널(Gate signal)을 가하는 게이트 패턴(gate pattern)만을 미리 설정된 형태로 제작함으로써, 탄소 나노 물질이 반도체 성질을 띠게 할 수 있으므로 탄소 나노 물질을 이용하여 우수한 특성의 반도체 소자의 제조가 가능하게 된다.Since only the gate pattern to which the gate signal is applied is manufactured in a predetermined form, the carbon nanomaterial can have semiconductor properties, thereby enabling the fabrication of semiconductor devices having excellent characteristics using the carbon nanomaterial. .
또한, 반도체 소자는 패턴층과 기판 사이에 형성된 절연막층을 더 포함할 수 있다. 이와 같은 구성으로 보다 다양한 형태의 반도체 소자의 제조가 가능하게 된다.In addition, the semiconductor device may further include an insulating layer formed between the pattern layer and the substrate. Such a configuration enables the manufacture of more various types of semiconductor devices.
탄소 나노 물질층에 사용되는 탄소 나노 물질은 그래핀, 또는 탄소 나노 튜브일 수 있다. 이러한 구성에 의해, 그래핀(graphene)의 금속성(metal-like) 성질을 변화시켜 반도체 성질을 띠게 할 수 있고, 탄소 나노 튜브 네트워크(CNT Network) 내의 탄소 나노 튜브 로드(CNT rod)들 간의 접촉 방식에 상관없이 반도체적 성질을 용이하게 갖게 할 수 있다.The carbon nanomaterial used in the carbon nanomaterial layer may be graphene or carbon nanotubes. With this configuration, it is possible to change the metal-like properties of graphene to have semiconductor properties, and to contact the carbon nanotube rods in the CNT network. Regardless of whether the semiconductor properties can be easily obtained.
탄소 나노 물질층의 그래핀은 패턴층의 형태에 대해 미리 설정된 방향으로 형성될 수 있다. 이 경우 그래핀의 형성 방향에 따라 다른 특성을 가지는 반도체 소자를 제조할 수 있게 된다.The graphene of the carbon nanomaterial layer may be formed in a predetermined direction with respect to the shape of the pattern layer. In this case, it is possible to manufacture a semiconductor device having different characteristics depending on the direction in which graphene is formed.
또한, 탄소 나노 물질층상의 미리 설정된 영역에 형성된 전극층을 더 포함할 수 있다. 이러한 구성으로 탄소 나노 물질층에 전력을 공급할 수 있고, 기판을 게이트 전극으로 사용하는 트랜지스터의 구조를 구현할 수 있게 된다.The electrode layer may further include an electrode layer formed in a predetermined region on the carbon nanomaterial layer. This configuration can supply power to the carbon nanomaterial layer and implement a structure of a transistor using a substrate as a gate electrode.
아울러, 상기 반도체 소자를 제조하는 방법 발명이 개시된다.In addition, an invention method for manufacturing the semiconductor device is disclosed.
본 발명에 의하면, 기존 그래핀(graphene)의 금속성(metal-like) 성질을 변화시켜 반도체 성질을 띠게 할 수 있고, 탄소 나노 튜브 네트워크(CNT Network) 내의 탄소 나노 튜브 로드(CNT rod)들 간의 접촉 방식에 상관없이 반도체적 성질을 용이하게 갖게 할 수 있다.According to the present invention, the metal-like properties of the existing graphene can be changed to have semiconductor properties, and the contact between the carbon nanotube rods in the CNT network can be achieved. Regardless of the method, the semiconductor properties can be easily obtained.
또한, 기존에 제안된 방법들 대비 반도체의 밴드 갭 조절이 용이하다.In addition, it is easier to adjust the band gap of the semiconductor than the conventionally proposed methods.
또한, 게이트 시그널(Gate signal)을 가하는 게이트 패턴(gate pattern)만을 나노 스케일(Nano scale)로 제작함으로써, 후속 소자(device) 제조 공정이 단순해지고 저비용(low cost) 제품 개발이 가능하다.In addition, since only the gate pattern to which the gate signal is applied is manufactured on a nano scale, a subsequent device manufacturing process is simplified and low cost product development is possible.
또한, 본 발명을 통해 제작된 전계효과 트랜지스터는 기존의 그래핀(graphene)이나 탄소 나노 튜브(CNT) 기반의 소자들 대비 우수한 온/오프 전류비(on/off ratio), 및 이동도(mobility) 그리고 스위칭 속도(switching speed)를 보이게 된다.In addition, the field effect transistor manufactured through the present invention has excellent on / off ratio and mobility compared to conventional graphene or carbon nanotube (CNT) based devices. And the switching speed is shown.
도 1은 탄소나노튜브의 여러 형태를 도시한 도면.
도 2는 그래핀의 2차원적 구조를 도시한 도면.
도 3은 본 발명에 따른 탄소 나노 물질을 이용한 반도체 소자의 일 실시예의 개략적인 단면도.
도 4는 본 발명에 따른 탄소 나노 물질을 이용한 반도체 소자의 다른 실시예의 개략적인 단면도.
도 5는 기판상에 형성된 패턴에 대한 그래핀층 형성 방향을 도시한 도면.
도 6은 본 발명에 다른 탄소 나노 물질을 이용한 반도체 소자 제조 방법의 일 실시예를 수행하기 위한 개략적인 흐름도.
도 7은 도 6의 방법에 따라 도 3의 소자를 제조하는 공정을 도시한 도면.
도 8은 도 6의 방법에 따라 도 4의 소자를 제조하는 공정을 도시한 도면.1 is a view showing various forms of carbon nanotubes.
2 shows a two-dimensional structure of graphene.
Figure 3 is a schematic cross-sectional view of one embodiment of a semiconductor device using a carbon nanomaterial according to the present invention.
4 is a schematic cross-sectional view of another embodiment of a semiconductor device using a carbon nanomaterial according to the present invention.
5 is a diagram illustrating a graphene layer formation direction for a pattern formed on a substrate.
6 is a schematic flowchart for carrying out an embodiment of a method of manufacturing a semiconductor device using carbon nanomaterials according to the present invention.
FIG. 7 illustrates a process for manufacturing the device of FIG. 3 in accordance with the method of FIG. 6.
8 illustrates a process for fabricating the device of FIG. 4 in accordance with the method of FIG. 6.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명에 따른 탄소 나노 물질을 이용한 반도체 소자의 일 실시예의 개략적인 단면도이다. 도 3에서, 탄소 나노 물질을 이용한 반도체 소자는 기판(110), 패턴층(120), 절연막층(130), 탄소나노물질층(140), 전극층(150)을 포함한다.3 is a schematic cross-sectional view of an embodiment of a semiconductor device using a carbon nanomaterial according to the present invention. In FIG. 3, a semiconductor device using a carbon nanomaterial includes a
패턴층(120)은 기판(110)상에 형성된 미리 설정된 형태로 형성되고, 절연막층(130)은 패턴층(120)상에 형성되며, 탄소 나노 물질층(140)은 절연막층(130)상에 형성된다.The
이때, 반도체 소자는 1차원 또는 2차원 형태의 주기적으로 형성된 게이트 시그널 패턴(gate signal pattern)을 이용하여 그래핀(graphene)의 전자 포텐셜(electronic potential)을 변화시키는 모든 구조를 포함하며, 탄소 나노 튜브 네트워크(CNT network)나 단일 탄소 나노 튜브 로드(CNT rod), 그리고 나노 와이어(Nano wire) 등을 이용하여 전계 효과 트랜지스터(FET)의 활성 채널(active channel)로 이용하는 모든 구조에서 게이트 시그널(gate signal)을 주기적으로 가하는 형태를 포함한다.In this case, the semiconductor device includes all structures that change the electronic potential of graphene by using a gate signal pattern periodically formed in one or two-dimensional shapes, and includes carbon nanotubes. Gate signals in all structures that use CNT networks, single carbon nanotube rods, and nanowires as active channels for field effect transistors (FETs) ), And the form that is added periodically.
이와 같이, 게이트 시그널(Gate signal)을 가하는 게이트 패턴(gate pattern)만을 미리 설정된 형태로 제작함으로써, 탄소 나노 물질이 반도체 성질을 띠게 할 수 있으므로 탄소 나노 물질을 이용하여 우수한 특성의 반도체 소자의 제조가 가능하게 된다.As described above, only a gate pattern to which a gate signal is applied may be manufactured in a predetermined form, so that the carbon nanomaterial may have semiconductor properties. It becomes possible.
절연막층(130)은 패턴층(120)과 기판(110) 사이에도 형성될 수 있다. 이와 같은 구성으로 보다 다양한 형태의 반도체 소자의 제조가 가능하게 된다.The insulating
도 4는 본 발명에 따른 탄소 나노 물질을 이용한 반도체 소자의 다른 실시예의 개략적인 단면도이다. 도 4에서는 도 3에서와는 달리 절연막층(130)이 패턴층(120)과 기판(110) 사이에도 형성되어 있는 것을 확인할 수 있다.4 is a schematic cross-sectional view of another embodiment of a semiconductor device using a carbon nanomaterial according to the present invention. In FIG. 4, unlike FIG. 3, the insulating
탄소 나노 물질층(140)에 사용되는 탄소 나노 물질은 그래핀, 또는 탄소 나노 튜브일 수 있다. 탄소 나노 물질이 그래핀인 경우 그래핀(graphene)의 금속성(metal-like) 성질을 변화시켜 반도체 성질을 띠게 할 수 있고, 탄소 나노 튜브인 경우 탄소 나노 튜브 네트워크(CNT Network) 내의 탄소 나노 튜브 로드(CNT rod)들 간의 접촉 방식에 상관없이 반도체적 성질을 용이하게 갖게 할 수 있다.The carbon nanomaterial used in the
이와 같이, 전자빔(e-beam) 등과 같은 장비를 이용하여 나노미터 스케일(scale)의 주기적인 패턴(pattern)을 가진 게이트(gate) 배선들을 형성한 후, 그 위에 게이트(Gate) 절연막을 형성하고 그 위에 그래핀 쉬트(graphene sheet)나 탄소 나노 튜브(Carbon Nano tube) 등을 올리게 되면, 그래핀(graphen) 또는 CNT 내에 전자들이 느끼는 전기적 포텐셜 에너지(potential energy)가 주기적으로 바뀌게 할 수 있다. As such, gate gates having a periodic pattern on a nanometer scale are formed using a device such as an electron beam, and then a gate insulating layer is formed thereon. If a graphene sheet or carbon nano tube is placed on it, the electric potential energy felt by the electrons in the graphene or CNT may be changed periodically.
이를 위해 도 3에서와 같이 전기적 포텐셜의 변화가 -V, -V', -V, -V', 식으로 변화되도록 주기적 패터닝을 하거나, 도 4에서와 같이 전기적 포텐셜을 -V, 0 - V, 0 와 같이 변화되도록 제작 할 수 있다.To this end, periodic patterning is performed such that the change of the electrical potential is changed to -V, -V ', -V, -V', as shown in FIG. 3, or the electrical potential is -V, 0-V, as shown in FIG. Can be made to change as 0.
따라서, 이들 각각의 경우 서로 다른 에너지 밴드갭을 갖는 반도체 성질을 띠게 할 수 있을 뿐만 아니라, 공간 주기적 게이트 배선의 물리적 구조를 단순히 바꾸어 줌으로써 상대적으로 쉽게 밴드갭 엔지니어링(band gap engineering)을 할 수 있다. Therefore, in each of these cases, not only can they have semiconductor properties having different energy band gaps, but also band gap engineering can be relatively easily performed by simply changing the physical structure of the space-periodic gate wiring.
그러므로, 기본적으로 밴드갭(band gap) 에너지가 ~0인 그래핀(graphene)의 특성을 변형시켜 반도체적 성질을 띠게 할 수 있으며, CNT를 이용한 전계 효과 트랜지스터 제작시 CNT 네트워크(network)내의 CNT 로드(rod)들 간의 접촉(contact)에 따른 반도체적 성질을 개선할 수 있으므로 이를 이용한 CNT 전계 효과 트랜지스터의 성능 향상도 기대 할 수 있다. Therefore, it is possible to change the characteristics of graphene (band gap) energy of ~ 0 to have semiconducting properties, and CNT load in CNT network when manufacturing field effect transistor using CNT. Since the semiconductor properties due to contact between the rods can be improved, the performance improvement of the CNT field effect transistor using the rods can be expected.
또한, 탄소 나노 물질이 그래핀인 경우 탄소 나노 물질층(140)의 그래핀은 미리 설정된 방향으로 형성된다. 이와 같은 구성으로, 그래핀층의 형성 방향에 따라 다른 특성을 가지는 반도체 소자를 제조할 수 있게 된다.In addition, when the carbon nanomaterial is graphene, the graphene of the
도 5는 기판상에 형성된 패턴에 대한 그래핀층 형성 방향을 도시한 도면이다.5 is a diagram illustrating a graphene layer formation direction with respect to a pattern formed on a substrate.
도 5에서처럼 게이트 시그널(gate signal)의 공간 주기적 패턴과 그래핀(graphene) 또는 CNT의 놓인 위치에 따른 변형된 전기 포텐셜에 의해서 서로 다른 밴드갭(band gap)을 갖는 트랜지스터(Transistor)의 제작이 가능하다.As shown in FIG. 5, a transistor having a different band gap can be manufactured by the spatial periodic pattern of the gate signal and the modified electric potential according to the position of graphene or CNT. Do.
이와 같이, 1차원, 2차원 주기적 어레이(array)에 그래핀(graphene) 또는 CNT의 방향을 0~180도 바꾸어 가면서 올리는 구조를 채택함으로써, 방향에 따른 서로 다른 에너지 밴드갭(energy band gap) 특성을 유도하여 소자(device) 응용별로 적합한 방향을 선택할 수 있게 된다.As such, by adopting a structure in which the direction of graphene or CNT is changed by changing the direction of graphene or CNT from 0 to 180 degrees in one-dimensional and two-dimensional periodic arrays, different energy band gap characteristics according to directions are obtained. By inducing this, it is possible to select a suitable direction for each device application.
전극층(150)은 탄소 나노 물질층(140)상의 미리 설정된 영역에 형성된다. 이러한 구성으로 탄소 나노 물질층(140)에 전력을 공급할 수 있고, 기판(110)을 게이트 전극으로 사용하는 트랜지스터의 구조를 구현할 수 있게 된다.The
도 6은 본 발명에 다른 탄소 나노 물질을 이용한 반도체 소자 제조 방법의 일 실시예를 수행하기 위한 개략적인 흐름도이고, 도 7은 도 6의 방법에 따라 도 3의 소자를 제조하는 공정을 도시한 도면이다.6 is a schematic flowchart for performing an embodiment of a method of manufacturing a semiconductor device using another carbon nanomaterial according to the present invention, and FIG. 7 is a view illustrating a process of manufacturing the device of FIG. 3 according to the method of FIG. 6. to be.
먼저, 실리콘(Silicon) 기판위에 PMMA나 HSQ와 같은 전자빔(e-beam) 용 레지스트(resist)(ER)을 코팅 한 후 전자빔(e-beam)으로 주기적인 라인 패턴(line pattern)을 형성한다.(S110)First, a resist (ER) for an electron beam (e-beam) such as PMMA or HSQ is coated on a silicon substrate, and then a periodic line pattern is formed by an electron beam (e-beam). (S110)
다음으로, 형성된 PMMA 또는 HSQ 패턴(pattern) 사이에 들어나 있는 시실리콘(silicon) 기판의 표면을 드라이 에칭(dry etching)한 후 남아있는 PMMA 또는 HSQ 층(layer)을 스트립(strip) 공정을 하여 벗겨내고, 식각(etching)된 실리콘(silicon) 기판 위에 SiO2층(layer)을 열산화법 (thermal oxidation)으로 형성한다.(S120)Next, after dry etching the surface of the silicon substrate interposed between the formed PMMA or HSQ pattern, the remaining PMMA or HSQ layer is stripped. The SiO 2 layer is formed on the etched silicon substrate by thermal oxidation (S120).
이어서, 기판의 주기적 패턴(pattern)이 형성되어 있는 영역의 게이트(gate) 절연층 위에 그래핀(graphene) 또는 탄소 나노 튜브(CNT)를 형성한다(S130).Subsequently, graphene or carbon nanotubes (CNTs) are formed on the gate insulating layer in the region where the periodic pattern of the substrate is formed (S130).
마지막으로, 그 위에 S/D 금속(metal)을 증착(depositon)하고, 포토 레지스트(Photo resist; PR)을 코팅(coating)한 후 현상(develop) 공정을 통해 PR 패터닝(patterning)을 하며, 금속층(Metal layer)을 식각(etching)하여 소스/드레인(Source /Drain) 영역을 형성함으로써, 3단자 트랜지스터(transistor) 제작을 완료하게 된다. Finally, the S / D metal is deposited thereon, a photo resist (PR) is coated, and then PR patterning is performed through a development process. The metal layer is etched to form a source / drain region, thereby completing the production of a three-terminal transistor.
이 경우에 주기적 게이트 패턴(gate pattern)에 의해 인가된 전기적 포텐셜이 -V, -V', -V, -V', 순으로 변화하게 되어 그래핀(graphene)의 밴드갭(band gap)을 개방(open)하거나 탄소 나노 튜브(CNT)의 반도체적 성질을 개선하게 된다. In this case, the electrical potential applied by the periodic gate pattern changes in the order of -V, -V ', -V, -V', thereby opening the band gap of graphene. open or improve the semiconducting properties of carbon nanotubes (CNT).
도 8는 도 6의 방법에 따라 도 4의 소자를 제조하는 공정을 도시한 도면이다.8 is a view illustrating a process of manufacturing the device of FIG. 4 according to the method of FIG. 6.
먼저, 실리콘(Silicon) 기판 위에 게이트(gate) 절연막으로 사용되는 SiO2 층(layer)을 열산화법 (thermal oxidation)으로 형성한 후, 게이트 메탈층(gate metal layer)을 증착(deposition) 하고, PMMA나 HSQ와 같은 전자빔(e-beam)용 레지스트(resist)(ER)을 코팅한 후, 전자빔(e-beam)으로 주기적인 라인 패턴(line pattern)을 형성하며, 형성된 PMMA 또는 HSQ 패턴(pattern) 사이에 들어나 있는 게이트 금속(gate metal) 표면을 웨트 에칭(wet etch) 또는 드라이 에칭(dry etching) 한 후 남아있는 PMMA 또는 HSQ 층(layer)을 스트립(strip) 공정을 하여 벗겨낸다(S110).First, a SiO 2 layer, which is used as a gate insulating film, is formed on a silicon substrate by thermal oxidation, and then a gate metal layer is deposited and PMMA is formed. Or after coating a resist (ER) for an electron beam (e-beam) such as HSQ, and forming a periodic line pattern with the electron beam (e-beam), and formed PMMA or HSQ pattern After wet etching or dry etching the gate metal surface interposed therebetween, the remaining PMMA or HSQ layer is stripped by a strip process (S110). .
다음으로, 그 위에 SiO2층(layer)을 열산화법 (thermal oxidation)으로 형성하여, 주기적 게이트(gate) 전극 및 게이트(gate) 절연막 형성을 완료한다(S120). Next, a SiO 2 layer is formed thereon by thermal oxidation to complete formation of a periodic gate electrode and a gate insulating film (S120).
이어서, 기판의 주기적 패턴(pattern)이 형성되어 있는 영역의 게이트(gate) 절연층위에 그래핀(graphene) 또는 탄소 나노 튜브(CNT)를 형성한다(S130). Subsequently, graphene or carbon nanotubes (CNTs) are formed on the gate insulating layer in the region in which the periodic pattern of the substrate is formed (S130).
마지막으로, 그 위에 S/D 금속(metal)을 증착(deposition)하고, 포토 레지스트(Photo resist; PR)를 코팅(coating)한 후 현상(develop) 공정을 통해 PR 패터닝(patterning)을 하며, 금속층(Metal layer)을 식각(etching)하여 소스/드레인(Source /Drain) 영역을 형성함으로써, 3단자 트랜지스터(transistor) 제작을 완료하게 된다(S140). Finally, the S / D metal is deposited thereon, a photo resist (PR) is coated, and then PR patterning is performed through a development process. (Metal layer) is etched to form a source / drain region, thereby completing the production of a three-terminal transistor (S140).
이 경우에 주기적 게이트 패턴(gate pattern)에 의해 인가된 전기적 포텐셜이 -V, 0, -V, 0, 순으로 변화하게 되어 그래핀(graphene)의 밴드갭(band gap)을 개방(open)하거나 탄소 나노 튜브(CNT)의 반도체적 성질을 개선하게 된다. In this case, the electrical potential applied by the periodic gate pattern changes in the order of -V, 0, -V, 0, so as to open the band gap of graphene or It will improve the semiconducting properties of carbon nanotubes (CNT).
본 발명이 비록 일부 바람직한 실시예에 의해 설명되었지만, 본 발명의 범위는 이에 의해 제한되어서는 아니 되고, 특허청구범위에 의해 뒷받침되는 상기 실시예의 변형이나 개량에도 미쳐야 할 것이다.Although the present invention has been described in terms of some preferred embodiments, the scope of the present invention should not be limited thereby, but should be construed as modifications or improvements of the embodiments supported by the claims.
110: 기판
120: 패턴층
130: 절연막층
140: 탄소 나노 물질층
150: 전극층110: substrate
120: pattern layer
130: insulating film layer
140: carbon nanomaterial layer
150: electrode layer
Claims (12)
상기 패턴층상에 형성된 절연막층; 및
상기 절연막층상에 형성된 미리 설정된 탄소 나노 물질층을 포함하는 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자.A pattern layer having a predetermined shape formed on the substrate;
An insulating film layer formed on the pattern layer; And
And a predetermined carbon nanomaterial layer formed on the insulating film layer.
상기 패턴층과 기판 사이에 형성된 절연막층을 더 포함하는 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자.The method of claim 1,
A semiconductor device using a carbon nano material, characterized in that it further comprises an insulating film layer formed between the pattern layer and the substrate.
상기 탄소 나노 물질층은 상기 패턴층의 형태에 대해 미리 설정된 방향으로 형성되는 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자.The method of claim 1,
The carbon nanomaterial layer is a semiconductor device using a carbon nanomaterial, characterized in that formed in a predetermined direction with respect to the shape of the pattern layer.
상기 탄소 나노 물질은 그래핀인 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자.The method of claim 1,
The carbon nanomaterial is a semiconductor device using a carbon nanomaterial, characterized in that the graphene.
상기 탄소 나노 물질은 탄소 나노 튜브인 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자.The method of claim 1,
The carbon nanomaterial is a semiconductor device using a carbon nanomaterial, characterized in that the carbon nanotubes.
상기 탄소 나노 물질층상의 미리 설정된 영역에 형성된 전극층을 더 포함하는 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자.The method of claim 1,
And an electrode layer formed on a predetermined region on the carbon nanomaterial layer.
상기 패턴층상에 절연막층을 형성하는 단계; 및
상기 절연막층상에 미리 설정된 탄소 나노 물질층을 형성하는 단계를 포함하는 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자 제조 방법.Forming a pattern layer having a predetermined shape on the substrate;
Forming an insulating film layer on the pattern layer; And
And forming a predetermined carbon nanomaterial layer on the insulating layer.
상기 패턴층과 기판 사이에 절연막층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자 제조 방법.8. The method of claim 7,
A method of manufacturing a semiconductor device using carbon nanomaterials, further comprising forming an insulating layer between the pattern layer and the substrate.
상기 탄소 나노 물질층은 상기 패턴층의 형태에 대해 미리 설정된 방향으로 형성되는 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자 제조 방법.8. The method of claim 7,
The carbon nanomaterial layer is a semiconductor device manufacturing method using the carbon nanomaterial, characterized in that formed in a predetermined direction with respect to the shape of the pattern layer.
상기 탄소 나노 물질은 그래핀인 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자 제조 방법.8. The method of claim 7,
The carbon nanomaterial is a semiconductor device manufacturing method using the carbon nanomaterial, characterized in that the graphene.
상기 탄소 나노 물질은 탄소 나노 튜브인 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자 제조 방법.8. The method of claim 7,
The carbon nanomaterial is a semiconductor device manufacturing method using a carbon nanomaterial, characterized in that the carbon nanotubes.
상기 탄소 나노 물질층상의 미리 설정된 영역에 전극층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 탄소 나노 물질을 이용한 반도체 소자 제조 방법.
8. The method of claim 7,
And forming an electrode layer in a predetermined region on the carbon nanomaterial layer.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110007973A KR101173115B1 (en) | 2011-01-26 | 2011-01-26 | Semiconductor device using carbon nano material, and fabricationg method for the device |
| PCT/KR2012/000615 WO2012102559A2 (en) | 2011-01-26 | 2012-01-26 | Semiconductor device using graphene, semiconductor device using carbon nano-material, semiconductor device array using graphene, and method for fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110007973A KR101173115B1 (en) | 2011-01-26 | 2011-01-26 | Semiconductor device using carbon nano material, and fabricationg method for the device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120086618A true KR20120086618A (en) | 2012-08-03 |
| KR101173115B1 KR101173115B1 (en) | 2012-08-14 |
Family
ID=46872389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110007973A KR101173115B1 (en) | 2011-01-26 | 2011-01-26 | Semiconductor device using carbon nano material, and fabricationg method for the device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101173115B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983178A (en) * | 2012-09-07 | 2013-03-20 | 清华大学 | Graphene optical detector and preparing method thereof |
| KR101348169B1 (en) * | 2012-07-09 | 2014-01-16 | 인텔렉추얼디스커버리 주식회사 | Method of manufacturing fet using graphene |
| KR20150054549A (en) * | 2013-11-12 | 2015-05-20 | 삼성전자주식회사 | Flexible graphene switching devece |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100986148B1 (en) * | 2008-04-04 | 2010-10-07 | 고려대학교 산학협력단 | Thin film transistor having active layer with stacking of carbon nano tube layer and organic semiconductor layer and method for fabricating the same |
-
2011
- 2011-01-26 KR KR1020110007973A patent/KR101173115B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101348169B1 (en) * | 2012-07-09 | 2014-01-16 | 인텔렉추얼디스커버리 주식회사 | Method of manufacturing fet using graphene |
| CN102983178A (en) * | 2012-09-07 | 2013-03-20 | 清华大学 | Graphene optical detector and preparing method thereof |
| KR20150054549A (en) * | 2013-11-12 | 2015-05-20 | 삼성전자주식회사 | Flexible graphene switching devece |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101173115B1 (en) | 2012-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cao et al. | Arrays of single-walled carbon nanotubes with full surface coverage for high-performance electronics | |
| Si et al. | Scalable preparation of high-density semiconducting carbon nanotube arrays for high-performance field-effect transistors | |
| JP5353009B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| Avouris et al. | Carbon nanotube electronics | |
| Myung et al. | Ambipolar memory devices based on reduced graphene oxide and nanoparticles | |
| Wei et al. | Controllable synthesis of graphene and its applications | |
| US8168964B2 (en) | Semiconductor device using graphene and method of manufacturing the same | |
| Yan et al. | Local voltage drop in a single functionalized graphene sheet characterized by Kelvin probe force microscopy | |
| Wang et al. | Field-effect transistors based on two-dimensional materials for logic applications | |
| KR20120100630A (en) | Semiconductor device, method of manufacturing the same and electronic device including semiconductor device | |
| JP2012119665A (en) | Graphene electronic element | |
| KR101150270B1 (en) | Semiconductor device using graphene, and fabricating method for the device | |
| CN101389430A (en) | Carbon nanotube interdigitated sensor | |
| CN102354668A (en) | Preparation method of carbon-based nanometer material transistor | |
| KR101173115B1 (en) | Semiconductor device using carbon nano material, and fabricationg method for the device | |
| Franklin et al. | Toward surround gates on vertical single-walled carbon nanotube devices | |
| US20080149970A1 (en) | Multi-gated carbon nanotube field effect transistor | |
| Zhang et al. | Substrate engineering-tailored fabrication of aligned graphene nanoribbon arrays: Implications for graphene electronic devices | |
| US20100068828A1 (en) | Method of forming a structure having a giant resistance anisotropy or low-k dielectric | |
| KR101319612B1 (en) | Method of Laterally Growing Carbon Nano Tubes and Field Effect Transistor Using The Same | |
| JP2011159820A (en) | Transistor and manufacturing method thereof | |
| KR101010115B1 (en) | Semiconductor Device and Method for Manufacturing the same | |
| CN108987576B (en) | Preparation method of carbon nanotube composite film, carbon nanotube TFT and preparation method thereof | |
| WO2012102559A2 (en) | Semiconductor device using graphene, semiconductor device using carbon nano-material, semiconductor device array using graphene, and method for fabricating same | |
| KR101319613B1 (en) | Method of Laterally Growing Carbon Nano Tubes and Interal Interconnect Using The Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151103 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160615 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170707 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |