KR20120029266A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20120029266A
KR20120029266A KR1020100091254A KR20100091254A KR20120029266A KR 20120029266 A KR20120029266 A KR 20120029266A KR 1020100091254 A KR1020100091254 A KR 1020100091254A KR 20100091254 A KR20100091254 A KR 20100091254A KR 20120029266 A KR20120029266 A KR 20120029266A
Authority
KR
South Korea
Prior art keywords
data
line
common voltage
lines
pixel
Prior art date
Application number
KR1020100091254A
Other languages
English (en)
Inventor
정영민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100091254A priority Critical patent/KR20120029266A/ko
Publication of KR20120029266A publication Critical patent/KR20120029266A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정표시장치가 개시된다.
본 발명의 실시예에 따른 액정표시장치는 다수의 화소영역을 정의하는 다수의 게이트라인 및 다수의 데이터라인이 배열되고, 상기 다수의 화소영역 중 인접하는 적어도 2 이상의 화소 영역마다 상기 다수의 데이터라인과 평행하게 배열된 공통전압 공급라인을 구비한 액정표시패널과, 상기 다수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버와, 상기 다수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버 및 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 상기 다수의 게이트라인 중 기수번째 게이트라인들은 좌측에 위치하는 데이터라인들로 제1 수평라인 화소부를 정의하고, 우수번째 게이트라인들은 우측에 위치하는 데이터라인들로 제2 수평라인 화소부를 정의하고, 상기 제1 수평라인 화소부는 상기 공통전압 공급라인과 전기적으로 접속된 제1 링크라인들을 구비하고, 상기 제2 수평라인 화소부는 적어도 2 이전의 화소영역에 배열된 좌측 데이터라인과 전기적으로 접속되는 제2 링크라인들을 구비한다.

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 화소 위치별로 최적의 공통전압을 제공하여 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 박막트랜지스터 어레이 기판과 컬러필터 기판이 일정한 셀-갭으로 합착되고, 그 셀-갭 사이의 공간에 액정층을 형성하여 제작하는 액정표시패널과, 상기 액정표시패널을 구동시켜 화상이 표시되도록 하는 구동부를 포함하여 구성된다.
상기 박막트랜지스터 어레이 기판은 횡방향으로 형성되는 다수의 게이트라인과, 종방향으로 형성되는 다수의 게이트라인이 서로 교차되며, 그 게이트라인과 데이터라인의 교차에 의해 구획되는 다수의 영역은 화소로 정의된다. 상기 화소에는 스위칭 소자와 화소전극이 구비된다.
상기 컬러필터 기판에는 상기 화소에 대응하는 위치에 적색, 녹색 및 청색의 컬러필터가 형성되고, 그 화소를 통과하는 빛의 색간섭을 방지하기 위한 블랙 매트릭스가 상기 컬러필터의 외곽을 감싸는 그물형태로 형성된다. 또한, 상기 컬러필터 기판의 전면에는 박막트랜지스터 어레이 기판의 화소전극과 함께 액정에 전계를 인가하기 위한 공통전극이 형성된다.
근래에 사용되는 액정표시장치는 통상 트위스트 네마틱(TN) 액정을 채택하고 있다. 상기 트위스트 네마틱 액정은 박막트랜지스터 어레이 기판에 형성되는 화소전극과 컬러필터 기판에 형성되는 공통전극의 수직전계에 의해 액정이 구동되기 때문에 시야각에 따라 광투과율이 달라지는 특성이 나타난다. 특히, 상하방향의 시야각에 대해서는 광투과율이 비대칭적으로 분포하기 때문에 상하방향에서 이미지가 반전되는 범위가 발생하여 시야각이 좁아지는 문제가 있다. 따라서, 트위스트 네마틱 액정을 적용할 경우 대면적의 액정표시장치를 제작하는데 제한을 받게 된다.
상기한 바와 같은 문제를 해결하기 위하여 수평전계에 의해 액정을 구동시키는 횡전계 방식 액정표시장치가 제안되었다.
상기 횡전계 방식 액정표시장치는 상기 수직 전계에 의해 액정이 구동되는 액정표시장치에 비해 콘트라스트, 그레이 인버젼 및 컬러 쉬프트 등의 시야각 특성을 향상시킬 수 있으므로, 광 시야각을 확보할 수 있게 되어 대면적의 액정표시장치의 제작에 널리 사용되고 있다.
일반적으로 횡전계 방식으로 구동되는 액정표시장치의 경우, 다수의 게이트라인과, 상기 다수의 게이트라인에 교차하도록 배열된 다수의 데이터라인으로 정의된 다수의 화소영역을 포함하는데, 상기 화소영역은 상기 다수의 게이트라인과 평행하게 배열되며 공통전압을 공급하는 다수의 공통전압 공급라인을 더 포함한다.
이러한 화소영역에 위치한 액정셀은 상기 데이터라인으로 제공된 데이터 전압과 상기 공통전압 공급라인으로 제공된 공통전압(Vcom)의 전위차에 의해 구동하게 된다. 상기 액정표시장치의 화소영역은 박막트랜지스터를 제어하는 게이트라인과, 화소전극으로 데이터 전압을 제공하는 데이터라인 및 공통전압(Vcom)을 공급하는 공통전압 공급라인을 포함한다.
특히, 상기 화소영역에 구비된 공통전압 공급라인은 일정 영역의 개구 면적을 차지하게 된다. 뿐만 아니라, 상기 다수의 공통전압 공급라인으로 일정 레벨을 갖는 공통전압(Vcom)이 공급되기 때문에 화소의 위치에 따라 라인 저항 등으로 인해 지연이 발생하게 되어 위치에 따라 화소영역으로 제공되는 공통전압(Vcom)이 상이해지는 문제가 발생하게 된다.
화소영역의 위치에 따라 라인 저항 등으로 지연이 발생한 공통전압(Vcom)이 제공되게 되면 화질이 저하되는 문제가 발생하게 된다.
본 발명은 데이터라인을 따라 평행하게 배열된 공통전압 공급라인을 일정 화소 마다 하나씩 구비하고 기수번째 수평라인과 우수번째 수평라인에 위치한 박막트랜지스터를 지그재그 형태로 배치시킴으로써 화소영역의 위치에 따라 최적의 공통전압(Vcom)을 공급할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 액정표시장치는 다수의 화소영역을 정의하는 다수의 게이트라인 및 다수의 데이터라인이 배열되고, 상기 다수의 화소영역 중 인접하는 적어도 2 이상의 화소 영역마다 상기 다수의 데이터라인과 평행하게 배열된 공통전압 공급라인을 구비한 액정표시패널과, 상기 다수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버와, 상기 다수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버 및 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 상기 다수의 게이트라인 중 기수번째 게이트라인들은 좌측에 위치하는 데이터라인들로 제1 수평라인 화소부를 정의하고, 우수번째 게이트라인들은 우측에 위치하는 데이터라인들로 제2 수평라인 화소부를 정의하고, 상기 제1 수평라인 화소부는 상기 공통전압 공급라인과 전기적으로 접속된 제1 링크라인들을 구비하고, 상기 제2 수평라인 화소부는 적어도 2 이전의 화소영역에 배열된 좌측 데이터라인과 전기적으로 접속되는 제2 링크라인들을 구비한다.
본 발명의 실시예에 따른 액정표시장치는 일정 화소영역 마다 데이터라인과 평행한 하나의 공통전압 공급라인과 상기 하나의 공통전압 공급라인과 전기적으로 접속되는 연결라인들을 구비하며 기수번째 및 우수번째 수평라인에 위치한 박막트랜지스터를 지그재그 형태로 배치함으로써 화소영역의 위치에 따라 최적의 공통전압(Vcom)을 공급하며 수평라인별로 공통전압(Vcom)을 스윙할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 2는 도 1의 액정표시패널을 개략적으로 나타낸 도면이다.
도 3은 도 1의 액정표시패널을 다른 실시예에 다른 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT)가 형성된 액정표시패널(100)과, 상기 게이트라인(GL)에 스캔신호를 공급하기 위한 게이트 드라이버(110)와, 상기 데이터라인(DL)에 데이터 전압을 공급하기 위한 데이터 드라이버(120)와, 상기 게이트 드라이버(110) 및 데이터 드라이버(120)를 제어하는 타이밍 컨트롤러(130)와, 상기 액정표시패널(100)로 광을 제공하는 백라이트 유닛(160)을 포함한다.
상기 액정패널(100)은 두 장의 유리기판 사이에 액정층이 형성되며, 그 하부 유리기판에는 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 형성되고, 상기 다수의 게이트라인(GL)과 다수의 데이터라인(DL)의 교차부에는 박막트랜지스터(TFT)가 형성된다. 상기 박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔 신호에 응답하여 데이터라인(DL)으로부터의 데이터를 액정셀(Clc)에 공급한다.
이를 위하여, 상기 박막트랜지스터(TFT)의 게이트 전극은 게이트라인(GL)에 접속되며, 소스 전극은 데이터라인(DL)에 접속되고, 드레인 전극은 액정셀(Clc)의 화소전극에 접속된다.
또한, 상기 액정표시패널(100)의 하부 유리기판에는 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 상기 스토리지 캐패시터(Cst)는 액정셀(Clc)과 전단 게이트라인 사이에 형성될 수도 있으며, 상기 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다.
상기 액정표시패널(100)의 상부 유리기판에는 상기 박막트랜지스터(TFT)가 형성된 각 화소 영역에 대응되는 R, G, B 컬러의 컬러필터와, 이들 각각을 테두리하여 상기 게이트라인(GL)과, 데이터라인(DL) 및 박막트랜지스터(TFT) 등을 가리는 블랙 매트릭스를 포함한다.
상기 게이트 드라이버(110)는 상기 타이밍 컨트롤러(130)로부터의 게이트 제어신호(GCS)에 응답하여, 다수의 게이트라인(GL)에 다수의 스캔신호들을 대응되게 공급한다. 이들 다수의 스캔신호들은 다수의 게이트라인(GL)이 순차적으로 1 수평동기신호의 기간씩 인에이블 되게 한다. 상기 게이트 드라이버(110)는 다수의 게이트 드라이버 집적회로를 포함할 수 있다.
상기 데이터 드라이버(120)는 다수의 데이터라인(DL)으로 데이터 전압을 제공하는 데이터 전압 발생부(140)와 상기 액정표시패널(100)로 공통전압(Vcom)을 제공하는 공통전압 발생부(150)를 포함한다.
상기 데이터 전압 발생부(140)는 상기 타이밍 컨트롤러(130)로부터의 데이터 제어신호(DCS)들에 응답하여, 다수의 게이트라인(GL) 중 어느 하나가 인에이블 될 때마다 데이터 전압을 발생하여 상기 액정표시패널(100)의 다수의 데이터라인(DL)에 각각 공급한다.
상기 공통전압 발생부(150)는 수평라인 별로 극성이 반전되어 스윙되는 공통전압(Vcom)을 생성하여 상기 액정표시패널(100)로 이를 공급한다.
상기 타이밍 컨트롤러(130)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(CLK)를 이용하여 상기 게이트 드라이버(110)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(120)를 제어하는 데이터 제어신호(DCS)를 생성한다.
또한, 상기 타이밍 컨트롤러(130)는 외부의 시스템으로부터 입력된 영상 데이터(V-data)를 정렬하여 정렬된 데이터(Data)를 상기 데이터 드라이버(120)로 공급한다.
상기 백라이트 유닛(160)은 광을 발생하는 광원(도시하지 않음)과, 상기 광원에서 출사된 광의 광학 특성을 향상시키는 광학 시트류 등을 포함한다.
상기 액정표시패널(100)은 도 2에 도시된 바와 같이, 제1 및 제2 게이트라인(GL1, GL2)과, 상기 제1 및 제2 게이트라인(GL1, GL2)과 교차하는 제1 내지 제4 데이터라인(DL1 ~ DL4) 및 상기 제1 내지 제4 데이터라인(DL1 ~ DL4)과 평행하게 배열된 공통전압 공급라인(VL)을 포함한다.
상기 제1 및 제2 게이트라인(GL1, GL2)과, 상기 제1 및 제2 게이트라인(GL1, GL2)을 교차하도록 배열된 제1 내지 제4 데이터라인(DL1 ~ DL4)은 다수의 화소영역을 정의하고, 그교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다.
상기 화소영역들 중 상기 제1 게이트라인(GL1)에 의해 정의되는 화소영역(이하, "제1 수평라인 화소부"이라 함)은 상기 공통전압 공급라인(VL)과 전기적으로 접속되는 제1 내지 제3 링크라인(LL1 ~ LL3)을 포함한다. 상기 제1 수평라인 화소부에 포함된 화소영역 각각은 상기 박막트랜지스터(TFT)와 제1 내지 제3 링크라인(LL1 ~ LL3) 사이에 형성된 스토리지 캐패시터(Cst)를 더 포함한다.
상기 제1 링크라인(LL1)은 제1 게이트라인(GL1)과 제1 데이터라인(DL1)에 의해 정의된 제1 화소영역(P1)과, 제1 게이트라인(GL1)과 제2 데이터라인(DL2)에 의해 정의된 제2 화소영역(P2) 및 제1 게이트라인(GL1)과 제3 데이터라인(DL3)에 의해 정의된 제3 화소영역(P3)을 걸쳐 상기 공통전압 공급라인(VL)과 전기적으로 접속된다.
상기 제2 링크라인(LL2)은 제2 및 제3 화소영역(P2, P3)을 걸쳐 상기 공통전압 공급라인(VL)과 전기적으로 접속되며 상기 제3 링크라인(LL3)은 제3 화소영역(P3)을 걸쳐 상기 공통전압 공급라인(VL)과 전기적으로 접속된다.
상기 화소영역들 중 상기 제2 게이트라인(GL2)에 의해 정의되는 화소영역(이하, "제2 수평라인 화소부"이라 함)은 상기 제1 데이터라인(DL1)과 전기적으로 접속된 제4 내지 제6 링크라인(LL4 ~ LL6)을 포함한다. 상기 제2 수평라인 화소부도 마찬가지로 박막트랜지스터(TFT)와 제4 내지 제6 링크라인(LL4 ~ LL6) 사이에 형성된 스토리지 캐패시터(Cst)를 포함한다.
상기 제6 링크라인(LL6)은 상기 제2 게이트라인(GL2)과 제3 데이터라인(DL3)에 의해 정의된 제6 화소영역(P6)과, 제2 게이트라인(GL2)과 제2 데이터라인(DL2)에 의해 정의된 제5 화소영역(P5) 및 제2 게이트라인(GL2)과 제1 데이터라인(DL1)에 의해 정의된 제4 화소영역(P4)을 걸쳐 상기 제1 데이터라인(DL1)과 전기적으로 접속된다.
상기 제5 링크라인(LL5)은 상기 제4 및 제5 화소영역(P4, P5)을 걸쳐 상기 제1 데이터라인(DL1)과 전기적으로 접속되며 상기 제6 링크라인(LL6)은 상기 제4화소영역(P4)을 걸쳐 상기 제1 데이터라인(DL1)과 전기적으로 접속된다.
이때, 상기 제1 수평라인 화소부에 구비된 박막트랜지스터들(TFT)은 좌측에 위치하는 데이터라인과 전기적으로 접속되고 제2 수평라인 화소부에 구비된 박막트랜지스터들(TFT)은 우측에 위치한 데이터라인과 전기적으로 접속된다. 이로 인해, 제1 게이트라인(GL1)에 의해 정의되는 제1 수평라인 화소부에 위치한 박막트랜지스터(TFT)와 제2 게이트라인(GL2)에 의해 정의되는 제2 수평라인 화소부에 위치한 박막트랜지스터(TFT)는 지그재그 형태로 배열되게 된다.
상기 공통전압 공급라인(VL)은 인접하는 3개의 화소영역마다 하나씩 상기 데이터라인들(DL1 ~ DL4)과 평행하게 배열된다. 편의를 위해 본 발명의 실시예에서 상기 공통전압 공급라인(VL)이 인접하는 3개의 화소영역마다 하나씩 데이터라인들(DL1 ~ DL4)과 평행하게 배열된다고 하였을 뿐 이에 한정되는 것을 아니다.
상기 제1 수평라인 화소부에 구비된 제1 내지 제3 화소영역(P1 ~ P3)과 전기적으로 접속된 공통전압 공급라인(VL)은 기수번째 게이트라인이 구동되는 경우에 데이터 드라이버(도1의 120)의 공통전압 발생부(150)로부터 정극성의 공통전압(Vcom)이 제공된다.
상기 공통전압 공급라인(VL)은 우수번째 게이트라인이 구동되는 경우에 상기 데이터 드라이버(120)의 데이터 전압 발생부(140)로부터 데이터 전압이 제공된다. 상기 공통전압 공급라인(VL)으로 정극성의 공통전압(Vcom)이 인가되면, 상기 정극성의 공통전압(Vcom)이 제1 내지 제3 링크라인(LL1 ~ LL3)을 통해 상기 공통전압 공급라인(VL)과 전기적으로 접속된 제1 수평라인 화소부의 제1 내지 제3 화소영역(P1 ~ P3)에 제공된다.
상기 제2 수평라인 화소부에 구비된 제4 내지 제6 화소영역(P4 ~ P6)과 전기적으로 접속된 제1 데이터라인(DL1)은 상기 기수번째 게이트라인이 구동되는 경우에 데이터 드라이버(120)의 데이터 전압 발생부(140)로부터 데이터 전압이 제공된다.
상기 제1 데이터라인(DL1)은 우수번째 게이트라인이 구동되는 경우에 상기 데이터 드라이버(120)의 공통전압 발생부(150)로부터 부극성의 공통전압(Vcom)이 제공된다. 상기 제1 데이터라인(DL1)으로 부극성의 공통전압(Vcom)이 인가되면, 상기 부극성의 공통전압(Vcom)이 제4 내지 제6 링크라인(LL4 ~ LL6)을 통해 상기 제1 데이터라인(DL1)과 전기적으로 접속된 제2 수평라인 화소부의 제4 내지 제6 화소영역(P4~ P6)에 제공된다.
이와 같이, 기수번째 게이트라인인 제1 게이트라인(GL1)이 구동되는 경우 상기 제1 게이트라인(GL1)에 의해 정의되는 제1 수평라인 화소부에 구비된 제1 내지 제3 화소영역(P1 ~ P3)에는 공통전압 공급라인(VL)을 통해 정극성의 공통전압(Vcom)이 공급된다.
우수번째 게이트라인인 제2 게이트라인(GL2)이 구동되는 경우 상기 제2 게이트라인(GL2)에 의해 정의되는 제2 수평라인 화소부에 구비된 제4 내지 제6 화소영역(P4 ~ P6)에 제1 데이터라인(DL1)을 통해 부극성의 공통전압(Vcom)이 공급된다.
결국, 상기 액정표시패널(100)에는 수평라인 별로 극성이 반전되는 공통전압(Vcom)이 스윙하는 형태로 공급된다. 상기 액정표시패널(100)에 배열된 공통전압 공급라인(VL)은 인접한 3개의 화소마다 하나씩 형성되기 때문에 화소마다 게이트라인과 평행하게 배열된 공통전압 공급라인이 형성된 종래의 경우에 비해 개구율을 줄일 수 있다.
또한, 수평라인 별로 공통전압 공급라인(VL)과 데이터라인으로 극성이 반전된 공통전압이 데이터 드라이버(도 1의 120)를 통해 공급되므로 액정표시패널의 전 화소를 걸쳐 형성된 공통전압 공급라인으로 일정한 레벨의 공통전압이 공급되어 라인 저항 등에 영향을 받은 종래의 경우에 비해 화소의 위치별로 최적의 공통전압을 공급할 수 있다.
이로 인해, 본원발명에 따른 액정표시장치는 화소의 위치에 따라 최적의 공통전압이 제공됨에 따라 화질을 향상시킬 수 있다.
도 3은 도 1의 액정표시패널을 다른 실시예에 다른 나타낸 도면이다.
도 1 및 도 3에 도시된 바와 같이, 액정표시패널(200)은 제1 및 제2 게이트라인(GL1, GL2)과, 상기 제1 및 제2 게이트라인(GL1, GL2)과 교차하는 제1 내지 제3 데이터라인(DL1 ~ DL3) 및 상기 제1 내지 제3 데이터라인(DL1 ~ DL3)과 평행하게 배열된 공통전압 공급라인(VL)을 포함한다.
상기 제1 및 제2 게이트라인(GL1, GL2)과, 상기 제1 및 제2 게이트라인(GL1, GL2)을 교차하도록 배열된 제1 내지 제3 데이터라인(DL1 ~ DL3)은 다수의 화소영역을 정의하며, 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다.
상기 화소영역들 중 상기 제1 게이트라인(GL1)에 의해 정의되는 화소영역(이하, "제1 수평라인 화소부"이라 함)은 상기 공통전압 공급라인(VL)과 전기적으로 접속되는 제1 및 제2 링크라인(LL1, LL2)을 포함한다. 상기 제1 수평라인 화소부에 포함된 화소영역 각각은 상기 박막트랜지스터(TFT)와 제1 및 제2 링크라인(LL1, LL2) 사이에 형성된 스토리지 캐패시터(Cst)를 더 포함한다.
상기 제1 링크라인(LL1)은 제1 게이트라인(GL1)과 제1 데이터라인(DL1)에 의해 정의된 제1 화소영역(P1)과, 제1 게이트라인(GL1)과 제2 데이터라인(DL2)에 의해 정의된 제2 화소영역(P2)을 걸쳐 상기 공통전압 공급라인(VL)과 전기적으로 접속된다. 상기 제2 링크라인(LL2)은 제2 화소영역(P2)을 걸쳐 상기 공통전압 공급라인(VL)과 전기적으로 접속된다.
상기 화소영역들 중 상기 제2 게이트라인(GL2)에 의해 정의되는 화소영역(이하, "제2 수평라인 화소부"이라 함)은 상기 제1 데이터라인(DL1)과 전기적으로 접속된 제3 및 제4 링크라인(LL3, LL4)을 포함한다. 상기 제2 수평라인 화소부도 마찬가지로 박막트랜지스터(TFT)와 제3 및 제4 링크라인(LL3, LL4) 사이에 형성된 스토리지 캐패시터(Cst)를 포함한다.
상기 제4 링크라인(LL4)은 상기 제3 및 제4 화소영역(P3, P4)을 걸쳐 상기 제1 데이터라인(DL1)과 전기적으로 접속되며 상기 제3 링크라인(LL3)은 상기 제3화소영역(P3)을 걸쳐 상기 제1 데이터라인(DL1)과 전기적으로 접속된다.
이때, 상기 제1 수평라인 화소부에 구비된 박막트랜지스터들(TFT)은 좌측에 위치하는 데이터라인과 전기적으로 접속되고 제2 수평라인 화소부에 구비된 박막트랜지스터들(TFT)은 우측에 위치한 데이터라인과 전기적으로 접속된다. 이로 인해, 제1 게이트라인(GL1)에 의해 정의되는 제1 수평라인 화소부에 위치한 박막트랜지스터(TFT)와 제2 게이트라인(GL2)에 의해 정의되는 제2 수평라인 화소부에 위치한 박막트랜지스터(TFT)는 지그재그 형태로 배열되게 된다.
상기 공통전압 공급라인(VL)은 인접하는 2개의 화소영역마다 하나씩 상기 데이터라인들(DL1 ~ DL3)과 평행하게 배열된다.
상기 제1 수평라인 화소부에 구비된 제1 및 제2 화소영역(P1, P2)과 전기적으로 접속된 공통전압 공급라인(VL)은 기수번째 게이트라인이 구동되는 경우에 데이터 드라이버(도1의 120)의 공통전압 발생부(150)로부터 정극성의 공통전압(Vcom)이 제공된다.
상기 공통전압 공급라인(VL)은 우수번째 게이트라인이 구동되는 경우에 상기 데이터 드라이버(120)의 데이터 전압 발생부(140)로부터 데이터 전압이 제공된다. 상기 공통전압 공급라인(VL)으로 정극성의 공통전압(Vcom)이 인가되면, 상기 정극성의 공통전압(Vcom)이 제1 및 제2 링크라인(LL1, LL2)을 통해 상기 공통전압 공급라인(VL)과 전기적으로 접속된 제1 수평라인 화소부의 제1 및 제2 화소영역(P1, P2)에 제공된다.
상기 제2 수평라인 화소부에 구비된 제3 및 제4 화소영역(P3, P4)과 전기적으로 접속된 제1 데이터라인(DL1)은 상기 기수번째 게이트라인이 구동되는 경우에 데이터 드라이버(120)의 데이터 전압 발생부(140)로부터 데이터 전압이 제공된다.
상기 제1 데이터라인(DL1)은 우수번째 게이트라인이 구동되는 경우에 상기 데이터 드라이버(120)의 공통전압 발생부(150)로부터 부극성의 공통전압(Vcom)이 제공된다. 상기 제1 데이터라인(DL1)으로 부극성의 공통전압(Vcom)이 인가되면, 상기 부극성의 공통전압(Vcom)이 제3 및 제4 링크라인(LL3, LL4)을 통해 상기 제1 데이터라인(DL1)과 전기적으로 접속된 제2 수평라인 화소부의 제3 및 제4 화소영역(P3, P4)에 제공된다.
이와 같이, 기수번째 게이트라인인 제1 게이트라인(GL1)이 구동되는 경우 상기 제1 게이트라인(GL1)에 의해 정의되는 제1 수평라인 화소부에 구비된 제1 및 제2 화소영역(P1, P2)에는 공통전압 공급라인(VL)을 통해 정극성의 공통전압(Vcom)이 공급된다.
우수번째 게이트라인인 제2 게이트라인(GL2)이 구동되는 경우 상기 제2 게이트라인(GL2)에 의해 정의되는 제2 수평라인 화소부에 구비된 제3 및 제4 화소영역(P3, P4)에 제1 데이터라인(DL1)을 통해 부극성의 공통전압(Vcom)이 공급된다.
결국, 상기 액정표시패널(100)에는 수평라인 별로 극성이 반전되는 공통전압(Vcom)이 스윙하는 형태로 공급된다. 상기 액정표시패널(100)에 배열된 공통전압 공급라인(VL)은 인접한 2개의 화소영역 마다 하나씩 형성되기 때문에 화소마다 게이트라인과 평행하게 배열된 공통전압 공급라인이 형성된 종래의 경우에 비해 개구율을 줄일 수 있다.
또한, 수평라인 별로 공통전압 공급라인(VL)과 데이터라인으로 극성이 반전된 공통전압이 데이터 드라이버(도 1의 120)를 통해 공급되므로 액정표시패널의 전 화소를 걸쳐 형성된 공통전압 공급라인으로 일정한 레벨의 공통전압이 공급되어 라인 저항 등에 영향을 받은 종래의 경우에 비해 화소의 위치별로 최적의 공통전압을 공급할 수 있다.
이로 인해, 본원발명에 따른 액정표시장치는 화소의 위치에 따라 최적의 공통전압이 제공됨에 따라 화질을 향상시킬 수 있다.
100, 200:액정표시패널 110:게이트 드라이버
120:데이터 드라이버 130:타이밍 컨트롤러
140:데이터 전압 발생부 150:공통전압 발생부
160:백라이트 유닛

Claims (6)

  1. 다수의 화소영역을 정의하는 다수의 게이트라인 및 다수의 데이터라인이 배열되고, 상기 다수의 화소영역 중 인접하는 적어도 2 이상의 화소 영역마다 상기 다수의 데이터라인과 평행하게 배열된 공통전압 공급라인을 구비한 액정표시패널;
    상기 다수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버;
    상기 다수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버; 및
    상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러;를 포함하고,
    상기 다수의 게이트라인 중 기수번째 게이트라인들은 좌측에 위치하는 데이터라인들로 제1 수평라인 화소부를 정의하고, 우수번째 게이트라인들은 우측에 위치하는 데이터라인들로 제2 수평라인 화소부를 정의하고,
    상기 제1 수평라인 화소부는 상기 공통전압 공급라인과 전기적으로 접속된 제1 링크라인들을 구비하고, 상기 제2 수평라인 화소부는 적어도 2 이전의 화소영역에 배열된 좌측 데이터라인과 전기적으로 접속되는 제2 링크라인들을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 데이터 드라이버는 상기 기수번째 게이트라인들이 구동되는 경우 상기 공통전압 공급라인에 정극성의 공통전압을 공급하는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    상기 데이터 드라이버는 상기 기수번째 게이트라인들이 구동되는 경우 상기 적어도 2 이전의 화소영역에 배열된 좌측 데이터라인으로 데이터 전압을 공급하는 것을 특징으로 하는 액정표시장치.
  4. 제1 항에 있어서,
    상기 데이터 드라이버는 상기 우수번째 게이트라인들이 구동되는 경우 상기 적어도 2 이전의 화소영역에 배열된 좌측 데이터라인으로 부극성의 공통전압을 공급하는 것을 특징으로 하는 액정표시장치.
  5. 제4 항에 있어서,
    상기 데이터 드라이버는 상기 우수번째 게이트라인들이 구동되는 경우 상기 공통전압 공급라인으로 데이터 전압을 공급하는 것을 특징으로 하는 액정표시장치.
  6. 제1 항에 있어서,
    상기 제1 수평라인 화소부에 형성된 박막트랜지스터와 상기 제2 수평라인 화소부에 형성된 박막트랜지스터는 지그재그형태로 배치되는 것을 특징으로 하는 액정표시장치.
KR1020100091254A 2010-09-16 2010-09-16 액정표시장치 KR20120029266A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100091254A KR20120029266A (ko) 2010-09-16 2010-09-16 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100091254A KR20120029266A (ko) 2010-09-16 2010-09-16 액정표시장치

Publications (1)

Publication Number Publication Date
KR20120029266A true KR20120029266A (ko) 2012-03-26

Family

ID=46133797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100091254A KR20120029266A (ko) 2010-09-16 2010-09-16 액정표시장치

Country Status (1)

Country Link
KR (1) KR20120029266A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568792B2 (en) 2013-02-05 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568792B2 (en) 2013-02-05 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display
US10146097B2 (en) 2013-02-05 2018-12-04 Samsung Display Co., Ltd. Liquid crystal display

Similar Documents

Publication Publication Date Title
CN108121119B (zh) 液晶显示器
KR102279353B1 (ko) 표시패널
KR101623593B1 (ko) 액정표시장치
KR101354386B1 (ko) 액정표시장치
KR102000048B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070034145A (ko) 액정 표시 패널과 그의 구동 방법 및 그를 이용한 액정표시 장치
KR20070059340A (ko) 액정 표시 장치
CN102428404A (zh) 液晶面板
KR101730552B1 (ko) 횡전계 방식 액정표시장치 및 그 구동방법
EP2413181A1 (en) Tft substrate and liquid crystal display apparatus using the same
CN106814505B (zh) 液晶显示装置
KR101966865B1 (ko) 액정표시장치와 이의 제조방법
CN109599072B (zh) 一种显示装置、驱动方法和显示器
KR102134320B1 (ko) 액정표시장치
KR101272338B1 (ko) 액정 표시 장치
KR20120119411A (ko) 액정표시장치
KR101461035B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100898789B1 (ko) 액정표시장치의 구동방법
KR20100030173A (ko) 액정표시장치
KR20090013531A (ko) 액정표시장치
KR20140093474A (ko) 액정표시장치
KR20140074121A (ko) 액정표시 장치
KR20120029266A (ko) 액정표시장치
KR101818248B1 (ko) 액정표시장치
KR20170067402A (ko) 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination