KR20100013977A - 반도체 소자의 테스트 패턴 및 이의 제조 방법 - Google Patents
반도체 소자의 테스트 패턴 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20100013977A KR20100013977A KR1020080075741A KR20080075741A KR20100013977A KR 20100013977 A KR20100013977 A KR 20100013977A KR 1020080075741 A KR1020080075741 A KR 1020080075741A KR 20080075741 A KR20080075741 A KR 20080075741A KR 20100013977 A KR20100013977 A KR 20100013977A
- Authority
- KR
- South Korea
- Prior art keywords
- parallel
- dummy
- active region
- active regions
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 소자의 테스트 패턴 및 이의 제조 방법에 관한 것으로, 소자 분리 공정을 실시하여 반도체 기판에 다수의 평행한 활성 영역을 형성하는 단계와, 상기 다수의 평행한 활성 영역을 포함한 반도체 기판 상에 상기 다수의 평행한 활성 영역과 수직한 방향으로 다수의 게이트 라인을 형성하는 단계와, 상기 다수의 게이트 라인 사이의 상기 활성 영역과 연결되는 다수의 콘택을 형성하는 단계와, 상기 다수의 평행한 활성 영역 중 홀수 번째 활성 영역과 연결되는 제1 더미 콘택을 형성하는 단계, 및 상기 다수의 평행한 활성 영역 중 짝수 번째 활성 영역과 연결되는 제2 더미 콘택을 형성하는 단계를 포함하는 반도체 소자의 테스트 패턴 및 이의 제조 방법을 개시한다.
테스트 패턴, 콘택, 활성 영역, 브릿지
Description
본 발명은 반도체 소자의 테스트 패턴 및 이의 제조 방법에 관한 것으로, 특히 반도체 소자의 콘택 브릿지 현상을 검출할 수 있는 반도체 소자의 테스트 패턴 및 이의 제조 방법에 관한 것이다.
반도체 장치가 형성되는 반도체 웨이퍼에는, 제조 공정을 모니터링 할 수 있는 테스트 패턴들이 배치된다. 상기 테스트 패턴들을 통해 모니터링 할 수 있는 항목에는 트랜지스터들의 다양한 전기적 특성, 배선 및 불순물 영역의 저항 및 상기 불순물 영역과 배선 사이의 접촉 저항 등이 있다.
도 1은 반도체 소자의 콘택 및 금속 배선을 형성한 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(10)은 소자 분리막(11)에 의해 활성 영역(12)이 정의되며, 활성 영역 상에 콘택(13), 및 금속 배선(14)이 형성된다.
반도체 소자의 집적도가 점차 증가함에 따라 콘택(13) 간의 거리는 점차 줄 어들고 있어 공정 마진 확보가 어려우며, 이로 인하여 콘택(13)이 서로 전기적으로 연결되는 브릿지 현상이 발생할 수 있다. 따라서 이를 모니터링 하여 불량을 검출하여야 하는데 반도체 소자 제조 공정시 콘택(13) 간의 브릿지(A) 뿐만 아니라 금속 배선(14)의 정렬 오차로 인하여 콘택(13)과 금속 배선(14) 간의 브릿지 현상(B), 및 금속 배선(14) 간의 브릿지 현상(C)도 발생할 수 있어, 모니터링시 이들을 배제한 콘택(13) 간의 브릿지(A) 만을 검출할 수 없다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 활성 영역 중 홀수 번째 활성 영역을 상단부와 하단부를 소자 분리 영역으로 구분하고, 홀수 번째 활성 영역 상단부에 제1 더미 콘택을 형성하고 짝수 번째 활성 영역에 제2 더미 콘택을 형성함으로써, 테스트 동작시 제1 더미 콘택과 제2 더미 콘택을 이용하여 실제적인 콘택간의 브릿지 현상을 검출할 수 있는 반도체 소자의 테스트 패턴 및 이의 제조 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자의 테스트 패턴은 반도체 기판 상에 평행하게 형성된 다수의 활성 영역와, 상기 다수의 활성 영역을 포함한 상기 반도체 기판 상에 상기 다수의 활성 영역과 수직 방향으로 평행하게 형성된 다수의 게이트 라인과, 상기 다수의 게이트 라인 사이의 상기 다수의 활성 영역 상에 형성된 다수의 콘택과, 상기 다수의 활성 영역 중 홀수번째 활성 영역의 상단부에 형성된 제1 더미 콘택들, 및 상기 다수의 활성 영역 중 짝수번째 활성 영역의 하단부에 형성된 제2 더미 콘택들을 포함한다.
상기 제1 더미 콘택들은 제1 금속 배선과 연결되어 테스트용 제1 패드와 연결되며, 상기 제2 더미 콘택들은 제2 금속 배선과 연결되어 테스트용 제2 패드와 연결된다. 상기 홀수번째 활성 영역은 상단부와 하단부가 서로 전기적으로 이격되 어 형성된다.
본 발명의 일실시 예에 따른 반도체 소자의 테스트 패턴 제조 방법은 소자 분리 공정을 실시하여 반도체 기판에 다수의 평행한 활성 영역을 형성하는 단계와, 상기 다수의 평행한 활성 영역을 포함한 반도체 기판 상에 상기 다수의 평행한 활성 영역과 수직한 방향으로 다수의 게이트 라인을 형성하는 단계와, 상기 다수의 게이트 라인 사이의 상기 활성 영역과 연결되는 다수의 콘택을 형성하는 단계와, 상기 다수의 평행한 활성 영역 중 홀수 번째 활성 영역과 연결되는 제1 더미 콘택을 형성하는 단계, 및 상기 다수의 평행한 활성 영역 중 짝수 번째 활성 영역과 연결되는 제2 더미 콘택을 형성하는 단계를 포함한다.
상기 제1 더미 콘택은 상기 반도체 기판의 상단부에 평행하게 형성하며, 상기 제2 더미 콘택은 상기 반도체 기판의 하단부에 평행하게 형성한다. 상기 홀수번째 활성 영역은 상단부와 하단부로 분리하여 형성한다.
제2 더미 콘택을 형성한 후, 상기 제1 더미 콘택들을 연결하는 제1 금속 배선 및 상기 제2 더미 콘택들을 연결하는 제2 금속 배선을 형성하는 단계를 더 포함한다.
본 발명의 일실시 예에 따르면, 반도체 소자의 활성 영역 중 홀수 번째 활성 영역을 상단부와 하단부를 소자 분리 영역으로 구분하고, 홀수 번째 활성 영역 상 단부에 제1 더미 콘택을 형성하고 짝수 번째 활성 영역에 제2 더미 콘택을 형성함으로써, 테스트 동작시 제1 더미 콘택과 제2 더미 콘택을 이용하여 실제적인 콘택간의 브릿지 현상을 검출함으로써, 콘택과 금속 배선간의 브릿지 및 금속 배선들 간의 브릿지 현상을 배제하고 테스트 동작을 진행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 도 5는 본 발명의 일실시 예에 따른 반도체 소자의 테스트 패턴을 설명하기 위한 소자의 평면도 및 단면도이다.
도 2a 및 도 2b를 참조하면, 반도체 기판(100)의 소자 분리 영역을 식각하여 트렌치를 형성한 후, 이를 절연물질로 채워 소자 분리막(101)을 형성한다. 이로 인하여 반도체 기판(100)은 소자 분리막(101)과 활성 영역(102)으로 구분된다.
활성 영역(102)은 다수의 평행한 바 타입으로 형성되며, 이때 설명의 편의를 위해 홀수번째 활성 영역(102A) 및 짝수번째 활성 영역(102B)으로 구분한다.
이때 홀수번째 활성 영역(102A)는 상단부와 하단부(102C)가 소자 분리 막(101)에 의해 전기적으로 이격되도록(X) 형성한다.
도 3a 및 도 3b를 참조하면, 반도체 기판(100) 전체 구조 상에 터널 절연막(101), 플로팅 게이트용 도전막(102), 유전체막(103), 콘트롤 게이트용 도전막(104), 금속게이트막(105), 및 하드 마스크막(106)을 순차적으로 적층하여 형성한다. 이 후, 패터닝 공정을 실시하여 게이트 라인(107)을 형성한다.
게이트 라인은 메모리 셀들이 형성되는 메모리 셀 게이트 라인(107C) 및 선택 트랜지스터들이 형성되는 선택 트랜지스터 게이트 라인(107D)으로 구분된다. 메모리 셀 게이트 라인(107C) 및 선택 트랜지스터 게이트 라인(107D)은 활성 영역(102A, 102B)과 수직한 방향으로 형성되며, 하단부의 홀수번째 활성 영역(102) 상에는 형성되지 않는다.
도 4를 참조하면, 콘택 형성 공정을 실시하여 선택 트랜지스터 게이트 라인(107D; 본원 발명의 실시 예에서는 드레인 트랜지스터 게이트 라인) 들 사이의 활성 영역(102A, 102B)과 연결되는 다수의 드레인 콘택(108A)을 형성한다.
이때 홀수 번째 활성 영역의 상단부(102A)에는 제1 더미 콘택(108B)을 형성하고, 짝수 번째 활성 영역의 하단부(102B)에는 제2 더미 콘택(108C)을 형성한다.
도 5를 참조하면, 제1 더미 콘택(108B)들을 연결하는 금속 배선(109B)과 제2 더미 콘택(108C)들을 연결하는 금속 배선(109A)을 각각 형성한다. 금속 배선(109B)은 제1 바이어스를 인가할 수 있는 제1 패드(PAD1)와 연결되며, 금속 배선(109A)는 제2 바이어스를 인가할 수 있는 제2 패드(PAD2)와 연결된다.
상술한 것과 같이 제1 더미 콘택(108B)과 제2 더미 콘택(108C)을 이용하여 홀수 번째 활성 영역(102A)와 짝수 번째 활성 영역(102B)에 전압을 인가하여 드레인 콘택(108A) 간의 브릿지 현상을 측정할 수 있다. 또한 홀수 번째 활성 영역을 상단부(102A)와 하단부(102C)로 이격하여 형성함으로써, 금속 배선 간의 간격을 증가시킬 수 있어, 금속 배선과 콘택간의 브릿지 현상을 배제할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1은 반도체 소자의 콘택 및 금속 배선을 형성한 소자의 단면도이다.
도 2a 내지 도 5는 본 발명의 일실시 예에 따른 반도체 소자의 테스트 패턴을 설명하기 위한 소자의 평면도 및 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 소자 분리막
102A, 102B, 102C : 활성 영역 107 : 게이트 라인
108A : 콘택 108B, 108C : 더미 콘택
109A, 109B : 금속 배선
Claims (7)
- 반도체 기판 상에 평행하게 형성된 다수의 활성 영역;상기 다수의 활성 영역을 포함한 상기 반도체 기판 상에 상기 다수의 활성 영역과 수직 방향으로 평행하게 형성된 다수의 게이트 라인;상기 다수의 게이트 라인 사이의 상기 다수의 활성 영역 상에 형성된 다수의 콘택;상기 다수의 활성 영역 중 홀수번째 활성 영역의 상단부에 형성된 제1 더미 콘택들; 및상기 다수의 활성 영역 중 짝수번째 활성 영역의 하단부에 형성된 제2 더미 콘택들을 포함하는 반도체 소자의 테스트 패턴.
- 제 1 항에 있어서,상기 제1 더미 콘택들은 제1 금속 배선과 연결되어 테스트용 제1 패드와 연결되며,상기 제2 더미 콘택들은 제2 금속 배선과 연결되어 테스트용 제2 패드와 연결된 반도체 소자의 테스트 패턴.
- 제 1 항에 있어서,상기 홀수번째 활성 영역은 상단부와 하단부가 서로 전기적으로 이격되어 형성된 반도체 소자의 테스트 패턴.
- 소자 분리 공정을 실시하여 반도체 기판에 다수의 평행한 활성 영역을 형성하는 단계와, 상기 다수의 평행한 활성 영역을 포함한 반도체 기판 상에 상기 다수의 평행한 활성 영역과 수직한 방향으로 다수의 게이트 라인을 형성하는 단계;상기 다수의 게이트 라인 사이의 상기 활성 영역과 연결되는 다수의 콘택을 형성하는 단계;상기 다수의 평행한 활성 영역 중 홀수 번째 활성 영역과 연결되는 제1 더미 콘택을 형성하는 단계; 및상기 다수의 평행한 활성 영역 중 짝수 번째 활성 영역과 연결되는 제2 더미 콘택을 형성하는 단계를 포함하는 반도체 소자의 테스트 패턴 형성 방법.
- 제 4 항에 있어서,상기 제1 더미 콘택은 상기 반도체 기판의 상단부에 평행하게 형성하며, 상기 제2 더미 콘택은 상기 반도체 기판의 하단부에 평행하게 형성하는 반도체 소자의 테스트 패턴 형성 방법.
- 제 4 항에 있어서,상기 홀수번째 활성 영역은 상단부와 하단부로 분리되어 형성되는 반도체 소자의 테스트 패턴 형성 방법.
- 제 4 항에 있어서,제2 더미 콘택을 형성한 후,상기 제1 더미 콘택들을 연결하는 제1 금속 배선 및 상기 제2 더미 콘택들을 연결하는 제2 금속 배선을 형성하는 단계를 더 포함하는 반도체 소자의 테스트 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080075741A KR20100013977A (ko) | 2008-08-01 | 2008-08-01 | 반도체 소자의 테스트 패턴 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080075741A KR20100013977A (ko) | 2008-08-01 | 2008-08-01 | 반도체 소자의 테스트 패턴 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100013977A true KR20100013977A (ko) | 2010-02-10 |
Family
ID=42087898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080075741A KR20100013977A (ko) | 2008-08-01 | 2008-08-01 | 반도체 소자의 테스트 패턴 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100013977A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014120459A1 (en) * | 2013-01-29 | 2014-08-07 | Intel Corporation | Techniques for enhancing fracture resistance of interconnects |
| US9082739B2 (en) | 2013-05-16 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor device having test structure |
-
2008
- 2008-08-01 KR KR1020080075741A patent/KR20100013977A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014120459A1 (en) * | 2013-01-29 | 2014-08-07 | Intel Corporation | Techniques for enhancing fracture resistance of interconnects |
| CN104885200A (zh) * | 2013-01-29 | 2015-09-02 | 英特尔公司 | 用于增强互连的抗断裂性的技术 |
| GB2524418A (en) * | 2013-01-29 | 2015-09-23 | Intel Corp | Techniques for enhancing fracture resistance of interconnects |
| US9343411B2 (en) | 2013-01-29 | 2016-05-17 | Intel Corporation | Techniques for enhancing fracture resistance of interconnects |
| US9691716B2 (en) | 2013-01-29 | 2017-06-27 | Intel Corporation | Techniques for enhancing fracture resistance of interconnects |
| GB2524418B (en) * | 2013-01-29 | 2018-07-11 | Intel Corp | Techniques for enhancing fracture resistance of interconnects |
| US9082739B2 (en) | 2013-05-16 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor device having test structure |
| US9337112B2 (en) | 2013-05-16 | 2016-05-10 | Samsung Electronics Co., Ltd. | Semiconductor device having test structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100909530B1 (ko) | 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법 | |
| KR20100045836A (ko) | 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자 | |
| KR100752188B1 (ko) | 반도체 소자의 테스트 모듈 | |
| US20220413038A1 (en) | Test element group and test device including the same | |
| KR100399976B1 (ko) | 콘택 저항 측정용 테스트 패턴 및 그 제조 방법 | |
| KR102600786B1 (ko) | 테스트 구조물을 포함하는 반도체 장치 | |
| US8946706B2 (en) | Test pattern of semiconductor device, method of manufacturing test pattern and method of testing semiconductor device by using test pattern | |
| KR20100013977A (ko) | 반도체 소자의 테스트 패턴 및 이의 제조 방법 | |
| KR100913328B1 (ko) | 반도체 소자의 테스트 패턴 및 그의 형성 방법과 테스트방법 | |
| KR100787745B1 (ko) | 반도체 제조용 ｐｃｍ 테스트 패턴 | |
| KR101385752B1 (ko) | 입출력 패드 영역과 중첩되는 공정 모니터링 패턴을 포함하는 반도체 소자 | |
| KR20100013938A (ko) | 반도체 소자의 테스트 패턴 및 이의 테스트 방법 | |
| KR20090088158A (ko) | 반도체 소자의 테스트 패턴 및 그 형성 방법 | |
| KR20090068662A (ko) | 반도체 소자의 테스트 패턴 및 이의 형성 방법 | |
| KR100451489B1 (ko) | 반도체소자의테스트패턴및그의형성방법 | |
| US6774394B2 (en) | Inline detection device for self-aligned contact defects | |
| KR100906052B1 (ko) | 플래시 메모리 소자의 테스트 패턴 형성 방법 | |
| KR20100013951A (ko) | 반도체 소자의 테스트 패턴 및 그의 제조 방법 | |
| KR19980056119A (ko) | 반도체 장치의 teg 패턴의 검사방법 | |
| KR20090068619A (ko) | 반도체소자의 테스트 패턴 형성 방법 | |
| KR20090052508A (ko) | 반도체 메모리 소자 및 이의 형성 방법 | |
| KR20040085911A (ko) | 반도체소자의 테스트 패턴 형성방법 | |
| JP2021005641A (ja) | 半導体装置の製造方法 | |
| KR19980068791A (ko) | 반도체소자 제조방법 | |
| KR20100085652A (ko) | 플래시 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |