KR20090124527A - 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 - Google Patents

박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 Download PDF

Info

Publication number
KR20090124527A
KR20090124527A KR1020080050802A KR20080050802A KR20090124527A KR 20090124527 A KR20090124527 A KR 20090124527A KR 1020080050802 A KR1020080050802 A KR 1020080050802A KR 20080050802 A KR20080050802 A KR 20080050802A KR 20090124527 A KR20090124527 A KR 20090124527A
Authority
KR
South Korea
Prior art keywords
thin film
oxide semiconductor
film transistor
semiconductor layer
source
Prior art date
Application number
KR1020080050802A
Other languages
English (en)
Inventor
정종한
김광숙
정재경
양희원
모연곤
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080050802A priority Critical patent/KR20090124527A/ko
Priority to US12/318,856 priority patent/US7994510B2/en
Publication of KR20090124527A publication Critical patent/KR20090124527A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 본 발명의 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 게이트 절연막에 의해 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층, 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극, 그리고 소스 영역 및 드레인 영역과 소스 전극 및 드레인 전극 사이에 개재된 오믹 접촉층을 포함하며, 오믹 접촉층이 소스 영역 및 드레인 영역보다 케리어 농도가 높은 산화물 반도체층으로 이루어진다.
산화물 반도체, 오믹 접촉층, 케리어 농도, 산소 분압, 플라즈마 처리

Description

박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치 {Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor}
본 발명은 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 보다 상세하게는 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor)는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층과, 채널 영역 상부에 형성되며 게이트 절연막에 의해 활성층과 전기적으로 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막 트랜지스터의 활성층은 대개 비정질 실리콘(Amorphous Silicon)이나 폴리 실리콘(Poly-Silicon)과 같은 반도체 물질로 형성되는데, 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다.
또한, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.
이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 활성층으로 이용한 박막 트랜지스터가 개시되어 있다.
산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재로로서 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 기존의 저온 폴리 실리콘(LTPS) 공정으로 박막 트랜지스터를 제조할 수 있고, 300℃ 이하의 저온에서도 공정이 가능해진다.
그러나 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 소자에 적용하기 위해서는 전기적 특성을 만족시킬 수 있는 공정 개발 및 특성 개선이 요구되는 실정이며, 소스 및 드레인 영역과 금속 전극의 저항성 접촉(ohmic contact)을 형성하기 어려운 문제점이 있다.
본 발명의 목적은 산화물 반도체층과 금속 전극의 저항성 접촉을 이룰 수 있는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은 마스크 및 공정 단계를 추가하지 않고 저항성 접촉층을 형성할 수 있는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 트랜지스터는 기판; 상기 기판 상에 형성된 게이트 전극; 게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극; 그리고 상기 소스 영역 및 드레인 영역과 상기 소스 전극 및 드레인 전극 사이에 개재된 오믹 접촉층을 포함하며, 상기 오믹 접촉층이 상기 소스 영역 및 드레인 영역보다 케리어 농도가 높은 산화물 반도체층으로 이루어진다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층을 형성하되, 상기 산화 물 반도체층의 표면부에 상기 소스 영역 및 드레인 영역보다 케리어 농도가 높은 오믹 접촉층이 형성되도록 하는 단계; 상기 오믹 접촉층을 통해 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극을 형성하는 단계; 그리고 상기 소스 전극 및 드레인 전극 사이의 상기 오믹 접촉층을 제거하는 단계를 포함한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 박막 트랜지스터를 구비하는 평판 표시 장치는 다수의 제 1 도전선과 제 2 도전선에 의해 다수의 화소가 정의되고, 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터 및 박막 트랜지스터와 연결된 제 1 전극이 형성된 제 1 기판; 제 2 전극이 형성된 제 2 기판; 및 상기 제 1 전극과 제 2 전극 사이의 밀봉된 공간에 주입된 액정층을 포함하며, 상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극; 게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극; 그리고 상기 소스 영역 및 드레인 영역과 상기 소스 전극 및 드레인 전극 사이에 개재된 오믹 접촉층을 포함하고, 상기 오믹 접촉층이 상기 소스 영역 및 드레인 영역보다 케리어 농도가 높은 산화물 반도체층으로 이루어진다.
또한, 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 박막 트랜지스터를 구비하는 평판 표시 장치는 제 1 전극, 유기 박막층 및 제 2 전극으로 이루어진 유기전계발광 소자와, 상기 유기전계발광 소자의 동작을 제어하기 위한 박막 트랜지스터가 형성된 제 1 기판; 및 상기 제 1 기판에 대향되도록 배치된 제 2 기판을 포함하며, 상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이 트 전극; 게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극; 그리고 상기 소스 영역 및 드레인 영역과 상기 소스 전극 및 드레인 전극 사이에 개재된 오믹 접촉층을 포함하고, 상기 오믹 접촉층이 상기 소스 영역 및 드레인 영역보다 케리어 농도가 높은 산화물 반도체층으로 이루어진다.
실리콘(Si) 반도체와 금속 전극의 접촉저항(contact resistance)은 실리콘 반도체의 케리어 농도에 반비례한다. 그러므로 실리콘 반도체를 활성층으로 하는 박막 트랜지스터의 제조 과정에서는 고농도의 이온을 도핑하여 반도체층의 공핍폭을 감소시킴으로써 케리어가 에너지 장벽을 쉽게 통과할 수 있도록 한다. 그러나 도핑 방법을 이용하면 마스크 및 공정 단계가 추가되기 때문에 제조 비용이 증가되는 단점이 있다. 최근들어 개발되고 있는 산화물 반도체를 활성층으로 하는 박막 트랜지스터는 제조 공정이 개발되고 있는 실정이며, 산화물 반도체와 금속 전극의 저항성 접촉을 위한 방법에 대해서는 아직 제시된 바 없다.
본 발명은 산화물 반도체층을 형성하는 과정에서 산소 분압을 증가시키거나, 산화물 반도체층의 표면을 플라즈마 처리하여 표면부에 케리어 농도가 높은 저항성 접촉층을 형성한다. 비교적 간단한 방법으로 케리어 농도를 조절하여 저항성 접촉층을 형성하기 때문에 마스크 및 공정 단계를 감소시키는 효과를 얻을 수 있으며, 저저항의 저항성 접촉에 의해 소자의 전기적 특성이 향상될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명에 따른 박막 트랜지스터를 설명하기 위한 단면도이다.
절연물로 이루어진 기판(10) 상에 버퍼층(12)이 형성되고, 버퍼층(12) 상에 게이트 전극(14)이 형성된다. 게이트 전극(14)을 포함하는 상부에는 게이트 절연막(16)에 의해 게이트 전극(14)과 전기적으로 절연되며, 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층(18a)이 형성되고, 소스 영역 및 드레인 영역의 산화물 반도체층(18a)과 소스 전극(20a) 및 드레인 전극(20b) 사이에는 오믹 접촉층(18b)이 개재된다.
산화물 반도체층(18a) 및 오믹 접촉층(18b)은 산화아연(ZnO)을 주성분으로 하는 반도체 물질로 형성되거나, 산화아연(ZnO)을 주성분으로 하는 반도체 물질에 인듐(In), 갈륨(Ga) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 예를 들어, InZnO(IZO), GaInZnO(GIZO) 등으로 형성될 수 있다. 이 때 오믹 접촉층(18b)은 소스 영역 및 드레인 영역의 산화물 반도체층(18a)과 소스 전극 및 드레인 전극(20a 및 20b)의 저항성 접촉을 위해 소스 영역 및 드레인 영역의 산화물 반도체층(18a)보다 높은 케리어 농도를 갖는다. 예를 들어, 산화물 반도체층(18a)은 1e+13 내지 1e+17#/㎤의 케리어 농도를 가지며, 오믹 접촉층(18b)은 1e+19 내지 1e+21#/㎤의 케리어 농도를 갖는다.
도 2a 내지 도 2e는 본 발명에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도로서, 제조 과정을 통해 본 발명의 박막 트랜지스터를 보다 상세히 설명한다.
도 2a를 참조하면, 절연물로 이루어진 기판(10) 상에 버퍼층(12)을 형성한다. 버퍼층(12) 상에 게이트 전극(14)을 형성하고, 게이트 전극(14)을 포함하는 상부에 게이트 절연막(16)을 형성한다. 게이트 전극(14)은 Mo, MoW, Al 등의 금속으로 형성하고, 게이트 절연막(16)은 실리콘 산화막(SiO2)이나 실리콘 질화막(SiNx)으로 형성한다.
도 2b를 참조하면, 게이트 전극(14)과 중첩되도록 게이트 절연막(16) 상부에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층(18a)을 형성한다. 산화물 반도체층(18a)은 산화아연(ZnO)을 주성분으로 하는 반도체 물질로 형성하거나, 산화아연(ZnO)을 주성분으로 하는 반도체 물질에 인듐(In), 갈륨(Ga) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 예를 들어, InZnO(IZO), GaInZnO(GIZO) 등으로 형성한다.
GIZO층을 형성하는 실시예로서, 두 개 또는 두 개 이상의 타겟(target)을 사용하는 코스퍼터링(co-sputtering) 방법이나, 펄스 레이저 증착(pulse laser deposition) 방법을 이용할 수 있다. 타겟으로는 GaInZnO, InZnO, Ga2O3 등을 사용하고, 타겟으로부터 In, Ga 및 Zn을 포함하는 이온이 증착되어 1e+13 내지 1e+17#/ ㎤ 정도의 케리어 농도를 갖는 GIZO층이 형성되도록 한다. 이 때 케리어 농도는 산소가 차지하는 비중 즉, 산소 분압으로 조절할 수 있는데, 케리어 농도를 1e+17#/㎤ 이상으로 조절하면 이동도는 증가하지만, 비저항 감소로 인해 오프 상태(off-state)에서 누설전류가 발생한다.
도 3은 산소 분압(Oxygen partial pressure)에 따른 산화물 반도체층의 케리어 농도(Carrier concentration) 변화를 도시한 그래프로서, 증착 과정에서 산소 분압을 예를 들어, 30 내지 90%로 조절하면 1e+13 내지 1e+17#/㎤의 케리어 농도를 갖는 반도체 특성의 비정질 산화물 반도체층(IZO, GIZO)을 형성할 수 있다. 산소 분압에 따른 케리어 농도의 변화에 대해서는 논문(H. Hosono, 'Non-crystalline solide', 2006)을 참조할 수 있다.
도 2c를 참조하면, 산화물 반도체층(18a)의 표면에 소스 및 드레인 영역의 산화물 반도체층(18a)보다 케리어 농도가 높은 오믹 접촉층(18b)을 형성한다.
오믹 접촉층(18b)을 형성하는 일 실시예로서, 오믹 접촉층(18b)을 산화물 반도체층(18a)과 동시에 형성할 수 있다. 도 2b와 같이 산화물 반도체층(18a)을 형성하는 과정에서 산소 분압을 감소시키면 소스 및 드레인 영역의 산화물 반도체층(18a)보다 케리어 농도가 높은 오믹 접촉층(18b)을 형성할 수 있다.
산소 분압을 증가시키면 반응성 스퍼터링(reactive sputtering)에 의해 박막 내의 산소(O2) 원소의 함유량이 증가되는데, 박막 내에서 하나의 산소 원소는 두 개의 전자와 결합을 이루기 때문에 케리어 농도는 감소하게 된다. 따라서 이와 같은 원리를 이용하여 산소 분압을 감소시킴으로써 케리어 농도를 증가시킬 수 있다. GIZO의 경우 산소 분압으로 케리어 농도를 조절하여 반도체 특성에서 준도체 특성으로 변화시키거나, 케리어 농도를 깊이에 따라 변화시킬 수 있다.
또한, 오믹 접촉층(18b)을 형성하는 다른 실시예로서, 산화물 반도체층(18a)을 형성한 후 오믹 접촉층(18b)을 형성한다. 도 2b와 같이 산화물 반도체층(18a)을 형성한 후 도 2d와 같이 산화물 반도체층(18a)의 표면을 플라즈마(plasma) 처리하여 오믹 접촉층(18b)을 형성한다.
산화물 반도체층(18a)의 표면부가 아르곤(Ar) 등의 플라즈마에 노출되면 표면 격자가 파괴되어 산소 결함(deficiency)이 발생되고, 산소 결함에 의해 케리어 농도가 증가됨으로써 1e+19 내지 1e+21#/㎤ 정도의 케리어 농도를 갖는 준도체 특성의 오믹 접촉층(18b)이 형성된다.
도 2e를 참조하면, 전체 상부면에 Mo, MoW, Al, AlAd, AlLiLa 등의 금속으로 도전층을 형성한 후 패터닝하여 오믹 접촉층(18b)을 통해 소스 및 드레인 영역의 산화물 반도체층(18a)과 연결되는 소스 전극 및 드레인 전극(20a 및 20b)을 형성하고, 소스 전극 및 드레인 전극(20a 및 20b) 사이의 노출된 오믹 접촉층(18b)을 제거한다. 소스 전극 및 드레인 전극(20a 및 20b) 사이의 오믹 접촉층(18b)은 소스 전극 및 드레인 전극(20a 및 20b)을 패터닝하기 위한 식각 과정에서 과도 식각(over etch)을 통해 제거할 수 있다. 이와 같이 노출된 부분의 오믹 접촉층(18b)을 과도 식각을 통해 제거하면 마스크 및 공정 단계를 감소시킬 수 있는 효과를 얻을 수 있다.
본 발명의 박막 트랜지스터는 액정 표시 장치나 유기전계발광 표시 장치와 같은 평판 표시 장치에 응용될 수 있다.
도 4는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 일 실시예를 설명하기 위한 사시도로서, 화상을 표시하는 표시 패널(100)을 중심으로 개략적으로 설명한다.
표시 패널(100)은 대향하도록 배치된 두 개의 기판(110 및 120)과, 두 개의 기판(110 및 120) 사이에 개재된 액정층(130)으로 이루어지며, 기판(110)에 매트릭스 형태로 배열된 다수의 게이트 선(111)과 데이터 선(112)에 의해 화소 영역(113)이 정의된다. 그리고 게이트 선(111)과 데이터 선(112)이 교차되는 부분의 기판(110)에는 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터(114) 및 박막 트랜지스터(114)와 연결된 화소 전극(115)이 형성된다.
박막 트랜지스터(114)는 도 1과 같은 구조를 가지며, 도 2a 내지 도 2e를 참조하여 설명한 본 발명의 제조 방법에 따라 제조될 수 있다.
또한, 기판(120)에는 컬러필터(121) 및 공통전극(122)이 형성된다. 그리고 기판(110 및 120)의 배면에는 편광판(116 및 123)이 각각 형성되며, 편광판(116)의 하부에는 광원으로서 백 라이트(도시안됨)가 배치된다.
한편, 표시 패널(100)의 화소 영역(113) 주변에는 표시 패널(100)을 구동시키기 위한 구동부(LCD Drive IC; 도시안됨)가 실장된다. 구동부는 외부로부터 제공되는 전기적 신호를 주사 신호 및 데이터 신호로 변환하여 게이트 선과 데이터 선으로 공급한다.
도 5a 및 도 5b는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 다른 실시예를 설명하기 위한 평면도 및 단면도로서, 화상을 표시하는 표시 패널(200)을 중심으로 개략적으로 설명한다.
도 5a를 참조하면, 기판(210)은 화소 영역(220)과, 화소 영역(220)을 둘러싸는 비화소 영역(230)으로 정의된다. 화소 영역(220)의 기판(210)에는 주사 라인(224) 및 데이터 라인(226) 사이에 매트릭스 방식으로 연결된 다수의 유기전계발광 소자(300)가 형성되고, 비화소 영역(230)의 기판(210)에는 화소 영역(220)의 주사 라인(224) 및 데이터 라인(226)으로부터 연장된 주사 라인(224) 및 데이터 라인(226), 유기전계발광 소자(300)의 동작을 위한 전원공급 라인(도시안됨) 그리고 패드(228)를 통해 외부로부터 제공된 신호를 처리하여 주사 라인(224) 및 데이터 라인(226)으로 공급하는 주사 구동부(234) 및 데이터 구동부(236)가 형성된다.
도 6을 참조하면, 유기전계발광 소자(300)는 애노드 전극(317) 및 캐소드 전극(320)과, 애노드 전극(317) 및 캐소드 전극(320) 사이에 형성된 유기 박막층(319)으로 이루어진다. 유기 박막층(319)은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성되며, 정공 주입층과 전자 주입층이 더 포함될 수 있다. 또한, 유기전계발광 소자(300)의 동작을 제어하기 위한 박막 트랜지스터와 신호를 유지시키기 위한 캐패시터가 더 포함될 수 있다.
박막 트랜지스터는 도 1과 같은 구조를 가지며, 도 2a 내지 도 2e를 참조하여 설명한 본 발명의 제조 방법에 따라 제조될 수 있다.
상기와 같이 구성된 박막 트랜지스터를 포함하는 유기전계발광 소자(300)를 도 5a 및 도 6을 통해 보다 상세히 설명하면 다음과 같다.
기판(210) 상에 버퍼층(12)이 형성되고, 화소 영역(220)의 버퍼층(12) 상에 게이트 전극(14)이 형성된다. 이 때 화소 영역(220)에는 게이트 전극(14)과 연결되는 주사 라인(224)이 형성되고, 비화소 영역(230)에는 화소 영역(220)의 주사 라인(224)으로부터 연장되는 주사 라인(224) 및 외부로부터 신호를 제공받기 위한 패드(228)가 형성될 수 있다.
게이트 전극(14)을 포함하는 상부에는 게이트 절연막(16)에 의해 게이트 전극(14)과 전기적으로 절연되며, 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층(18a)이 형성되고, 산화물 반도체층(18a)의 소스 영역 및 드레인 영역에는 오믹 접촉층(18b)이 형성된다. 산화물 반도체층(18a) 및 오믹 접촉층(18b)은 산화아연(ZnO)을 주성분으로 하는 반도체 물질로 형성되거나, 산화아연(ZnO)을 주성분으로 하는 반도체 물질에 인듐(In), 갈륨(Ga) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 예를 들어, InZnO(IZO), GaInZnO(GIZO) 등으로 형성된다. 이 때 오믹 접촉층(18b)은 소스 영역 및 드레인 영역의 산화물 반도체층(18a)과 소스 전극 및 드레인 전극(20a 및 20b)의 저항성 접촉을 위해 소스 및 드레인 영역의 산화물 반도체층(18a)보다 높은 케리어 농도를 갖는다. 예를 들어, 산화물 반도체층(18a)은 1e+13 내지 1e+17#/㎤의 케리어 농도를 가지며, 오믹 접촉층(18b)은 1e+19 내지 1e+21#/㎤의 케리어 농도를 갖는다.
오믹 접촉층(18b)을 통해 소스 및 드레인 영역의 산화물 반도체층(18a)과 연결되도록 소스 및 드레인 전극(20a 및 20b)이 형성된다. 이 때 화소 영역(220)에는 소스 전극 및 드레인 전극(20a 및 20b)과 연결되는 데이터 라인(226)이 형성되고, 비화소 영역(230)에는 화소 영역(220)의 데이터 라인(226)으로부터 연장되는 데이터 라인(226) 및 외부로부터 신호를 제공받기 위한 패드(228)가 형성될 수 있다.
소스 전극 및 드레인 전극(20a 및 20b)을 포함하는 상부에는 평탄화층(316)이 형성된다. 평탄화층(316)에는 소스 전극 또는 드레인 전극(20a 또는 20b)이 노출되도록 비아홀이 형성되고, 비아홀을 통해 소스 전극 또는 드레인 전극(20a 또는 20b)과 연결되는 애노드 전극(317)이 형성된다.
애노드 전극(317)의 일부 영역(발광 영역)이 노출되도록 평탄화층(316) 상에 화소 정의막(318)이 형성되며, 노출된 애노드 전극(317) 상에 유기 박막층(319)이 형성되고, 유기 박막층(319)을 포함하는 화소 정의막(318) 상에 캐소드 전극(320)이 형성된다.
도 5b를 참조하면, 상기와 같이 유기전계발광 소자(300)가 형성된 기판(210) 상부에는 화소 영역(220)을 밀봉시키기 위한 봉지 기판(400)이 배치되며, 밀봉재(410)에 의해 봉지 기판(400)이 기판(210)에 합착되어 표시 패널(200)이 완성된다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명에 따른 박막 트랜지스터를 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도.
도 3은 산소 분압에 따른 산화물 반도체층의 케리어 농도 변화를 도시한 그래프.
도 4는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 일 실시예를 설명하기 위한 사시도.
도 5a 및 도 5b는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 다른 실시예를 설명하기 위한 평면도 및 단면도.
도 6은 도 5a의 유기전계발광 소자를 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 110, 120, 210: 기판 12: 버퍼층
14: 게이트 전극 16: 게이트 절연막
18a: 산화물 반도체층 18b: 저항성 접촉층 20a: 소스 전극 20b: 드레인 전극
100, 200: 표시 패널 111: 게이트 선
112: 데이터 선 113: 화소 영역
114: 박막 트랜지스터 115: 화소 전극
116, 123: 편광판 121: 컬러필터
122: 공통전극 130: 액정층
220: 화소 영역 224: 주사 라인
226: 데이터 라인 228: 패드
230: 비화소 영역 234: 주사 구동부
236: 데이터 구동부 300: 유기전계발광 소자
316: 평탄화막 317: 애노드 전극
318: 화소 정의막 319: 유기 박막층
320: 캐소드 전극 400: 봉지 기판
410: 밀봉재

Claims (18)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극;
    게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층;
    상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극; 및
    상기 소스 영역 및 드레인 영역과 상기 소스 전극 및 드레인 전극 사이에 개재된 오믹 접촉층을 포함하며,
    상기 오믹 접촉층이 상기 소스 영역 및 드레인 영역보다 케리어 농도가 높은 산화물 반도체층으로 이루어진 박막 트랜지스터.
  2. 제 1 항에 있어서, 상기 산화물 반도체층 및 상기 오믹 접촉층이 산화아연(ZnO)을 주성분으로 하는 박막 트랜지스터.
  3. 제 2 항에 있어서, 상기 산화물 반도체층 및 상기 오믹 접촉층에 인듐(In), 갈륨(Ga) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 박막 트랜지스터.
  4. 제 1 항에 있어서, 상기 산화물 반도체층의 케리어 농도는 1e+13 내지 1e+17#/㎤이고, 상기 오믹 접촉층의 케리어 농도는 1e+19 내지 1e+21#/㎤인 박막 트랜지스터.
  5. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 산화물 반도체층을 형성하되, 상기 산화물 반도체층의 표면부에 상기 소스 영역 및 드레인 영역보다 케리어 농도가 높은 오믹 접촉층이 형성되도록 하는 단계;
    상기 오믹 접촉층을 통해 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 소스 전극 및 드레인 전극 사이의 상기 오믹 접촉층을 제거하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  6. 제 5 항에 있어서, 상기 산화물 반도체층을 산화아연(ZnO)으로 형성하는 박막 트랜지스터의 제조 방법.
  7. 제 6 항에 있어서, 상기 산화물 반도체층에 인듐(In), 갈륨(Ga) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 박막 트랜지스터의 제조 방법.
  8. 제 5 항에 있어서, 상기 오믹 접촉층은 상기 산화물 반도체층을 형성하는 과정에서 산소 분압을 감소시킴으로써 형성되도록 하는 박막 트랜지스터의 제조 방 법.
  9. 제 5 항에 있어서, 상기 오믹 접촉층은 상기 산화물 반도체층의 표면부를 플라즈마 처리하여 형성되도록 하는 박막 트랜지스터의 제조 방법.
  10. 제 5 항에 있어서, 상기 산화물 반도체층의 케리어 농도는 1e+13 내지 1e+17#/㎤가 되도록 하고, 상기 오믹 접촉층의 케리어 농도는 1e+19 내지 1e+21#/㎤가 되도록 하는 박막 트랜지스터의 제조 방법.
  11. 다수의 제 1 도전선과 제 2 도전선에 의해 다수의 화소가 정의되고, 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터 및 박막 트랜지스터와 연결된 제 1 전극이 형성된 제 1 기판;
    제 2 전극이 형성된 제 2 기판; 및
    상기 제 1 전극과 제 2 전극 사이의 밀봉된 공간에 주입된 액정층을 포함하며,
    상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극;
    게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층;
    상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극; 및
    상기 소스 영역 및 드레인 영역과 상기 소스 전극 및 드레인 전극 사이에 개 재된 오믹 접촉층을 포함하고,
    상기 오믹 접촉층이 상기 소스 영역 및 드레인 영역보다 케리어 농도가 높은 산화물 반도체층으로 이루어진 박막 트랜지스터를 구비하는 평판 표시 장치.
  12. 제 11 항에 있어서, 상기 산화물 반도체층 및 상기 오믹 접촉층이 산화아연(ZnO)을 주성분으로 하는 박막 트랜지스터를 구비하는 평판 표시 장치.
  13. 제 12 항에 있어서, 상기 산화물 반도체층 및 상기 오믹 접촉층에 갈륨(Ga), 인듐(In) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 박막 트랜지스터를 구비하는 평판 표시 장치.
  14. 제 11 항에 있어서, 상기 산화물 반도체층의 케리어 농도는 1e+13 내지 1e+17#/㎤이고, 상기 오믹 접촉층의 케리어 농도는 1e+19 내지 1e+21#/㎤인 박막 트랜지스터를 구비하는 평판 표시 장치.
  15. 제 1 전극, 유기 박막층 및 제 2 전극으로 이루어진 유기전계발광 소자와, 상기 유기전계발광 소자의 동작을 제어하기 위한 박막 트랜지스터가 형성된 제 1 기판; 및
    상기 제 1 기판에 대향되도록 배치된 제 2 기판을 포함하며,
    상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극;
    게이트 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층;
    상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극; 및
    상기 소스 영역 및 드레인 영역과 상기 소스 전극 및 드레인 전극 사이에 개재된 오믹 접촉층을 포함하고,
    상기 오믹 접촉층이 상기 소스 영역 및 드레인 영역보다 케리어 농도가 높은 산화물 반도체층으로 이루어진 박막 트랜지스터를 구비하는 평판 표시 장치.
  16. 제 15 항에 있어서, 상기 산화물 반도체층 및 상기 오믹 접촉층이 산화아연(ZnO)을 주성분으로 하는 박막 트랜지스터를 구비하는 평판 표시 장치.
  17. 제 16 항에 있어서, 상기 산화물 반도체층 및 상기 오믹 접촉층에 갈륨(Ga), 인듐(In) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 박막 트랜지스터를 구비하는 평판 표시 장치.
  18. 제 16 항에 있어서, 상기 산화물 반도체층의 케리어 농도는 1e+13 내지 1e+17#/㎤이고, 상기 오믹 접촉층의 케리어 농도는 1e+19 내지 1e+21#/㎤인 박막 트랜지스터를 구비하는 평판 표시 장치.
KR1020080050802A 2008-05-30 2008-05-30 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 KR20090124527A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080050802A KR20090124527A (ko) 2008-05-30 2008-05-30 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US12/318,856 US7994510B2 (en) 2008-05-30 2009-01-09 Thin film transistor, method of manufacturing the same and flat panel display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050802A KR20090124527A (ko) 2008-05-30 2008-05-30 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Publications (1)

Publication Number Publication Date
KR20090124527A true KR20090124527A (ko) 2009-12-03

Family

ID=41378655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050802A KR20090124527A (ko) 2008-05-30 2008-05-30 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Country Status (2)

Country Link
US (1) US7994510B2 (ko)
KR (1) KR20090124527A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497147B2 (en) 2010-05-28 2013-07-30 Lg Display Co., Ltd. Array substrate and method of fabricating the same
KR20140063312A (ko) * 2012-11-16 2014-05-27 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20140098961A (ko) * 2013-01-31 2014-08-11 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
US9184300B2 (en) 2012-02-29 2015-11-10 Samsung Electronics Co., Ltd. Transistor, method of manufacturing the same, and electronic device including transistor
KR20160092152A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
KR20210133081A (ko) * 2020-04-28 2021-11-05 연세대학교 산학협력단 생체 구조 모방형 다공성 산화물 반도체 기반의 고감도 전기-화학 센서 제조 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822995B2 (en) * 2008-07-24 2014-09-02 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JPWO2010116768A1 (ja) * 2009-04-08 2012-10-18 学校法人 東洋大学 有機薄膜トランジスタ及び半導体集積回路
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
CN102473362B (zh) * 2009-07-24 2013-06-05 夏普株式会社 薄膜晶体管基板的制造方法
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101117737B1 (ko) 2010-03-02 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2011132351A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 半導体素子、半導体素子の製造方法、アクティブマトリクス基板及び表示装置
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
WO2012002040A1 (en) * 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP2012033778A (ja) * 2010-07-30 2012-02-16 Dainippon Printing Co Ltd 薄膜トランジスタとその製造方法、薄膜トランジスタアレイとその製造方法、及び、ディスプレイ装置
US9167234B2 (en) * 2011-02-14 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI435392B (zh) * 2011-02-24 2014-04-21 Univ Nat Chiao Tung 具有電晶體的半導體元件及其製法
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
KR101843871B1 (ko) * 2011-03-11 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102692771B (zh) * 2011-05-09 2014-12-17 京东方科技集团股份有限公司 一种液晶显示器、薄膜晶体管阵列基板及其制造方法
US9276126B2 (en) * 2012-01-31 2016-03-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
CN102629590B (zh) 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
KR102207063B1 (ko) 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102101863B1 (ko) 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
KR102172972B1 (ko) * 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
US9147607B1 (en) 2014-04-10 2015-09-29 The United States Of America As Represented By The Secretary Of The Air Force Method of fabricating ultra short gate length thin film transistors using optical lithography
US9082794B1 (en) 2014-04-10 2015-07-14 The United States Of America As Represented By The Secretary Of The Air Force Metal oxide thin film transistor fabrication method
TWI553880B (zh) * 2014-05-22 2016-10-11 群創光電股份有限公司 薄膜電晶體基板及其製作方法及顯示器
CN105097824B (zh) * 2014-05-22 2019-12-10 群创光电股份有限公司 薄膜晶体管基板及其制作方法及显示器
CN104362180B (zh) * 2014-10-15 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板和显示装置
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102517126B1 (ko) * 2018-09-28 2023-04-03 삼성디스플레이 주식회사 표시 장치
US11955548B2 (en) * 2021-01-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Two-dimensional (2D) material for oxide semiconductor (OS) ferroelectric field-effect transistor (FeFET) device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US5610737A (en) * 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
US5612234A (en) * 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor
JP3528422B2 (ja) 1996-04-10 2004-05-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
GB9806609D0 (en) 1998-03-28 1998-05-27 Philips Electronics Nv Electronic devices comprising thin-film transistors
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
GB9907019D0 (en) 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR101023491B1 (ko) 2002-05-21 2011-03-21 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 트랜지스터 구조 및 그 제조 방법
JP2004014982A (ja) 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
US7816863B2 (en) * 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
JP2005109346A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100647660B1 (ko) * 2004-11-19 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 채용한 평판표시장치
JP2006269469A (ja) 2005-03-22 2006-10-05 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR20060134538A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 기판 어셈블리 및 이를 갖는 표시 장치
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
KR20070044316A (ko) 2005-10-24 2007-04-27 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101166842B1 (ko) 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497147B2 (en) 2010-05-28 2013-07-30 Lg Display Co., Ltd. Array substrate and method of fabricating the same
KR101293130B1 (ko) * 2010-05-28 2013-08-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8659017B2 (en) 2010-05-28 2014-02-25 Lg Display Co., Ltd. Array substrate and method of fabricating the same
US8716062B1 (en) 2010-05-28 2014-05-06 Lg Display Co., Ltd. Array substrate and method of fabricating the same
US9184300B2 (en) 2012-02-29 2015-11-10 Samsung Electronics Co., Ltd. Transistor, method of manufacturing the same, and electronic device including transistor
KR20140063312A (ko) * 2012-11-16 2014-05-27 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20140098961A (ko) * 2013-01-31 2014-08-11 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR20160092152A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
KR20210133081A (ko) * 2020-04-28 2021-11-05 연세대학교 산학협력단 생체 구조 모방형 다공성 산화물 반도체 기반의 고감도 전기-화학 센서 제조 방법

Also Published As

Publication number Publication date
US7994510B2 (en) 2011-08-09
US20090294772A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
KR100975204B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100941850B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963003B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101064402B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR100963026B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100873081B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101034686B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR100958006B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101048996B1 (ko) 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
KR20110037220A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR100936871B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR20090105561A (ko) 반도체 장치 및 그를 구비하는 평판 표시 장치
KR100962989B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100941855B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101269723B1 (ko) 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application